JP4772135B2 - 半導体素子、および、その製造方法 - Google Patents

半導体素子、および、その製造方法 Download PDF

Info

Publication number
JP4772135B2
JP4772135B2 JP2009104732A JP2009104732A JP4772135B2 JP 4772135 B2 JP4772135 B2 JP 4772135B2 JP 2009104732 A JP2009104732 A JP 2009104732A JP 2009104732 A JP2009104732 A JP 2009104732A JP 4772135 B2 JP4772135 B2 JP 4772135B2
Authority
JP
Japan
Prior art keywords
layer
metal
type
semiconductor
atomic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009104732A
Other languages
English (en)
Other versions
JP2010021528A (ja
Inventor
健太郎 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009104732A priority Critical patent/JP4772135B2/ja
Priority to US12/453,238 priority patent/US8519504B2/en
Priority to CN2009102033757A priority patent/CN101604817B/zh
Publication of JP2010021528A publication Critical patent/JP2010021528A/ja
Application granted granted Critical
Publication of JP4772135B2 publication Critical patent/JP4772135B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、導体素子、および、その製造方法に関する。
ブルーレイディスクやHD DVD(High−Definition Digital Versatile Disc)といった所謂次世代DVDでは、ディスク盤面に記録された情報を読み取ったり、あるいはディスク盤面に新たな情報を書き込んだりするために、波長が405nm近傍のレーザ光線を用いている。このレーザ光源には、窒化ガリウム(GaN)を主成分とした半導体結晶から構成される半導体レーザが用いられている。
半導体レーザにおいては、発振波長が短いものほど、活性層のバンドギャップが広くビルトインポテンシャルが大きいため、電流を流すために印加する電圧を高くしなければならない。また、半導体レーザは多くの場合、活性層において効率良く電子と正孔を再結合させるためのダブルへテロ構造を有している。したがって、半導体レーザは活性層よりバンドギャップの広いクラッド層を備える。
一般に半導体はバンドギャップが広がるほど、電気抵抗が上昇する傾向がある。そのため、クラッド層部分の電気抵抗も短波長の半導体レーザほど高いのが普通である。
さらに、半導体レーザには、電流注入を効率よく行うための金属電極がp型半導体およびn型半導体のそれぞれに接するように設けられている。これらの電極と半導体の間に生じるコンタクト抵抗は、バンドギャップの高い半導体ほど高くなりがちである。これらの事情により、CD(Compact Disc)用レーザ(波長780nm)、DVD用レーザ(波長650nm)、次世代DVD用レーザ(波長405nm)の三者では、同じ電流を流したときの動作電圧が、後者に行くにつれ高くなる。
次世代DVDの記録再生装置においては、ブルーレイディスクやHD DVDのみならず、CDやDVDといった以前から存在するディスク媒体の読み書きを行うため、次世代DVD用レーザと同時にCD用レーザやDVD用レーザを備えている。これらの中では、次世代DVD用レーザの動作電圧が突出して高く、電源の共通化を図る上で、同レーザの動作電圧を可能な限り下げることが望まれる。そのために、p型半導体層およびn型半導体層に対して低いコンタクト抵抗を実現すべく、金属電極の研究、開発が日々続けられている。
特許文献1には、n側電極として、半導体素子の近傍側からTi/Nb/Auを用いたGaN系半導体発光素子が提示されている。
また、特許文献2には、n側電極として、半導体素子の近傍側からPd/Mo/Auを用いたGaN系半導体発光素子が提示されている。
非特許文献1には、700℃程度に加熱したときにTiとn型GaNとの接触面で起こる界面反応の観察結果が提示されている。
特開平9−8407号公報 特開2005−26291号公報
しかしながら、上記文献記載の従来技術は、以下の点で改善の余地を有していた。
n型GaN系半導体に対しては、仕事関数の小さいTi、V、Nbなどの金属をn−GaN層に接するコンタクト電極として用いることで比較的低いコンタクト抵抗が得られた事例が知られている。しかしながら、半導体レーザにおいては、通電や加熱によって、コンタクト抵抗が初期の値より悪化する。
また、非特許文献1には、加熱によってn−GaN層から金属電極側へGaが拡散することが報告されている。Gaが拡散した後のGaN中にはGa欠陥が生じているが、このGa欠陥はp型ドーパントとして作用する傾向にある。そのため、n−GaN層と金属電極との間のコンタクト抵抗を増大させる。通電動作によるコンタクト抵抗増大も同様に、Gaの拡散による欠陥の生成が一要因となっている。
非特許文献1では、加熱によってn−GaN層の窒素原子も同時に拡散している。N欠陥はn型ドーパントして作用する傾向があるため、n型半導体層と電極と間のコンタクト抵抗を低減する効果も期待される。しかしながら、実際のデバイス動作ではコンタクト抵抗が悪化することが多く、Ga欠陥や空隙生成による抵抗悪化の作用の方が上回っている。
このような問題はn−GaN層を有する窒化物半導体素子に限定されず、n型半導体層上に接するコンタクト電極を有する半導体素子において共通した課題である。
本発明によれば、ガリウム(Ga)を含有し、III−V族化合物からなるn型窒化物半導体層と、前記n型窒化物半導体層の表面に形成され、Ga含有率が1原子数%以上10原子数%以下の金属材料から形成された金属層を有する電極と、を備え、前記金属層は、前記n型窒化物半導体層に接しており、前記金属層を構成する主要な金属がTiである、半導体素子が提供される。
さらに、本発明によれば、ガリウム(Ga)を含有し、III−V族化合物からなるn型窒化物半導体層を用意する工程と、前記n型窒化物半導体層の表面にn側電極を作製する工程と、を含み、前記n側電極を作製する工程は、前記n型窒化物半導体層の表面に接するようにGa含有金属層を成膜する工程を有し、Ga含有金属層を成膜する前記工程において、Ga含有量が1原子数%以上10原子数%以下の金属材料から前記金属層を形成し、前記金属層を構成する主要な金属がTiである、半導体素子の製造方法が提供される。
この発明によれば、Ga含有率が1原子数%以上25原子数%以下の金属材料からなる金属層がGaを含むn型半導体層に接するように設けられている。半導体中の不純物はフィックの法則に基づき濃度勾配に比例した速度で拡散する。つまり原子の拡散は固体において高い濃度領域から低い濃度領域に向かって進む。そこで、あらかじめ電極側にGaを含有させておくことにより、半導体層から電極側にGaが拡散するのを防止することができる。Ga含有率を1〜25原子数%とすることにより、電極のコンタクト抵抗を好適に低くし、かつ、所望のGaを含有する金属層を制御よく作製することができる。したがって、デバイス動作や熱履歴に伴うコンタクト抵抗の悪化を抑制することが可能となる。
本発明によれば、Gaを含有するn型半導体層に対して低いコンタクト抵抗を実現する。
第1の実施の形態に係る電極を示す断面図である。 第1の実施の形態に係る電極の製造方法を説明する図である。 第1の実施の形態に係る電極の効果を説明する図である。 第2の実施の形態に係る半導体レーザを示す断面図である。 第2の実施の形態に係る半導体レーザの動作を説明する図である。 第3の実施の形態に係る半導体レーザを示す断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(第1の実施形態)
図1は、本実施形態の電極を示す断面図である。この電極は、ガリウム(Ga)を含有するn型半導体層201の表面に形成されるn側電極110である。n側電極110は、Ga含有率が1原子数%以上25原子数%以下の金属層202を有している。金属層202はn型半導体層201に接している。
さらに具体的には、n側電極110は、金属層202と、金属層202上に積層された金よりなる金メッキ層205と、を有する積層構造を備えている。金メッキ層205は積層構造の最上に設けられている。
金属層202と金メッキ層205との間には、Pt層203とAu層204とが順に金属層202上に設けられている。Au層204の表面に金メッキ層205が形成されている。
n型半導体層は、GaNをはじめとするIII−V族化合物から構成される。特に、Si,Ge等の不純物をドープしたGaN、InGaN、AlGaN等の窒化物半導体層とすると良好なオーミック接触を形成させることができる。中でもGaNを用いることにより優れたオーミック接触を形成させることができる。
n側電極の金属層202は、Ga含有率が1原子数%以上25原子数%以下の金属材料から形成することができる。この金属材料は、空気中で安定であり、かつ融沸点が電極として適当であるものであればよい。金属層202中のGa含有率は、オージェ電子分光法、X線光電子分光法、電子線マイクロアナリシスなどを用いて調べることができる。これらの方法は、膜表面の組成を元素分析する方法である。そのため、スパッタリング法などで金属層202をエッチングしながら分析することで、金属層202の内部のGa含有率を調べることができる。
金属層202のホスト金属は仕事関数の小さい材料とすることが望ましい。n側電極110の電流がp側からn側に流れる素子に形成されているとき、n側電極を構成する金属材料の仕事関数が大きいと、n側電極110とn型半導体層201との間の接触がショットキーとなってしまい、電流が流れにくくなってしまう。当該金属材料の仕事関数は、n型半導体層201の電子親和力より小さくするように適宜設定することができるが、具体的には、5eV以下とすると好ましい。下限値は特にないが、実用性を考慮すると3.0eV以上とする。
金属材料を構成する主要な金属(ホスト金属)としては、仕事関数が5eV以下であるものを適宜選択することができる。ホスト金属として、たとえば、Ti、Nb、Al、Ta、VまたはHfの少なくとも1つを用いることができる。これらの金属材料は、仕事関数が小さく、良好なオーミック特性を与えることができるため好ましい。特にTiは優れたオーミック特性を与えることができる。各金属の仕事関数は、Tiが4.4eV、Nbが4.3eV、Alが4.2eV、Taが4.3eV、Vが4.3eV、Hfが3.9eVである(高知工科大学、電子/光システム工学科、平成14年度卒業研究報告、4頁、"http://www.kochi-tech.ac.jp/library/ron/2002/2002ele/1030191.pdf")。
金属層202の金属材料としてTiを用いる場合、Gaとの化合物として、TiGa、TiGaなどを用いることができる。これらのうち、Gaの含有率が最も小さいのがTiGaであり、その含有率は25原子数%である。
金属層202のGaの含有率を25原子数%以下とすることにより、金属バルクの中に、金属単体で占められる領域が存在し、コンタクト抵抗を低く維持することができる。金属層202の全領域をホスト金属とGaとを構成元素とする化合物とすると、物性が大きく変わってしまうため好ましくない。Ga含有量の上限を25原子数%とすることにより、全領域が化合物となることを回避することができる。Tiをホストとするとき、Tiの結晶性を考慮すれば、Ga含有率を10原子数%以下とすることが望ましい。
金属層202は、1原子数%以上のGaを含有することにより、コンタクト抵抗を低く維持することができる。また、1原子数%以上のGaを含有すれば、製造性および制御性の点でも有利である。
金属層202の厚さは100Å以上とするとコンタクト抵抗を効果的に低下させることができる。
Pt層203はAuが半導体界面まで拡散するのを防止するバリヤメタルの役割を果たしている。n側電極110を400℃以上でアロイする場合にはPt層203を形成させることが望ましい。一方、金属層202が十分に厚ければ、Pt層203を省いてもよい。Pt層203がなくても、金属層202の厚みにより、Auの半導体界面への拡散を防ぐことができるためである。
金メッキ層205はn側電極110上にワイヤを付ける上で接着性を高めたり、n型半導体層201へのダメージを緩和することができる。
つづいて本実施形態のn側電極110の製造方法について説明する。まず、ガリウム(Ga)を含むn型半導体層201を用意する。一般に窒化物半導体はノンドープの状態で結晶中に窒素空孔ができるためn型になる性質があるが、成長中にSi、Ge等のn型不純物をドープすることにより好適なn型とすることができる。さらに、GaN系化合物半導体は有機金属気相成長法(MOCVD,MOVPE)、ハイライド気相成長法(HVPE)等の気相成長法を用いて成長することができる。
次に用意したn型半導体層201の表面にn側電極110を作製する。まず、金属層202をn型半導体層201の表面に成膜する工程について具体的に説明する。
金属層202の成膜法として、RFスパッタ法と蒸着法とがある。以下に各方法について説明する。
(1)RFスパッタ法
ホストとなる金属結晶(たとえば、Ti結晶)中にGaを適量含有させたものを予め焼結させる。この金属焼結体をターゲット材として、RFスパッタ法による成膜を行う。ホスト原子である金属が常温で固体であれば、Ga含有率を25原子数%以下とすることにより、この焼結体は常温で固体となる。この方法では、化学種間の化学反応や相変化はほとんど起きず、ターゲット材がイオンエッチングにより真空中でクラスタ化し、サンプル上に積層される。したがって、形成された膜の組成は、ターゲット材とほぼ同一となる。
(2)蒸着法
一般的に、蒸着法は、加熱によりソース材から蒸発した化学種をサンプルに積層させる。成膜過程で気体への相変化が起きるため、各化学種の蒸気圧の違いから、形成される膜の組成はソースの組成とは同じにならない。また、異種の金属を混合したものをソースとして用いると、金属間の沸点の違いにより、突沸を起こす危険性もある。そこで、本実施形態では、共蒸着による方法を用いることが好ましい。
具体的には、図2に示すように、Gaを入れた坩堝402とホストとなる金属(例えばTi)を入れた坩堝404の2種類を用意し、Gaを抵抗加熱ヒータ401により、Tiを電子ビーム403により、加熱蒸発させる。加熱蒸発したGaおよびTiはn型半導体層201に付着し、積層して金属層202を形成する。
ここで、Gaに抵抗加熱ヒータ401を用いるのは、Gaが常温で液体であるためである。通常、液体に対しては、局所的な加熱を行う電子ビームよりソース全体を温める抵抗加熱の方が、成膜レートが安定しやすいため好ましい。しかしながら、慎重に制御すれば、電子ビームによる加熱を用いることもできる。Ga側の抵抗加熱ヒータ401、Ti側の電子ビーム403のパワーを適宜制御することにより、所定のGa含有率の金属層202を得ることができる。
このように成膜された金属層202上にPt層203、Au層204を順に蒸着する。n側電極110を完成させる。Pt層203、Au層204はRFスパッタ法により成膜することもできる。金メッキ層205を形成し、例えばミリングにより不要部分を除去してn側電極110を完成させる。
なお、本実施形態のn側電極110は、n型半導体層を備える種々の半導体素子に適用可能である。この半導体素子としては、半導体レーザ、発光ダイオード、電子デバイスなどを例示することができる。
図1で示すn側電極110の作製方法と評価結果について一例を以下に示す。まず、n型半導体層201としてn−GaN層を用意した。次に用意したn−GaN層の表面に金属層202としてTiGa層を300Åの厚さで成膜した。成膜はスパッタ法により行った。TiGa層に含まれるGaの割合は、原子濃度で1原子数%とした。なお、TiGa層に含まれるGaの原子濃度は、X線電子分光法により測定した。TiGa層上に層厚150ÅのPt層203、層厚150ÅのAu層204を順にRFスパッタ法により成膜した。205Åの金メッキを施し、例えばミリングにより不要部分を除去してn側電極110を完成させた。
n−GaN層とのコンタクト抵抗をTLM(Transmission Line Model)法により、評価した。その結果、10−5Ωcm台のコンタクト抵抗が得られた。また、窒素雰囲気中で800℃で15分間アロイを行ったところ、同様に10−5Ωcm台のコンタクト抵抗が得られた。
つづいて、本実施形態の効果について説明する。この発明によれば、Ga含有率が1原子数%以上25原子数%以下の金属材料からなる金属層202がGaを含むn型半導体層201に接するように設けられている。半導体中の不純物はフィックの法則に基づき濃度勾配に比例して拡散する。つまり原子の拡散は固体において高い濃度領域から低い濃度領域に向かって進む。そこで、あらかじめ電極側にGaを含有させておくことにより、半導体層から電極側にGaが拡散するのを防止することができる。Ga含有率を1〜25原子数%とすることにより、所望のGaを含有する金属層202を制御よく作製し、かつ、電極のコンタクト抵抗を好適に低くすることができる。したがって、デバイス動作や熱履歴に伴うコンタクト抵抗の悪化を抑制することができる。
不純物拡散のドライビングフォースは、ホストとなる物質に対するその不純物の濃度勾配、正確には化学ポテンシャル勾配である。したがって、特定の不純物の拡散を抑えるためには、その不純物が拡散しようとする先に予め、同一物質を配置しておけばよい。したがって、Gaがn型半導体層中から金属層中に拡散するのを抑制する場合は、金属中にGaを含ませておけばよいことになる。
しかしながら、金属層中のGaの含有量が大きすぎれば、金属結晶自体の品質が劣化し、電気伝導性は減少し、ひいてはコンタクト抵抗を増大させることになる。そのため、Ga含有量はある程度以下に抑える必要がある。
金属層202のGaの含有率を25原子数%以下とすることにより、金属バルクの中に、金属単体で占められる領域が存在し、コンタクト抵抗を低く維持することができる。金属層202の全領域をホスト金属とGaとを構成元素とする化合物とすると、物性が大きく変わってしまうため好ましくない。Ga含有量の上限を25原子数%とすることにより、全領域が化合物となることを回避することができる。
図3はn型半導体層としてn−GaN層、金属層としてTiGa層を採用したときの本実施形態のn側電極のGa含有率とコンタクト抵抗との関係をシミュレーションにより評価した結果を示すグラフである。コンタクト抵抗は、n側電極であれば、一般的に10−5Ωcm台以下であればよいとされるが、図3で示すように、Ga含有率を25原子数%以下とすれば、コンタクト抵抗を1.0×10−5Ωcm以下にすることができる。
また、Gaは融点が約30℃で常温での取扱いが困難であるが、固体の金属結晶に25原子数%以下のGaを含有させた金属焼結体は固体となる。そのため、RFスパッタ法を用いて金属層をn型半導体層上に成膜することができる。また、1原子数%以上のGa含有量であれば、RFスパッタ法や共蒸着法を用いて制御よく所望量のGaを金属層に含有させることができる。
さらに、従来、アロイ工程でも基板中のGaが電極中に拡散していた。しかしながら、本実施形態の電極によれば、アロイを行った場合でも低コンタクト抵抗を得ることができる。
(第2の実施形態)
本実施形態は、第1の実施形態のn側電極を備える半導体レーザである。具体的には、図4で示すインナーストライプ型GaN系半導体レーザである。以下、本実施形態の半導体レーザの構造及び動作について説明する。
図4は、インナーストライプ型半導体レーザの構造を示す断面図である。本実施形態の半導体レーザは、半導体層構造と金属電極からなる。半導体層構造として、たとえば、GaN、AlGaNまたはInGaNを組み合わせた構成を採用することができる。より詳細には、n型基板101と、n型クラッド層102と、n型SCH(Separated Confinement Heterostructure)層103と、活性層104と、p型SCH層105と、p型SLS(Super Lattice Structure)層107と、が順に積層されている。また、p型SLS層107上にp側電極109が設けられている。n側電極110は、金属層202を介してn型クラッド層102上に設けられている。本実施形態の半導体レーザは、絶縁膜108で覆われ、n型基板101、n側電極110およびp側電極109以外の層を露出させない構成となっている。
n型基板101はたとえばn−GaN基板とすることができる。
n型クラッド層102は、電荷と光を活性層104に閉じ込める役目を果たす。また、n型クラッド層102は、n側電極110との間に低コンタクト抵抗を実現するためのコンタクト層の役目も兼ねている。n型クラッド層102は、たとえばn−AlGaN層とすることができる。
活性層104は発光層としての役目を果たす量子井戸活性層である。活性層104はたとえばInGaNから構成される。
n型電流ブロック層106は電流経路を制御するためp型SCH層105上に設けられ、側面及び上面はp型SLS層107に覆われている。n型電流ブロック層106はたとえばAlNから構成される。
p型SLS層107は、p側電極109との間に低コンタクト抵抗を実現するためのコンタクト層の役目も兼ねている。p型SLS層107はたとえばGaN/AlGaNから構成される。
絶縁膜108は、たとえばSiO膜とすることができる。
図5は、本実施形態の半導体レーザの動作を説明する図である。図5では、動作時の電流経路を矢印で示している。電流はp側電極109から、p型SLS層107、p型SCH層105、活性層104、n型SCH層103、n型クラッド層102、およびn型基板101を経て、n側電極110へと流れる。
これらのうち、n型基板101、n型クラッド層102、n型SCH層103、活性層104、p型SCH層105、p型SLS層107の各半導体層の材料、組成、厚さは電流抵抗の大小に関係する。しかしながら、これらのパラメータは半導体レーザ内の光分布制御の面から制約されており、必ずしも抵抗を下げるように選べるわけではない。一方、p側電極109およびn側電極110の材料については、光分布制御とは無関係に、コンタクト抵抗の低いものを選べる。
GaN、AlGaNまたはInGaNを組み合わせて構成されるGaN系の半導体レーザは、通電動作中に動作電圧が上昇することがある。この一因として、GaN中のGaが金属電極中に拡散することが挙げられる。Gaが抜けたあとの欠陥は、ホールを形成しやすくp型ドーパントして作用する傾向があるので、n型キャリヤである電子の濃度が半導体−金属界面で減少し、コンタクト抵抗は上昇する。また、欠陥の数が多くなると、空隙となり金属−半導体間の接触面積が減るので、これも抵抗増大に寄与する。
本実施形態の半導体レーザによれば、金属層202中にGaが含まれている。このため、n型クラッド層102から金属層202へGaが拡散しようとしても、既に金属層202中に存在するGaに行く手を阻まれ、拡散できない。したがって、コンタクト抵抗の悪化も生じない。Gaの拡散は通電以外にも、加工時の加熱やプラズマプロセスなどによっても生じ得る。しかしながら、この半導体レーザではこれら全ての事象に対して有効である。
本実施形態の構造からなるGaN系半導体レーザを作製し、デバイス動作や熱履歴に伴う抵抗悪化を調べた。温度80℃、光出力250mWで1000時間動作させる前後で、200mA通電時の電圧を比較した。その結果、金属層202(ホスト金属はTiとした。)にGaが含まれていないものが0.1V以上上昇したのに対し、Gaが含まれたものは0.05V以下であった。したがって、Gaが含まれているものは、Gaが含まれていないものと比べてコンタクト抵抗を抑制できたことがわかった。
(第3の実施形態)
本実施形態は、第1の実施形態のn側電極を備える半導体レーザである。具体的には、図6で示すリッジストライプ型半導体レーザである。以下、本実施形態の半導体レーザの構造及び動作について説明する。
図6は、リッジストライプ型半導体レーザの構造を示す断面図である。図6に示すように、リッジストライプ型GaN系半導体レーザは、半導体層構造と金属電極からなる。半導体層構造としては、たとえば、GaN、AlGaNまたはInGaNを組み合わせた構成を採用することができる。より詳細には、n型基板301と、n型クラッド層302と、活性層303と、p型クラッド層304と、p型SLS層305と、絶縁膜306とが順に積層されている。また、p型SLS層305上にp側電極307が設けられ、p型SLS層305とp側電極307とが接するように構成されている。n側電極308は、n型基板301の裏面に形成されている。
n型基板301はたとえばn−GaN基板とすることができる。
n型クラッド層302は、電荷と光を活性層303に閉じ込める役目を果たす。また、n型クラッド層302は、n側電極308との間に低コンタクト抵抗を実現するためのコンタクト層の役目も兼ねている。n型クラッド層302は、たとえばn−AlGaN層とすることができる。
活性層303は発光層としての役目を果たす量子井戸活性層である。活性層303はたとえばInGaNから構成される。
p型クラッド層304は、電荷と光を活性層303に閉じ込める役目を果たす。p型クラッド層304は、たとえばp−GaN/AlGaN層とすることができる。
p型SLS層305は、p側電極307との間に低コンタクト抵抗を実現するためのコンタクト層の役目も兼ねている。p型SLS層305はたとえばGaN/AlGaNから構成される。
絶縁膜306は、たとえばSiO膜とすることができる。
本実施形態の半導体レーザにおいて、n側電極308はn型基板301に接触するように設けられている。半導体レーザの製作工程では、基板の裏面にn側電極308の金属層202を成膜する前に、機械的または化学的研磨により薄化する。この薄化工程では、研磨面に損傷が入り、結晶欠陥が多数発生してしまう。欠陥近傍では結晶を構成する原子間の結合力が低下するために、n型基板301から金属層202へのGa拡散がより起き易い状況となっている。しかしながら、本実施形態の半導体レーザでは、金属層202中にGaが含まれている。このため、n型基板301から金属層202へGaが拡散しようとしても、既に金属層202中に存在するGaに行く手を阻まれ、拡散できない。したがって、Ga拡散をより効果的に抑制することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。なお、本発明では上下の方向を規定しているが、これは本発明の構成要素の相対関係を簡単に説明するために便宜的に規定したものであり、本発明を実施する場合の製造時や使用時の方向を限定するものではない。
たとえば、本発明は、以下の構成を適用することも可能である。
[1]ガリウム(Ga)を含有するn型半導体層の表面に形成される電極であって、
Ga含有率が1原子数%以上25原子数%以下の金属層を有し、
前記金属層が前記n型半導体層に接していることを特徴とする半導体素子の電極。
[2]前記金属層のGa含有率が1原子数%以上25原子数%以下の金属材料から形成されることを特徴とする[1]に記載の半導体素子の電極。
[3]前記n型半導体層がIII−V族化合物からなることを特徴とする[1]または[2]に記載の半導体素子の電極。
[4]前記金属層を構成する主要な金属の仕事関数が5eV以下であることを特徴とする[1]乃至[3]いずれかに記載の半導体素子の電極。
[5]前記金属層を構成する主要な金属がTi、Nb、Al、Ta、VまたはHfのいずれかであることを特徴とする[1]乃至[4]いずれかに記載の半導体素子の電極。
[6]前記金属層を構成する主要な金属がTiであることを特徴とする[1]乃至[5]いずれかに記載の半導体素子の電極。
[7]前記n型半導体層がn型窒化物半導体層であることを特徴とする[1]乃至[6]いずれかに記載の半導体素子の電極。
[8][1]乃至[7]いずれかに記載の電極を備えることを特徴とする半導体素子。
[9]ガリウム(Ga)を含有するn型半導体層を用意する工程と、
前記n型半導体層の表面にn側電極を作製する工程と、
を含み、
前記n側電極を作製する工程は、
前記n型半導体層の表面にGa含有金属層を成膜する工程を有し、
前記金属層は、Ga含有量が1原子数%以上25原子数%以下の金属材料から形成されることを特徴とする半導体素子の製造方法。
101 n型基板
102 n型クラッド層
103 n型SCH層
104 活性層
105 p型SCH層
106 n型電流ブロック層
107 p型SLS層
108 絶縁膜
109 p側電極
110 n側電極
201 n型半導体層
202 金属層
203 Pt層
204 Au層
205 金メッキ層
301 n型基板
302 n型クラッド層
303 活性層
304 p型クラッド層
305 p型SLS層
306 絶縁膜
307 p側電極
308 n側電極
401 抵抗加熱ヒータ
402、404 坩堝
403 電子銃ビーム

Claims (2)

  1. ガリウム(Ga)を含有し、III−V族化合物からなるn型窒化物半導体層と、
    前記n型窒化物半導体層の表面に形成され、Ga含有率が1原子数%以上10原子数%以下の金属材料から形成された金属層を有する電極と、
    を備え、
    前記金属層は、前記n型窒化物半導体層に接しており、
    前記金属層を構成する主要な金属がTiである、半導体素子。
  2. ガリウム(Ga)を含有し、III−V族化合物からなるn型窒化物半導体層を用意する工程と、
    前記n型窒化物半導体層の表面にn側電極を作製する工程と、
    を含み、
    前記n側電極を作製する工程は、
    前記n型窒化物半導体層の表面に接するようにGa含有金属層を成膜する工程を有し、
    Ga含有金属層を成膜する前記工程において、Ga含有量が1原子数%以上10原子数%以下の金属材料から前記金属層を形成し、前記金属層を構成する主要な金属がTiである、半導体素子の製造方法。
JP2009104732A 2008-06-09 2009-04-23 半導体素子、および、その製造方法 Expired - Fee Related JP4772135B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009104732A JP4772135B2 (ja) 2008-06-09 2009-04-23 半導体素子、および、その製造方法
US12/453,238 US8519504B2 (en) 2008-06-09 2009-05-04 Electrode for semiconductor chip and semiconductor chip with the electrode
CN2009102033757A CN101604817B (zh) 2008-06-09 2009-06-09 半导体芯片的电极、具有电极的半导体芯片及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008150470 2008-06-09
JP2008150470 2008-06-09
JP2009104732A JP4772135B2 (ja) 2008-06-09 2009-04-23 半導体素子、および、その製造方法

Publications (2)

Publication Number Publication Date
JP2010021528A JP2010021528A (ja) 2010-01-28
JP4772135B2 true JP4772135B2 (ja) 2011-09-14

Family

ID=41399569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009104732A Expired - Fee Related JP4772135B2 (ja) 2008-06-09 2009-04-23 半導体素子、および、その製造方法

Country Status (3)

Country Link
US (1) US8519504B2 (ja)
JP (1) JP4772135B2 (ja)
CN (1) CN101604817B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120039412A (ko) * 2010-10-15 2012-04-25 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
JP5556830B2 (ja) * 2012-02-21 2014-07-23 住友電気工業株式会社 半導体装置、及び、半導体装置の作製方法
JP2013172012A (ja) * 2012-02-21 2013-09-02 Sumitomo Electric Ind Ltd 半導体装置、及び、半導体装置の作製方法
JP6111818B2 (ja) * 2013-04-24 2017-04-12 三菱電機株式会社 半導体素子、半導体素子の製造方法
CN111788671A (zh) * 2017-12-27 2020-10-16 普林斯顿光电子公司 半导体装置及其制造方法
WO2019143569A1 (en) * 2018-01-16 2019-07-25 Princeton Optronics, Inc. Ohmic contacts and methods for manufacturing the same
CN109273357B (zh) * 2018-09-28 2021-03-23 中科芯电半导体科技(北京)有限公司 改善低掺杂浓度材料表面欧姆接触的方法及材料
CN111370549A (zh) * 2018-12-26 2020-07-03 厦门三安光电有限公司 一种发光二极管

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES374318A1 (es) * 1968-12-10 1972-03-16 Matsushita Electronics Corp Un metodo de fabricar un dispositivo semiconductor sensiblea la presion.
JP3239350B2 (ja) 1995-06-20 2001-12-17 日亜化学工業株式会社 n型窒化物半導体層の電極
JP2000049114A (ja) * 1998-07-30 2000-02-18 Sony Corp 電極およびその形成方法ならびに半導体装置およびその製造方法
JP2005026291A (ja) * 2003-06-30 2005-01-27 Sharp Corp 窒化物系半導体発光装置およびその製造方法

Also Published As

Publication number Publication date
US20090302470A1 (en) 2009-12-10
US8519504B2 (en) 2013-08-27
CN101604817B (zh) 2013-07-17
CN101604817A (zh) 2009-12-16
JP2010021528A (ja) 2010-01-28

Similar Documents

Publication Publication Date Title
JP4772135B2 (ja) 半導体素子、および、その製造方法
JP5153769B2 (ja) 電子ブロック層を備えた窒化ガリウム・ベース半導体デバイス
TWI359544B (ja)
EP1523047B1 (en) Nitride-based semiconductor light emitting device and method of manufacturing the same
US6238945B1 (en) Method of making P-type group III-nitride semiconductor device having improved P contact
JP4752394B2 (ja) n型窒化物半導体の電極及びn型窒化物半導体の電極の形成方法
JP4920221B2 (ja) InP基板を有する光半導体装置
JP2014003329A (ja) 応力低減電子ブロッキング層を有する窒化ガリウム・ベース半導体デバイス
JP2001102678A (ja) 窒化ガリウム系化合物半導体素子
JP2007019399A (ja) 半導体レーザ装置
US20070098030A1 (en) Nitride semiconductor laser device and method of manufacturing the same
US20050180475A1 (en) Semiconductor laser device
US7122841B2 (en) Bonding pad for gallium nitride-based light-emitting devices
JP4170679B2 (ja) 半導体発光装置及びその製造方法
US6324200B1 (en) Semiconductor laser device
US7215691B2 (en) Semiconductor laser device and method for fabricating the same
JP2001230498A (ja) Iii族窒化物系化合物半導体レーザ
JPH11204887A (ja) 低抵抗電極を有する半導体装置
JP4508534B2 (ja) 窒化物半導体のための電極構造及びその作製方法
JP2992933B2 (ja) Iii族窒化物半導体発光素子
JP2009016389A (ja) 半導体レーザ素子およびその製造方法
JP2009130316A (ja) 窒化物半導体装置およびその製造方法
JP2004311678A (ja) 金属膜を積層した半導体素子
JPH0983079A (ja) 半導体素子
JP4603113B2 (ja) 半導体レーザ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4772135

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees