JP4920221B2 - ＩｎＰ基板を有する光半導体装置 - Google Patents

ＩｎＰ基板を有する光半導体装置 Download PDF

Info

Publication number
JP4920221B2
JP4920221B2 JP2005256566A JP2005256566A JP4920221B2 JP 4920221 B2 JP4920221 B2 JP 4920221B2 JP 2005256566 A JP2005256566 A JP 2005256566A JP 2005256566 A JP2005256566 A JP 2005256566A JP 4920221 B2 JP4920221 B2 JP 4920221B2
Authority
JP
Japan
Prior art keywords
layer
type
type cladding
semiconductor device
znte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005256566A
Other languages
English (en)
Other versions
JP2007073606A (ja
JP2007073606A5 (ja
Inventor
克巳 岸野
一郎 野村
好司 玉村
均 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Sony Corp
Sophia School Corp
Original Assignee
Hitachi Ltd
Sony Corp
Sophia School Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Sony Corp, Sophia School Corp filed Critical Hitachi Ltd
Priority to JP2005256566A priority Critical patent/JP4920221B2/ja
Priority to CNB2006101089272A priority patent/CN100514774C/zh
Priority to KR1020060071437A priority patent/KR20070025989A/ko
Priority to US11/500,292 priority patent/US7772586B2/en
Priority to EP06016562.8A priority patent/EP1760850B1/en
Publication of JP2007073606A publication Critical patent/JP2007073606A/ja
Publication of JP2007073606A5 publication Critical patent/JP2007073606A5/ja
Application granted granted Critical
Publication of JP4920221B2 publication Critical patent/JP4920221B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/347—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIBVI compounds, e.g. ZnCdSe- laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0296—Inorganic materials including, apart from doping material or other impurities, only AIIBVI compounds, e.g. CdS, ZnS, HgCdTe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/02—MBE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0218—Substrates comprising semiconducting materials from different groups of the periodic system than the active layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、ＩｎＰ基板を有する光半導体装置に関し、主にＩＩ族元素とＶＩ族元素から構成される化合物半導体において、広いバンドギャップを持つが高濃度ドーピングが困難な半導体クラッド層などに、ｐ型高キャリア濃度を得ることができる半導体層を挿入することにより、充分な（１×１０１７ｃｍ−３以上）ｐ型キャリア濃度と広いバンドギャップを得ることができるｐ型クラッド層などを有する光半導体装置に関する。
また、上記方法によるｐ型クラッド層を用いた半導体レーザダイオード（ＬＤ）、発光ダイオード（ＬＥＤ）、受光素子（ＰＤ）など光学素子に関するものであり、光学装置に適用して好適なものである。
可視から紫外域で発光する半導体デバイス、即ち半導体レーザや発光ダイオードは、光情報記録装置（コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、ブルーレイディスク（ＢＤ））、カラー表示装置用の光源、固体レーザ励起用、加工用、センサー用、測定機用、医療用、あるいは、白色ランプへの応用など、現代社会／産業界において重要な半導体デバイスの一つとなっている。
これらの光学素子の半導体材料としては、これまで、７８０ｎｍ、８０８ｎｍ、８６０ｎｍ、９１５ｎｍ、９８０ｎｍ帯などの赤外光デバイスにはＡｌＧａ（Ｉｎ）Ａｓ ＩＩＩ−Ｖ族化合物が用いられてきた。発光波長が６００ｎｍ帯（特に６３５〜６７０ｎｍ）の赤色光デバイスにはＡｌＧａＩｎＰ ＩＩＩ−Ｖ族化合物半導体を材料として用い、また４００ｎｍ帯（特に４００〜４８０ｎｍ）の青色光デバイスにはＡｌＧａＩｎＮ ＩＩＩ−Ｖ族窒化物半導体を用いて研究開発が進められ各々実用化に至っている。
しかし、赤色と青色の中間の波長帯である５００ｎｍ帯の黄色から緑色で発光する半導体デバイスに関しては、研究開発はおろか材料開拓さえも充分に行われていない。このため、特に、レーザダイオードに関しては実用化に耐え得る性能は未だ実現されていない。
これらの光デバイス用半導体としてＩＩＩ−Ｖ族化合物半導体とならんでＩＩ−ＶＩ族半導体は有用であるが、一般に、ｐ型伝導性制御が難しく、ｐｎ接合型半導体デバイスのｐ型半導体層は、ＺｎＳｅなど限られた種類のＩＩ−ＶＩ族半導体でしか実現できない。これらのＩＩ−ＶＩ族半導体では、一般的に禁制帯幅が広くなるにしたがってｐ型キャリア濃度が減少して、ｐｎ接合型半導体デバイスに利用できなくなる。たとえば、ＧａＡｓ基板に格子整合するＺｎＭｇＳＳｅでは、Ｍｇ組成比の増加とともに禁制帯幅を広げることができるが、禁制帯幅が３ｅＶ以上となるとｐ型キャリア濃度は１×１０１７ｃｍ−３未満の小さな値となる。またＩｎＰ基板に格子整合するＭｇＳｅ／ＺｎＳｅＴｅ超格子でも２．６ｅＶ以上の禁制帯幅では同様に小さなｐ型キャリア濃度しか得られない。（Ｈ． Ｏｋｕｙａｍａ， Ｙ． Ｋｉｓｈｉｔａ， Ｔ． Ｍｉｙａｊｉｍａ ａｎｄ Ａ． Ｉｓｈｉｂａｓｈｉ， “Ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｏｆ ｐ−ｔｙｐｅ ＺｎＭｇＳＳｅ，” Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ６４（７） １９９４， ｐ．９０４．、および、Ｗ． Ｓｈｉｎｏｚａｋｉ， Ｉ． Ｎｏｍｕｒａ， Ｈ．Ｓｈｉｍｂｏ， Ｈ． Ｈａｔｔｏｒｉ， Ｔ． Ｓａｎｏ， Ｓｏｎｇ−Ｂｅｋ Ｃｈｅ， Ａ． Ｋｉｋｕｃｈｉ， Ｋ．Ｓｈｉｍｏｍｕｒａ ａｎｄ Ｋ． Ｋｉｓｈｉｎｏ， “Ｇｒｏｗｔｈ ａｎｄ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ｎｉｔｒｏｇｅｎ−ｄｏｐｅｄ ＭｇＳｅ／ＺｎＳｅＴｅ ｓｕｐｅｒｌａｔｔｉｃｅ ｑｕａｓｉ−ｑｕａｔｅｒｎａｒｙ ｏｎ ＩｎＰ ｓｕｂｓｔｒａｔｅｓ ａｎｄ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｅｄｅ，” Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ．， ３８（４Ｂ） １９９９， ｐ．２５９８参照）
そのような状況の中、発明者らと国内外の幾つかの研究グループが黄色から緑色で発光する半導体デバイスを形成するための材料の候補として、ＩｎＰ半導体基板上に結晶成長により作製でき、かつＩｎＰ基板に格子整合するＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅＩＩ−ＶＩ族化合物半導体に着目し研究開発を行ってきた（Ｎ． Ｄａｉ等 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ６６、 ２７４２（１９９５）、および、Ｔ． Ｍｏｒｉｔａ等 Ｊ．Ｅｌｅｃｔｒｏｎ． Ｍａｔｅｒ．， ２５、 ４２５（１９９６）参照）。ＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅは各組成（ｘ、ｙ）がｙ＝０．４７−０．３７ｘ（ｘ＝０〜０．８、ｙ＝０．４７〜０．１７）の関係式を満たす場合にＩｎＰに格子整合し、組成を（ｘ＝０、ｙ＝０．４７）から（ｘ＝０．８、ｙ＝０．１７）に変えることで禁制帯幅を２．１ｅＶから３．６ｅＶまで制御できるという特長を有している。
また、上記の組成範囲において、禁制帯は全て直接遷移型を示し、禁制帯幅を波長に換算すると５９０ｎｍ（燈色）から３４４ｎｍ（紫外）となることから、黄色から緑色で発光する半導体デバイスの基本構造であるダブルヘテロ構造を構成するための活性層とクラッド層がＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅの組成を変えるだけで実現できることが示唆されている。
実際に、分子線エピタキシー（ＭＢＥ）法によりＩｎＰ基板上に成長させたＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅのフォトルミネッセンス測定では、組成の異なるＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅにおいてピーク波長が５７１ｎｍから３９７ｎｍの良好な発光特性が得られている（Ｔ． Ｍｏｒｉｔａ等 Ｊ． Ｅｌｅｃｔｒｏｎ． Ｍａｔｅｒ．、 ２５、 ４２５（１９９６）参照）。
また、ＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅを用いたレーザ構造では赤色、緑色及び青色の各波長帯において光励起によるレーザ発振が報告されている（Ｌ． Ｚｅｎｇ等 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ７２、 ３１３６（１９９８）参照）。
一方、これまでＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅだけで構成された半導体レーザダイオードの電流駆動によるレーザ発振は報告されていない。レーザ発振が得られていない主な原因は、ＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅの不純物ドーピングによるｐ型伝導性制御が困難であることによると考えられる。
半導体レーザダイオードの基本構造であるダブルヘテロ構造は、光を発生する活性層をｎ型及びｐ型に伝導性制御され、活性層よりも広い禁制帯幅を有するクラッド層で挟んだ構造となっている。ここでＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅが活性層材料として優れた性質を有していることは上記の研究報告により明らかである。
また、ＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅのｎ型伝導性制御は塩素原子のドーピングにより得られ、実際１×１０１８ｃｍ−３以上のｎ型キャリア（電子）濃度が報告されている（Ｗ． Ｌｉｎ等 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ８４、 １４７２（１９９８）参照。）しかし、ｐ型伝導性制御に関しては、レーザダイオードに必要とされる１×１０１７ｃｍ−３以上のｐ型キャリア濃度は報告されていない。
従来ＩＩ−ＶＩ族化合物半導体、特にＺｎＳｅやＭｇＺｎＳＳｅのｐ型伝導性制御には分子線エピタキシー法による結晶成長中に高エネルギーのラジカル状窒素をドーピングする手法が主に行われている（Ｒ． Ｍ． Ｐａｒｋ等 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ５７、 ２１２７（１９９０）、および、Ｋ． Ｏｈｋａｗａ等 Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ．、 ３０、 Ｌ１５２（１９９１）参照）。これにより１×１０１７ｃｍ−３以上のｐ型キャリア濃度が報告されている（Ｈ． Ｏｋｕｙａｍａ等 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ６４、９０４（１９９４）参照）。
同様な手法を用いて、ＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅのｐ型伝導性制御が試みられているが、組成（ｘ＝０、ｙ＝０．４８）のＺｎＣｄＳｅにおいて３．５×１０１６ｃｍ−３のｐ型ドーピング濃度が報告されているのみで（Ｋ． Ｎａｎｉｗａｅ等 Ｊ． Ｃｒｙｓｔ． Ｇｒｏｗｔｈ、 １８４／１８５、 ４５０（１９９８）参照。）それ以上の高濃度ドーピングや、またＺｎＣｄＳｅより禁制帯幅の広いＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅ（ｘ＞０）でのｐ型化は得られていない。
ＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅの高ｐ型ドーピングが困難である原因は明らかではないが、少なくともＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅ結晶中で配列された原子の一部と置き換わり結晶中に安定して存在し、また、低いエネルギーで正孔を効率よく放出する理想的な不純物ドーパントが未だ見出されていないか、若しくは、存在しないことがその原因と考えられ、これはＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅが有する本質的な特性／問題点である。
なお、特開平７−３２６８１７に、広いバンドギャップを有するクラッド層がとり得る最大のｐ型キャリア濃度を大きくすることを目的として、ＩＩ−ＶＩ族化合物半導体を用いて構成される発光素子において、ｐ型クラッド層がＭｇ，Ｃａ，Ｓｃ，Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉの内の少なくとも１つの元素を含む材料からなる超格子構造とすることが提案されているが、十分な特性が得られていない。
H. Okuyama, Y. Kishita, T. Miyajima and A. Ishibashi, "Epitaxial growth of p-type ZnMgSSe," Appl. Phys. Lett., 64(7) 1994, p.904. W. Shinozaki, I. Nomura, H.Shimbo, H. Hattori, T. Sano, Song-Bek Che, A. Kikuchi, K.Shimomura and K. Kishino, "Growth and characterization of nitrogen-doped MgSe/ZnSeTe superlattice quasi-quaternary on InP substrates and fabrication of light emitting dioede," Jpn. J. Appl. Phys., 38(4B) 1999, p.2598 N. Dai等 Appl. Phys. Lett., 66 2742(1995) T. Morita等 J. Electron. Mater., 25 425(1996) L. Zeng等 Appl. Phys. Lett., 72 3136(1998) W. Lin等 Appl. Phys. Lett., 84 1472(1998) R. M. Park等 Appl. Phys. Lett., 57 2127(1990) K. Ohkawa等 Jpn. J. Appl. Phys., 30 L152(1991) H. Okuyama等 Appl. Phys. Lett., 64 904(1994) K. Naniwae等 J. Cryst. Growth, 184/185 450(1998) 特開平７−３２６８１７号公報
したがって、本発明は、レーザダイオード、発光ダイオード、受光素子など光学素子を実現するために、例えば、クラッド層になり得るような、大きなエネルギーギャップを有するＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅなど、通常の場合ｐ型伝導にはなるがキャリア濃度が１×１０１７ｃｍ−３未満しか得られないような材料において、１×１０１７ｃｍ−３以上の高いｐ型キャリア濃度を得る構造を提供することである。
さらに、この発明が解決しようとする課題は、発光特性などの特性が良好で信頼性も高く長寿命の半導体光学素子と装置を容易に製造することができるｐ型半導体層構造を提供することである。
本発明者は、上記課題を解決するために鋭意検討を行った。その概要について説明すると次の通りである。本発明者は、従来の方法ではｐ型伝導度が低いものしか得られなかった半導体材料について、技術の改良を重ねた結果、１×１０１７ｃｍ−３以上の高いｐ型キャリア濃度を有し、結晶欠陥の少ない、電気伝導的に低抵抗の結晶性に優れたｐ型半導体層を作製することに成功した。
このような半導体層が可能になり素子作製に用いられることで、従来、実現不可能であった、例えば黄色から緑色で発光するレーザダイオード、発光ダイオードなどの光学素子及び光学装置の実現に大いに貢献するものと期待される。
最初に、発明者がＩｎＰ基板を用いた理由について説明する。従来、研究開発されて発光特性、特に、寿命特性が良好でなかった緑色で発光するレーザダイオードは、基板としてＧａＡｓを、活性層にはＺｎＣｄＳｅ、ｎ型クラッド層及びｐ型クラッド層にはＺｎＭｇＳＳｅを用いてきた。
この構造では、ｐ型クラッド層のＺｎＭｇＳＳｅにて、Ｍｇ組成比の増加とともに禁制帯幅を広げることができるが、禁制帯幅が３ｅＶ以上となるとｐ型キャリア濃度は１×１０１７ｃｍ−３未満の小さな値となる。この時ドーパントとなるＮ（窒素）が原子濃度としては１×１０１９ｃｍ−３以上含まれているときにおいてさえ、ｐ型キャリア濃度は１×１０１７ｃｍ−３未満の小さな値となり、つまり、キャリア活性化率は１％以下といえる。すなわち、ｐ型キャリアにならないＮはＺｎＭｇＳＳｅのＶＩ族サイトに入る格子内原子だけでなく、格子間原子つまり格子間欠陥となる。
さらに、発光領域であるＺｎＣｄＳｅはＧａＡｓ基板と格子整合しておらず、ＧａＡｓより格子が大きい。このことは、ＺｎＣｄＳｅは圧縮歪の原因となることを意味する。
これらの積層構造に電極を通じて駆動電流が流されると、ｐ型ＺｎＭｇＳＳｅクラッド層に大量に存在する格子間欠陥を中心とする結晶欠陥群が、圧縮歪を有する発光領域であるＺｎＣｄＳｅ活性層に伝播拡散されて、非発光中心を生じて、遂には熱を発生し、発光を停止せしめ、非可逆的な結晶破壊に至り、寿命が終了する。
より一般的には、半導体発光素子及び受光素子においては、最も結晶欠陥の多い領域から熱、電気伝導、歪などの影響により欠陥が伝播拡散し、遂には、発光領域（活性層）に到達して、素子の劣化を生じせしめ、素子寿命を終了させてしまう。半導体光学素子を製造する場合、結晶欠陥の素子に及ぼす悪影響を排除し、あるいはその悪影響を減させる必要がある。
課題を解決する手段として発明者は、ＩｎＰ基板に注目し、発光領域となる活性層を格子整合した、つまり、格子がほぼ同じ大きさであり、実質的に歪の内在しない例えばＢｅＺｎＳｅＴｅを用いた。さらに、クラッド層には、格子がほぼ同じ大きさであり実質的に歪の内在しない例えばＭｇＺｎＣｄＳｅを採用し、ｎ型伝導の良好であることを確認した。次に、ｐ型伝導を調べたところ、従来用いられてきたＮのラジカルドーピングでは、１×１０１７ｃｍ−３未満のキャリア濃度しか得られなかった。そこで検討を重ねた結果、１×１０１７ｃｍ−３以上の高いｐ型キャリア濃度を有し、結晶欠陥の少ない、電気伝導的に低抵抗の結晶性に優れたｐ型半導体層を作製する技術として、ＩｎＰ基板上にｎ型クラッド層、活性層およびｐ型クラッド層を有する構造の光半導体において、前記ｐ型クラッド層を主たる半導体層である第１の層に第２の層を挿入した構造とすることにより、第２の層から供給される正孔によりｐ型クラッド層のキャリア濃度を格段に向上させることを提案するものである。
上述のように構成されたこの発明においては、従来の方法ではｐ型伝導度が低いものしか得られなかった半導体材料について、１×１０１７ｃｍ−３以上の高いｐ型キャリア濃度を有し、結晶欠陥の少ない、低抵抗の結晶性に優れた半導体層を作製することができる。
このような半導体層が可能になり素子作製に用いられることで、従来、実現不可能であった、例えば黄色から緑色で発光する半導体デバイス、レーザダイオード、発光ダイオードの作製が実現できる。
この発明によれば、従来よりも実用性の高い光半導体装置が実現可能である。
以下、この発明の実施形態について図面を参照しながら説明する。なお実施形態の全図において、同一または対応する部分には同一の符号を付す。
ＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅは、従来のＩＩ−ＶＩ族半導体（ＺｎＳｅやＭｇＺｎＳＳｅ）で行われていたラジカル窒素ドーピングを施して、その窒素流量やＲＦ出力、成長温度、ＶＩ／ＩＩ比などＭＢＥ成長条件を最適化しても、たかだか、３．５×１０１６ｃｍ−３程度、つまり１×１０１７ｃｍ−３未満のｐ型キャリア濃度であり、１×１０１７ｃｍ−３以上のｐ型キャリア濃度を実現することができなかった。
発明者は、鋭意検討を重ねた結果、別のドーピング技術を案出することができた。
本発明ではこの課題を解決するために、第１の層、例えば、ＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅ結晶中に１０１８〜１０２０ｃｍ−３程度に高濃度ｐ型ドーピングされた第２の薄膜半導体結晶層を適度な間隔で挿入し、挿入された半導体結晶全体で充分なｐ型キャリア濃度を得ることができた。
なお、ここで、いくつかの公知技術と本願発明との相違点を説明しておく。特開平７−３２６８１７には広いバンドギャップを有するクラッド層がとり得る最大のｐ型キャリア濃度を大きくすることを目的として、ＩＩ−ＶＩ族化合物半導体を用いて構成される発光素子において、ｐ型クラッド層がＭｇ，Ｃａ，Ｓｃ，Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉの内の少なくとも１つの元素を含む材料からなる超格子構造とすることが提案されている。具体的には、ＧａＡｓ基板に格子整合するＭｇＺｎＳＳｅとＺｎＳＳｅを対象にしている。これらの点は本発明のＩｎＰ基板上の、例えば典型的なＭｇＺｎＣｄＳｅとＺｎＳｅＴｅの両方へＮをドーピングして、ｐ型クラッド層を形成するものとは明らかに異なる概念である。
次に、Ｗ． ＬｉｎらがＡｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔ．誌（Ｖｏｌ．７６（２０００） ２２０５ページ）にて報告している内容との相違点を説明する。ＺｎＳｅのｐ型キャリア濃度を増加するために、ＺｎＳｅを積層後にＴｅとＮをデルタドーピング状にする方法を記述している。本発明はＩｎＰ基板上で、例えば典型的なＭｇＺｎＣｄＳｅとＺｎＳｅＴｅ（デルタドーピングでなく完全な成長層）の両方へＮをドーピングすることによりｐ型クラッド層を形成する。従って、両者は明らかに異なる概念である。
次に、Ｗ． ＬｉｎらがＪｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ ＆ Ｔｅｃｈｎｏｌｏｇｙ Ｂ誌（ｖｏｌ．１８（２０００） １５３４ページにて報告している内容との相違点を説明する。ＩｎＰ基板上の（Ｚｎ、Ｍｇ、Ｃｄ）Ｓｅのｐ型キャリア濃度を増加するために、（Ｚｎ、Ｍｇ、Ｃｄ）Ｓｅと、単層では、最も高い場合でも精々１×１０１８ｃｍ−３のキャリア濃度であるＺｎＳｅ層の超格子層を積層し、ＺｎＳｅだけにＮドーピングする構成となっている。本発明はＩｎＰ基板上で、例えば典型的なＭｇＺｎＣｄＳｅとＺｎＳｅＴｅ（デルタドーピングでなく完全な成長層）の両方へＮをドーピングすることによりｐ型クラッド層を形成する。従って、両者は明らかに異なる概念である。
次に、Ｈ． Ｄ． Ｊｕｎｇらが、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔ．誌（Ｖｏｌ．７０（１９９７） １１４３ページ）にて報告している内容との相違点を説明する。ＺｎＳｅのキャリア濃度を増加するために、１原子層以下のＺｎＴｅだけにＮをデルタドーピングしてアンドープのＺｎＳｅに挿入している。本発明はＩｎＰ基板上で、例えば典型的なＭｇＺｎＣｄＳｅとＺｎＳｅＴｅ（デルタドーピングでなく完全な成長層）の両方へＮをドーピングすることによりｐ型クラッド層を形成する。従って、両者は明らかに異なる概念である。
本発明は、以上に述べた独自のｐ型クラッドを提供することにより、ＩｎＰ基板上に、ｎ型クラッド、活性層、および、このｐ型クラッドを有する光半導体装置を提供するものである。以下、このｐ型クラッドについて説明する。
図１は本発明の実施例の第１の概念模式図であり、本発明による構造を模式的に示した図面で、ホスト層に特定層を挿入した構造の断面図である。この構造全体にｐ型のドーピングを行っている。例えば、ここでは、主たる第１の半導体層１（以後、ホスト層と呼ぶ）はＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅ（ｘ＝０の場合はＺｎＣｄＳｅ）とする。ＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅは組成比ｘとｙを任意に設定することによりＣｄＳｅ（１．７６４ｅＶ）からＭｇＳｅ（４．０ｅＶ）までのエネルギーギャップと、ＺｎＳｅ（５．６６８Å）からＣｄＳｅ（６．０５７Å）までの格子定数の半導体層にすることができる。
本発明の実施形態においては、一般的に広く存在するＩｎＰ基板（５．８６９Å）に格子整合するホスト層ＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅ（ｘ＝０の場合のＺｎＣｄＳｅでもよい）を用いる。格子整合して半導体層を成長することにより、実質的に歪がなく、また結晶欠陥の少ない良質の半導体層を得ることができる。
より具体的には、ＩｎＰに格子整合するＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅ層とは、とりわけ、ＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅ層の組成比（ｘ、ｙ）がｙ＝０．４７−０．３７ｘ（ｘ＝０〜０．８、ｙ＝０．４７〜０．１７）の関係式を満たす組み合わせで、組成比が（ｘ＝０、ｙ＝０．４７）から（ｘ＝０．８、ｙ＝０．１７）の範囲にある化合物半導体層である。
図１では、ＩｎＰ基板に格子整合したホスト層Ｍｇ０．５Ｚｎ０．２９Ｃｄ０．２１Ｓｅ層（１０ＭＬ（原子層）厚）１の間に挿入する第２の層２（以下特定層と呼ぶ）としてＺｎＳｅ０．５３Ｔｅ０．４７層（２ＭＬ）を挿入している。
図２は本発明の主要材料に関する格子定数とエネルギーギャップ（禁制帯幅）の関係を示す図である。ＩｎＰの格子整合する部分は点線上に相応する。例えばＺｎＳｅとＣｄＳｅとＭｇＳｅを囲む三角形の中で、ＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅの組成比ｘとｙを設定することにより、任意の格子定数とエネルギーギャップを持つＭｇＺｎＣｄＳｅを作製することができる。
更に、図２において、ＺｎＳｅとＺｎＴｅを結んだ線分を引き、ＺｎＳｅｚＴｅ１−ｚの組成比ｚを設定することにより、ＩｎＰに格子整合したＺｎＳｅ０．５３Ｔｅ０．４７を作製することができる。
図１のように作製した試料構造において、ホスト層１のＭｇ０．４９Ｚｎ０．２９Ｃｄ０．２２Ｓｅ層は２．９５ｅＶのエネルギーギャップを持ち、特定層２のＺｎＳｅ０．５３Ｔｅ０．４７層を０．５９ｎｍ挿入して、ｐ型キャリア濃度を測定したところ、２．１×１０１８ｃｍ−３のキャリア濃度が得られた。
なお、挿入する特定層２は、図１では、ＩｎＰに格子整合するＺｎＳｅ０．５３Ｔｅ０．４７層としたが、格子整合しないＺｎＴｅ、ＢｅＴｅ、格子整合しない場合のＺｎＳｅＴｅ、格子整合する、しないに関わらないＭｇＺｎＳｅＴｅ及びＢｅＺｎＴｅでもよい。格子整合しない場合は、そのずれの大きさにより臨界厚さ以上の膜厚にするとミスフィット転位が発生する。このため数原子層以下の臨界膜厚以下にすることが必要である。
これら特定層２になりうる半導体層はラジカル窒素ドーピングにより１０１８ｃｍ−３以上の高いｐ型キャリア濃度が得られることが実験的に示されている（ＺｎＴｅに関してはＩ． Ｗ． Ｔａｏ等 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ６４、 １８４８（１９９４）参照、ＺｎＳｅＴｅに関してはＷ． Ｓｈｉｎｏｚａｋｉ等 Ｊｐｎ． Ｊ． Ａｐｌｌ． Ｐｈｙｓ．， ３８、 ２５９８（１９９９）参照、ＭｇＺｎＳｅＴｅに関してはＷ． Ｆａｓｃｈｉｎｇｅｒ等 Ａｐｐｌ． Ｐｈｙｓ．Ｌｅｔｔ．， ６５、 ３２１５（１９９４）参照、ＢｅＺｎＴｅに関してはＳ． Ｂ． Ｃｈｅ， Ｊ． Ｃｒｙｓｔ． Ｇｒｏｗｔｈ， ２１４／２１５、 ３２１（２０００）参照）。ここで、ＺｎＴｅ、ＢｅＴｅ以外のＺｎＳｅＴｅ、ＭｇＺｎＳｅＴｅ及びＢｅＺｎＴｅはＩｎＰに格子整合可能であり、これらを高ドーピング結晶としてホスト結晶に挿入した場合には結晶全体としてＩｎＰ基板に格子整合した良質な結晶が得られる。
図１で示したホスト層１は、ＭｇＺｎＣｄＳｅであったが、ＭｇＺｎＳｅＴｅ層でもよい。またＢｅＺｎＣｄＳｅ層とＢｅＺｎＳｅＴｅ層であってもよいが、この場合それぞれエネルギーギャップが２．６ｅＶ以下と２．８ｅＶ以下になるので、例えば光学素子などを作製する際には、活性層のエネルギーギャップ数値を考慮してキャリアの閉じ込めにとって有効であるかを判断して設計作製を行う必要がある。
図１で示したホスト層１と特定層２の層厚は、ホスト層と特定層の層厚を一定にして複数回繰り返したものであるが、ホスト層と特定層の厚さを非周期的あるいはランダムに設定することでもよい。例えばホスト層１のＭｇＺｎＣｄＳｅ層は２．９５ｅＶのエネルギーギャップを持ち、特定層２のＺｎＳｅＴｅ層を１ＭＬ厚挿入して、次にホスト層のＭｇＺｎＣｄＳｅ層を積層後、特定層のＺｎＳｅＴｅ層を２ＭＬ厚挿入して、さらにホスト層の積層後の、特定層の層厚を３ＭＬ厚とすることでもよい。
図３に本発明の実施例の第２の概念模式図を示す。ここでホスト層１１はＭｇＳｅ／ＺｎＣｄＳｅ超格子とした。ＭｇＳｅ／ＺｎＣｄＳｅ超格子はＭｇＳｅ薄膜結晶とＺｎＣｄＳｅ薄膜結晶を交互に積層した構造となっており、各層の層厚を電子のド・ブロイ波長以下である数Åから数ｎｍ程度にすることにより、擬似的なＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅ混晶とみなすことができる。この構造全体にｐ型のドーピングを行っている。
また、ＭｇＳｅの格子定数（５．９１Å）はＩｎＰの格子定数（５．８６９Å）に近く、ＺｎＣｄＳｅはＩｎＰに格子整合できるのでＭｇＳｅ／ＺｎＣｄＳｅ超格子はＩｎＰに擬似的に格子整合させて作製できるので良質な結晶が得られる。
なお、ＭｇＳｅ／ＺｎＣｄＳｅ超格子ではＭｇＳｅとＺｎＣｄＳｅの各層厚を変えることでＩｎＰに格子整合させたまま禁制帯幅等の物性パラメータが制御でき、これはＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅの組成（ｘ、ｙ）を変えることと同等の効果がある。
実際、ＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅの組成を変えることよりもＭｇＳｅ／ＺｎＣｄＳｅ超格子の層厚を変える方が結晶成長の観点で格段に容易であり、ＭｇＳｅ／ＺｎＣｄＳｅ超格子は半導体デバイスにおける複雑なヘテロ構造を作製する上で極めて有効な材料である（Ｈ． Ｓｈｉｍｂｏ等、 Ｊ．Ｃｒｙｓｔ． Ｇｒｏｗｔｈ， １８４／１８５、 １６（１９９８）参照）。
一方、挿入する特定層１２は、図３ではＺｎＳｅＴｅとしたが、ＺｎＴｅ、ＢｅＴｅ、ＭｇＺｎＳｅＴｅ及びＢｅＺｎＴｅでもよい。これら結晶はラジカル窒素ドーピングにより１０１８ｃｍ−３以上の高いｐ型キャリア濃度が得られることが実験的に示されている（ＺｎＴｅに関してはＩ． Ｗ． Ｔａｏ等 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ６４、 １８４８（１９９４）参照、ＺｎＳｅＴｅに関してはＷ． Ｓｈｉｎｏｚａｋｉ等 Ｊｐｎ． Ｊ． Ａｐｌｌ． Ｐｈｙｓ．， ３８、 ２５９８（１９９９）参照、ＭｇＺｎＳｅＴｅに関してはＷ． Ｆａｓｃｈｉｎｇｅｒ等 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ６５、 ３２１５（１９９４）参照、ＢｅＺｎＴｅに関してはＳ． Ｂ． Ｃｈｅ， Ｊ． Ｃｒｙｓｔ． Ｇｒｏｗｔｈ ２１４／２１５、 ３２１（２０００）参照）。
ここで、ＺｎＴｅ、ＢｅＴｅ以外のＺｎＳｅＴｅ、ＭｇＺｎＳｅＴｅ及びＢｅＺｎＴｅはＩｎＰに格子整合可能であり、これらを高ドーピング結晶としてホスト結晶に挿入した場合には結晶全体としてＩｎＰ基板に格子整合した良質な結晶が得られる。
これに対し、ＺｎＴｅは格子定数が６．１０Åであり、ＩｎＰ（格子定数：５．８６９Å）に比べ＋３．９％の格子不整合があることから、ＺｎＴｅをＩｎＰ基板に格子整合したホスト結晶に挿入することは結晶歪による欠陥の発生の可能性がある。しかし、ＺｎＴｅの層厚をミスフィット転位の発生しない臨界膜厚以下にすることと、ホスト結晶層の格子定数をＩｎＰに比べ、意図的に小さくし負の格子不整合とすることで結晶全体をいわゆるネットゼロ歪にすることにより解決できる。ここでネットゼロ歪となる条件は、式（１）で表せる。
Figure 0004920221
これより、例えばＺｎＴｅを高ドーピング層とし、その層厚比を０．１とするとネットゼロ歪にするためにはホスト層の結晶歪を−０．４３３％とすればよいことが求められ、これはＺｎＣｄＳｅやＭｇＺｎＣｄＳｅにおいて組成制御により可能である。このように、大きい格子歪を有するＺｎＴｅを用いた場合でもネットゼロ歪の技術を用いることで高品質な結晶が得られる。
図３ではホスト層１１をＭｇＳｅ／ＺｎＣｄＳｅ超格子層としたが、ＭｇＳｅの代替としてＭｇＺｎＳｅ、あるいはＭｇＺｎＳｅＴｅでもよい。
さらに、また、図３では、ホスト層１１をＭｇＳｅ／ＺｎＣｄＳｅ超格子層としたが、ＺｎＣｄＳｅの代替として、ＺｎＳｅＴｅ、ＢｅＺｎＣｄＳｅ，ＢｅＺｎＳｅＴｅ，ＭｇＺｎＣｄＳｅ、ＭｇＺｎＳｅＴｅでもよい。
本発明は、上記ホスト層１１に、上記特定層１２を適度な間隔で挿入することで特定層１２からｐ型キャリア（正孔）がホスト層１１に放出され、結晶全体で１０１７ｃｍ−３以上の充分な正孔濃度を得ることができる。ここで特定層１２はホスト層１１に比べ層の厚さが薄く、結晶全体に占める割合が小さいため、特定層１２を挿入することによるホスト層１１のエネルギーギャップ等の物性パラメータへの影響は殆ど無いか若しくは最小限に抑えられる。
通常、ｐ型にドーピングされた半導体はその価電子帯上端の近傍にアクセプター準位が形成され、そこから正孔が放出されｐ型伝導性を示す。ここで、本発明によりｐ型ドーピングが得られる機構として２通りが考えられる。その概念図を図４（ａ）、（ｂ）に示した。図４（ａ）、（ｂ）はホスト層に特定層を挿入した半導体の価電子帯構造を模式的に示したものである。本発明の理論的根拠を説明する図であり、ホスト層に特定層を挿入した量子井戸の価電子帯構造とそこに存在するｐ型キャリア（正孔）とその波動関数及びエネルギー準位を模式的に示した図である。ここで、Ａ：ホスト結晶と高ドーピング結晶による量子井戸構造の価電子帯構造、Ｂ：ｐ型キャリア（正孔）、Ｃ：ｐ型キャリア（正孔）の量子井戸におけるエネルギー量子準位、Ｄ：量子井戸に閉じ込められたｐ型キャリア（正孔）の波動関数を示す。
図４（ａ）、（ｂ）に示されているように、上記ホスト層と特定層の組み合わせでは、それら半導体結晶のバンドラインナップの関係から、その価電子帯構造は、特定層が井戸層、ホスト層が障壁層となるいわゆる量子井戸構造になる。また、挿入される特定層の層厚は数Åから数ｎｍ以下程度であり、正孔の量子準位は図４（ａ）、（ｂ）に示されている様に量子井戸内に形成される。
本発明によりｐ型化が得られる機構の第一として、図４（ａ）に示した様に、特定層での高濃度アクセプターからホスト層の価電子端へ正孔が熱的に励起され、自由キャリア（正孔）として振舞うことから、全体としてｐ型化が得られると考えられる。このとき、ホスト結晶の価電子端へ励起される正孔濃度は近似的にｅｘｐ（−Ｅａ／ｋＴ）に比例する。上式においてＥａは活性化エネルギー、ｋはボルツマン定数、Ｔは絶対温度である。ここで、励起される正孔濃度は、井戸層である特定層に比べ障壁層のエネルギーに対応して活性化エネルギーが増加することから特定層に比べ減少すると考えられる。例えば、活性化エネルギーの増加が０．１２ｅＶとすると室温（Ｔ＝３００Ｋ）における正孔濃度は約１／１００程度まで減少すると見積もられる。しかし、高ドーピングの正孔濃度が１０２０ｃｍ−３であれば励起される正孔濃度は１０１８ｃｍ−３となり、デバイスへの応用に充分な値が得られると期待される。従って、この機構によるｐ型化はホスト層と特定層による井戸障壁の高さ（エネルギー）が約０．１２ｅＶ以下程度の場合に有効であると考えられる。
第二の機構として、図４（ｂ）に示したように各井戸層に閉じ込められた正孔の波動関数が隣の井戸層での波動関数と互いに重なり合うことでミニバンドが形成され、そのミニバンドに正孔が励起されることでｐ型化を示すことが考えられる。この場合は、第一の機構における井戸障壁高さの制限は緩和され、より深い井戸構造においても形成されるミニバンドのエネルギー準位が充分低ければ高い正孔濃度が期待される。このミニバンドのエネルギー準位は井戸層や障壁層の層厚により決まるのである範囲内で人為的に制御可能である。
この発明の第１の実施形態について説明する。図５Ａに示した試料を作製し特性を評価する。
２成長室分子線エピタキシー（ＭＢＥ）装置を用いた結晶成長により作製する。先ず、ＩｎＰ基板２１を最適な表面処理を行ったのちに、ＭＢＥ装置内へセットする。試料交換用の準備室に入れて真空ポンプで１０−３Ｐａ以下まで真空引きし、１００℃まで加熱し残留水分及び不純物ガスを脱離させる。
次に、ＩＩＩ−Ｖ族専用成長室に搬送し、基板表面にＰ分子線をあてながら基板温度を５００℃に加熱することで基板表面の酸化膜を除去し、その後、基板温度４５０℃でＩｎＰ緩衝層２２を層厚３０ｎｍ成長し、基板温度４７０℃でＩｎＧａＡｓ緩衝層２３を層厚０．１μｍ成長する。
次に、試料をＩＩ−ＶＩ族専用成長室に搬送し、基板温度２００℃においてＺｎ分子線照射及びＺｎＣｄＳｅ低温緩衝層２４（層厚５ｎｍ）の成長を行い、その後、基板温度２８０℃においてＺｎＣｄＳｅ緩衝層２５（層厚１００ｎｍ）、ＭｇＳｅ／ＺｎＣｄＳｅ超格子２６（ＭｇＳｅ層の厚さは０．６ｎｍ、ＺｎＣｄＳｅ層の厚さは１．７１ｎｍ、周期は５７対、全層厚は０．１３μｍ）を順次積層した後、本発明によるホスト層及び挿入する特定層を組み合わせた超格子構造２８（全層厚は０．５μｍ）を形成し、最後に、ＺｎＴｅ層３０（５ｎｍ）を積層した。ここでは、超格子構造２８はホスト層をＺｎＣｄＳｅ、特定層をＺｎＴｅとし、層厚３．９６ｎｍのＺｎＣｄＳｅ層と層厚０．７３ｎｍのＺｎＴｅ薄膜層を交互に１１０対積層したＺｎＣｄＳｅ／ＺｎＴｅ超格子構造とした。その際、超格子構造２８に窒素流量０．０１５ｓｃｃｍ、ＲＦ出力４００Ｗ、成長温度２８０℃、ＶＩ/II比：約１の条件でラジカル窒素ドーピングを施しながら成長させた。
ちなみに、この実験に先立って行った予備実験において、ＺｎＴｅ単層膜を、同様の条件でラジカル窒素ドーピングして成長させた試料のｐ型キャリア濃度を測定した結果、５×１０２０ｃｍ−３の高濃度ドーピングが確認されている。
次に、ＴｉとＡｌの蒸着及びレジストと光露光によるパターニングにより、図５Ａに示すようなショットキー型の二電極３１を形成する。この電極を用いて室温での容量−電圧（Ｃ−Ｖ）法測定を行い、ＺｎＣｄＳｅ／ＺｎＴｅ超格子層での実効アクセプター（ｐ型ドーピング）濃度を求めた。
得られた実効アクセプター濃度とＺｎＴｅ層厚の関係を図６に示した。ここで、ＺｎＴｅ層厚が０の場合として、窒素ドーピングしたＺｎＣｄＳｅ単層膜での文献値（Ｋ． Ｎａｎｉｗａｅ等 Ｊ． Ｃｒｙｓｔ． Ｇｒｏｗｔｈ， １８４／１８５、 ４５０（１９９８）参照。）を示した。図６から分かるように、ＺｎＣｄＳｅ単層膜では実効アクセプター濃度が３．５×１０１６ｃｍ−３と低かったのに対し、ＺｎＴｅ薄膜を挿入することで８×１０１７ｃｍ−３の高キャリア濃度が得られた。
ＺｎＣｄＳｅ／ＺｎＴｅ超格子層である超格子構造２８の特定層ＺｎＴｅの層厚を０．２９ｎｍと０．５９ｎｍにして図５Ａと同様の構造を作製し評価したところ、それぞれ１．９×１０１７ｃｍ−３と３．１×１０１７ｃｍ−３のキャリア濃度であった。
つまり、ＺｎＴｅ層厚が０．７３ｎｍの場合は、８×１０１７ｃｍ−３であり、ｐ型ＺｎＣｄＳｅ単層膜３．５×１０１６ｃｍ−３と比べて２０倍以上の高濃度ドーピングが達成された。成長条件の最適化により更なる高濃度化も期待できる。
さらに、超格子構造２８の特定層に、ＺｎＴｅに比べ可電子帯エネルギー不連続値の小さなＺｎＳｅＴｅを用いることにより、特定層からのキャリアを容易に取り出すことが可能になり、Ｐ型クラッドの抵抗を低減することができる。
また、これまで一定の膜厚を有するホスト層、特定層の積層構造による超格子構造２８の実効アクセプター濃度を示したが、図６の結果は、両層の膜厚をランダムあるいは、規則的に変化させる膜厚変調構造への適用も可能であることを示唆している。以下、そのような応用例を示す。
図５Ｂは規則的に変化させる膜厚変調構造への適用例を示す図である。超格子構造２８の一定膜厚のホスト結晶（例えばＺｎＣｄＳｅ、膜厚３．９６ｎｍ）に、順次膜厚の異なる特定層（例えばＺｎＴｅ、０．２９ｎｍ，０．５６ｎｍ，０．７３ｎｍ）を適当な層数ずつ順次積層することにより、膜厚方向に高いキャリア濃度を保持したまま、キャリア濃度の勾配を持たせることができる。これにより、レーザ素子において光閉じ込めとキャリア吸収損失に関する設計自由度を持たせるなどの応用が可能になる。なお、図５Ｂにおいて、他の構成は図５Ａと同じである。
また、他の応用例を図７Ａ（ｂ）−（ｄ）に示す。ここで、図７Ａ（ａ）は、比較のために図５Ａに示した超格子構造２８の具体例を示す図である。ホスト層はＭｇＺｎＣｄＳｅ、特定層はＺｎＴｅである。特定層の膜厚は３ＭＬ（原子層）である。
図７Ａ（ｂ）は、膜厚が３ＭＬの特定層を、膜厚１ＭＬの薄膜層３層に分割し、この層間にはホスト層のＭｇＺｎＣｄＳｅの層を、ほぼ同じ、もしくは、より厚い膜厚で設けた例である。分割に用いたホスト層（ＭｇＺｎＣｄＳｅ）を薄膜化（例えば２ＭＬ）することにより、特定層間に形成されるミニバンドのエネルギー位置を制御することができる。図７Ａ（ａ）の構成による量子準位と比べ、ミニバンドの位置をホスト層の価電子帯に近づけることができ、特定層の正孔をより容易にホスト層に取り出すことが可能になり、特定層、ホスト層より構成されるＰ型クラッドの抵抗を低減できる。
図７Ａ（ｃ）は膜厚が３ＭＬの特定層（ＺｎＴｅ）とホスト層（ＭｇＺｎＣｄＳｅ）との界面に組成が連続的に変化する中間層（ＭｇＺｎＣｄＳｅＴｅ）を導入した例である。この構造により、積層方向に対して垂直な方向での正孔移動を向上させることができ、本発明によるｐ型クラッドの抵抗を低減させることができる。この効果は、図７Ａ（ｄ）に示すような特定層、ホスト層の中間部に膜厚変調超格子構造を用いる構造でも得ることができる。すなわち、図７Ａ（ｄ）の例では、ホスト層（ＭｇＺｎＣｄＳｅ）から膜厚が１ＭＬの特定層（ＺｎＴｅ）、膜厚が２ＭＬのホスト層（ＭｇＺｎＣｄＳｅ）、膜厚が２ＭＬの特定層（ＺｎＴｅ）、膜厚が１ＭＬのホスト層（ＭｇＺｎＣｄＳｅ）と順次積層して、膜厚が３ＭＬの特定層を積層することにより、特定層（ＺｎＴｅ）とホスト層（ＭｇＺｎＣｄＳｅ）との界面に組成が連続的に変化する中間層と同等の層を構成した。この構造の利点は、ホスト層と特定層の２種類の結晶を用いて、全体のＰ型クラッドを構成しているため、結晶成長が容易であることである。ここでは、特定層と同一な組成を持つ層の膜厚を特定層からホスト層に向かって順次薄くしてあり、同時に、ホスト層と同一な組成を持つ層の膜厚を特定層からホスト層に向かって順次厚くしてある。それにより、中間部の膜厚変調超格子は擬似混晶的に作用して、界面に組成が連続的に変化する中間層と実効的に同等なバンド構造を持つ層として働く。その結果、図７Ａ（ｃ）と同様にＰ型クラッド層の低抵抗化が可能になる。ここでは、４層からなる膜厚変調超格子を示したが、さらに多くの層から構成される膜厚変調超格子中間層を用いることも可能である。
図７Ｂ（ａ）−（ｄ）は、それぞれ、図７Ａ（ａ）−（ｄ）における積層構造により得られる積層方向に対するエネルギーを示す図である。図７Ｂ（ｂ）では、図７Ｂ（a）の量子準位（一点鎖線で図示）と比べ、ミニバンドの位置をホスト層の価電子帯に近づけることにより、特定層の正孔をより容易にホスト層に取り出すことが可能になり、特定層、ホスト層より構成されるP型クラッドの抵抗を低減できる。７図Ｂ（d）では、実効的に図中に一点鎖線で示したようなバンド構造を持つ層として働く。その結果、図７Ｂ（ｃ）と同様にｐ型クラッド層の低抵抗化が可能になる。
次に、本発明の第２の実施形態について説明する。図８（ａ）、（ｂ）に示した試料を作製し特性を評価する。
まず、図８（ａ）に示した試料について説明する。２成長室分子線エピタキシー（ＭＢＥ）装置を用いた結晶成長により作製する。先ず、ＩｎＰ基板２１を最適な表面処理を行ったのちに、ＭＢＥ装置内へセットする。試料交換用の準備室に入れて真空ポンプで１０−３Ｐａ以下まで真空引きし、１００℃まで加熱し残留水分及び不純物ガスを脱離させる。
次に、ＩＩＩ−Ｖ族専用成長室に搬送し、基板表面にＰ分子線をあてながら基板温度を５００℃に加熱することで基板表面の酸化膜を除去し、その後基板温度４５０℃でＩｎＰ緩衝層２２を層厚３０ｎｍ成長し、基板温度４７０℃でＩｎＧａＡｓ緩衝層２３を層厚０．１μｍ成長する。
次に試料をＩＩ−ＶＩ族専用成長室に搬送し、基板温度２００℃においてＺｎ分子線照射及びＺｎＣｄＳｅ低温緩衝層２４（層厚５ｎｍ）の成長を行い、その後基板温度２８０℃においてＺｎＣｄＳｅ緩衝層２５（層厚１００ｎｍ）を成長する。次に、ＺｎＴｅ層３４（０．７３ｎｍ）／ＺｎＣｄＳｅ層３５（１．９８ｎｍ）／ＭｇＳｅ層３６（０．５９ｎｍ）／ＺｎＣｄＳｅ層３５（１．９８ｎｍ）の４層（図にＵ１と表示した）を１周期として１１０対積層した。この超格子構造には前述の条件でラジカル窒素によるｐ型ドーピングを行った。ここで、ホスト層はＺｎＣｄＳｅ層／ＭｇＳｅ層３６／ＺｎＣｄＳｅ層３５の３層構造より構成される超格子層であり、特定層はＺｎＴｅ層３４である。
ちなみにこの実験に先立って行った予備実験において、ＺｎＴｅ単層膜を上記と同条件のラジカル窒素ドーピングを施しながら成長させた試料のｐ型キャリア濃度を測定した結果、５×１０２０ｃｍ−３の高濃度ドーピングが確認されている。
次に、ＴｉとＡｌの蒸着及びレジストと光露光によるパターニングにより図８（ａ）に示すようなショットキー型の二電極３１を形成する。この電極を用いて室温での容量−電圧（Ｃ−Ｖ）法測定を行い、ＭｇＳｅ／ＺｎＣｄＳｅ／ＺｎＴｅ超格子層での実効アクセプター（ｐ型ドーピング）濃度を求めた。
図９は本発明の第２の実施形態におけるＭｇＳｅ／ＺｎＣｄＳｅ／ＺｎＴｅ超格子の実効アクセプター濃度と超格子一周期中のＭｇＳｅ層厚との関係を示すグラフである。ここで、ＭｇＳｅ層厚は超格子一周期中のＭｇＳｅ層の合計層厚である。図９のプロット（ａ）が上記の評価結果である。図９中のＭｇＳｅ層厚が０の場合は、第１の実施形態におけるＺｎＣｄＳｅ（層厚３．９６ｎｍ）／ＺｎＴｅ（層厚０．７３ｎｍ）超格子の場合である。
図８（ａ）に示す構成で、ＭｇＳｅ層３６の層厚のみを０．５９ｎｍから１．１７ｎｍに厚くした試料を作成し、図９中にプロット（ｂ）として追記した。
次に、図８（ｂ）に示した試料について説明する。これは第２の実施形態の変形であり、この特性を、図９中にプロット（ｃ）として追記した。２成長室分子線エピタキシー（ＭＢＥ）装置を用いた結晶成長により作製する。先ず、ＩｎＰ基板２１を最適な表面処理を行ったのちに、ＭＢＥ装置内へセットする。試料交換用の準備室に入れて真空ポンプで１０−３Ｐａ以下まで真空引きし、１００℃まで加熱し残留水分及び不純物ガスを脱離させる。
次に、ＩＩＩ−Ｖ族専用成長室に搬送し、基板表面にＰ分子線をあてながら基板温度を５００℃に加熱することで基板表面の酸化膜を除去し、その後基板温度４５０℃でＩｎＰ緩衝層２２を層厚３０ｎｍ成長し、基板温度４７０℃でＩｎＧａＡｓ緩衝層２３を層厚０．１μｍ成長する。
次に試料をＩＩ−ＶＩ族専用成長室に搬送し、基板温度２００℃においてＺｎ分子線照射及びＺｎＣｄＳｅ低温緩衝層２４（層厚５ｎｍ）の成長を行い、その後基板温度２８０℃においてＺｎＣｄＳｅ緩衝層２５（層厚１００ｎｍ）を成長する。次に、ＺｎＴｅ層４１（０．７３ｎｍ）／ＺｎＣｄＳｅ層４２（１．０３ｎｍ）／ＭｇＳｅ層４３（０．８８ｎｍ）／ＺｎＣｄＳｅ層４４（１．９１ｎｍ）／ＭｇＳｅ層４３（０．８８ｎｍ）／ＺｎＣｄＳｅ層４２（１．０３ｎｍ）の６層（図にＵ２と表示した）を１周期として１１０対積層し、最後にＺｎＴｅ層３０（５ｎｍ）を積層した。つまりホスト層はＭｇＳｅ／ＺｎＣｄＳｅ超格子層であり、特定層はＺｎＴｅ層である。ラジカル窒素によるｐ型ドーピングには前述の条件を用いた。
図８（ｂ）に示す構成で、ＭｇＳｅ層４３の層厚のみを０．８８ｎｍから１．１７ｎｍに厚くした試料を作成し、図９中にプロット（ｄ）として追記した。
図９より、何れのＭｇＳｅ層厚においても４×１０１７ｃｍ−３以上の実効アクセプター濃度が得られることが分かる。一方、ＭｇＳｅ層厚を増加させることで実効アクセプター濃度が減少する。ここでは一定の膜厚を有するホスト層、特定層のよりなる積層構造に関する実効アクセプター濃度を示したが、図９の結果は膜厚変調構造への適用をも示唆する。すなわち、図５Ａ構成に対して、図５Ｂ、図７（ｂ）−（ｄ）の変形例を示したと同様の変形ができる。例えば、一定膜厚のＺｎＴｅ特定層（例えば０．２９ｎｍ，０．５６ｎｍ，０．７３ｎｍ）の間に順次膜厚の異なる超格子ホスト層を適当な周期で積層する構造等も可能である。これにより、膜厚方向に高いキャリア濃度を保持したまま、キャリア濃度の勾配を持たせることが可能になる。さらに、本発明はホスト層、特定層の膜厚、組成を任意に変化させた応用も可能である。それにより、組成変化中間層を用いた傾斜型超格子構造、また、ホスト層、特定層の膜厚を連続的に変化させた擬似混晶中間層を用いた傾斜型超格子構造を作製することができる。
次に、これら試料の表面反射率スペクトルを測定し、そこから光吸収端を求めエネルギーギャップ（禁制帯幅）を見積もった。図１０は、本発明の第２の実施形態におけるＭｇＳｅ／ＺｎＣｄＳｅ／ＺｎＴｅ超格子の禁制帯幅と超格子一周期中のＭｇＳｅ層厚との関係を示すグラフである。得られた禁制帯幅のＭｇＳｅ層厚依存性を示した。ＭｇＳｅ層厚を０から２．３４ｎｍに増やすことで禁制帯幅が２．０８ｅＶから２．５６ｅＶに増加し、ＭｇＳｅ層挿入による禁制帯幅の増大が確認された。このように、ＭｇＳｅ層挿入により禁制帯幅を２．５６ｅＶまで増加させても４．５×１０１７ｃｍ−３以上のｐ型キャリア濃度が得られている。
次に、第３の実施形態について説明する。図１１に示した試料を作製し特性を評価する。２成長室分子線エピタキシー（ＭＢＥ）装置を用いた結晶成長により作製する。先ず、ＳドープＩｎＰ基板２１を最適な表面処理を行ったのちに、ＭＢＥ装置内へセットする。試料交換用の準備室に入れて真空ポンプで１０−３Ｐａ以下まで真空引きし、１００℃まで加熱し残留水分及び不純物ガスを脱離させる。
次に、ＩＩＩ−Ｖ族専用成長室に搬送し、基板表面にＰ分子線をあてながら基板温度を５００℃に加熱することで基板表面の酸化膜を除去し、その後基板温度４５０℃でＩｎＰ緩衝層２１を層厚３０ｎｍ成長し、基板温度４７０℃でＩｎＧａＡｓ緩衝層２３を層厚０．１μｍ成長する。
次に試料をＩＩ−ＶＩ族専用成長室に搬送し、基板温度２００℃においてＺｎ分子線照射及びＺｎＣｄＳｅ低温緩衝層２４（層厚５ｎｍ）の成長を行い、その後基板温度２８０℃においてＺｎＣｄＳｅ緩衝層２５（層厚１００ｎｍ）を順次積層した後、本発明によるホスト層４５及び挿入する特定層４６を組み合わせた超格子構造を形成し、最後にＺｎＴｅ層３０（５ｎｍ）を積層した。ここでは、ホスト層４５をＭｇＺｎＣｄＳｅ、特定層４６をＺｎＴｅとし、層厚４．０ｎｍのＭｇＺｎＣｄＳｅ層４５と層厚１．０ｎｍのＺｎＴｅ薄膜層４６を交互に１５０対積層したＭｇＺｎＣｄＳｅ／ＺｎＴｅ超格子構造とした。ラジカル窒素によるｐ型ドーピングには前述の条件を用いた。
ちなみにこの実験に先立って行った予備実験において、ＺｎＴｅ単層膜を上記と同条件のラジカル窒素ドーピングを施しながら成長させた試料のｐ型キャリア濃度を測定した結果、５×１０２０ｃｍ−３の高濃度ドーピングが確認されている。
次に、ＴｉとＡｌの蒸着及びレジストと光露光によるパターニングにより図５Ａに示すようなショットキー型の二電極３１を形成する。この電極を用いて室温での容量−電圧（Ｃ−Ｖ）法測定を行い、ＭｇＺｎＣｄＳｅ／ＺｎＴｅ超格子層での実効アクセプター（ｐ型ドーピング）濃度を求めた。
得られた実効アクセプター濃度とエネルギーギャップの関係を図１２に示した。２．２５ｅＶはＺｎＣｄＳｅ／ＺｎＴｅの場合である。図１２から分かることはエネルギーギャップが増加するとキャリア濃度はやや減少するというものの、２．９５ｅＶという高エネルギーギャップを有するＭｇＺｎＣｄＳｅ／ＺｎＴｅ超格子半導体層で２．１×１０１８ｃｍ−３とかなり高いキャリア濃度が得られている。参考に示したＺｎＣｄＳｅ単層では３．５×１０１６ｃｍ−３であり、バンドキャップの大きな領域ではＰ型層を得ることができなかった。このことは、広バンドキャップ化と高Ｐ型ドーピングの両立を目指した本発明の有効性を明白に示すものである。
次に、第４の実施形態について説明する。図１３Ａに示した半導体ＬＤ構造を作製する。２成長室分子線エピタキシー（ＭＢＥ）装置を用いた結晶成長により作製する。先ず、ＩｎＰ基板２１を最適な表面処理を行ったのちに、ＭＢＥ装置内へセットする。試料交換用の準備室に入れて真空ポンプで１０−３Ｐａ以下まで真空引きし、１００℃まで加熱し残留水分及び不純物ガスを脱離させる。
次に、ＩＩＩ−Ｖ族専用成長室に搬送し、基板表面にＰ分子線をあてながら基板温度を５００℃に加熱することで基板表面の酸化膜を除去し、その後基板温度４５０℃でＩｎＰ緩衝層２２を層厚３０ｎｍ成長し、基板温度４７０℃でＳｉドープｎ型ＩｎＧａＡｓ緩衝層５３を２００ｎｍ成長する。
次に試料をＩＩ−ＶＩ族専用成長室に搬送し、基板温度２００℃においてＺｎ分子線照射及びＣｌドープｎ型ＺｎＣｄＳｅ低温緩衝層５４（層厚５ｎｍ）の成長を行い、その後基板温度２８０℃においてＣｌドープｎ型ＺｎＣｄＳｅ緩衝層５５（層厚１００ｎｍ）、Ｃｌドープｎ型ＭｇＺｎＣｄＳｅクラッド層４７（層厚８００ｎｍ）、ＭｇＺｎＣｄＳｅバリア層４８、ＢｅＺｎＣｄＳｅ量子井戸活性層４９（層厚７．５ｎｍ）、ＭｇＺｎＣｄＳｅバリア層４８を順次積層した後、本発明によるホスト層ＭｇＺｎＣｄＳｅ４５及び挿入する特定層ＺｎＴｅ４６を組み合わせたＮドープｐ型超格子構造からなるｐクラッド層を形成し、Ｎドープｐ型ＺｎＳｅＴｅ／ＺｎＴｅコンタクト層５０（全層厚５００ｎｍ）、最後にＮドープｐ型ＺｎＴｅキャップ層３０（層厚３０ｎｍ）を順次積層した。ここでは、ホスト層４５をＭｇＺｎＣｄＳｅ（層厚４．０ｎｍ）、特定層４６をＺｎＴｅ（層厚１．０ｎｍ）とし、交互に１５０対積層したＭｇＺｎＣｄＳｅ／ＺｎＴｅ超格子構造とした。
図１３Ｂは、図１３Ａにおける積層構造により得られる積層方向に対するエネルギーを示す図である。
次に、図１３で説明したように構成されたエピタキシャルウェーハから、個々の光半導体装置を形成する一般的な手順を図１４と図１５を用いて説明する。
図１４（ａ）において、１００は図１３に示すエピタキシャルウェーハであり、１０１に示す厚さが数μｍの発光部と、１０２に示す厚さが数１００μｍの基底部とからなる。発光部１０１の最上面のｐ型ＺｎＴｅキャップ層３０上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成してストライプ部及び電流狭窄領域以外の部分の表面を覆った後に、全面に例えばＰｄ膜、Ｐｔ膜、Ａｕ膜を順次真空蒸着する。この後、レジストパターンを、その上に形成したＰｄ膜、Ｐｔ膜及びＡｕ膜とともにリフトオフする。これによってＺｎＴｅコンタクト層３０上にＰｄ／Ｐｔ／Ａｕからなるｐ型電極が形成される。この後、必要に応じて熱処理を行って、オーミック接触させる。
一方、図１４（ｂ）に示すように、基底部１０２のｎ型ＩｎＰ基板は１００μｍ程度まで薄膜化してｎ型電極例えばＡｕ／Ｇｅを蒸着しオーミック接触させる。これにより、上下、両面に電極の形成されたウェーハ１０３が得られる。
次に、図１４（ｃ）に示すように、ダイヤモンドカッタ１０４でウェーハ１０３の端部にきずをつけ、圧力をかけてきずを開くように割ることにより、図１４（ｄ）に１０３ａ，１０３ｂ，----で示すように、へき開する。次に、発光する前方端面に５％程度の低反射コーティングと後方端面に９５％程度の高反射コーティングを蒸着あるいはスパッタリングにてＡｌ２Ｏ３、ＳｉＯｘ、ＳｉＮｘなどを使って形成する。次に、再びストライプ方向に卦がいて割り出すペレタイズ工程を行い、図１４（ｅ）に示すように、チップ１０５とすることができる。
次に、図１５（ａ）に示すように、得られたチップ１０５を発光点の位置と端面の角度を合わせながらＳｉサブマウント１０６上に配置する。Ｓｉサブマウント１０６とチップ１０５の間にはんだが付けられて熱を加え、はんだを溶かすアロイ工程で固着化される。次に、図１５（ｂ）に示すように、Ｓｉウェーハをダイサーにてカットして１０６ａとして示すように個別に分離する。次に、銅などで作られたヒートシンクステム１０７上に接合するダイボンド工程を行い、はんだや接着剤を用いて加熱工程にて固定する。次に、図１５（ｃ）に示すように、チップ１０５上の電極とヒートシンクステム１０７上の端子を金ワイヤでつなぐワイヤボンディング工程を行う。次に、図１５（ｄ）に示すように、レーザ光の出口になるウィンドーキャップ１０８をヒートシンクステムに対して、溶接を用いて機密封止工程を行うことで、最終的なパッケージを完成する。
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施形態において挙げた数値、構造、基板原料、プロセスなどはあくまでも例にすぎず、必要に応じて、これらと異なる数値、構造、基板、原料、プロセスなどを用いてもよい。
具体的には、ホスト層としては実施形態例ではＺｎＣｄＳｅ，ＭｇＳｅ／ＺｎＣｄＳｅ、ＭｇＺｎＣｄＳｅの３種を挙げたが、ＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅ，ＢｅｕＺｎｖＣｄ１−ｕ−ｖＳｅ，ＭｇａＺｎ１−ａＳｅｂＴｅ１−ｂ，ＢｅｃＺｎ１−ｃＳｅｄＴｅ１−ｄ（０＜ｘ，ｙ，ｕ，ｖ，ａ，ｂ，ｃ，ｄ＜１）のいずれでもよい。
また、具体的には、ホスト層として超格子構造で、ＭｇＳｅ／ＺｎＣｄＳｅ，ＭｇＳｅ／ＺｎＳｅＴｅ，ＭｇＳｅ／ＢｅＺｎＣｄＳｅ，ＭｇＳｅ／ＢｅＺｎＳｅＴｅ，ＭｇＺｎＢｅＴｅＳｅ／ＺｎＣｄＳｅ，ＭｇＺｎＢｅＴｅＳｅ／ＺｎＳｅＴｅ，ＭｇＺｎＢｅＴｅＳｅ／ＢｅＺｎＣｄＳｅ，ＭｇＺｎＢｅＴｅＳｅ／ＢｅＺｎＳｅＴｅのいずれかからなるものでよい。
また、具体的には、ホスト層としてＶＩ族原子としてＳとＩＩ族原子としてＣｄを同時に含む材料が含まれる。
また、具体的には、特定層としては実施形態例では、ＺｎＴｅ，ＺｎＳｅＴｅを主に挙げたが、ＺｎＴｅ，ＺｎＳｅｆＴｅ１−ｆ，ＢｅｇＺｎ１−ｇＴｅ，ＭｇｐＺｎ１−ｐＳｅｑＴｅ１−ｑ，ＢｅＴｅ（０＜ｆ，ｇ，ｐ，ｑ＜１）のいずれかからなるものでよい。
また、具体的には、特定層の層厚として実施形態例ではＺｎＴｅにおいて０．７３ｎｍを挙げたが、層厚が２ＭＬ以上であること、つまりＺｎＴｅでは０．６１ｎｍ以上であればよい。
また、具体的には特定層は実施形態例ではＺｎＴｅがどのような成長形状をしているかについて記述していないが、層状成長であっても、ドット状（島状）成長であってもどちらでもよい。
また、具体的には本発明の含むものとして、ホスト層単独の場合（特定の半導体層を有しない場合）に比べ、キャリア濃度が１桁以上増加することを特徴としている。
また、具体的には、本発明の含むものとして、Ｅｇ（エネルギーギャップ）＞２．９ｅＶの主にＩＩ族とＶＩ族の原子からなる化合物半導体層において、１ｘ１０１７ｃｍ−３以上のキャリア濃度が得られることを特徴としている。
また、具体的には、本発明の含むものとして、Ｅｇ（エネルギーギャップ）＞２．９ｅＶの主にＩＩ族とＶＩ族の原子からなる化合物半導体層において、ドーパントの活性化率５％以上が得られることを特徴としている。
また、実施形態例では、ホスト層において所望なキャリア濃度を得るために、ホスト層と特定層の両方にドーパントを導入しているが、これについてはどちらか片方だけドーパントを導入する方法でもよい。
また、具体的には、ホスト層と挿入する特定層により歪が生じる場合は、半導体層の基板からの格子を故意にずらすことにより、半導体層の全体の歪を補償することを含んでいる。
また、実施形態例では、ＩｎＰからなる半導体基板上で、ホスト層において所望なキャリア濃度を得るために特定の半導体層を挿入ことを記述したが、基板としてはＧａＡｓ、ＧａＰ、ＺｎＳｅ、ＺｎＴｅ、Ｓｉ，Ｇｅ、サファイア、ＧａＮ、ＳｉＣなどであってもよい。
また、実施形態例では、発光素子として半導体ＬＤを挙げたが、発光ダイオードや受光素子としてＰＤも含まれる。
本発明の第１の概念模式図であり、本発明による構造を模式的に示した図面で、ホスト層に特定層を挿入した構造の断面図である。 本発明を説明するための、関連する化合物半導体のエネルギーギャップと格子定数を示す図である。 本発明の第２の概念模式図である。 （ａ）、（ｂ）はホスト層に特定層を挿入した半導体の価電子帯構造を模式的に示したものである。本発明の理論的根拠を説明する図であり、ホスト層に特定層を挿入した量子井戸の価電子帯構造とそこに存在するｐ型キャリア（正孔）とその波動関数及びエネルギー準位を模式的に示した図である。 本発明の第１の実施形態で一定の膜厚を有するホスト層、特定層の積層構造を説明するための図である。 本発明の第１の実施形態でホスト層、特定層の両層の膜厚を規則的に変化させる膜厚変調構造とした積層構造を説明するための図である。 本発明の第１の実施形態によって得られたＺｎＣｄＳｅ／ＺｎＴｅ超格子の実効アクセプター濃度と超格子一周期中のＺｎＴｅ層厚との関係を示すグラフである。 （ａ）−（ｄ）は本発明の第１の実施形態でホスト層、特定層の両層の膜厚を規則的に変化させる膜厚変調構造とした積層構造の他の応用例を説明するための図である。 （ａ）−（ｄ）は、それぞれ、図７Ａ（ａ）−（ｄ）における積層構造により得られる積層方向に対するエネルギーを示す図である。 （ａ）、（ｂ）は本発明の第２の実施形態の２つの構成例を説明するための図である。 本発明の第２の実施形態におけるＭｇＳｅ／ＺｎＣｄＳｅ／ＺｎＴｅ超格子の実効アクセプター濃度と超格子一周期中のＭｇＳｅ層厚との関係を示したグラフである。 本発明の第２の実施形態におけるＭｇＳｅ／ＺｎＣｄＳｅ／ＺｎＴｅ超格子の禁制帯幅と超格子一周期中のＭｇＳｅ層厚との関係を示すグラフである。 本発明の第３の実施形態で一定の膜厚を有するホスト層、特定層の積層構造を説明するための図である。 本発明の第３の実施形態におけるＭｇＺｎＣｄＳｅ／ＺｎＴｅ超格子のエネルギーギャップとキャリア濃度の関係を示す図である。 本発明の第４の実施形態の半導体レーザ構造を説明するための図である。 図１３Ａにおける積層構造により得られる積層方向に対するエネルギーを示す図である。 図１３で説明したエピタキシャルウェーハから、個々の光半導体装置を形成する一般的な手順の前半部を説明するための図である。 図１３で説明したエピタキシャルウェーハから、個々の光半導体装置を形成する一般的な手順の後半部を説明するための図である。
符号の説明
１…ホスト層（ＭｇＺｎＣｄＳｅ層）、２…特定層（ＺｎＳｅＴｅ層）、１１…ホスト層（ＭｇＳｅ／ＺｎＣｄＳｅ超格子層）、１２…特定層（ＺｎＳｅＴｅ層）、２１…ＩｎＰ基板、２２…ＩｎＰ緩衝層、２３…ＩｎＧａＡｓ緩衝層、２４…ＺｎＣｄＳｅ低温緩衝層、２５…ＺｎＣｄＳｅ緩衝層、２６…ＭｇＳｅ／ＺｎＣｄＳｅ超格子、２８…ＺｎＣｄＳｅ／ＺｎＴｅ超格子、３０…ＺｎＴｅ層、３１…ショットキー型の二電極、３４…特定層（ＺｎＴｅ）、３５…ＺｎＣｄＳｅ層、３６…ＭｇＳｅ層、４１…ＺｎＴｅ層、４２…ＺｎＣｄＳｅ層、４３…ＭｇＳｅ層、４５…ＭｇＺｎＣｄＳｅ層、４６…特定層（ＺｎＴｅ）、４７…Ｃｌドープｎ型ＭｇＺｎＣｄＳｅクラッド層、４８…ＭｇＺｎＣｄＳｅバリア層、４９…ＢｅＺｎＣｄＳｅ量子井戸活性層、５０…ＺｎＳｅＴｅ／ＺｎＴｅコンタクト層、５３…ＩｎＧａＡｓ緩衝層、５４…ＺｎＣｄＳｅ低温緩衝層、５５…ＺｎＣｄＳｅ緩衝層、１００…エピタキシャルウェーハ、１０１…発光部、１０２…基底部、１０３…ウェーハ、１０４…ダイヤモンドカッタ、１０５…チップ、１０６…Ｓｉサブマウント、１０７…ヒートシンクステム、１０８…ウィンドーキャップ。

Claims (20)

  1. ＩｎＰ基板上にｎ型クラッド層、活性層およびｐ型クラッド層を有し、
    前記ｐ型クラッド層は第１の層と第２の層を有し、
    前記第１の層として、次の（ａ）乃至（ｅ）のうちの少なくとも一つを用いるものであり、
    （ａ）ＭｇＺｎＣｄＳｅ層、
    （ｂ）ＭｇＳｅ層とＺｎＣｄＳｅ層を有する超格子、
    （ｃ）ＢｅＺｎＣｄＳｅを有する層、
    （ｄ）ＭｇＳｅ層とＺｎＳｅ層とを有する超格子を用いるものであって、前記ＭｇＳｅ層にＢｅ、Ｚｎの少なくとも一方を含有する場合を含み、前記ＺｎＳｅ層にＢｅ、Ｃｄ、Ｍｇの少なくとも一つを含有する場合を含む、
    （ｅ）前記第１の層としてＩＩ−ＶＩ族材料を用い、前記ＩＩ族材料にＣｄを有し、前記ＶＩ族材料にＳを有し、かつ、この第１の層は単一の層であるか、又は超格子の層である、
    前記第２の層として、ＺｎＳｅＴｅ、ＺｎＢｅＴｅ、ＺｎＴｅ、ＭｇＺｎＳｅＴｅ、又はＢｅＴｅ層の少なくとも一つを用いることを特徴とする光半導体装置。
  2. 前記第１の層および前記第２の層を有する層のｐ型キャリア濃度は１×１０１７ｃｍ−３以上、１×１０２２ｃｍ−３以下であることを特徴とする請求項１記載の光半導体装置。
  3. ＩｎＰ基板上にｎ型クラッド層、活性層およびｐ型クラッド層を有し、
    前記ｐ型クラッド層は第１の層と第２の層を有し、
    前記第１の層としてＭｇＺｎＣｄＳｅを用い、
    前記第２の層として、ＺｎＳｅＴｅを用いることを特徴とする光半導体装置。
  4. 前記第１の層および前記第２の層を有する層のｐ型キャリア濃度は１×１０１７ｃｍ−３以上、１×１０２２ｃｍ−３以下であることを特徴とする請求項３記載の光半導体装置。
  5. ＩｎＰ基板上にｎ型クラッド層、活性層およびｐ型クラッド層を有し、
    前記ｐ型クラッド層は第１の層と第２の層を有し、
    前記第１の層としてＭｇＳｅとＺｎＣｄＳｅとを有する超格子を用い、
    前記第２の層として、ＺｎＳｅＴｅを用いることを特徴とする光半導体装置。
  6. 前記第１の層および前記第２の層を有する層のｐ型キャリア濃度は１×１０１７ｃｍ−３以上、１×１０２２ｃｍ−３以下であることを特徴とする請求項５記載の光半導体装置。
  7. ＩｎＰ基板上にｎ型クラッド層、活性層およびｐ型クラッド層を有し、
    前記ｐ型クラッド層は第１の層と第２の層を有し、
    前記第１の層として、ＢｅＺｎＣｄＳｅを用い、
    前記第２の層として、ＺｎＳｅＴｅを用いることを特徴とする光半導体装置。
  8. 前記第１の層および前記第２の層を有する層のｐ型キャリア濃度は１×１０１７ｃｍ−３以上、１×１０２２ｃｍ−３以下であることを特徴とする請求項７記載の光半導体装置。
  9. ＩｎＰ基板上にｎ型クラッド層、活性層およびｐ型クラッド層を有し、
    前記ｐ型クラッド層は第１の層と第２の層を有し、
    前記第１の層として、ＭｇＺｎＣｄＳｅ、ＢｅＺｎＣｄＳｅを用い、
    前記第２の層として、ＺｎＴｅ、ＺｎＢｅＴｅ、ＭｇＺｎＳｅＴｅ又はＢｅＴｅの材料の少なくとも一つを用いることを特徴とする光半導体装置。
  10. 前記第１の層および前記第２の層を有する層のｐ型キャリア濃度は１×１０１７ｃｍ−３以上、１×１０２２ｃｍ−３以下であることを特徴とする請求項９記載の光半導体装置。
  11. ＩｎＰ基板上にｎ型クラッド層、活性層およびｐ型クラッド層を有し、
    前記ｐ型クラッド層は第１の層と第２の層を有し、
    前記第１の層として、ＭｇＳｅ層とＺｎＳｅ層とを有する超格子を用いるものであって、前記ＭｇＳｅ層にＢｅ、Ｚｎの少なくとも一方を含有する場合を含み、前記ＺｎＳｅ層にＢｅ、Ｃｄ、Ｍｇの少なくとも一つを含有する場合を含み、
    前記第２の層として、ＺｎＳｅＴｅ材料を用いることを特徴とする光半導体装置。
  12. 前記第１の層および前記第２の層を有する層のｐ型キャリア濃度は１×１０１７ｃｍ−３以上、１×１０２２ｃｍ−３以下であることを特徴とする請求項１１記載の光半導体装置。
  13. ＩｎＰ基板上にｎ型クラッド層、活性層およびｐ型クラッド層を有し、
    前記ｐ型クラッド層は第１の層と第２の層を有し、
    前記第１の層として、ＭｇＳｅ層とＺｎＳｅ層とを有する超格子を用いるものであって、前記ＭｇＳｅ層にＢｅ、Ｚｎの少なくとも一方を含有する場合を含み、前記ＺｎＳｅ層にＢｅ、Ｃｄ、Ｍｇの少なくとも一つを含有する場合を含み、
    前記第２の層として、ＺｎＢｅＴｅ、ＺｎＴｅ、ＭｇＺｎＳｅＴｅ、又はＢｅＴｅ層材料のうちの少なくとも一つを用いることを特徴とする光半導体装置。
  14. 前記第１の層および前記第２の層を有する層のｐ型キャリア濃度は１×１０１７ｃｍ−３以上、１×１０２２ｃｍ−３以下であることを特徴とする請求項１３記載の光半導体装置。
  15. ＩｎＰ基板上にｎ型クラッド層、活性層およびｐ型クラッド層を有し、
    前記ｐ型クラッド層は第１の層と第２の層を有し、
    前記第１の層として、ＩＩ−ＶＩ族材料を用い、前記ＩＩ族材料にＣｄを有し、前記ＶＩ族材料にＳを有し、かつ、この第１の層は単一の層であり、
    前記第２の層として、ＺｎＳｅＴｅ、ＺｎＢｅＴｅ、ＺｎＴｅ、ＭｇＺｎＳｅＴｅ、又はＢｅＴｅ層材料のうちの少なくとも一つを用いることを特徴とする光半導体装置。
  16. 前記第１の層および前記第２の層を有する層のｐ型キャリア濃度は１×１０１７ｃｍ−３以上、１×１０２２ｃｍ−３以下であることを特徴とする請求項１５記載の光半導体装
    置。
  17. ＩｎＰ基板上にｎ型クラッド層、活性層およびｐ型クラッド層を有し、
    前記ｐ型クラッド層は第１の層と第２の層を有し、
    前記第１の層として、ＩＩ−ＶＩ族材料を用い、前記ＩＩ族材料にＣｄを有し、前記ＶＩ族材料にＳを有し、かつ、この第１の層は超格子の層であり、
    前記第２の層として、ＺｎＳｅＴｅ、ＺｎＢｅＴｅ、ＺｎＴｅ、ＭｇＺｎＳｅＴｅ、又はＢｅＴｅ層材料のうちの少なくとも一つを用いることを特徴とする光半導体装置。
  18. 前記第１の層および前記第２の層を有する層のｐ型キャリア濃度は１×１０１７ｃｍ−３以上、１×１０２２ｃｍ−３以下であることを特徴とする請求項１７記載の光半導体装置。
  19. ＩｎＰ基板上にｎ型クラッド層、活性層およびｐ型クラッド層を有し、
    前記ｐ型クラッド層は第１の層と第２の層を有し、
    前記第１の層として、ＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅの材料を用い、
    前記第２の層として、ＺｎＳｅＴｅ、ＺｎＢｅＴｅ、ＺｎＴｅ、ＭｇＺｎＳｅＴｅ、又はＢｅＴｅ層材料のうちの少なくとも一つを用い、
    前記ＭｇｘＺｎｙＣｄ１−ｘ−ｙＳｅ層の組成比（ｘ、ｙ）がｙ＝０．４７−０．３７ｘ（ｘ＝０〜０．８、ｙ＝０．４７〜０．１７）の関係式を満たす組み合わせで、組成比が（ｘ＝０、ｙ＝０．４７）から（ｘ＝０．８、ｙ＝０．１７）の範囲にあることを特徴とする光半導体装置。
  20. 前記第１の層および前記第２の層を有する層のｐ型キャリア濃度は１×１０１７ｃｍ−３以上、１×１０２２ｃｍ−３以下であることを特徴とする請求項１９記載の光半導体装置。
JP2005256566A 2005-09-05 2005-09-05 ＩｎＰ基板を有する光半導体装置 Expired - Fee Related JP4920221B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005256566A JP4920221B2 (ja) 2005-09-05 2005-09-05 ＩｎＰ基板を有する光半導体装置
CNB2006101089272A CN100514774C (zh) 2005-09-05 2006-07-28 具有InP衬底的光半导体装置
KR1020060071437A KR20070025989A (ko) 2005-09-05 2006-07-28 ＩｎＰ 기판을 갖는 광 반도체 장치
US11/500,292 US7772586B2 (en) 2005-09-05 2006-08-08 Optical semiconductor devices on InP substrate
EP06016562.8A EP1760850B1 (en) 2005-09-05 2006-08-08 Optical semiconductor devices on InP substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005256566A JP4920221B2 (ja) 2005-09-05 2005-09-05 ＩｎＰ基板を有する光半導体装置

Publications (3)

Publication Number Publication Date
JP2007073606A JP2007073606A (ja) 2007-03-22
JP2007073606A5 JP2007073606A5 (ja) 2008-08-28
JP4920221B2 true JP4920221B2 (ja) 2012-04-18

Family

ID=37492262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005256566A Expired - Fee Related JP4920221B2 (ja) 2005-09-05 2005-09-05 ＩｎＰ基板を有する光半導体装置

Country Status (5)

Country Link
US (1) US7772586B2 (ja)
EP (1) EP1760850B1 (ja)
JP (1) JP4920221B2 (ja)
KR (1) KR20070025989A (ja)
CN (1) CN100514774C (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4996869B2 (ja) * 2006-03-20 2012-08-08 株式会社日立製作所 半導体レーザ
JP5028177B2 (ja) * 2007-07-25 2012-09-19 ソニー株式会社 半導体素子
JP2009059886A (ja) 2007-08-31 2009-03-19 Hitachi Ltd 半導体発光素子
JP2010045165A (ja) * 2008-08-12 2010-02-25 Sony Corp 半導体素子
EP2211431A1 (de) * 2009-01-22 2010-07-28 Universität Bremen Bragg-Spiegel mit Übergitter zur Kompensation einer Gitterfehlanpassung
CN105161402B (zh) 2010-04-30 2020-08-18 波士顿大学理事会 具有能带结构电位波动的高效紫外发光二极管
CN101976691B (zh) * 2010-08-23 2012-11-21 北京工业大学 一种五结化合物半导体太阳能光伏电池芯片
WO2012154334A1 (en) * 2011-04-06 2012-11-15 International Crystal Laboratories Radiation detector
US8723189B1 (en) 2012-01-06 2014-05-13 Trustees Of Boston University Ultraviolet light emitting diode structures and methods of manufacturing the same
KR102099193B1 (ko) * 2013-09-27 2020-04-09 인텔 코포레이션 실리콘 핀들 상에서의 ｌｅｄ 구조체들의 형성
JP6954562B2 (ja) * 2017-09-15 2021-10-27 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター
CN109860360B (zh) * 2018-11-29 2020-08-18 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制备方法
KR20210060706A (ko) 2019-11-18 2021-05-27 삼성디스플레이 주식회사 양자점, 이를 포함하는 조성물 또는 복합체, 패턴화된 막, 및 이를 포함하는 표시 소자
RU2756003C1 (ru) * 2020-11-13 2021-09-24 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Способ изготовления полупроводникового прибора

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081632A (en) 1989-01-26 1992-01-14 Hitachi, Ltd. Semiconductor emitting device
JPH03179790A (ja) * 1989-12-08 1991-08-05 Hitachi Ltd 半導体構造体および半導体レーザ装置
EP0641493B1 (en) * 1992-05-22 2000-06-28 Minnesota Mining And Manufacturing Company Ii-vi laser diodes with quantum wells grown by atomic layer epitaxy and migration enhanced epitaxy
JPH07142765A (ja) * 1993-11-15 1995-06-02 Hitachi Ltd 半導体発光素子、半導体レーザ及び半導体発光素子の製造方法
JPH07202346A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 半導体装置の製造方法および半導体装置
JPH07254755A (ja) * 1994-03-16 1995-10-03 Hitachi Ltd 半導体発光素子
JPH07326817A (ja) * 1994-06-01 1995-12-12 Fujitsu Ltd 半導体発光素子
GB2298735A (en) * 1995-03-08 1996-09-11 Sharp Kk Semiconductor device having a miniband
JPH09129981A (ja) * 1995-10-31 1997-05-16 Nec Corp 半導体発光素子
JP2803722B2 (ja) * 1996-05-10 1998-09-24 日本電気株式会社 半導体装置及びその製造方法
JP2930032B2 (ja) * 1996-09-26 1999-08-03 日本電気株式会社 Ｉｉ−ｖｉ族化合物半導体発光素子およびその製造方法
JPH10112565A (ja) * 1996-10-04 1998-04-28 Matsushita Electric Ind Co Ltd 半導体発光素子
US6178190B1 (en) * 1997-08-04 2001-01-23 Nec Corporation II-VI compound semiconductor light emitting device
US7358159B2 (en) * 2001-04-04 2008-04-15 Nippon Mining & Metals Co., Ltd. Method for manufacturing ZnTe compound semiconductor single crystal ZnTe compound semiconductor single crystal, and semiconductor device
CN1431722A (zh) * 2003-02-18 2003-07-23 华南师范大学 Ⅲ族氮化物半导体蓝色发光器件

Also Published As

Publication number Publication date
CN1929219A (zh) 2007-03-14
JP2007073606A (ja) 2007-03-22
KR20070025989A (ko) 2007-03-08
US7772586B2 (en) 2010-08-10
US20070051937A1 (en) 2007-03-08
EP1760850A3 (en) 2009-05-06
EP1760850A2 (en) 2007-03-07
CN100514774C (zh) 2009-07-15
EP1760850B1 (en) 2013-05-22

Similar Documents

Publication Publication Date Title
JP4920221B2 (ja) ＩｎＰ基板を有する光半導体装置
JP6940664B2 (ja) 深紫外発光素子およびその製造方法
EP1514313B1 (en) Group iii nitride light emitting diode with undoped cladding layer and multiple quantum well
US8039830B2 (en) Semiconductor light emitting device and wafer
JP2008538164A (ja) 金属酸化物半導体膜、構造および方法
JP4996869B2 (ja) 半導体レーザ
KR101560952B1 (ko) 발광 다이오드용 에피택셜 웨이퍼
CN101651288B (zh) 半导体器件
JP2006135001A (ja) 半導体素子およびその製造方法
JP2017139247A (ja) エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法
JP5117114B2 (ja) 半導体素子
EP4276921A1 (en) High efficiency ultraviolet light-emitting devices incorporating a novel multilayer structure
KR101211015B1 (ko) 단일 양자점 소자 및 이의 제조방법
US7899104B2 (en) EL semiconductor device
JP5028177B2 (ja) 半導体素子
JP3557644B2 (ja) 半導体発光装置
JP2000049091A (ja) 半導体層構造並びにその形成方法及び半導体装置
JPH0878729A (ja) 半導体素子
JP2010040923A (ja) 半導体発光素子
JP2010056119A (ja) Ｉｉ−ｖｉ族化合物半導体素子およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080710

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees