JP4920221B2 - Optical semiconductor device having InP substrate - Google Patents

Optical semiconductor device having InP substrate Download PDF

Info

Publication number
JP4920221B2
JP4920221B2 JP2005256566A JP2005256566A JP4920221B2 JP 4920221 B2 JP4920221 B2 JP 4920221B2 JP 2005256566 A JP2005256566 A JP 2005256566A JP 2005256566 A JP2005256566 A JP 2005256566A JP 4920221 B2 JP4920221 B2 JP 4920221B2
Authority
JP
Japan
Prior art keywords
layer
type
type cladding
semiconductor device
znte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005256566A
Other languages
Japanese (ja)
Other versions
JP2007073606A5 (en
JP2007073606A (en
Inventor
克巳 岸野
一郎 野村
好司 玉村
均 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Sony Corp
Sophia School Corp
Original Assignee
Hitachi Ltd
Sony Corp
Sophia School Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Sony Corp, Sophia School Corp filed Critical Hitachi Ltd
Priority to JP2005256566A priority Critical patent/JP4920221B2/en
Priority to CNB2006101089272A priority patent/CN100514774C/en
Priority to KR1020060071437A priority patent/KR20070025989A/en
Priority to US11/500,292 priority patent/US7772586B2/en
Priority to EP06016562.8A priority patent/EP1760850B1/en
Publication of JP2007073606A publication Critical patent/JP2007073606A/en
Publication of JP2007073606A5 publication Critical patent/JP2007073606A5/ja
Application granted granted Critical
Publication of JP4920221B2 publication Critical patent/JP4920221B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/347Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIBVI compounds, e.g. ZnCdSe- laser
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/0296Inorganic materials including, apart from doping material or other impurities, only AIIBVI compounds, e.g. CdS, ZnS, HgCdTe
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236Superlattices; Multiple quantum well structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/28Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00Special growth methods for semiconductor lasers
    • H01S2304/02MBE
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0218Substrates comprising semiconducting materials from other groups of the Periodic Table than the materials of the active layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、InP基板を有する光半導体装置に関し、主にII族元素とVI族元素から構成される化合物半導体において、広いバンドギャップを持つが高濃度ドーピングが困難な半導体クラッド層などに、p型高キャリア濃度を得ることができる半導体層を挿入することにより、充分な(1×1017cm−3以上)p型キャリア濃度と広いバンドギャップを得ることができるp型クラッド層などを有する光半導体装置に関する。 The present invention relates to an optical semiconductor device having an InP substrate. In a compound semiconductor mainly composed of a group II element and a group VI element, the present invention relates to a p-type semiconductor cladding layer having a wide band gap but difficult to perform high concentration doping. An optical semiconductor having a p-type cladding layer and the like capable of obtaining a sufficient (1 × 10 17 cm −3 or more) p-type carrier concentration and a wide band gap by inserting a semiconductor layer capable of obtaining a high carrier concentration. Relates to the device.

また、上記方法によるp型クラッド層を用いた半導体レーザダイオード(LD)、発光ダイオード(LED)、受光素子(PD)など光学素子に関するものであり、光学装置に適用して好適なものである。   Further, the present invention relates to an optical element such as a semiconductor laser diode (LD), a light emitting diode (LED), a light receiving element (PD) using a p-type cladding layer by the above method, and is suitable for application to an optical apparatus.

可視から紫外域で発光する半導体デバイス、即ち半導体レーザや発光ダイオードは、光情報記録装置(コンパクトディスク(CD)、デジタル多用途ディスク(DVD)、ブルーレイディスク(BD))、カラー表示装置用の光源、固体レーザ励起用、加工用、センサー用、測定機用、医療用、あるいは、白色ランプへの応用など、現代社会/産業界において重要な半導体デバイスの一つとなっている。   Semiconductor devices that emit light in the visible to ultraviolet range, that is, semiconductor lasers and light-emitting diodes, are used for optical information recording devices (compact discs (CD), digital versatile discs (DVD), Blu-ray discs (BD)), and light sources for color display devices. It is one of the important semiconductor devices in modern society / industry such as solid laser excitation, processing, sensor, measuring instrument, medical use, and white lamp application.

これらの光学素子の半導体材料としては、これまで、780nm、808nm、860nm、915nm、980nm帯などの赤外光デバイスにはAlGa(In)As III−V族化合物が用いられてきた。発光波長が600nm帯(特に635〜670nm)の赤色光デバイスにはAlGaInP III−V族化合物半導体を材料として用い、また400nm帯(特に400〜480nm)の青色光デバイスにはAlGaInN III−V族窒化物半導体を用いて研究開発が進められ各々実用化に至っている。   As a semiconductor material for these optical elements, AlGa (In) As III-V group compounds have been used so far for infrared light devices such as 780 nm, 808 nm, 860 nm, 915 nm, and 980 nm bands. An AlGaInP III-V compound semiconductor is used as a material for a red light device having an emission wavelength of 600 nm band (especially 635 to 670 nm), and an AlGaInN III-V group nitride is used for a blue light device of 400 nm band (particularly 400 to 480 nm). Research and development has been advanced using physical semiconductors, and each has been put to practical use.

しかし、赤色と青色の中間の波長帯である500nm帯の黄色から緑色で発光する半導体デバイスに関しては、研究開発はおろか材料開拓さえも充分に行われていない。このため、特に、レーザダイオードに関しては実用化に耐え得る性能は未だ実現されていない。   However, regarding semiconductor devices that emit light from yellow to green in the 500 nm band, which is an intermediate wavelength band between red and blue, research and development as well as material development have not been sufficiently performed. For this reason, in particular, with regard to laser diodes, performance that can withstand practical use has not yet been realized.

これらの光デバイス用半導体としてIII−V族化合物半導体とならんでII−VI族半導体は有用であるが、一般に、p型伝導性制御が難しく、pn接合型半導体デバイスのp型半導体層は、ZnSeなど限られた種類のII−VI族半導体でしか実現できない。これらのII−VI族半導体では、一般的に禁制帯幅が広くなるにしたがってp型キャリア濃度が減少して、pn接合型半導体デバイスに利用できなくなる。たとえば、GaAs基板に格子整合するZnMgSSeでは、Mg組成比の増加とともに禁制帯幅を広げることができるが、禁制帯幅が3eV以上となるとp型キャリア濃度は1×1017cm−3未満の小さな値となる。またInP基板に格子整合するMgSe/ZnSeTe超格子でも2.6eV以上の禁制帯幅では同様に小さなp型キャリア濃度しか得られない。(H. Okuyama, Y. Kishita, T. Miyajima and A. Ishibashi, “Epitaxial growth of p−type ZnMgSSe,” Appl. Phys. Lett., 64(7) 1994, p.904.、および、W. Shinozaki, I. Nomura, H.Shimbo, H. Hattori, T. Sano, Song−Bek Che, A. Kikuchi, K.Shimomura and K. Kishino, “Growth and characterization of nitrogen−doped MgSe/ZnSeTe superlattice quasi−quaternary on InP substrates and fabrication of light emitting dioede,” Jpn. J. Appl. Phys., 38(4B) 1999, p.2598参照)
そのような状況の中、発明者らと国内外の幾つかの研究グループが黄色から緑色で発光する半導体デバイスを形成するための材料の候補として、InP半導体基板上に結晶成長により作製でき、かつInP基板に格子整合するMgZnCd1−x−ySeII−VI族化合物半導体に着目し研究開発を行ってきた(N. Dai等 Appl. Phys. Lett., 66、 2742(1995)、および、T. Morita等 J.Electron. Mater., 25、 425(1996)参照)。MgZnCd1−x−ySeは各組成(x、y)がy=0.47−0.37x(x=0〜0.8、y=0.47〜0.17)の関係式を満たす場合にInPに格子整合し、組成を(x=0、y=0.47)から(x=0.8、y=0.17)に変えることで禁制帯幅を2.1eVから3.6eVまで制御できるという特長を有している。
II-VI group semiconductors are useful as semiconductors for these optical devices, as well as III-V group compound semiconductors. In general, however, p-type conductivity control is difficult, and p-type semiconductor layers of pn junction type semiconductor devices are made of ZnSe. It can be realized only with a limited type of II-VI semiconductors. In these II-VI group semiconductors, the p-type carrier concentration generally decreases as the forbidden band width becomes wider, and cannot be used for pn junction type semiconductor devices. For example, in ZnMgSSe lattice-matched to a GaAs substrate, the forbidden band width can be increased as the Mg composition ratio increases. However, when the forbidden band width is 3 eV or more, the p-type carrier concentration is as small as less than 1 × 10 17 cm −3. Value. Similarly, a MgSe / ZnSeTe superlattice lattice-matched to an InP substrate can similarly obtain only a small p-type carrier concentration in a forbidden band width of 2.6 eV or more. (H. Okyama, Y. Kishita, T. Miyajima and A. Ishibashi, “Epitaxial growth of p-type ZnMgSe,” Appl. Phys. 94. 74. h. , I. Nomura, H. Shimbo, H. Hattori, T. Sano, Song-Bek Che, A. Kikuchi, K. Shimomura and K. Kishikino, “Growth and character. InP substrates and fabricati n of light emitting dioede, "Jpn. J. Appl. Phys., 38 (4B) 1999, see p.2598)
Under such circumstances, the inventors and several research groups in Japan and abroad can be produced by crystal growth on an InP semiconductor substrate as a candidate material for forming a semiconductor device that emits yellow to green light, and Research and development have been conducted focusing on Mg x Zn y Cd 1-xy SeII-VI group compound semiconductors lattice-matched to InP substrates (N. Dai et al. Appl. Phys. Lett., 66, 2742 (1995), And T. Morita et al., J. Electron. Mater., 25, 425 (1996)). In Mg x Zn y Cd 1-xy Se, each composition (x, y) is y = 0.47-0.37x (x = 0-0.8, y = 0.47-0.17). When the equation is satisfied, lattice matching with InP is performed, and the forbidden bandwidth is changed from 2.1 eV by changing the composition from (x = 0, y = 0.47) to (x = 0.8, y = 0.17). It has the feature of being able to control up to 3.6 eV.

また、上記の組成範囲において、禁制帯は全て直接遷移型を示し、禁制帯幅を波長に換算すると590nm(燈色)から344nm(紫外)となることから、黄色から緑色で発光する半導体デバイスの基本構造であるダブルヘテロ構造を構成するための活性層とクラッド層がMgZnCd1−x−ySeの組成を変えるだけで実現できることが示唆されている。 Further, in the above composition range, all the forbidden bands show a direct transition type, and when the forbidden band width is converted into a wavelength, the wavelength is changed from 590 nm (dark blue) to 344 nm (ultraviolet). It has been suggested that the active layer and the clad layer for constituting the double hetero structure, which is the basic structure, can be realized only by changing the composition of Mg x Zn y Cd 1-xy Se.

実際に、分子線エピタキシー(MBE)法によりInP基板上に成長させたMgZnCd1−x−ySeのフォトルミネッセンス測定では、組成の異なるMgZnCd1−x−ySeにおいてピーク波長が571nmから397nmの良好な発光特性が得られている(T. Morita等 J. Electron. Mater.、 25、 425(1996)参照)。 Indeed, in the measurement of photoluminescence Mg x Zn y Cd 1-x -y Se grown on an InP substrate by molecular beam epitaxy (MBE), in different Mg x Zn y Cd 1-x -y Se compositions Good emission characteristics with a peak wavelength of 571 to 397 nm have been obtained (see T. Morita et al., J. Electron. Mater., 25, 425 (1996)).

また、MgZnCd1−x−ySeを用いたレーザ構造では赤色、緑色及び青色の各波長帯において光励起によるレーザ発振が報告されている(L. Zeng等 Appl. Phys. Lett., 72、 3136(1998)参照)。 In the laser structure using Mg x Zn y Cd 1-xy Se, laser oscillation by optical excitation has been reported in each of the red, green, and blue wavelength bands (L. Zeng et al. Appl. Phys. Lett., 72, 3136 (1998)).

一方、これまでMgZnCd1−x−ySeだけで構成された半導体レーザダイオードの電流駆動によるレーザ発振は報告されていない。レーザ発振が得られていない主な原因は、MgZnCd1−x−ySeの不純物ドーピングによるp型伝導性制御が困難であることによると考えられる。 On the other hand, laser oscillation by current drive of a semiconductor laser diode composed only of Mg x Zn y Cd 1-xy Se has not been reported so far. It is considered that the main reason why laser oscillation has not been obtained is that p-type conductivity control by impurity doping of Mg x Zn y Cd 1-xy Se is difficult.

半導体レーザダイオードの基本構造であるダブルヘテロ構造は、光を発生する活性層をn型及びp型に伝導性制御され、活性層よりも広い禁制帯幅を有するクラッド層で挟んだ構造となっている。ここでMgZnCd1−x−ySeが活性層材料として優れた性質を有していることは上記の研究報告により明らかである。 The double heterostructure, which is the basic structure of a semiconductor laser diode, has a structure in which an active layer that generates light is n-type and p-type conductivity controlled and is sandwiched between clad layers having a wider forbidden band than the active layer. Yes. Here, it is clear from the above research report that Mg x Zn y Cd 1-xy Se has excellent properties as an active layer material.

また、MgZnCd1−x−ySeのn型伝導性制御は塩素原子のドーピングにより得られ、実際1×1018cm−3以上のn型キャリア(電子)濃度が報告されている(W. Lin等 Appl. Phys. Lett., 84、 1472(1998)参照。)しかし、p型伝導性制御に関しては、レーザダイオードに必要とされる1×1017cm−3以上のp型キャリア濃度は報告されていない。 In addition, n-type conductivity control of Mg x Zn y Cd 1-xy Se is obtained by doping with chlorine atoms, and an n-type carrier (electron) concentration of 1 × 10 18 cm −3 or more has been reported. (See W. Lin et al. Appl. Phys. Lett., 84, 1472 (1998).) However, with respect to p-type conductivity control, a p-type carrier of 1 × 10 17 cm −3 or more required for a laser diode. Concentration is not reported.

従来II−VI族化合物半導体、特にZnSeやMgZnSSeのp型伝導性制御には分子線エピタキシー法による結晶成長中に高エネルギーのラジカル状窒素をドーピングする手法が主に行われている(R. M. Park等 Appl. Phys. Lett., 57、 2127(1990)、および、K. Ohkawa等 Jpn. J. Appl. Phys.、 30、 L152(1991)参照)。これにより1×1017cm−3以上のp型キャリア濃度が報告されている(H. Okuyama等 Appl. Phys. Lett., 64、904(1994)参照)。 Conventionally, in order to control the p-type conductivity of II-VI group compound semiconductors, particularly ZnSe and MgZnSSe, a technique of doping high-energy radical nitrogen during crystal growth by molecular beam epitaxy has been mainly performed (RM). Park et al. Appl. Phys. Lett., 57, 2127 (1990) and K. Ohkawa et al. Jpn. J. Appl. Phys., 30, L152 (1991)). Thereby, a p-type carrier concentration of 1 × 10 17 cm −3 or more has been reported (see H. Okuyama et al. Appl. Phys. Lett., 64, 904 (1994)).

同様な手法を用いて、MgZnCd1−x−ySeのp型伝導性制御が試みられているが、組成(x=0、y=0.48)のZnCdSeにおいて3.5×1016cm−3のp型ドーピング濃度が報告されているのみで(K. Naniwae等 J. Cryst. Growth、 184/185、 450(1998)参照。)それ以上の高濃度ドーピングや、またZnCdSeより禁制帯幅の広いMgZnCd1−x−ySe(x>0)でのp型化は得られていない。 Using a similar method, p-type conductivity control of Mg x Zn y Cd 1-xy Se has been attempted. However, in ZnCdSe having a composition (x = 0, y = 0.48), 3.5 × Only a p-type doping concentration of 10 16 cm −3 has been reported (see K. Naniwae et al., J. Cryst. Growth, 184/185, 450 (1998)). From higher concentration doping and also from ZnCdSe A p-type conversion with Mg x Zn y Cd 1-xy Se (x> 0) having a wide forbidden band has not been obtained.

MgZnCd1−x−ySeの高p型ドーピングが困難である原因は明らかではないが、少なくともMgZnCd1−x−ySe結晶中で配列された原子の一部と置き換わり結晶中に安定して存在し、また、低いエネルギーで正孔を効率よく放出する理想的な不純物ドーパントが未だ見出されていないか、若しくは、存在しないことがその原因と考えられ、これはMgZnCd1−x−ySeが有する本質的な特性/問題点である。 The reason why the high p-type doping of Mg x Zn y Cd 1-xy Se is difficult is not clear, but at least some of the atoms arranged in the Mg x Zn y Cd 1-xy Se crystal It is thought that the cause is that the ideal impurity dopant that exists stably in the crystal and efficiently releases holes with low energy has not yet been found or does not exist. This is an essential characteristic / problem of Mg x Zn y Cd 1-xy Se.

なお、特開平7−326817に、広いバンドギャップを有するクラッド層がとり得る最大のp型キャリア濃度を大きくすることを目的として、II−VI族化合物半導体を用いて構成される発光素子において、p型クラッド層がMg,Ca,Sc,Ti,V,Cr,Mn,Fe,Co,Niの内の少なくとも1つの元素を含む材料からなる超格子構造とすることが提案されているが、十分な特性が得られていない。   In JP-A-7-326817, a light-emitting device constituted by using a II-VI group compound semiconductor in order to increase the maximum p-type carrier concentration that can be taken by a clad layer having a wide band gap, It has been proposed that the mold cladding layer has a superlattice structure made of a material containing at least one element of Mg, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, and Ni. Characteristics are not obtained.

H. Okuyama, Y. Kishita, T. Miyajima and A. Ishibashi, “Epitaxial growth of p-type ZnMgSSe,” Appl. Phys. Lett., 64(7) 1994, p.904.H. Okuyama, Y. Kishita, T. Miyajima and A. Ishibashi, “Epitaxial growth of p-type ZnMgSSe,” Appl. Phys. Lett., 64 (7) 1994, p.904. W. Shinozaki, I. Nomura, H.Shimbo, H. Hattori, T. Sano, Song-Bek Che, A. Kikuchi, K.Shimomura and K. Kishino, ”Growth and characterization of nitrogen-doped MgSe/ZnSeTe superlattice quasi-quaternary on InP substrates and fabrication of light emitting dioede,” Jpn. J. Appl. Phys., 38(4B) 1999, p.2598W. Shinozaki, I. Nomura, H. Shimbo, H. Hattori, T. Sano, Song-Bek Che, A. Kikuchi, K. Shimomura and K. Kishino, ”Growth and characterization of nitrogen-doped MgSe / ZnSeTe superlattice quasi -quaternary on InP substrates and fabrication of light emitting dioede, ”Jpn. J. Appl. Phys., 38 (4B) 1999, p.2598 N. Dai等 Appl. Phys. Lett., 66 2742(1995)N. Dai et al. Appl. Phys. Lett., 66 2742 (1995) T. Morita等 J. Electron. Mater., 25 425(1996)T. Morita et al. J. Electron. Mater., 25 425 (1996) L. Zeng等 Appl. Phys. Lett., 72 3136(1998)L. Zeng et al. Appl. Phys. Lett., 72 3136 (1998) W. Lin等 Appl. Phys. Lett., 84 1472(1998)W. Lin et al. Appl. Phys. Lett., 84 1472 (1998) R. M. Park等 Appl. Phys. Lett., 57 2127(1990)R. M. Park et al. Appl. Phys. Lett., 57 2127 (1990) K. Ohkawa等 Jpn. J. Appl. Phys., 30 L152(1991)K. Ohkawa et al. Jpn. J. Appl. Phys., 30 L152 (1991) H. Okuyama等 Appl. Phys. Lett., 64 904(1994)H. Okuyama et al. Appl. Phys. Lett., 64 904 (1994) K. Naniwae等 J. Cryst. Growth, 184/185 450(1998)K. Naniwae et al. J. Cryst. Growth, 184/185 450 (1998) 特開平7−326817号公報JP 7-326817 A

したがって、本発明は、レーザダイオード、発光ダイオード、受光素子など光学素子を実現するために、例えば、クラッド層になり得るような、大きなエネルギーギャップを有するMgZnCd1−x−ySeなど、通常の場合p型伝導にはなるがキャリア濃度が1×1017cm−3未満しか得られないような材料において、1×1017cm−3以上の高いp型キャリア濃度を得る構造を提供することである。 Therefore, in order to realize an optical element such as a laser diode, a light emitting diode, and a light receiving element, the present invention has, for example, Mg x Zn y Cd 1-xy Se having a large energy gap that can be a cladding layer. in materials like becomes the normal case p-type conduction is the carrier concentration obtained only less than 1 × 10 17 cm -3, providing a structure to obtain 1 × 10 17 cm -3 or more high p-type carrier concentration It is to be.

さらに、この発明が解決しようとする課題は、発光特性などの特性が良好で信頼性も高く長寿命の半導体光学素子と装置を容易に製造することができるp型半導体層構造を提供することである。   Furthermore, the problem to be solved by the present invention is to provide a p-type semiconductor layer structure that can easily manufacture a semiconductor optical element and a device that have good characteristics such as light emission characteristics, reliability, and long life. is there.

本発明者は、上記課題を解決するために鋭意検討を行った。その概要について説明すると次の通りである。本発明者は、従来の方法ではp型伝導度が低いものしか得られなかった半導体材料について、技術の改良を重ねた結果、1×1017cm−3以上の高いp型キャリア濃度を有し、結晶欠陥の少ない、電気伝導的に低抵抗の結晶性に優れたp型半導体層を作製することに成功した。 The present inventor has intensively studied to solve the above problems. The outline will be described as follows. The present inventor has obtained a high p-type carrier concentration of 1 × 10 17 cm −3 or more as a result of repeated improvements in the technology of semiconductor materials that could only be obtained with low p-type conductivity by the conventional method. The present inventors have succeeded in producing a p-type semiconductor layer with few crystal defects and excellent electrical conductivity and low resistance crystallinity.

このような半導体層が可能になり素子作製に用いられることで、従来、実現不可能であった、例えば黄色から緑色で発光するレーザダイオード、発光ダイオードなどの光学素子及び光学装置の実現に大いに貢献するものと期待される。   By making such a semiconductor layer possible and used for element fabrication, it has greatly contributed to the realization of optical elements and optical devices, such as laser diodes and light emitting diodes that emit light from yellow to green. Expected to do.

最初に、発明者がInP基板を用いた理由について説明する。従来、研究開発されて発光特性、特に、寿命特性が良好でなかった緑色で発光するレーザダイオードは、基板としてGaAsを、活性層にはZnCdSe、n型クラッド層及びp型クラッド層にはZnMgSSeを用いてきた。   First, the reason why the inventor used the InP substrate will be described. Conventionally, laser diodes that emit light in green, whose light emission characteristics, in particular, life characteristics, which have been researched and developed, have GaAs as a substrate, ZnCdSe as an active layer, and ZnMgSSe as an n-type cladding layer and a p-type cladding layer. Have been used.

この構造では、p型クラッド層のZnMgSSeにて、Mg組成比の増加とともに禁制帯幅を広げることができるが、禁制帯幅が3eV以上となるとp型キャリア濃度は1×1017cm−3未満の小さな値となる。この時ドーパントとなるN(窒素)が原子濃度としては1×1019cm−3以上含まれているときにおいてさえ、p型キャリア濃度は1×1017cm−3未満の小さな値となり、つまり、キャリア活性化率は1%以下といえる。すなわち、p型キャリアにならないNはZnMgSSeのVI族サイトに入る格子内原子だけでなく、格子間原子つまり格子間欠陥となる。 In this structure, the forbidden band width can be increased with increasing Mg composition ratio in the ZnMgSSe of the p-type cladding layer. However, when the forbidden band width is 3 eV or more, the p-type carrier concentration is less than 1 × 10 17 cm −3. Is a small value. At this time, even when N (nitrogen) serving as a dopant is contained in an atomic concentration of 1 × 10 19 cm −3 or more, the p-type carrier concentration becomes a small value of less than 1 × 10 17 cm −3 , that is, It can be said that the carrier activation rate is 1% or less. That is, N that does not become a p-type carrier becomes not only an interstitial atom entering the VI group site of ZnMgSSe but also an interstitial atom, that is, an interstitial defect.

さらに、発光領域であるZnCdSeはGaAs基板と格子整合しておらず、GaAsより格子が大きい。このことは、ZnCdSeは圧縮歪の原因となることを意味する。   Furthermore, ZnCdSe, which is the light emitting region, is not lattice-matched with the GaAs substrate and has a larger lattice than GaAs. This means that ZnCdSe causes compressive strain.

これらの積層構造に電極を通じて駆動電流が流されると、p型ZnMgSSeクラッド層に大量に存在する格子間欠陥を中心とする結晶欠陥群が、圧縮歪を有する発光領域であるZnCdSe活性層に伝播拡散されて、非発光中心を生じて、遂には熱を発生し、発光を停止せしめ、非可逆的な結晶破壊に至り、寿命が終了する。   When a driving current is passed through the electrodes through these stacked structures, a group of crystal defects centered on interstitial defects existing in large amounts in the p-type ZnMgSSe cladding layer propagates and diffuses into the ZnCdSe active layer, which is a light-emitting region having compressive strain. As a result, a non-luminescent center is generated, and finally, heat is generated to stop light emission, leading to irreversible crystal breakage, and the lifetime ends.

より一般的には、半導体発光素子及び受光素子においては、最も結晶欠陥の多い領域から熱、電気伝導、歪などの影響により欠陥が伝播拡散し、遂には、発光領域(活性層)に到達して、素子の劣化を生じせしめ、素子寿命を終了させてしまう。半導体光学素子を製造する場合、結晶欠陥の素子に及ぼす悪影響を排除し、あるいはその悪影響を減させる必要がある。   More generally, in semiconductor light emitting devices and light receiving devices, defects propagate and diffuse from the region with the most crystal defects due to the influence of heat, electrical conduction, strain, etc., and finally reach the light emitting region (active layer). As a result, the element deteriorates and the element life ends. When manufacturing a semiconductor optical element, it is necessary to eliminate or reduce the adverse effect of crystal defects on the element.

課題を解決する手段として発明者は、InP基板に注目し、発光領域となる活性層を格子整合した、つまり、格子がほぼ同じ大きさであり、実質的に歪の内在しない例えばBeZnSeTeを用いた。さらに、クラッド層には、格子がほぼ同じ大きさであり実質的に歪の内在しない例えばMgZnCdSeを採用し、n型伝導の良好であることを確認した。次に、p型伝導を調べたところ、従来用いられてきたNのラジカルドーピングでは、1×1017cm−3未満のキャリア濃度しか得られなかった。そこで検討を重ねた結果、1×1017cm−3以上の高いp型キャリア濃度を有し、結晶欠陥の少ない、電気伝導的に低抵抗の結晶性に優れたp型半導体層を作製する技術として、InP基板上にn型クラッド層、活性層およびp型クラッド層を有する構造の光半導体において、前記p型クラッド層を主たる半導体層である第1の層に第2の層を挿入した構造とすることにより、第2の層から供給される正孔によりp型クラッド層のキャリア濃度を格段に向上させることを提案するものである。 As a means for solving the problem, the inventor focused on the InP substrate and lattice-matched the active layer serving as the light emitting region, that is, using, for example, BeZnSeTe having substantially the same size and substantially no strain. . Furthermore, for the cladding layer, for example, MgZnCdSe having substantially the same lattice size and substantially no strain was adopted, and it was confirmed that the n-type conductivity was good. Next, when the p-type conduction was examined, the conventional N-type radical doping yielded a carrier concentration of less than 1 × 10 17 cm −3 . As a result of repeated studies, a technique for producing a p-type semiconductor layer having a high p-type carrier concentration of 1 × 10 17 cm −3 or more, few crystal defects, and excellent electrical conductivity and low resistance crystallinity. In an optical semiconductor having a structure having an n-type clad layer, an active layer and a p-type clad layer on an InP substrate, the p-type clad layer is inserted into a first layer which is a main semiconductor layer. Thus, it is proposed that the carrier concentration of the p-type cladding layer be significantly improved by the holes supplied from the second layer.

上述のように構成されたこの発明においては、従来の方法ではp型伝導度が低いものしか得られなかった半導体材料について、1×1017cm−3以上の高いp型キャリア濃度を有し、結晶欠陥の少ない、低抵抗の結晶性に優れた半導体層を作製することができる。 In this invention comprised as mentioned above, it has a high p-type carrier concentration of 1 × 10 17 cm −3 or more with respect to a semiconductor material in which only a low p-type conductivity was obtained by the conventional method, A semiconductor layer with few crystal defects and low resistance and excellent crystallinity can be manufactured.

このような半導体層が可能になり素子作製に用いられることで、従来、実現不可能であった、例えば黄色から緑色で発光する半導体デバイス、レーザダイオード、発光ダイオードの作製が実現できる。   By making such a semiconductor layer possible and used for device fabrication, it is possible to fabricate semiconductor devices, laser diodes, and light emitting diodes that emit light from yellow to green, for example, which could not be realized conventionally.

この発明によれば、従来よりも実用性の高い光半導体装置が実現可能である。   According to the present invention, an optical semiconductor device with higher practicality than before can be realized.

以下、この発明の実施形態について図面を参照しながら説明する。なお実施形態の全図において、同一または対応する部分には同一の符号を付す。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings of the embodiments, the same or corresponding parts are denoted by the same reference numerals.

MgZnCd1−x−ySeは、従来のII−VI族半導体(ZnSeやMgZnSSe)で行われていたラジカル窒素ドーピングを施して、その窒素流量やRF出力、成長温度、VI/II比などMBE成長条件を最適化しても、たかだか、3.5×1016cm−3程度、つまり1×1017cm−3未満のp型キャリア濃度であり、1×1017cm−3以上のp型キャリア濃度を実現することができなかった。 Mg x Zn y Cd 1-xy Se is subjected to radical nitrogen doping, which has been performed in conventional II-VI group semiconductors (ZnSe and MgZnSSe), and its nitrogen flow rate, RF output, growth temperature, VI / II Even if the MBE growth conditions such as the ratio are optimized, the p-type carrier concentration is at most about 3.5 × 10 16 cm −3 , that is, less than 1 × 10 17 cm −3 , and is 1 × 10 17 cm −3 or more. A p-type carrier concentration could not be realized.

発明者は、鋭意検討を重ねた結果、別のドーピング技術を案出することができた。
本発明ではこの課題を解決するために、第1の層、例えば、MgZnCd1−x−ySe結晶中に1018〜1020cm−3程度に高濃度p型ドーピングされた第2の薄膜半導体結晶層を適度な間隔で挿入し、挿入された半導体結晶全体で充分なp型キャリア濃度を得ることができた。
As a result of intensive studies, the inventor has been able to devise another doping technique.
In the present invention, in order to solve this problem, the first layer, for example, Mg x Zn y Cd 1-xy Se crystal is doped with a high concentration of p-type to about 10 18 to 10 20 cm −3 . 2 thin film semiconductor crystal layers were inserted at an appropriate interval, and a sufficient p-type carrier concentration could be obtained in the entire inserted semiconductor crystal.

なお、ここで、いくつかの公知技術と本願発明との相違点を説明しておく。特開平7−326817には広いバンドギャップを有するクラッド層がとり得る最大のp型キャリア濃度を大きくすることを目的として、II−VI族化合物半導体を用いて構成される発光素子において、p型クラッド層がMg,Ca,Sc,Ti,V,Cr,Mn,Fe,Co,Niの内の少なくとも1つの元素を含む材料からなる超格子構造とすることが提案されている。具体的には、GaAs基板に格子整合するMgZnSSeとZnSSeを対象にしている。これらの点は本発明のInP基板上の、例えば典型的なMgZnCdSeとZnSeTeの両方へNをドーピングして、p型クラッド層を形成するものとは明らかに異なる概念である。   Here, differences between some known techniques and the present invention will be described. Japanese Patent Laid-Open No. 7-326817 discloses a p-type cladding in a light-emitting device using a II-VI group compound semiconductor for the purpose of increasing the maximum p-type carrier concentration that a clad layer having a wide band gap can take. It has been proposed that the layer has a superlattice structure made of a material containing at least one element of Mg, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, and Ni. Specifically, MgZnSSe and ZnSSe lattice-matched to a GaAs substrate are targeted. These points are clearly different from the concept of forming a p-type cladding layer by doping N into, for example, both typical MgZnCdSe and ZnSeTe on the InP substrate of the present invention.

次に、W. LinらがApplied Physics Lett.誌(Vol.76(2000) 2205ページ)にて報告している内容との相違点を説明する。ZnSeのp型キャリア濃度を増加するために、ZnSeを積層後にTeとNをデルタドーピング状にする方法を記述している。本発明はInP基板上で、例えば典型的なMgZnCdSeとZnSeTe(デルタドーピングでなく完全な成長層)の両方へNをドーピングすることによりp型クラッド層を形成する。従って、両者は明らかに異なる概念である。   Next, W.W. Lin et al., Applied Physics Lett. Differences from the contents reported in the magazine (Vol. 76 (2000), page 2205) will be described. In order to increase the p-type carrier concentration of ZnSe, a method is described in which Te and N are made into a delta doping state after ZnSe is stacked. The present invention forms a p-type cladding layer on an InP substrate, for example by doping N into both typical MgZnCdSe and ZnSeTe (completely grown layer, not delta doping). Therefore, they are clearly different concepts.

次に、W. LinらがJournal of Vacuum Science & Technology B誌(vol.18(2000) 1534ページにて報告している内容との相違点を説明する。InP基板上の(Zn、Mg、Cd)Seのp型キャリア濃度を増加するために、(Zn、Mg、Cd)Seと、単層では、最も高い場合でも精々1×1018cm−3のキャリア濃度であるZnSe層の超格子層を積層し、ZnSeだけにNドーピングする構成となっている。本発明はInP基板上で、例えば典型的なMgZnCdSeとZnSeTe(デルタドーピングでなく完全な成長層)の両方へNをドーピングすることによりp型クラッド層を形成する。従って、両者は明らかに異なる概念である。 Next, W.W. The difference from what Lin et al. Reported in Journal of Vacuum Science & Technology B (vol. 18 (2000) page 1534. p type of (Zn, Mg, Cd) Se on InP substrate. In order to increase the carrier concentration, a superlattice layer of (Zn, Mg, Cd) Se and a ZnSe layer having a carrier concentration of at most 1 × 10 18 cm −3 at the highest in a single layer is laminated, and ZnSe In the present invention, a p-type cladding layer is formed on an InP substrate by doping N into, for example, both a typical MgZnCdSe and ZnSeTe (fully grown layer instead of delta doping). Therefore, they are clearly different concepts.

次に、H. D. Jungらが、Applied Physics Lett.誌(Vol.70(1997) 1143ページ)にて報告している内容との相違点を説明する。ZnSeのキャリア濃度を増加するために、1原子層以下のZnTeだけにNをデルタドーピングしてアンドープのZnSeに挿入している。本発明はInP基板上で、例えば典型的なMgZnCdSeとZnSeTe(デルタドーピングでなく完全な成長層)の両方へNをドーピングすることによりp型クラッド層を形成する。従って、両者は明らかに異なる概念である。   Next, H.I. D. Jung et al., Applied Physics Lett. Differences from the contents reported in the magazine (Vol. 70 (1997), page 1143) will be described. In order to increase the carrier concentration of ZnSe, only ZnTe of one atomic layer or less is delta-doped with N and inserted into undoped ZnSe. The present invention forms a p-type cladding layer on an InP substrate, for example by doping N into both typical MgZnCdSe and ZnSeTe (completely grown layer, not delta doping). Therefore, they are clearly different concepts.

本発明は、以上に述べた独自のp型クラッドを提供することにより、InP基板上に、n型クラッド、活性層、および、このp型クラッドを有する光半導体装置を提供するものである。以下、このp型クラッドについて説明する。   The present invention provides an n-type cladding, an active layer, and an optical semiconductor device having this p-type cladding on an InP substrate by providing the unique p-type cladding described above. Hereinafter, this p-type cladding will be described.

図1は本発明の実施例の第1の概念模式図であり、本発明による構造を模式的に示した図面で、ホスト層に特定層を挿入した構造の断面図である。この構造全体にp型のドーピングを行っている。例えば、ここでは、主たる第1の半導体層1(以後、ホスト層と呼ぶ)はMgZnCd1−x−ySe(x=0の場合はZnCdSe)とする。MgZnCd1−x−ySeは組成比xとyを任意に設定することによりCdSe(1.764eV)からMgSe(4.0eV)までのエネルギーギャップと、ZnSe(5.668Å)からCdSe(6.057Å)までの格子定数の半導体層にすることができる。 FIG. 1 is a first conceptual schematic view of an embodiment of the present invention, schematically showing a structure according to the present invention, and a sectional view of a structure in which a specific layer is inserted into a host layer. The entire structure is p-type doped. For example, here, the main first semiconductor layer 1 (hereinafter referred to as a host layer) is Mg x Zn y Cd 1-xy Se (ZnCdSe when x = 0). Mg x Zn y Cd 1-xy Se has an energy gap from CdSe (1.764 eV) to MgSe (4.0 eV) by arbitrarily setting the composition ratio x and y, and from ZnSe (5.668Å). A semiconductor layer having a lattice constant of up to CdSe (6.057Å) can be formed.

本発明の実施形態においては、一般的に広く存在するInP基板(5.869Å)に格子整合するホスト層MgZnCd1−x−ySe(x=0の場合のZnCdSeでもよい)を用いる。格子整合して半導体層を成長することにより、実質的に歪がなく、また結晶欠陥の少ない良質の半導体層を得ることができる。 In the embodiment of the present invention, a host layer Mg x Zn y Cd 1-xy Se lattice-matched to a widely existing InP substrate (5.86986) (may be ZnCdSe when x = 0) is used. Use. By growing the semiconductor layer in lattice matching, a high-quality semiconductor layer having substantially no distortion and few crystal defects can be obtained.

より具体的には、InPに格子整合するMgZnCd1−x−ySe層とは、とりわけ、MgZnCd1−x−ySe層の組成比(x、y)がy=0.47−0.37x(x=0〜0.8、y=0.47〜0.17)の関係式を満たす組み合わせで、組成比が(x=0、y=0.47)から(x=0.8、y=0.17)の範囲にある化合物半導体層である。 More specifically, the Mg x Zn y Cd 1-xy Se layer lattice-matched to InP is, in particular, the composition ratio (x, y) of the Mg x Zn y Cd 1-xy Se layer is y. = 0.47-0.37x (x = 0-0.8, y = 0.47-0.17) satisfying the relational expression, the composition ratio is (x = 0, y = 0.47) It is a compound semiconductor layer in the range of (x = 0.8, y = 0.17).

図1では、InP基板に格子整合したホスト層Mg0.5Zn0.29Cd0.21Se層(10ML(原子層)厚)1の間に挿入する第2の層2(以下特定層と呼ぶ)としてZnSe0.53Te0.47層(2ML)を挿入している。 In FIG. 1, the second layer 2 (hereinafter referred to as a specific layer) inserted between the host layer Mg 0.5 Zn 0.29 Cd 0.21 Se layer (10 ML (atomic layer) thickness) 1 lattice-matched to the InP substrate. ZnSe 0.53 Te 0.47 layer (2 ML) is inserted.

図2は本発明の主要材料に関する格子定数とエネルギーギャップ(禁制帯幅)の関係を示す図である。InPの格子整合する部分は点線上に相応する。例えばZnSeとCdSeとMgSeを囲む三角形の中で、MgZnCd1−x−ySeの組成比xとyを設定することにより、任意の格子定数とエネルギーギャップを持つMgZnCdSeを作製することができる。 FIG. 2 is a diagram showing the relationship between the lattice constant and the energy gap (forbidden band width) relating to the main material of the present invention. The lattice-matching portion of InP corresponds to the dotted line. For example, by setting the composition ratio x and y of Mg x Zn y Cd 1-xy Se in a triangle surrounding ZnSe, CdSe, and MgSe, MgZnCdSe having an arbitrary lattice constant and energy gap is manufactured. Can do.

更に、図2において、ZnSeとZnTeを結んだ線分を引き、ZnSeTe1−zの組成比zを設定することにより、InPに格子整合したZnSe0.53Te0.47を作製することができる。 Further, in FIG. 2, a line segment connecting ZnSe and ZnTe is drawn, and a composition ratio z of ZnSe z Te 1- z is set to produce ZnSe 0.53 Te 0.47 lattice-matched to InP. Can do.

図1のように作製した試料構造において、ホスト層1のMg0.49Zn0.29Cd0.22Se層は2.95eVのエネルギーギャップを持ち、特定層2のZnSe0.53Te0.47層を0.59nm挿入して、p型キャリア濃度を測定したところ、2.1×1018cm−3のキャリア濃度が得られた。 In the sample structure produced as shown in FIG. 1, the Mg 0.49 Zn 0.29 Cd 0.22 Se layer of the host layer 1 has an energy gap of 2.95 eV, and the ZnSe 0.53 Te 0. When 47 layers were inserted at 0.59 nm and the p-type carrier concentration was measured, a carrier concentration of 2.1 × 10 18 cm −3 was obtained.

なお、挿入する特定層2は、図1では、InPに格子整合するZnSe0.53Te0.47層としたが、格子整合しないZnTe、BeTe、格子整合しない場合のZnSeTe、格子整合する、しないに関わらないMgZnSeTe及びBeZnTeでもよい。格子整合しない場合は、そのずれの大きさにより臨界厚さ以上の膜厚にするとミスフィット転位が発生する。このため数原子層以下の臨界膜厚以下にすることが必要である。 In FIG. 1, the specific layer 2 to be inserted is a ZnSe 0.53 Te 0.47 layer lattice-matched to InP. However, ZnTe and BeTe not lattice-matched, ZnSeTe not lattice-matched, and lattice-matched are not. MgZnSeTe and BeZnTe which are not related may be used. When lattice matching is not achieved, misfit dislocation occurs when the film thickness exceeds the critical thickness due to the magnitude of the deviation. For this reason, it is necessary to make it below the critical film thickness below several atomic layers.

これら特定層2になりうる半導体層はラジカル窒素ドーピングにより1018cm−3以上の高いp型キャリア濃度が得られることが実験的に示されている(ZnTeに関してはI. W. Tao等 Appl. Phys. Lett., 64、 1848(1994)参照、ZnSeTeに関してはW. Shinozaki等 Jpn. J. Apll. Phys., 38、 2598(1999)参照、MgZnSeTeに関してはW. Faschinger等 Appl. Phys.Lett., 65、 3215(1994)参照、BeZnTeに関してはS. B. Che, J. Cryst. Growth, 214/215、 321(2000)参照)。ここで、ZnTe、BeTe以外のZnSeTe、MgZnSeTe及びBeZnTeはInPに格子整合可能であり、これらを高ドーピング結晶としてホスト結晶に挿入した場合には結晶全体としてInP基板に格子整合した良質な結晶が得られる。 It has been experimentally shown that the semiconductor layer that can be the specific layer 2 can obtain a high p-type carrier concentration of 10 18 cm −3 or more by radical nitrogen doping (for ZnTe, IW Tao et al. Appl. Phys., Lett., 64, 1848 (1994), for ZnSeTe, see W. Shinozaki et al. Jpn. J. Apll. Phys., 38, 2598 (1999), for MgZnSeTe, et al., Appl. , 65, 3215 (1994), and regarding BeZnTe, see SB Che, J. Cryst. Growth, 214/215, 321 (2000)). Here, ZnSeTe, MgZnSeTe, and BeZnTe other than ZnTe and BeTe can be lattice-matched to InP, and when these are inserted into a host crystal as a highly doped crystal, a high-quality crystal lattice-matched to the InP substrate as a whole crystal is obtained. It is done.

図1で示したホスト層1は、MgZnCdSeであったが、MgZnSeTe層でもよい。またBeZnCdSe層とBeZnSeTe層であってもよいが、この場合それぞれエネルギーギャップが2.6eV以下と2.8eV以下になるので、例えば光学素子などを作製する際には、活性層のエネルギーギャップ数値を考慮してキャリアの閉じ込めにとって有効であるかを判断して設計作製を行う必要がある。   The host layer 1 shown in FIG. 1 is MgZnCdSe, but may be an MgZnSeTe layer. Also, a BeZnCdSe layer and a BeZnSeTe layer may be used, but in this case, since the energy gap is 2.6 eV or less and 2.8 eV or less, for example, when manufacturing an optical element or the like, the energy gap numerical value of the active layer is set. Therefore, it is necessary to determine whether it is effective for carrier confinement in consideration of design and manufacture.

図1で示したホスト層1と特定層2の層厚は、ホスト層と特定層の層厚を一定にして複数回繰り返したものであるが、ホスト層と特定層の厚さを非周期的あるいはランダムに設定することでもよい。例えばホスト層1のMgZnCdSe層は2.95eVのエネルギーギャップを持ち、特定層2のZnSeTe層を1ML厚挿入して、次にホスト層のMgZnCdSe層を積層後、特定層のZnSeTe層を2ML厚挿入して、さらにホスト層の積層後の、特定層の層厚を3ML厚とすることでもよい。   The layer thicknesses of the host layer 1 and the specific layer 2 shown in FIG. 1 are repeated several times with the layer thickness of the host layer and the specific layer being constant, but the thickness of the host layer and the specific layer is aperiodic. Alternatively, it may be set at random. For example, the MgZnCdSe layer of the host layer 1 has an energy gap of 2.95 eV, the ZnSeTe layer of the specific layer 2 is inserted by 1 ML thickness, the MgZnCdSe layer of the host layer is then stacked, and then the ZnSeTe layer of the specific layer is inserted by 2 ML thickness Then, the layer thickness of the specific layer after the host layer is further laminated may be 3 ML.

図3に本発明の実施例の第2の概念模式図を示す。ここでホスト層11はMgSe/ZnCdSe超格子とした。MgSe/ZnCdSe超格子はMgSe薄膜結晶とZnCdSe薄膜結晶を交互に積層した構造となっており、各層の層厚を電子のド・ブロイ波長以下である数Åから数nm程度にすることにより、擬似的なMgZnCd1−x−ySe混晶とみなすことができる。この構造全体にp型のドーピングを行っている。 FIG. 3 shows a second conceptual schematic diagram of the embodiment of the present invention. Here, the host layer 11 is a MgSe / ZnCdSe superlattice. The MgSe / ZnCdSe superlattice has a structure in which MgSe thin film crystals and ZnCdSe thin film crystals are alternately stacked. By changing the thickness of each layer to several nanometers to several nanometers, which is less than the electron de Broglie wavelength, It can be regarded as a typical Mg x Zn y Cd 1-xy Se mixed crystal. The entire structure is p-type doped.

また、MgSeの格子定数(5.91Å)はInPの格子定数(5.869Å)に近く、ZnCdSeはInPに格子整合できるのでMgSe/ZnCdSe超格子はInPに擬似的に格子整合させて作製できるので良質な結晶が得られる。   In addition, since the lattice constant (5.91Å) of MgSe is close to the lattice constant (5.869Å) of InP, and ZnCdSe can be lattice-matched to InP, the MgSe / ZnCdSe superlattice can be fabricated by being pseudo-lattice-matched to InP. Good quality crystals are obtained.

なお、MgSe/ZnCdSe超格子ではMgSeとZnCdSeの各層厚を変えることでInPに格子整合させたまま禁制帯幅等の物性パラメータが制御でき、これはMgZnCd1−x−ySeの組成(x、y)を変えることと同等の効果がある。 In the MgSe / ZnCdSe superlattice, physical parameters such as a forbidden band width can be controlled while changing the thickness of each layer of MgSe and ZnCdSe while lattice matching with InP. This is because Mg x Zn y Cd 1-xy Se There is an effect equivalent to changing the composition (x, y).

実際、MgZnCd1−x−ySeの組成を変えることよりもMgSe/ZnCdSe超格子の層厚を変える方が結晶成長の観点で格段に容易であり、MgSe/ZnCdSe超格子は半導体デバイスにおける複雑なヘテロ構造を作製する上で極めて有効な材料である(H. Shimbo等、 J.Cryst. Growth, 184/185、 16(1998)参照)。 In fact, Mg x Zn y Cd 1- x-y than varying the composition of Se is better to change the layer thickness of the MgSe / ZnCdSe superlattice is remarkably easier in terms of crystal growth, MgSe / ZnCdSe superlattice semiconductor It is a very effective material for fabricating a complex heterostructure in a device (see H. Shimbo et al., J. Cryst. Growth, 184/185, 16 (1998)).

一方、挿入する特定層12は、図3ではZnSeTeとしたが、ZnTe、BeTe、MgZnSeTe及びBeZnTeでもよい。これら結晶はラジカル窒素ドーピングにより1018cm−3以上の高いp型キャリア濃度が得られることが実験的に示されている(ZnTeに関してはI. W. Tao等 Appl. Phys. Lett., 64、 1848(1994)参照、ZnSeTeに関してはW. Shinozaki等 Jpn. J. Apll. Phys., 38、 2598(1999)参照、MgZnSeTeに関してはW. Faschinger等 Appl. Phys. Lett., 65、 3215(1994)参照、BeZnTeに関してはS. B. Che, J. Cryst. Growth 214/215、 321(2000)参照)。 On the other hand, although the specific layer 12 to be inserted is ZnSeTe in FIG. 3, it may be ZnTe, BeTe, MgZnSeTe, or BeZnTe. It has been experimentally shown that these crystals can obtain a high p-type carrier concentration of 10 18 cm −3 or more by radical nitrogen doping (for ZnTe, IW Tao et al. Appl. Phys. Lett., 64, 1848 (1994), for ZnSeTe, see W. Shinozaki et al., Jpn. J. Apll. Phys., 38, 2598 (1999), and for MgZnSeTe, W. Faschinger et al., Appl. See, SB Che, J. Cryst. Growth 214/215, 321 (2000) for BeZnTe).

ここで、ZnTe、BeTe以外のZnSeTe、MgZnSeTe及びBeZnTeはInPに格子整合可能であり、これらを高ドーピング結晶としてホスト結晶に挿入した場合には結晶全体としてInP基板に格子整合した良質な結晶が得られる。   Here, ZnSeTe, MgZnSeTe, and BeZnTe other than ZnTe and BeTe can be lattice-matched to InP, and when these are inserted into a host crystal as a highly doped crystal, a high-quality crystal lattice-matched to the InP substrate as a whole crystal is obtained. It is done.

これに対し、ZnTeは格子定数が6.10Åであり、InP(格子定数:5.869Å)に比べ+3.9%の格子不整合があることから、ZnTeをInP基板に格子整合したホスト結晶に挿入することは結晶歪による欠陥の発生の可能性がある。しかし、ZnTeの層厚をミスフィット転位の発生しない臨界膜厚以下にすることと、ホスト結晶層の格子定数をInPに比べ、意図的に小さくし負の格子不整合とすることで結晶全体をいわゆるネットゼロ歪にすることにより解決できる。ここでネットゼロ歪となる条件は、式(1)で表せる。   On the other hand, since ZnTe has a lattice constant of 6.10Å and a lattice mismatch of + 3.9% compared to InP (lattice constant: 5.869Å), the host crystal in which ZnTe is lattice-matched to the InP substrate is used. Insertion may cause defects due to crystal distortion. However, by making the ZnTe layer thickness below the critical thickness where misfit dislocations do not occur, and by making the lattice constant of the host crystal layer intentionally smaller than that of InP and making it negative lattice mismatch, This can be solved by using a so-called net zero distortion. Here, the condition for net zero distortion can be expressed by equation (1).

Figure 0004920221
Figure 0004920221

これより、例えばZnTeを高ドーピング層とし、その層厚比を0.1とするとネットゼロ歪にするためにはホスト層の結晶歪を−0.433%とすればよいことが求められ、これはZnCdSeやMgZnCdSeにおいて組成制御により可能である。このように、大きい格子歪を有するZnTeを用いた場合でもネットゼロ歪の技術を用いることで高品質な結晶が得られる。   From this, for example, when ZnTe is a highly doped layer and the layer thickness ratio is 0.1, it is required that the crystal strain of the host layer be −0.433% in order to obtain net zero strain. Is possible by composition control in ZnCdSe and MgZnCdSe. Thus, even when ZnTe having a large lattice strain is used, a high-quality crystal can be obtained by using the technique of net zero strain.

図3ではホスト層11をMgSe/ZnCdSe超格子層としたが、MgSeの代替としてMgZnSe、あるいはMgZnSeTeでもよい。   In FIG. 3, the host layer 11 is an MgSe / ZnCdSe superlattice layer, but MgZnSe or MgZnSeTe may be used instead of MgSe.

さらに、また、図3では、ホスト層11をMgSe/ZnCdSe超格子層としたが、ZnCdSeの代替として、ZnSeTe、BeZnCdSe,BeZnSeTe,MgZnCdSe、MgZnSeTeでもよい。   Furthermore, in FIG. 3, the host layer 11 is an MgSe / ZnCdSe superlattice layer, but ZnSeTe, BeZnCdSe, BeZnSeTe, MgZnCdSe, and MgZnSeTe may be used instead of ZnCdSe.

本発明は、上記ホスト層11に、上記特定層12を適度な間隔で挿入することで特定層12からp型キャリア(正孔)がホスト層11に放出され、結晶全体で1017cm−3以上の充分な正孔濃度を得ることができる。ここで特定層12はホスト層11に比べ層の厚さが薄く、結晶全体に占める割合が小さいため、特定層12を挿入することによるホスト層11のエネルギーギャップ等の物性パラメータへの影響は殆ど無いか若しくは最小限に抑えられる。 In the present invention, p-type carriers (holes) are emitted from the specific layer 12 to the host layer 11 by inserting the specific layer 12 into the host layer 11 at an appropriate interval, and the total crystal is 10 17 cm −3. A sufficient hole concentration as described above can be obtained. Here, the specific layer 12 is thinner than the host layer 11 and has a small proportion of the entire crystal. Therefore, the insertion of the specific layer 12 has little effect on physical parameters such as the energy gap of the host layer 11. None or minimal.

通常、p型にドーピングされた半導体はその価電子帯上端の近傍にアクセプター準位が形成され、そこから正孔が放出されp型伝導性を示す。ここで、本発明によりp型ドーピングが得られる機構として2通りが考えられる。その概念図を図4(a)、(b)に示した。図4(a)、(b)はホスト層に特定層を挿入した半導体の価電子帯構造を模式的に示したものである。本発明の理論的根拠を説明する図であり、ホスト層に特定層を挿入した量子井戸の価電子帯構造とそこに存在するp型キャリア(正孔)とその波動関数及びエネルギー準位を模式的に示した図である。ここで、A:ホスト結晶と高ドーピング結晶による量子井戸構造の価電子帯構造、B:p型キャリア(正孔)、C:p型キャリア(正孔)の量子井戸におけるエネルギー量子準位、D:量子井戸に閉じ込められたp型キャリア(正孔)の波動関数を示す。   In general, a p-type doped semiconductor has an acceptor level formed in the vicinity of the upper end of its valence band, and holes are emitted therefrom to exhibit p-type conductivity. Here, there are two possible mechanisms for obtaining p-type doping according to the present invention. The conceptual diagram is shown in FIGS. 4 (a) and 4 (b). 4A and 4B schematically show a valence band structure of a semiconductor in which a specific layer is inserted into a host layer. It is a figure explaining the theoretical basis of this invention, and is a model which shows the valence band structure of the quantum well which inserted the specific layer in the host layer, the p-type carrier (hole) which exists there, its wave function, and an energy level FIG. Here, A: valence band structure of quantum well structure by host crystal and highly doped crystal, B: energy quantum level in quantum well of p-type carrier (hole), C: p-type carrier (hole), D : Shows the wave function of p-type carriers (holes) confined in the quantum well.

図4(a)、(b)に示されているように、上記ホスト層と特定層の組み合わせでは、それら半導体結晶のバンドラインナップの関係から、その価電子帯構造は、特定層が井戸層、ホスト層が障壁層となるいわゆる量子井戸構造になる。また、挿入される特定層の層厚は数Åから数nm以下程度であり、正孔の量子準位は図4(a)、(b)に示されている様に量子井戸内に形成される。   As shown in FIGS. 4 (a) and 4 (b), in the combination of the host layer and the specific layer, the valence band structure has a well layer as the specific layer because of the band lineup of the semiconductor crystals. A so-called quantum well structure in which the host layer becomes a barrier layer is formed. Further, the thickness of the specific layer to be inserted is about several to several nanometers, and the quantum level of holes is formed in the quantum well as shown in FIGS. 4 (a) and 4 (b). The

本発明によりp型化が得られる機構の第一として、図4(a)に示した様に、特定層での高濃度アクセプターからホスト層の価電子端へ正孔が熱的に励起され、自由キャリア(正孔)として振舞うことから、全体としてp型化が得られると考えられる。このとき、ホスト結晶の価電子端へ励起される正孔濃度は近似的にexp(−Ea/kT)に比例する。上式においてEaは活性化エネルギー、kはボルツマン定数、Tは絶対温度である。ここで、励起される正孔濃度は、井戸層である特定層に比べ障壁層のエネルギーに対応して活性化エネルギーが増加することから特定層に比べ減少すると考えられる。例えば、活性化エネルギーの増加が0.12eVとすると室温(T=300K)における正孔濃度は約1/100程度まで減少すると見積もられる。しかし、高ドーピングの正孔濃度が1020cm−3であれば励起される正孔濃度は1018cm−3となり、デバイスへの応用に充分な値が得られると期待される。従って、この機構によるp型化はホスト層と特定層による井戸障壁の高さ(エネルギー)が約0.12eV以下程度の場合に有効であると考えられる。 As shown in FIG. 4 (a), as the first mechanism for obtaining p-type by the present invention, holes are thermally excited from the high concentration acceptor in the specific layer to the valence end of the host layer, Since it behaves as a free carrier (hole), it is considered that the p-type can be obtained as a whole. At this time, the concentration of holes excited to the valence edge of the host crystal is approximately proportional to exp (−Ea / kT). In the above equation, Ea is the activation energy, k is the Boltzmann constant, and T is the absolute temperature. Here, it is considered that the hole concentration to be excited decreases compared to the specific layer because the activation energy increases corresponding to the energy of the barrier layer compared to the specific layer which is a well layer. For example, if the increase in activation energy is 0.12 eV, the hole concentration at room temperature (T = 300K) is estimated to decrease to about 1/100. However, if the hole concentration of high doping is 10 20 cm −3 , the excited hole concentration is 10 18 cm −3 , and it is expected that a value sufficient for application to a device can be obtained. Therefore, p-type conversion by this mechanism is considered effective when the height (energy) of the well barrier between the host layer and the specific layer is about 0.12 eV or less.

第二の機構として、図4(b)に示したように各井戸層に閉じ込められた正孔の波動関数が隣の井戸層での波動関数と互いに重なり合うことでミニバンドが形成され、そのミニバンドに正孔が励起されることでp型化を示すことが考えられる。この場合は、第一の機構における井戸障壁高さの制限は緩和され、より深い井戸構造においても形成されるミニバンドのエネルギー準位が充分低ければ高い正孔濃度が期待される。このミニバンドのエネルギー準位は井戸層や障壁層の層厚により決まるのである範囲内で人為的に制御可能である。   As the second mechanism, as shown in FIG. 4B, the wave function of holes confined in each well layer overlaps with the wave function in the adjacent well layer to form a miniband. It can be considered that p-type conversion is exhibited by holes excited in the band. In this case, the limitation on the height of the well barrier in the first mechanism is relaxed, and a high hole concentration is expected if the energy level of the miniband formed in the deeper well structure is sufficiently low. The energy level of the miniband can be artificially controlled within a range determined by the thickness of the well layer and the barrier layer.

この発明の第1の実施形態について説明する。図5Aに示した試料を作製し特性を評価する。   A first embodiment of the present invention will be described. The sample shown in FIG. 5A is manufactured and the characteristics are evaluated.

2成長室分子線エピタキシー(MBE)装置を用いた結晶成長により作製する。先ず、InP基板21を最適な表面処理を行ったのちに、MBE装置内へセットする。試料交換用の準備室に入れて真空ポンプで10−3Pa以下まで真空引きし、100℃まで加熱し残留水分及び不純物ガスを脱離させる。 It is produced by crystal growth using a two-growth chamber molecular beam epitaxy (MBE) apparatus. First, after an optimal surface treatment is performed on the InP substrate 21, it is set in the MBE apparatus. It puts in the preparation room for sample exchange, and it evacuates to 10 < -3 > Pa or less with a vacuum pump, It heats to 100 degreeC and desorbs a residual moisture and impurity gas.

次に、III−V族専用成長室に搬送し、基板表面にP分子線をあてながら基板温度を500℃に加熱することで基板表面の酸化膜を除去し、その後、基板温度450℃でInP緩衝層22を層厚30nm成長し、基板温度470℃でInGaAs緩衝層23を層厚0.1μm成長する。   Next, the substrate is transported to a group III-V dedicated growth chamber, and the substrate temperature is heated to 500 ° C. while applying a P molecular beam to the substrate surface to remove the oxide film on the substrate surface. The buffer layer 22 is grown to a thickness of 30 nm, and the InGaAs buffer layer 23 is grown to a thickness of 0.1 μm at a substrate temperature of 470 ° C.

次に、試料をII−VI族専用成長室に搬送し、基板温度200℃においてZn分子線照射及びZnCdSe低温緩衝層24(層厚5nm)の成長を行い、その後、基板温度280℃においてZnCdSe緩衝層25(層厚100nm)、MgSe/ZnCdSe超格子26(MgSe層の厚さは0.6nm、ZnCdSe層の厚さは1.71nm、周期は57対、全層厚は0.13μm)を順次積層した後、本発明によるホスト層及び挿入する特定層を組み合わせた超格子構造28(全層厚は0.5μm)を形成し、最後に、ZnTe層30(5nm)を積層した。ここでは、超格子構造28はホスト層をZnCdSe、特定層をZnTeとし、層厚3.96nmのZnCdSe層と層厚0.73nmのZnTe薄膜層を交互に110対積層したZnCdSe/ZnTe超格子構造とした。その際、超格子構造28に窒素流量0.015sccm、RF出力400W、成長温度280℃、VI/II比:約1の条件でラジカル窒素ドーピングを施しながら成長させた。   Next, the sample is transported to the II-VI group growth chamber, Zn molecular beam irradiation and growth of the ZnCdSe low-temperature buffer layer 24 (layer thickness 5 nm) are performed at a substrate temperature of 200 ° C., and then ZnCdSe buffer is applied at a substrate temperature of 280 ° C. Layer 25 (layer thickness 100 nm), MgSe / ZnCdSe superlattice 26 (MgSe layer thickness is 0.6 nm, ZnCdSe layer thickness is 1.71 nm, period is 57 pairs, total layer thickness is 0.13 μm) After the lamination, a superlattice structure 28 (total thickness of 0.5 μm) was formed by combining the host layer according to the present invention and the specific layer to be inserted, and finally a ZnTe layer 30 (5 nm) was laminated. Here, the superlattice structure 28 is a ZnCdSe / ZnTe superlattice structure in which the host layer is ZnCdSe, the specific layer is ZnTe, and 110 pairs of ZnCdSe layers having a thickness of 3.96 nm and ZnTe thin film layers having a thickness of 0.73 nm are alternately stacked. It was. At that time, the superlattice structure 28 was grown while performing radical nitrogen doping under the conditions of a nitrogen flow rate of 0.015 sccm, an RF output of 400 W, a growth temperature of 280 ° C., and a VI / II ratio of about 1.

ちなみに、この実験に先立って行った予備実験において、ZnTe単層膜を、同様の条件でラジカル窒素ドーピングして成長させた試料のp型キャリア濃度を測定した結果、5×1020cm−3の高濃度ドーピングが確認されている。 Incidentally, as a result of measuring the p-type carrier concentration of a sample obtained by growing a ZnTe single layer film by radical nitrogen doping under the same conditions in a preliminary experiment performed prior to this experiment, the result was 5 × 10 20 cm −3 . High concentration doping has been confirmed.

次に、TiとAlの蒸着及びレジストと光露光によるパターニングにより、図5Aに示すようなショットキー型の二電極31を形成する。この電極を用いて室温での容量−電圧(C−V)法測定を行い、ZnCdSe/ZnTe超格子層での実効アクセプター(p型ドーピング)濃度を求めた。   Next, a Schottky type two electrode 31 as shown in FIG. 5A is formed by vapor deposition of Ti and Al and patterning by resist and light exposure. The capacitance-voltage (CV) method measurement at room temperature was performed using this electrode, and the effective acceptor (p-type doping) concentration in the ZnCdSe / ZnTe superlattice layer was determined.

得られた実効アクセプター濃度とZnTe層厚の関係を図6に示した。ここで、ZnTe層厚が0の場合として、窒素ドーピングしたZnCdSe単層膜での文献値(K. Naniwae等 J. Cryst. Growth, 184/185、 450(1998)参照。)を示した。図6から分かるように、ZnCdSe単層膜では実効アクセプター濃度が3.5×1016cm−3と低かったのに対し、ZnTe薄膜を挿入することで8×1017cm−3の高キャリア濃度が得られた。 The relationship between the obtained effective acceptor concentration and the ZnTe layer thickness is shown in FIG. Here, when the ZnTe layer thickness is 0, literature values for a nitrogen-doped ZnCdSe single layer film (see K. Naniwae et al., J. Cryst. Growth, 184/185, 450 (1998)) are shown. As can be seen from FIG. 6, the effective acceptor concentration of the ZnCdSe monolayer film was as low as 3.5 × 10 16 cm −3 , whereas the insertion of a ZnTe thin film resulted in a high carrier concentration of 8 × 10 17 cm −3. was gotten.

ZnCdSe/ZnTe超格子層である超格子構造28の特定層ZnTeの層厚を0.29nmと0.59nmにして図5Aと同様の構造を作製し評価したところ、それぞれ1.9×1017cm−3と3.1×1017cm−3のキャリア濃度であった。 When the layer thickness of the specific layer ZnTe of the superlattice structure 28, which is a ZnCdSe / ZnTe superlattice layer, was set to 0.29 nm and 0.59 nm, and the same structure as FIG. 5A was fabricated and evaluated, each was 1.9 × 10 17 cm. −3 and 3.1 × 10 17 cm −3 .

つまり、ZnTe層厚が0.73nmの場合は、8×1017cm−3であり、p型ZnCdSe単層膜3.5×1016cm−3と比べて20倍以上の高濃度ドーピングが達成された。成長条件の最適化により更なる高濃度化も期待できる。 That is, when the ZnTe layer thickness is 0.73 nm, it is 8 × 10 17 cm −3 , and 20 times or more high concentration doping is achieved compared to the p-type ZnCdSe single layer film 3.5 × 10 16 cm −3. It was done. Higher concentrations can also be expected by optimizing growth conditions.

さらに、超格子構造28の特定層に、ZnTeに比べ可電子帯エネルギー不連続値の小さなZnSeTeを用いることにより、特定層からのキャリアを容易に取り出すことが可能になり、P型クラッドの抵抗を低減することができる。   Furthermore, by using ZnSeTe, which has a smaller electron band energy discontinuity value than ZnTe, for the specific layer of the superlattice structure 28, carriers from the specific layer can be easily extracted, and the resistance of the P-type cladding can be reduced. Can be reduced.

また、これまで一定の膜厚を有するホスト層、特定層の積層構造による超格子構造28の実効アクセプター濃度を示したが、図6の結果は、両層の膜厚をランダムあるいは、規則的に変化させる膜厚変調構造への適用も可能であることを示唆している。以下、そのような応用例を示す。   In addition, the effective acceptor concentration of the superlattice structure 28 with the laminated structure of the host layer and the specific layer having a constant film thickness has been shown so far. The results of FIG. 6 show that the film thicknesses of both layers are random or regularly. This suggests that it can be applied to a film thickness modulation structure that changes. Such application examples are shown below.

図5Bは規則的に変化させる膜厚変調構造への適用例を示す図である。超格子構造28の一定膜厚のホスト結晶(例えばZnCdSe、膜厚3.96nm)に、順次膜厚の異なる特定層(例えばZnTe、0.29nm,0.56nm,0.73nm)を適当な層数ずつ順次積層することにより、膜厚方向に高いキャリア濃度を保持したまま、キャリア濃度の勾配を持たせることができる。これにより、レーザ素子において光閉じ込めとキャリア吸収損失に関する設計自由度を持たせるなどの応用が可能になる。なお、図5Bにおいて、他の構成は図5Aと同じである。   FIG. 5B is a diagram illustrating an application example to a film thickness modulation structure that is regularly changed. A specific layer (for example, ZnTe, 0.29 nm, 0.56 nm, 0.73 nm) with different thicknesses is appropriately applied to a host crystal (for example, ZnCdSe, thickness 3.96 nm) of the superlattice structure 28. By sequentially laminating several layers, a carrier concentration gradient can be provided while maintaining a high carrier concentration in the film thickness direction. As a result, the laser element can be applied such as having a degree of freedom in design regarding optical confinement and carrier absorption loss. In FIG. 5B, other configurations are the same as those in FIG. 5A.

また、他の応用例を図7A(b)−(d)に示す。ここで、図7A(a)は、比較のために図5Aに示した超格子構造28の具体例を示す図である。ホスト層はMgZnCdSe、特定層はZnTeである。特定層の膜厚は3ML(原子層)である。   Another application example is shown in FIGS. 7A (b)-(d). Here, FIG. 7A (a) is a diagram showing a specific example of the superlattice structure 28 shown in FIG. 5A for comparison. The host layer is MgZnCdSe and the specific layer is ZnTe. The film thickness of the specific layer is 3 ML (atomic layer).

図7A(b)は、膜厚が3MLの特定層を、膜厚1MLの薄膜層3層に分割し、この層間にはホスト層のMgZnCdSeの層を、ほぼ同じ、もしくは、より厚い膜厚で設けた例である。分割に用いたホスト層(MgZnCdSe)を薄膜化(例えば2ML)することにより、特定層間に形成されるミニバンドのエネルギー位置を制御することができる。図7A(a)の構成による量子準位と比べ、ミニバンドの位置をホスト層の価電子帯に近づけることができ、特定層の正孔をより容易にホスト層に取り出すことが可能になり、特定層、ホスト層より構成されるP型クラッドの抵抗を低減できる。   In FIG. 7A (b), a specific layer having a thickness of 3 ML is divided into three thin film layers having a thickness of 1 ML, and the MgZnCdSe layer of the host layer is formed between these layers with the same or thicker thickness. This is an example. By reducing the thickness of the host layer (MgZnCdSe) used for the division (for example, 2 ML), the energy position of the miniband formed between the specific layers can be controlled. Compared to the quantum level according to the configuration of FIG. 7A (a), the position of the miniband can be brought closer to the valence band of the host layer, and holes in the specific layer can be more easily taken out to the host layer. The resistance of the P-type cladding composed of the specific layer and the host layer can be reduced.

図7A(c)は膜厚が3MLの特定層(ZnTe)とホスト層(MgZnCdSe)との界面に組成が連続的に変化する中間層(MgZnCdSeTe)を導入した例である。この構造により、積層方向に対して垂直な方向での正孔移動を向上させることができ、本発明によるp型クラッドの抵抗を低減させることができる。この効果は、図7A(d)に示すような特定層、ホスト層の中間部に膜厚変調超格子構造を用いる構造でも得ることができる。すなわち、図7A(d)の例では、ホスト層(MgZnCdSe)から膜厚が1MLの特定層(ZnTe)、膜厚が2MLのホスト層(MgZnCdSe)、膜厚が2MLの特定層(ZnTe)、膜厚が1MLのホスト層(MgZnCdSe)と順次積層して、膜厚が3MLの特定層を積層することにより、特定層(ZnTe)とホスト層(MgZnCdSe)との界面に組成が連続的に変化する中間層と同等の層を構成した。この構造の利点は、ホスト層と特定層の2種類の結晶を用いて、全体のP型クラッドを構成しているため、結晶成長が容易であることである。ここでは、特定層と同一な組成を持つ層の膜厚を特定層からホスト層に向かって順次薄くしてあり、同時に、ホスト層と同一な組成を持つ層の膜厚を特定層からホスト層に向かって順次厚くしてある。それにより、中間部の膜厚変調超格子は擬似混晶的に作用して、界面に組成が連続的に変化する中間層と実効的に同等なバンド構造を持つ層として働く。その結果、図7A(c)と同様にP型クラッド層の低抵抗化が可能になる。ここでは、4層からなる膜厚変調超格子を示したが、さらに多くの層から構成される膜厚変調超格子中間層を用いることも可能である。   FIG. 7A (c) shows an example in which an intermediate layer (MgZnCdSeTe) whose composition changes continuously at the interface between the specific layer (ZnTe) having a thickness of 3 ML and the host layer (MgZnCdSe) is introduced. With this structure, hole movement in a direction perpendicular to the stacking direction can be improved, and the resistance of the p-type cladding according to the present invention can be reduced. This effect can also be obtained by a structure using a film thickness modulation superlattice structure at the intermediate portion between the specific layer and the host layer as shown in FIG. 7A (d). That is, in the example of FIG. 7A (d), a specific layer (ZnTe) having a thickness of 1 ML from the host layer (MgZnCdSe), a host layer (MgZnCdSe) having a thickness of 2 ML, a specific layer (ZnTe) having a thickness of 2 ML, By sequentially laminating the host layer (MgZnCdSe) with a thickness of 1 ML and laminating the specific layer with a thickness of 3 ML, the composition continuously changes at the interface between the specific layer (ZnTe) and the host layer (MgZnCdSe). A layer equivalent to the intermediate layer was constructed. The advantage of this structure is that crystal growth is easy because the entire P-type cladding is formed by using two types of crystals of the host layer and the specific layer. Here, the thickness of the layer having the same composition as the specific layer is sequentially reduced from the specific layer toward the host layer, and at the same time, the thickness of the layer having the same composition as the host layer is decreased from the specific layer to the host layer. The thickness is gradually increased toward. As a result, the film thickness modulation superlattice in the intermediate portion acts as a pseudo-mixed crystal, and acts as a layer having a band structure that is effectively equivalent to the intermediate layer whose composition continuously changes at the interface. As a result, the resistance of the P-type cladding layer can be reduced as in FIG. 7A (c). Here, a film thickness modulation superlattice composed of four layers is shown, but a film thickness modulation superlattice intermediate layer composed of more layers can also be used.

図7B(a)−(d)は、それぞれ、図7A(a)−(d)における積層構造により得られる積層方向に対するエネルギーを示す図である。図7B(b)では、図7B(a)の量子準位(一点鎖線で図示)と比べ、ミニバンドの位置をホスト層の価電子帯に近づけることにより、特定層の正孔をより容易にホスト層に取り出すことが可能になり、特定層、ホスト層より構成されるP型クラッドの抵抗を低減できる。7図B(d)では、実効的に図中に一点鎖線で示したようなバンド構造を持つ層として働く。その結果、図7B(c)と同様にp型クラッド層の低抵抗化が可能になる。   FIG. 7B (a)-(d) is a figure which shows the energy with respect to the lamination direction obtained by the laminated structure in FIG. 7A (a)-(d), respectively. In FIG. 7B (b), compared with the quantum level (shown by a one-dot chain line) in FIG. 7B (a), holes in a specific layer can be more easily formed by bringing the position of the miniband closer to the valence band of the host layer. It can be taken out to the host layer, and the resistance of the P-type cladding composed of the specific layer and the host layer can be reduced. In FIG. 7B (d), it works effectively as a layer having a band structure as indicated by a one-dot chain line in the figure. As a result, the resistance of the p-type cladding layer can be reduced as in FIG. 7B (c).

次に、本発明の第2の実施形態について説明する。図8(a)、(b)に示した試料を作製し特性を評価する。   Next, a second embodiment of the present invention will be described. The samples shown in FIGS. 8A and 8B are manufactured and their characteristics are evaluated.

まず、図8(a)に示した試料について説明する。2成長室分子線エピタキシー(MBE)装置を用いた結晶成長により作製する。先ず、InP基板21を最適な表面処理を行ったのちに、MBE装置内へセットする。試料交換用の準備室に入れて真空ポンプで10−3Pa以下まで真空引きし、100℃まで加熱し残留水分及び不純物ガスを脱離させる。 First, the sample shown in FIG. It is produced by crystal growth using a two-growth chamber molecular beam epitaxy (MBE) apparatus. First, after an optimal surface treatment is performed on the InP substrate 21, it is set in the MBE apparatus. It puts in the preparation room for sample exchange, and it evacuates to 10 < -3 > Pa or less with a vacuum pump, It heats to 100 degreeC and desorbs a residual moisture and impurity gas.

次に、III−V族専用成長室に搬送し、基板表面にP分子線をあてながら基板温度を500℃に加熱することで基板表面の酸化膜を除去し、その後基板温度450℃でInP緩衝層22を層厚30nm成長し、基板温度470℃でInGaAs緩衝層23を層厚0.1μm成長する。   Next, the substrate is transported to a group III-V growth chamber, and the substrate temperature is heated to 500 ° C. while applying a P molecular beam to the substrate surface to remove the oxide film on the substrate surface. The layer 22 is grown to a thickness of 30 nm, and the InGaAs buffer layer 23 is grown to a thickness of 0.1 μm at a substrate temperature of 470 ° C.

次に試料をII−VI族専用成長室に搬送し、基板温度200℃においてZn分子線照射及びZnCdSe低温緩衝層24(層厚5nm)の成長を行い、その後基板温度280℃においてZnCdSe緩衝層25(層厚100nm)を成長する。次に、ZnTe層34(0.73nm)/ZnCdSe層35(1.98nm)/MgSe層36(0.59nm)/ZnCdSe層35(1.98nm)の4層(図にU1と表示した)を1周期として110対積層した。この超格子構造には前述の条件でラジカル窒素によるp型ドーピングを行った。ここで、ホスト層はZnCdSe層/MgSe層36/ZnCdSe層35の3層構造より構成される超格子層であり、特定層はZnTe層34である。   Next, the sample is transported to a II-VI group growth chamber, Zn molecular beam irradiation and ZnCdSe low-temperature buffer layer 24 (layer thickness 5 nm) are grown at a substrate temperature of 200 ° C., and then ZnCdSe buffer layer 25 at a substrate temperature of 280 ° C. (Layer thickness 100 nm) is grown. Next, four layers of ZnTe layer 34 (0.73 nm) / ZnCdSe layer 35 (1.98 nm) / MgSe layer 36 (0.59 nm) / ZnCdSe layer 35 (1.98 nm) (shown as U1 in the figure) 110 pairs were stacked as one cycle. This superlattice structure was p-type doped with radical nitrogen under the conditions described above. Here, the host layer is a superlattice layer having a three-layer structure of ZnCdSe layer / MgSe layer 36 / ZnCdSe layer 35, and the specific layer is the ZnTe layer 34.

ちなみにこの実験に先立って行った予備実験において、ZnTe単層膜を上記と同条件のラジカル窒素ドーピングを施しながら成長させた試料のp型キャリア濃度を測定した結果、5×1020cm−3の高濃度ドーピングが確認されている。 Incidentally, in a preliminary experiment conducted prior to this experiment, the p-type carrier concentration of a sample obtained by growing a ZnTe single layer film while performing radical nitrogen doping under the same conditions as described above was measured, and the result was 5 × 10 20 cm −3 . High concentration doping has been confirmed.

次に、TiとAlの蒸着及びレジストと光露光によるパターニングにより図8(a)に示すようなショットキー型の二電極31を形成する。この電極を用いて室温での容量−電圧(C−V)法測定を行い、MgSe/ZnCdSe/ZnTe超格子層での実効アクセプター(p型ドーピング)濃度を求めた。   Next, a Schottky type two electrode 31 as shown in FIG. 8A is formed by deposition of Ti and Al and patterning by resist and light exposure. The capacitance-voltage (CV) method measurement at room temperature was performed using this electrode, and the effective acceptor (p-type doping) concentration in the MgSe / ZnCdSe / ZnTe superlattice layer was determined.

図9は本発明の第2の実施形態におけるMgSe/ZnCdSe/ZnTe超格子の実効アクセプター濃度と超格子一周期中のMgSe層厚との関係を示すグラフである。ここで、MgSe層厚は超格子一周期中のMgSe層の合計層厚である。図9のプロット(a)が上記の評価結果である。図9中のMgSe層厚が0の場合は、第1の実施形態におけるZnCdSe(層厚3.96nm)/ZnTe(層厚0.73nm)超格子の場合である。   FIG. 9 is a graph showing the relationship between the effective acceptor concentration of the MgSe / ZnCdSe / ZnTe superlattice and the MgSe layer thickness in one period of the superlattice in the second embodiment of the present invention. Here, the MgSe layer thickness is the total layer thickness of the MgSe layers in one period of the superlattice. Plot (a) in FIG. 9 is the above evaluation result. The case where the MgSe layer thickness in FIG. 9 is 0 is the case of the ZnCdSe (layer thickness 3.96 nm) / ZnTe (layer thickness 0.73 nm) superlattice in the first embodiment.

図8(a)に示す構成で、MgSe層36の層厚のみを0.59nmから1.17nmに厚くした試料を作成し、図9中にプロット(b)として追記した。   A sample in which only the thickness of the MgSe layer 36 was increased from 0.59 nm to 1.17 nm with the configuration shown in FIG. 8A was added and added as a plot (b) in FIG.

次に、図8(b)に示した試料について説明する。これは第2の実施形態の変形であり、この特性を、図9中にプロット(c)として追記した。2成長室分子線エピタキシー(MBE)装置を用いた結晶成長により作製する。先ず、InP基板21を最適な表面処理を行ったのちに、MBE装置内へセットする。試料交換用の準備室に入れて真空ポンプで10−3Pa以下まで真空引きし、100℃まで加熱し残留水分及び不純物ガスを脱離させる。 Next, the sample shown in FIG. 8B will be described. This is a modification of the second embodiment, and this characteristic is added as a plot (c) in FIG. It is produced by crystal growth using a two-growth chamber molecular beam epitaxy (MBE) apparatus. First, after an optimal surface treatment is performed on the InP substrate 21, it is set in the MBE apparatus. It puts in the preparation room for sample exchange, and it evacuates to 10 < -3 > Pa or less with a vacuum pump, It heats to 100 degreeC and desorbs a residual moisture and impurity gas.

次に、III−V族専用成長室に搬送し、基板表面にP分子線をあてながら基板温度を500℃に加熱することで基板表面の酸化膜を除去し、その後基板温度450℃でInP緩衝層22を層厚30nm成長し、基板温度470℃でInGaAs緩衝層23を層厚0.1μm成長する。   Next, the substrate is transported to a group III-V growth chamber, and the substrate temperature is heated to 500 ° C. while applying a P molecular beam to the substrate surface to remove the oxide film on the substrate surface. The layer 22 is grown to a thickness of 30 nm, and the InGaAs buffer layer 23 is grown to a thickness of 0.1 μm at a substrate temperature of 470 ° C.

次に試料をII−VI族専用成長室に搬送し、基板温度200℃においてZn分子線照射及びZnCdSe低温緩衝層24(層厚5nm)の成長を行い、その後基板温度280℃においてZnCdSe緩衝層25(層厚100nm)を成長する。次に、ZnTe層41(0.73nm)/ZnCdSe層42(1.03nm)/MgSe層43(0.88nm)/ZnCdSe層44(1.91nm)/MgSe層43(0.88nm)/ZnCdSe層42(1.03nm)の6層(図にU2と表示した)を1周期として110対積層し、最後にZnTe層30(5nm)を積層した。つまりホスト層はMgSe/ZnCdSe超格子層であり、特定層はZnTe層である。ラジカル窒素によるp型ドーピングには前述の条件を用いた。   Next, the sample is transported to a II-VI group growth chamber, Zn molecular beam irradiation and ZnCdSe low-temperature buffer layer 24 (layer thickness 5 nm) are grown at a substrate temperature of 200 ° C., and then ZnCdSe buffer layer 25 at a substrate temperature of 280 ° C. (Layer thickness 100 nm) is grown. Next, ZnTe layer 41 (0.73 nm) / ZnCdSe layer 42 (1.03 nm) / MgSe layer 43 (0.88 nm) / ZnCdSe layer 44 (1.91 nm) / MgSe layer 43 (0.88 nm) / ZnCdSe layer Sixty-two pairs of 42 (1.03 nm) (indicated as U2 in the figure) were stacked as one cycle, and finally a ZnTe layer 30 (5 nm) was stacked. That is, the host layer is a MgSe / ZnCdSe superlattice layer, and the specific layer is a ZnTe layer. The conditions described above were used for p-type doping with radical nitrogen.

図8(b)に示す構成で、MgSe層43の層厚のみを0.88nmから1.17nmに厚くした試料を作成し、図9中にプロット(d)として追記した。   A sample in which only the thickness of the MgSe layer 43 was increased from 0.88 nm to 1.17 nm with the configuration shown in FIG. 8B was created and added as a plot (d) in FIG.

図9より、何れのMgSe層厚においても4×1017cm−3以上の実効アクセプター濃度が得られることが分かる。一方、MgSe層厚を増加させることで実効アクセプター濃度が減少する。ここでは一定の膜厚を有するホスト層、特定層のよりなる積層構造に関する実効アクセプター濃度を示したが、図9の結果は膜厚変調構造への適用をも示唆する。すなわち、図5A構成に対して、図5B、図7(b)−(d)の変形例を示したと同様の変形ができる。例えば、一定膜厚のZnTe特定層(例えば0.29nm,0.56nm,0.73nm)の間に順次膜厚の異なる超格子ホスト層を適当な周期で積層する構造等も可能である。これにより、膜厚方向に高いキャリア濃度を保持したまま、キャリア濃度の勾配を持たせることが可能になる。さらに、本発明はホスト層、特定層の膜厚、組成を任意に変化させた応用も可能である。それにより、組成変化中間層を用いた傾斜型超格子構造、また、ホスト層、特定層の膜厚を連続的に変化させた擬似混晶中間層を用いた傾斜型超格子構造を作製することができる。 From FIG. 9, it is understood that an effective acceptor concentration of 4 × 10 17 cm −3 or more can be obtained at any MgSe layer thickness. On the other hand, increasing the MgSe layer thickness decreases the effective acceptor concentration. Here, the effective acceptor concentration regarding a laminated structure including a host layer having a certain film thickness and a specific layer is shown, but the result of FIG. 9 also suggests application to a film thickness modulation structure. That is, the same modification as the modification of FIG. 5B and FIGS. 7B to 7D can be made to the configuration of FIG. 5A. For example, a structure in which superlattice host layers having different thicknesses are sequentially laminated at an appropriate period between specific layers of ZnTe (eg, 0.29 nm, 0.56 nm, 0.73 nm) having a constant thickness is also possible. This makes it possible to provide a carrier concentration gradient while maintaining a high carrier concentration in the film thickness direction. Furthermore, the present invention can be applied by arbitrarily changing the thickness and composition of the host layer and the specific layer. As a result, a tilted superlattice structure using a composition-change intermediate layer and a tilted superlattice structure using a pseudo mixed crystal intermediate layer in which the thicknesses of the host layer and specific layer are continuously changed are fabricated. Can do.

次に、これら試料の表面反射率スペクトルを測定し、そこから光吸収端を求めエネルギーギャップ(禁制帯幅)を見積もった。図10は、本発明の第2の実施形態におけるMgSe/ZnCdSe/ZnTe超格子の禁制帯幅と超格子一周期中のMgSe層厚との関係を示すグラフである。得られた禁制帯幅のMgSe層厚依存性を示した。MgSe層厚を0から2.34nmに増やすことで禁制帯幅が2.08eVから2.56eVに増加し、MgSe層挿入による禁制帯幅の増大が確認された。このように、MgSe層挿入により禁制帯幅を2.56eVまで増加させても4.5×1017cm−3以上のp型キャリア濃度が得られている。 Next, the surface reflectance spectra of these samples were measured, the light absorption edge was obtained therefrom, and the energy gap (forbidden band width) was estimated. FIG. 10 is a graph showing the relationship between the forbidden band width of the MgSe / ZnCdSe / ZnTe superlattice and the MgSe layer thickness in one period of the superlattice in the second embodiment of the present invention. The dependence of the forbidden band width on the MgSe layer thickness was shown. By increasing the MgSe layer thickness from 0 to 2.34 nm, the forbidden band width increased from 2.08 eV to 2.56 eV, and it was confirmed that the forbidden band width was increased by inserting the MgSe layer. Thus, even if the forbidden band width is increased to 2.56 eV by inserting the MgSe layer, a p-type carrier concentration of 4.5 × 10 17 cm −3 or more is obtained.

次に、第3の実施形態について説明する。図11に示した試料を作製し特性を評価する。2成長室分子線エピタキシー(MBE)装置を用いた結晶成長により作製する。先ず、SドープInP基板21を最適な表面処理を行ったのちに、MBE装置内へセットする。試料交換用の準備室に入れて真空ポンプで10−3Pa以下まで真空引きし、100℃まで加熱し残留水分及び不純物ガスを脱離させる。 Next, a third embodiment will be described. The sample shown in FIG. 11 is manufactured and the characteristics are evaluated. It is produced by crystal growth using a two-growth chamber molecular beam epitaxy (MBE) apparatus. First, an optimal surface treatment is performed on the S-doped InP substrate 21 and then set in the MBE apparatus. It puts in the preparation room for sample exchange, and it evacuates to 10 < -3 > Pa or less with a vacuum pump, It heats to 100 degreeC and desorbs a residual moisture and impurity gas.

次に、III−V族専用成長室に搬送し、基板表面にP分子線をあてながら基板温度を500℃に加熱することで基板表面の酸化膜を除去し、その後基板温度450℃でInP緩衝層21を層厚30nm成長し、基板温度470℃でInGaAs緩衝層23を層厚0.1μm成長する。   Next, the substrate is transported to a group III-V growth chamber, and the substrate temperature is heated to 500 ° C. while applying a P molecular beam to the substrate surface to remove the oxide film on the substrate surface. The layer 21 is grown to a thickness of 30 nm, and the InGaAs buffer layer 23 is grown to a thickness of 0.1 μm at a substrate temperature of 470 ° C.

次に試料をII−VI族専用成長室に搬送し、基板温度200℃においてZn分子線照射及びZnCdSe低温緩衝層24(層厚5nm)の成長を行い、その後基板温度280℃においてZnCdSe緩衝層25(層厚100nm)を順次積層した後、本発明によるホスト層45及び挿入する特定層46を組み合わせた超格子構造を形成し、最後にZnTe層30(5nm)を積層した。ここでは、ホスト層45をMgZnCdSe、特定層46をZnTeとし、層厚4.0nmのMgZnCdSe層45と層厚1.0nmのZnTe薄膜層46を交互に150対積層したMgZnCdSe/ZnTe超格子構造とした。ラジカル窒素によるp型ドーピングには前述の条件を用いた。   Next, the sample is transported to a II-VI group growth chamber, Zn molecular beam irradiation and ZnCdSe low-temperature buffer layer 24 (layer thickness 5 nm) are grown at a substrate temperature of 200 ° C., and then ZnCdSe buffer layer 25 at a substrate temperature of 280 ° C. After sequentially laminating (layer thickness 100 nm), a superlattice structure was formed by combining the host layer 45 and the specific layer 46 to be inserted according to the present invention, and finally a ZnTe layer 30 (5 nm) was laminated. Here, the MgZnCdSe / ZnTe superlattice structure in which the host layer 45 is MgZnCdSe, the specific layer 46 is ZnTe, and 150 pairs of MgZnCdSe layers 45 having a thickness of 4.0 nm and ZnTe thin film layers 46 having a thickness of 1.0 nm are alternately stacked. did. The conditions described above were used for p-type doping with radical nitrogen.

ちなみにこの実験に先立って行った予備実験において、ZnTe単層膜を上記と同条件のラジカル窒素ドーピングを施しながら成長させた試料のp型キャリア濃度を測定した結果、5×1020cm−3の高濃度ドーピングが確認されている。 Incidentally, in a preliminary experiment conducted prior to this experiment, the p-type carrier concentration of a sample obtained by growing a ZnTe single layer film while performing radical nitrogen doping under the same conditions as described above was measured, and the result was 5 × 10 20 cm −3 . High concentration doping has been confirmed.

次に、TiとAlの蒸着及びレジストと光露光によるパターニングにより図5Aに示すようなショットキー型の二電極31を形成する。この電極を用いて室温での容量−電圧(C−V)法測定を行い、MgZnCdSe/ZnTe超格子層での実効アクセプター(p型ドーピング)濃度を求めた。   Next, a Schottky type two electrode 31 as shown in FIG. 5A is formed by deposition of Ti and Al and patterning by resist and light exposure. The capacitance-voltage (CV) method measurement at room temperature was performed using this electrode, and the effective acceptor (p-type doping) concentration in the MgZnCdSe / ZnTe superlattice layer was determined.

得られた実効アクセプター濃度とエネルギーギャップの関係を図12に示した。2.25eVはZnCdSe/ZnTeの場合である。図12から分かることはエネルギーギャップが増加するとキャリア濃度はやや減少するというものの、2.95eVという高エネルギーギャップを有するMgZnCdSe/ZnTe超格子半導体層で2.1×1018cm−3とかなり高いキャリア濃度が得られている。参考に示したZnCdSe単層では3.5×1016cm−3であり、バンドキャップの大きな領域ではP型層を得ることができなかった。このことは、広バンドキャップ化と高P型ドーピングの両立を目指した本発明の有効性を明白に示すものである。 The relationship between the obtained effective acceptor concentration and the energy gap is shown in FIG. 2.25 eV is the case of ZnCdSe / ZnTe. As can be seen from FIG. 12, although the carrier concentration slightly decreases as the energy gap increases, the carrier is as high as 2.1 × 10 18 cm −3 in the MgZnCdSe / ZnTe superlattice semiconductor layer having a high energy gap of 2.95 eV. Concentration is obtained. The ZnCdSe single layer shown for reference was 3.5 × 10 16 cm −3 , and a P-type layer could not be obtained in a large band cap region. This clearly shows the effectiveness of the present invention aimed at achieving both wide band cap and high P-type doping.

次に、第4の実施形態について説明する。図13Aに示した半導体LD構造を作製する。2成長室分子線エピタキシー(MBE)装置を用いた結晶成長により作製する。先ず、InP基板21を最適な表面処理を行ったのちに、MBE装置内へセットする。試料交換用の準備室に入れて真空ポンプで10−3Pa以下まで真空引きし、100℃まで加熱し残留水分及び不純物ガスを脱離させる。 Next, a fourth embodiment will be described. The semiconductor LD structure shown in FIG. 13A is fabricated. It is produced by crystal growth using a two-growth chamber molecular beam epitaxy (MBE) apparatus. First, after an optimal surface treatment is performed on the InP substrate 21, it is set in the MBE apparatus. It puts in the preparation room for sample exchange, and it evacuates to 10 < -3 > Pa or less with a vacuum pump, It heats to 100 degreeC and desorbs a residual moisture and impurity gas.

次に、III−V族専用成長室に搬送し、基板表面にP分子線をあてながら基板温度を500℃に加熱することで基板表面の酸化膜を除去し、その後基板温度450℃でInP緩衝層22を層厚30nm成長し、基板温度470℃でSiドープn型InGaAs緩衝層53を200nm成長する。   Next, the substrate is transported to a group III-V growth chamber, and the substrate temperature is heated to 500 ° C. while applying a P molecular beam to the substrate surface to remove the oxide film on the substrate surface. The layer 22 is grown to a thickness of 30 nm, and the Si-doped n-type InGaAs buffer layer 53 is grown to a thickness of 200 nm at a substrate temperature of 470 ° C.

次に試料をII−VI族専用成長室に搬送し、基板温度200℃においてZn分子線照射及びClドープn型ZnCdSe低温緩衝層54(層厚5nm)の成長を行い、その後基板温度280℃においてClドープn型ZnCdSe緩衝層55(層厚100nm)、Clドープn型MgZnCdSeクラッド層47(層厚800nm)、MgZnCdSeバリア層48、BeZnCdSe量子井戸活性層49(層厚7.5nm)、MgZnCdSeバリア層48を順次積層した後、本発明によるホスト層MgZnCdSe45及び挿入する特定層ZnTe46を組み合わせたNドープp型超格子構造からなるpクラッド層を形成し、Nドープp型ZnSeTe/ZnTeコンタクト層50(全層厚500nm)、最後にNドープp型ZnTeキャップ層30(層厚30nm)を順次積層した。ここでは、ホスト層45をMgZnCdSe(層厚4.0nm)、特定層46をZnTe(層厚1.0nm)とし、交互に150対積層したMgZnCdSe/ZnTe超格子構造とした。   Next, the sample was transported to a II-VI group growth chamber, Zn molecular beam irradiation and Cl-doped n-type ZnCdSe low temperature buffer layer 54 (layer thickness 5 nm) were grown at a substrate temperature of 200 ° C., and then at a substrate temperature of 280 ° C. Cl-doped n-type ZnCdSe buffer layer 55 (layer thickness 100 nm), Cl-doped n-type MgZnCdSe cladding layer 47 (layer thickness 800 nm), MgZnCdSe barrier layer 48, BeZnCdSe quantum well active layer 49 (layer thickness 7.5 nm), MgZnCdSe barrier layer 48 are sequentially stacked, and then a p-clad layer having an N-doped p-type superlattice structure is formed by combining the host layer MgZnCdSe45 and the specific layer ZnTe46 to be inserted according to the present invention, and an N-doped p-type ZnSeTe / ZnTe contact layer 50 (all Layer thickness 500nm) and finally N-doped p-type ZnTe Were sequentially laminated cap layer 30 (thickness 30 nm). Here, the MgZnCdSe / ZnTe superlattice structure in which 150 pairs are alternately stacked with the host layer 45 being MgZnCdSe (layer thickness: 4.0 nm) and the specific layer 46 being ZnTe (layer thickness: 1.0 nm).

図13Bは、図13Aにおける積層構造により得られる積層方向に対するエネルギーを示す図である。   FIG. 13B is a diagram showing energy in the stacking direction obtained by the stacked structure in FIG. 13A.

次に、図13で説明したように構成されたエピタキシャルウェーハから、個々の光半導体装置を形成する一般的な手順を図14と図15を用いて説明する。   Next, a general procedure for forming individual optical semiconductor devices from the epitaxial wafer configured as described with reference to FIG. 13 will be described with reference to FIGS.

図14(a)において、100は図13に示すエピタキシャルウェーハであり、101に示す厚さが数μmの発光部と、102に示す厚さが数100μmの基底部とからなる。発光部101の最上面のp型ZnTeキャップ層30上にリソグラフィーにより所定形状のレジストパターン(図示せず)を形成してストライプ部及び電流狭窄領域以外の部分の表面を覆った後に、全面に例えばPd膜、Pt膜、Au膜を順次真空蒸着する。この後、レジストパターンを、その上に形成したPd膜、Pt膜及びAu膜とともにリフトオフする。これによってZnTeコンタクト層30上にPd/Pt/Auからなるp型電極が形成される。この後、必要に応じて熱処理を行って、オーミック接触させる。   14A, reference numeral 100 denotes the epitaxial wafer shown in FIG. 13, which includes a light emitting portion having a thickness of several μm shown in 101 and a base portion having a thickness of several hundred μm shown in 102. After a resist pattern (not shown) having a predetermined shape is formed by lithography on the p-type ZnTe cap layer 30 on the uppermost surface of the light emitting unit 101 to cover the surface of the portion other than the stripe portion and the current confinement region, A Pd film, a Pt film, and an Au film are sequentially vacuum deposited. Thereafter, the resist pattern is lifted off together with the Pd film, Pt film and Au film formed thereon. As a result, a p-type electrode made of Pd / Pt / Au is formed on the ZnTe contact layer 30. Thereafter, heat treatment is performed as necessary to make ohmic contact.

一方、図14(b)に示すように、基底部102のn型InP基板は100μm程度まで薄膜化してn型電極例えばAu/Geを蒸着しオーミック接触させる。これにより、上下、両面に電極の形成されたウェーハ103が得られる。   On the other hand, as shown in FIG. 14B, the n-type InP substrate of the base portion 102 is thinned to about 100 μm, and an n-type electrode such as Au / Ge is vapor-deposited to make ohmic contact. As a result, a wafer 103 having electrodes formed on the upper and lower surfaces and both surfaces is obtained.

次に、図14(c)に示すように、ダイヤモンドカッタ104でウェーハ103の端部にきずをつけ、圧力をかけてきずを開くように割ることにより、図14(d)に103a,103b,----で示すように、へき開する。次に、発光する前方端面に5%程度の低反射コーティングと後方端面に95%程度の高反射コーティングを蒸着あるいはスパッタリングにてAl、SiO、SiNなどを使って形成する。次に、再びストライプ方向に卦がいて割り出すペレタイズ工程を行い、図14(e)に示すように、チップ105とすることができる。 Next, as shown in FIG. 14 (c), 103a, 103b, 103b, 103b, 103b, 103b, 103d, 103d, 103d, 103d, 103d, 103d, 103d, 103d, 103d, 103d, 103d, 103d, and 103d are formed by scratching the edge of the wafer 103 with a diamond cutter 104, Cleave as shown by ----. Next, a low reflection coating of about 5% is formed on the front end surface that emits light and a high reflection coating of about 95% is formed on the rear end surface by vapor deposition or sputtering using Al 2 O 3 , SiO x , SiN x or the like. Next, a pelletizing process is performed in which the stripe direction is again set in the stripe direction, and the chip 105 can be obtained as shown in FIG.

次に、図15(a)に示すように、得られたチップ105を発光点の位置と端面の角度を合わせながらSiサブマウント106上に配置する。Siサブマウント106とチップ105の間にはんだが付けられて熱を加え、はんだを溶かすアロイ工程で固着化される。次に、図15(b)に示すように、Siウェーハをダイサーにてカットして106aとして示すように個別に分離する。次に、銅などで作られたヒートシンクステム107上に接合するダイボンド工程を行い、はんだや接着剤を用いて加熱工程にて固定する。次に、図15(c)に示すように、チップ105上の電極とヒートシンクステム107上の端子を金ワイヤでつなぐワイヤボンディング工程を行う。次に、図15(d)に示すように、レーザ光の出口になるウィンドーキャップ108をヒートシンクステムに対して、溶接を用いて機密封止工程を行うことで、最終的なパッケージを完成する。   Next, as shown in FIG. 15A, the obtained chip 105 is placed on the Si submount 106 while adjusting the position of the light emitting point and the angle of the end face. Solder is applied between the Si submount 106 and the chip 105, and heat is applied to fix the solder in an alloy process in which the solder is melted. Next, as shown in FIG. 15B, the Si wafer is cut by a dicer and separated individually as shown as 106a. Next, a die-bonding process for bonding onto the heat sink stem 107 made of copper or the like is performed, and fixed by a heating process using solder or an adhesive. Next, as shown in FIG. 15C, a wire bonding step is performed in which the electrode on the chip 105 and the terminal on the heat sink stem 107 are connected by a gold wire. Next, as shown in FIG. 15D, a window cap 108 serving as an exit of the laser beam is subjected to a sealing process using welding to the heat sink stem, thereby completing a final package. .

以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。   As mentioned above, although embodiment of this invention was described concretely, this invention is not limited to the above-mentioned embodiment, The various deformation | transformation based on the technical idea of this invention is possible.

例えば、上述の実施形態において挙げた数値、構造、基板原料、プロセスなどはあくまでも例にすぎず、必要に応じて、これらと異なる数値、構造、基板、原料、プロセスなどを用いてもよい。   For example, the numerical values, structures, substrate raw materials, processes, and the like given in the above-described embodiments are merely examples, and different numerical values, structures, substrates, raw materials, processes, and the like may be used as necessary.

具体的には、ホスト層としては実施形態例ではZnCdSe,MgSe/ZnCdSe、MgZnCdSeの3種を挙げたが、MgZnCd1−x−ySe,BeZnCd1−u−vSe,MgZn1−aSeTe1−b,BeZn1−cSeTe1−d(0<x,y,u,v,a,b,c,d<1)のいずれでもよい。 Specifically, as the host layer, three types of ZnCdSe, MgSe / ZnCdSe, and MgZnCdSe were cited in the embodiment, but Mg x Zn y Cd 1-xy Se, Be u Zn v Cd 1- uv Any of Se, Mg a Zn 1-a Se b Te 1-b , Be c Zn 1-c Se d Te 1-d (0 <x, y, u, v, a, b, c, d <1) But you can.

また、具体的には、ホスト層として超格子構造で、MgSe/ZnCdSe,MgSe/ZnSeTe,MgSe/BeZnCdSe,MgSe/BeZnSeTe,MgZnBeTeSe/ZnCdSe,MgZnBeTeSe/ZnSeTe,MgZnBeTeSe/BeZnCdSe,MgZnBeTeSe/BeZnSeTeのいずれかからなるものでよい。   Specifically, the host layer has a superlattice structure, MgSe / ZnCdSe, MgSe / ZnSeTe, MgSe / BeZnCdSe, MgSe / BeZnSeTe, MgZnBeTeSe / ZnCdSe, MgZnBeTeSe / ZnSeTe, MgZnTeTeBnTeTe, MgZnTeTeBnTeTe. It may be.

また、具体的には、ホスト層としてVI族原子としてSとII族原子としてCdを同時に含む材料が含まれる。   Specifically, the host layer includes a material containing S as group VI atoms and Cd as group II atoms at the same time.

また、具体的には、特定層としては実施形態例では、ZnTe,ZnSeTeを主に挙げたが、ZnTe,ZnSeTe1−f,BeZn1−gTe,MgZn1−pSeTe1−q,BeTe(0<f,g,p,q<1)のいずれかからなるものでよい。 Specifically, as the specific layer, ZnTe and ZnSeTe are mainly exemplified in the embodiment, but ZnTe, ZnSe f Te 1-f , Be g Zn 1-g Te, Mg p Zn 1-p Se. It may be composed of either q Te 1-q or BeTe (0 <f, g, p, q <1).

また、具体的には、特定層の層厚として実施形態例ではZnTeにおいて0.73nmを挙げたが、層厚が2ML以上であること、つまりZnTeでは0.61nm以上であればよい。   More specifically, in the embodiment, the specific layer thickness is 0.73 nm in ZnTe. However, the layer thickness may be 2 ML or more, that is, it may be 0.61 nm or more in ZnTe.

また、具体的には特定層は実施形態例ではZnTeがどのような成長形状をしているかについて記述していないが、層状成長であっても、ドット状(島状)成長であってもどちらでもよい。   Specifically, the specific layer does not describe the growth shape of ZnTe in the embodiment, but it is either a layered growth or a dot-like (island-like) growth. But you can.

また、具体的には本発明の含むものとして、ホスト層単独の場合(特定の半導体層を有しない場合)に比べ、キャリア濃度が1桁以上増加することを特徴としている。   Further, specifically, the present invention is characterized in that the carrier concentration is increased by an order of magnitude or more compared to the case of a host layer alone (in the case of not having a specific semiconductor layer).

また、具体的には、本発明の含むものとして、Eg(エネルギーギャップ)>2.9eVの主にII族とVI族の原子からなる化合物半導体層において、1x1017cm−3以上のキャリア濃度が得られることを特徴としている。 Specifically, as included in the present invention, in a compound semiconductor layer mainly composed of Group II and Group VI atoms having Eg (energy gap)> 2.9 eV, a carrier concentration of 1 × 10 17 cm −3 or more is present. It is characterized by being obtained.

また、具体的には、本発明の含むものとして、Eg(エネルギーギャップ)>2.9eVの主にII族とVI族の原子からなる化合物半導体層において、ドーパントの活性化率5%以上が得られることを特徴としている。   Specifically, the present invention includes a compound semiconductor layer mainly composed of Group II and Group VI atoms having Eg (energy gap)> 2.9 eV, and a dopant activation rate of 5% or more is obtained. It is characterized by being able to.

また、実施形態例では、ホスト層において所望なキャリア濃度を得るために、ホスト層と特定層の両方にドーパントを導入しているが、これについてはどちらか片方だけドーパントを導入する方法でもよい。   Further, in the embodiment, in order to obtain a desired carrier concentration in the host layer, the dopant is introduced into both the host layer and the specific layer, but this may be a method in which only one of the dopants is introduced.

また、具体的には、ホスト層と挿入する特定層により歪が生じる場合は、半導体層の基板からの格子を故意にずらすことにより、半導体層の全体の歪を補償することを含んでいる。   Specifically, in the case where distortion occurs due to the host layer and the specific layer to be inserted, this includes compensating the entire distortion of the semiconductor layer by intentionally shifting the lattice of the semiconductor layer from the substrate.

また、実施形態例では、InPからなる半導体基板上で、ホスト層において所望なキャリア濃度を得るために特定の半導体層を挿入ことを記述したが、基板としてはGaAs、GaP、ZnSe、ZnTe、Si,Ge、サファイア、GaN、SiCなどであってもよい。   Further, in the embodiment, it is described that a specific semiconductor layer is inserted on a semiconductor substrate made of InP to obtain a desired carrier concentration in the host layer. However, as the substrate, GaAs, GaP, ZnSe, ZnTe, Si , Ge, sapphire, GaN, SiC, or the like.

また、実施形態例では、発光素子として半導体LDを挙げたが、発光ダイオードや受光素子としてPDも含まれる。   In the embodiment, the semiconductor LD is used as the light emitting element. However, the light emitting diode and the light receiving element include PD.

本発明の第1の概念模式図であり、本発明による構造を模式的に示した図面で、ホスト層に特定層を挿入した構造の断面図である。It is the 1st conception schematic diagram of the present invention, and is a figure showing the structure by the present invention typically, and is a sectional view of the structure where a specific layer was inserted in the host layer. 本発明を説明するための、関連する化合物半導体のエネルギーギャップと格子定数を示す図である。It is a figure which shows the energy gap and lattice constant of a related compound semiconductor for demonstrating this invention. 本発明の第2の概念模式図である。It is a 2nd conceptual schematic diagram of this invention. (a)、(b)はホスト層に特定層を挿入した半導体の価電子帯構造を模式的に示したものである。本発明の理論的根拠を説明する図であり、ホスト層に特定層を挿入した量子井戸の価電子帯構造とそこに存在するp型キャリア(正孔)とその波動関数及びエネルギー準位を模式的に示した図である。(A), (b) shows the valence band structure of the semiconductor which inserted the specific layer in the host layer typically. It is a figure explaining the theoretical basis of this invention, and is a model which shows the valence band structure of the quantum well which inserted the specific layer in the host layer, the p-type carrier (hole) which exists there, its wave function, and an energy level FIG. 本発明の第1の実施形態で一定の膜厚を有するホスト層、特定層の積層構造を説明するための図である。It is a figure for demonstrating the laminated structure of the host layer which has a fixed film thickness, and a specific layer in the 1st Embodiment of this invention. 本発明の第1の実施形態でホスト層、特定層の両層の膜厚を規則的に変化させる膜厚変調構造とした積層構造を説明するための図である。It is a figure for demonstrating the laminated structure made into the film thickness modulation structure which changes the film thickness of both the host layer and the specific layer regularly in the 1st Embodiment of this invention. 本発明の第1の実施形態によって得られたZnCdSe/ZnTe超格子の実効アクセプター濃度と超格子一周期中のZnTe層厚との関係を示すグラフである。It is a graph which shows the relationship between the effective acceptor density | concentration of the ZnCdSe / ZnTe superlattice obtained by the 1st Embodiment of this invention, and the ZnTe layer thickness in one superlattice period. (a)−(d)は本発明の第1の実施形態でホスト層、特定層の両層の膜厚を規則的に変化させる膜厚変調構造とした積層構造の他の応用例を説明するための図である。(A)-(d) demonstrates the other application example of the laminated structure made into the film thickness modulation structure which changes the film thickness of both a host layer and a specific layer regularly in the 1st Embodiment of this invention. FIG. (a)−(d)は、それぞれ、図7A(a)−(d)における積層構造により得られる積層方向に対するエネルギーを示す図である。(A)-(d) is a figure which shows the energy with respect to the lamination direction obtained by the laminated structure in FIG. 7A (a)-(d), respectively. (a)、(b)は本発明の第2の実施形態の2つの構成例を説明するための図である。(A), (b) is a figure for demonstrating the two structural examples of the 2nd Embodiment of this invention. 本発明の第2の実施形態におけるMgSe/ZnCdSe/ZnTe超格子の実効アクセプター濃度と超格子一周期中のMgSe層厚との関係を示したグラフである。It is the graph which showed the relationship between the effective acceptor density | concentration of the MgSe / ZnCdSe / ZnTe superlattice in the 2nd Embodiment of this invention, and the MgSe layer thickness in one superlattice period. 本発明の第2の実施形態におけるMgSe/ZnCdSe/ZnTe超格子の禁制帯幅と超格子一周期中のMgSe層厚との関係を示すグラフである。It is a graph which shows the relationship between the forbidden band width of the MgSe / ZnCdSe / ZnTe superlattice in the 2nd Embodiment of this invention, and the MgSe layer thickness in one superlattice period. 本発明の第3の実施形態で一定の膜厚を有するホスト層、特定層の積層構造を説明するための図である。It is a figure for demonstrating the laminated structure of the host layer which has a fixed film thickness, and a specific layer in the 3rd Embodiment of this invention. 本発明の第3の実施形態におけるMgZnCdSe/ZnTe超格子のエネルギーギャップとキャリア濃度の関係を示す図である。It is a figure which shows the relationship between the energy gap and carrier concentration of the MgZnCdSe / ZnTe superlattice in the 3rd Embodiment of this invention. 本発明の第4の実施形態の半導体レーザ構造を説明するための図である。It is a figure for demonstrating the semiconductor laser structure of the 4th Embodiment of this invention. 図13Aにおける積層構造により得られる積層方向に対するエネルギーを示す図である。It is a figure which shows the energy with respect to the lamination direction obtained by the laminated structure in FIG. 13A. 図13で説明したエピタキシャルウェーハから、個々の光半導体装置を形成する一般的な手順の前半部を説明するための図である。It is a figure for demonstrating the first half part of the general procedure which forms each optical semiconductor device from the epitaxial wafer demonstrated in FIG. 図13で説明したエピタキシャルウェーハから、個々の光半導体装置を形成する一般的な手順の後半部を説明するための図である。It is a figure for demonstrating the latter half part of the general procedure which forms each optical semiconductor device from the epitaxial wafer demonstrated in FIG.

符号の説明Explanation of symbols

1…ホスト層(MgZnCdSe層)、2…特定層(ZnSeTe層)、11…ホスト層(MgSe/ZnCdSe超格子層)、12…特定層(ZnSeTe層)、21…InP基板、22…InP緩衝層、23…InGaAs緩衝層、24…ZnCdSe低温緩衝層、25…ZnCdSe緩衝層、26…MgSe/ZnCdSe超格子、28…ZnCdSe/ZnTe超格子、30…ZnTe層、31…ショットキー型の二電極、34…特定層(ZnTe)、35…ZnCdSe層、36…MgSe層、41…ZnTe層、42…ZnCdSe層、43…MgSe層、45…MgZnCdSe層、46…特定層(ZnTe)、47…Clドープn型MgZnCdSeクラッド層、48…MgZnCdSeバリア層、49…BeZnCdSe量子井戸活性層、50…ZnSeTe/ZnTeコンタクト層、53…InGaAs緩衝層、54…ZnCdSe低温緩衝層、55…ZnCdSe緩衝層、100…エピタキシャルウェーハ、101…発光部、102…基底部、103…ウェーハ、104…ダイヤモンドカッタ、105…チップ、106…Siサブマウント、107…ヒートシンクステム、108…ウィンドーキャップ。
DESCRIPTION OF SYMBOLS 1 ... Host layer (MgZnCdSe layer), 2 ... Specific layer (ZnSeTe layer), 11 ... Host layer (MgSe / ZnCdSe superlattice layer), 12 ... Specific layer (ZnSeTe layer), 21 ... InP substrate, 22 ... InP buffer layer 23 ... InGaAs buffer layer, 24 ... ZnCdSe low temperature buffer layer, 25 ... ZnCdSe buffer layer, 26 ... MgSe / ZnCdSe superlattice, 28 ... ZnCdSe / ZnTe superlattice, 30 ... ZnTe layer, 31 ... Schottky type two electrodes, 34 ... specific layer (ZnTe), 35 ... ZnCdSe layer, 36 ... MgSe layer, 41 ... ZnTe layer, 42 ... ZnCdSe layer, 43 ... MgSe layer, 45 ... MgZnCdSe layer, 46 ... specific layer (ZnTe), 47 ... Cl doped n-type MgZnCdSe cladding layer, 48 ... MgZnCdSe barrier layer, 49 ... BeZnCdSe Child well active layer, 50 ... ZnSeTe / ZnTe contact layer, 53 ... InGaAs buffer layer, 54 ... ZnCdSe low-temperature buffer layer, 55 ... ZnCdSe buffer layer, 100 ... epitaxial wafer, 101 ... light emitting part, 102 ... base, 103 ... wafer 104 diamond cutter, 105 chip, 106 Si submount, 107 heat sink stem, 108 window cap.

Claims (20)

InP基板上にn型クラッド層、活性層およびp型クラッド層を有し、
前記p型クラッド層は第1の層と第2の層を有し、
前記第1の層として、次の(a)乃至(e)のうちの少なくとも一つを用いるものであり、
(a)MgZnCdSe層、
(b)MgSe層とZnCdSe層を有する超格子、
(c)BeZnCdSeを有する層、
(d)MgSe層とZnSe層とを有する超格子を用いるものであって、前記MgSe層にBe、Znの少なくとも一方を含有する場合を含み、前記ZnSe層にBe、Cd、Mgの少なくとも一つを含有する場合を含む、
(e)前記第1の層としてII−VI族材料を用い、前記II族材料にCdを有し、前記VI族材料にSを有し、かつ、この第1の層は単一の層であるか、又は超格子の層である、
前記第2の層として、ZnSeTe、ZnBeTe、ZnTe、MgZnSeTe、又はBeTe層の少なくとも一つを用いることを特徴とする光半導体装置。
An n-type cladding layer, an active layer and a p-type cladding layer on an InP substrate;
The p-type cladding layer has a first layer and a second layer,
As the first layer, at least one of the following (a) to (e) is used:
(A) MgZnCdSe layer,
(B) a superlattice having a MgSe layer and a ZnCdSe layer;
(C ) a layer comprising B eZnCdS e ;
It is those using a superlattice having a (d) MgSe layer and the ZnSe layer, Be the MgSe layer, includes the case that at least one of Z n, Be the ZnSe layer, Cd, at least the M g Including the case of containing one,
(E) A II-VI group material is used as the first layer, the group II material has Cd, the group VI material has S, and the first layer is a single layer. Is or is a layer of a superlattice,
An optical semiconductor device using at least one of a ZnSeTe, ZnBeTe, ZnTe, MgZnSeTe, or BeTe layer as the second layer.
前記第1の層および前記第2の層を有する層のp型キャリア濃度は1×1017cm−3以上、1×1022cm−3以下であることを特徴とする請求項1記載の光半導体装置。 2. The light according to claim 1, wherein the p-type carrier concentration of the layer having the first layer and the second layer is 1 × 10 17 cm −3 or more and 1 × 10 22 cm −3 or less. Semiconductor device. InP基板上にn型クラッド層、活性層およびp型クラッド層を有し、
前記p型クラッド層は第1の層と第2の層を有し、
前記第1の層としてMgZnCdSeを用い、
前記第2の層として、ZnSeTeを用いることを特徴とする光半導体装置。
An n-type cladding layer, an active layer and a p-type cladding layer on an InP substrate;
The p-type cladding layer has a first layer and a second layer,
MgZnCdSe is used as the first layer,
An optical semiconductor device using ZnSeTe as the second layer.
前記第1の層および前記第2の層を有する層のp型キャリア濃度は1×1017cm−3以上、1×1022cm−3以下であることを特徴とする請求項3記載の光半導体装置。 4. The light according to claim 3, wherein the p-type carrier concentration of the layer having the first layer and the second layer is 1 × 10 17 cm −3 or more and 1 × 10 22 cm −3 or less. Semiconductor device. InP基板上にn型クラッド層、活性層およびp型クラッド層を有し、
前記p型クラッド層は第1の層と第2の層を有し、
前記第1の層としてMgSeとZnCdSeとを有する超格子を用い、
前記第2の層として、ZnSeTeを用いることを特徴とする光半導体装置。
An n-type cladding layer, an active layer and a p-type cladding layer on an InP substrate;
The p-type cladding layer has a first layer and a second layer,
Using a superlattice having MgSe and ZnCdSe as the first layer,
An optical semiconductor device using ZnSeTe as the second layer.
前記第1の層および前記第2の層を有する層のp型キャリア濃度は1×1017cm−3以上、1×1022cm−3以下であることを特徴とする請求項5記載の光半導体装置。 6. The light according to claim 5, wherein a p-type carrier concentration of the layer having the first layer and the second layer is 1 × 10 17 cm −3 or more and 1 × 10 22 cm −3 or less. Semiconductor device. InP基板上にn型クラッド層、活性層およびp型クラッド層を有し、
前記p型クラッド層は第1の層と第2の層を有し、
前記第1の層として、BeZnCdSeを用い、
前記第2の層として、ZnSeTeを用いることを特徴とする光半導体装置。
An n-type cladding layer, an active layer and a p-type cladding layer on an InP substrate;
The p-type cladding layer has a first layer and a second layer,
As the first layer , B eZnCdS e is used,
An optical semiconductor device using ZnSeTe as the second layer.
前記第1の層および前記第2の層を有する層のp型キャリア濃度は1×1017cm−3以上、1×1022cm−3以下であることを特徴とする請求項7記載の光半導体装置。 8. The light according to claim 7, wherein a p-type carrier concentration of the first layer and the layer having the second layer is 1 × 10 17 cm −3 or more and 1 × 10 22 cm −3 or less. Semiconductor device. InP基板上にn型クラッド層、活性層およびp型クラッド層を有し、
前記p型クラッド層は第1の層と第2の層を有し、
前記第1の層として、MgZnCdSe、BeZnCdSeを用い、
前記第2の層として、ZnTe、ZnBeTe、MgZnSeTe又はBeTeの材料の少なくとも一つを用いることを特徴とする光半導体装置。
An n-type cladding layer, an active layer and a p-type cladding layer on an InP substrate;
The p-type cladding layer has a first layer and a second layer,
MgZnCdSe and BeZnCdSe are used as the first layer,
An optical semiconductor device using at least one of ZnTe, ZnBeTe, MgZnSeTe, or BeTe as the second layer.
前記第1の層および前記第2の層を有する層のp型キャリア濃度は1×1017cm−3以上、1×1022cm−3以下であることを特徴とする請求項9記載の光半導体装置。 10. The light according to claim 9, wherein the p-type carrier concentration of the layer having the first layer and the second layer is 1 × 10 17 cm −3 or more and 1 × 10 22 cm −3 or less. Semiconductor device. InP基板上にn型クラッド層、活性層およびp型クラッド層を有し、
前記p型クラッド層は第1の層と第2の層を有し、
前記第1の層として、MgSe層とZnSe層とを有する超格子を用いるものであって、前記MgSe層にBe、Znの少なくとも一方を含有する場合を含み、前記ZnSe層にBe、Cd、Mgの少なくとも一つを含有する場合を含み、
前記第2の層として、ZnSeTe材料を用いることを特徴とする光半導体装置。
An n-type cladding layer, an active layer and a p-type cladding layer on an InP substrate;
The p-type cladding layer has a first layer and a second layer,
Wherein as the first layer, there is used a superlattice having an MgSe layer and a ZnSe layer, Be the MgSe layer, it includes the case that at least one of Z n, Be the ZnSe layer, Cd, It includes the case of containing at least one M g,
An optical semiconductor device using a ZnSeTe material as the second layer.
前記第1の層および前記第2の層を有する層のp型キャリア濃度は1×1017cm−3以上、1×1022cm−3以下であることを特徴とする請求項11記載の光半導体装置。 12. The light according to claim 11, wherein the p-type carrier concentration of the layer having the first layer and the second layer is 1 × 10 17 cm −3 or more and 1 × 10 22 cm −3 or less. Semiconductor device. InP基板上にn型クラッド層、活性層およびp型クラッド層を有し、
前記p型クラッド層は第1の層と第2の層を有し、
前記第1の層として、MgSe層とZnSe層とを有する超格子を用いるものであって、前記MgSe層にBe、Znの少なくとも一方を含有する場合を含み、前記ZnSe層にBe、Cd、Mgの少なくとも一つを含有する場合を含み、
前記第2の層として、ZnBeTe、ZnTe、MgZnSeTe、又はBeTe層材料のうちの少なくとも一つを用いることを特徴とする光半導体装置。
An n-type cladding layer, an active layer and a p-type cladding layer on an InP substrate;
The p-type cladding layer has a first layer and a second layer,
Wherein as the first layer, there is used a superlattice having an MgSe layer and a ZnSe layer, Be the MgSe layer, it includes the case that at least one of Z n, Be the ZnSe layer, Cd, It includes the case of containing at least one M g,
An optical semiconductor device using at least one of ZnBeTe, ZnTe, MgZnSeTe, or BeTe layer material as the second layer.
前記第1の層および前記第2の層を有する層のp型キャリア濃度は1×1017cm−3以上、1×1022cm−3以下であることを特徴とする請求項13記載の光半導体装置。 14. The light according to claim 13, wherein the p-type carrier concentration of the layer having the first layer and the second layer is 1 × 10 17 cm −3 or more and 1 × 10 22 cm −3 or less. Semiconductor device. InP基板上にn型クラッド層、活性層およびp型クラッド層を有し、
前記p型クラッド層は第1の層と第2の層を有し、
前記第1の層として、II−VI族材料を用い、前記II族材料にCdを有し、前記VI族材料にSを有し、かつ、この第1の層は単一の層であり、
前記第2の層として、ZnSeTe、ZnBeTe、ZnTe、MgZnSeTe、又はBeTe層材料のうちの少なくとも一つを用いることを特徴とする光半導体装置。
An n-type cladding layer, an active layer and a p-type cladding layer on an InP substrate;
The p-type cladding layer has a first layer and a second layer,
As the first layer, a II-VI group material is used, the group II material has Cd, the group VI material has S, and the first layer is a single layer,
An optical semiconductor device using at least one of ZnSeTe, ZnBeTe, ZnTe, MgZnSeTe, or BeTe layer material as the second layer.
前記第1の層および前記第2の層を有する層のp型キャリア濃度は1×1017cm−3以上、1×1022cm−3以下であることを特徴とする請求項15記載の光半導体装
置。
16. The light according to claim 15, wherein the p-type carrier concentration of the layer having the first layer and the second layer is 1 × 10 17 cm −3 or more and 1 × 10 22 cm −3 or less. Semiconductor device.
InP基板上にn型クラッド層、活性層およびp型クラッド層を有し、
前記p型クラッド層は第1の層と第2の層を有し、
前記第1の層として、II−VI族材料を用い、前記II族材料にCdを有し、前記VI族材料にSを有し、かつ、この第1の層は超格子の層であり、
前記第2の層として、ZnSeTe、ZnBeTe、ZnTe、MgZnSeTe、又はBeTe層材料のうちの少なくとも一つを用いることを特徴とする光半導体装置。
An n-type cladding layer, an active layer and a p-type cladding layer on an InP substrate;
The p-type cladding layer has a first layer and a second layer,
As the first layer, a II-VI group material is used, the group II material has Cd, the group VI material has S, and the first layer is a superlattice layer,
An optical semiconductor device using at least one of ZnSeTe, ZnBeTe, ZnTe, MgZnSeTe, or BeTe layer material as the second layer.
前記第1の層および前記第2の層を有する層のp型キャリア濃度は1×1017cm−3以上、1×1022cm−3以下であることを特徴とする請求項17記載の光半導体装置。 18. The light according to claim 17, wherein the p-type carrier concentration of the layer having the first layer and the second layer is 1 × 10 17 cm −3 or more and 1 × 10 22 cm −3 or less. Semiconductor device. InP基板上にn型クラッド層、活性層およびp型クラッド層を有し、
前記p型クラッド層は第1の層と第2の層を有し、
前記第1の層として、MgZnCd1−x−ySeの材料を用い、
前記第2の層として、ZnSeTe、ZnBeTe、ZnTe、MgZnSeTe、又はBeTe層材料のうちの少なくとも一つを用い、
前記MgZnCd1−x−ySe層の組成比(x、y)がy=0.47−0.37x(x=0〜0.8、y=0.47〜0.17)の関係式を満たす組み合わせで、組成比が(x=0、y=0.47)から(x=0.8、y=0.17)の範囲にあることを特徴とする光半導体装置。
An n-type cladding layer, an active layer and a p-type cladding layer on an InP substrate;
The p-type cladding layer has a first layer and a second layer,
As the first layer, a material of Mg x Zn y Cd 1-xy Se is used,
As the second layer, at least one of ZnSeTe, ZnBeTe, ZnTe, MgZnSeTe, or BeTe layer material is used,
The composition ratio (x, y) of the Mg x Zn y Cd 1-xy Se layer is y = 0.47−0.37x (x = 0 to 0.8, y = 0.47 to 0.17). An optical semiconductor device characterized in that the composition ratio is in the range of (x = 0, y = 0.47) to (x = 0.8, y = 0.17) in a combination satisfying the relational expression:
前記第1の層および前記第2の層を有する層のp型キャリア濃度は1×1017cm−3以上、1×1022cm−3以下であることを特徴とする請求項19記載の光半導体装置。 20. The light according to claim 19, wherein the p-type carrier concentration of the layer having the first layer and the second layer is 1 × 10 17 cm −3 or more and 1 × 10 22 cm −3 or less. Semiconductor device.
JP2005256566A 2005-09-05 2005-09-05 Optical semiconductor device having InP substrate Expired - Fee Related JP4920221B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005256566A JP4920221B2 (en) 2005-09-05 2005-09-05 Optical semiconductor device having InP substrate
CNB2006101089272A CN100514774C (en) 2005-09-05 2006-07-28 Optical semiconductor devices on InP substrate
KR1020060071437A KR20070025989A (en) 2005-09-05 2006-07-28 Optical semiconductor device with inp substrate
US11/500,292 US7772586B2 (en) 2005-09-05 2006-08-08 Optical semiconductor devices on InP substrate
EP06016562.8A EP1760850B1 (en) 2005-09-05 2006-08-08 Optical semiconductor devices on InP substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005256566A JP4920221B2 (en) 2005-09-05 2005-09-05 Optical semiconductor device having InP substrate

Publications (3)

Publication Number Publication Date
JP2007073606A JP2007073606A (en) 2007-03-22
JP2007073606A5 JP2007073606A5 (en) 2008-08-28
JP4920221B2 true JP4920221B2 (en) 2012-04-18

Family

ID=37492262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005256566A Expired - Fee Related JP4920221B2 (en) 2005-09-05 2005-09-05 Optical semiconductor device having InP substrate

Country Status (5)

Country Link
US (1) US7772586B2 (en)
EP (1) EP1760850B1 (en)
JP (1) JP4920221B2 (en)
KR (1) KR20070025989A (en)
CN (1) CN100514774C (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4996869B2 (en) * 2006-03-20 2012-08-08 株式会社日立製作所 Semiconductor laser
JP5028177B2 (en) * 2007-07-25 2012-09-19 ソニー株式会社 Semiconductor element
JP2009059886A (en) 2007-08-31 2009-03-19 Hitachi Ltd Semiconductor light-emitting element
JP2010045165A (en) * 2008-08-12 2010-02-25 Sony Corp Semiconductor element
EP2211431A1 (en) * 2009-01-22 2010-07-28 Universität Bremen Bragg mirror with superlattice for compensation of lattice mismatch
CN105161402B (en) 2010-04-30 2020-08-18 波士顿大学理事会 High-efficiency ultraviolet light-emitting diode with energy band structure potential fluctuation
CN101976691B (en) * 2010-08-23 2012-11-21 北京工业大学 Five-knot compound semiconductor solar photovoltaic cell chip
US9329282B2 (en) * 2011-04-06 2016-05-03 International Crystal Laboratories Radiation detector
US8723189B1 (en) 2012-01-06 2014-05-13 Trustees Of Boston University Ultraviolet light emitting diode structures and methods of manufacturing the same
WO2015047300A1 (en) * 2013-09-27 2015-04-02 Intel Corporation Forming led structures on silicon fins
JP6954562B2 (en) * 2017-09-15 2021-10-27 セイコーエプソン株式会社 Light emitting device and its manufacturing method, and projector
CN109860360B (en) * 2018-11-29 2020-08-18 华灿光电(浙江)有限公司 Gallium nitride-based light emitting diode epitaxial wafer and preparation method thereof
KR102712563B1 (en) 2019-11-18 2024-10-02 삼성디스플레이 주식회사 Quantum dots, compositions or composite including the same, patternized layer, and display device including the same
RU2756003C1 (en) * 2020-11-13 2021-09-24 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Method for manufacturing a semiconductor apparatus

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081632A (en) 1989-01-26 1992-01-14 Hitachi, Ltd. Semiconductor emitting device
JPH03179790A (en) * 1989-12-08 1991-08-05 Hitachi Ltd Semiconductor structure and semiconductor laser device
RU94046132A (en) * 1992-05-22 1996-09-27 Миннесота Майнинг энд Мануфакчуринг Компани (US) Method for controlling molecular beam epitaxial system in manufacturing electric fluorescent devices around semiconductor compound ii-vi and laser diodes ii-vi
JPH07142765A (en) * 1993-11-15 1995-06-02 Hitachi Ltd Semiconductor light-emitting element and semiconductor laser and manufacture of semiconductor light emitting diode
JPH07202346A (en) * 1993-12-28 1995-08-04 Toshiba Corp Semiconductor device and manufacture thereof
JPH07254755A (en) * 1994-03-16 1995-10-03 Hitachi Ltd Semiconductor light emitting element
JPH07326817A (en) * 1994-06-01 1995-12-12 Fujitsu Ltd Semiconductor light emitting element
GB2298735A (en) * 1995-03-08 1996-09-11 Sharp Kk Semiconductor device having a miniband
JPH09129981A (en) * 1995-10-31 1997-05-16 Nec Corp Semiconductor light-emitting device
JP2803722B2 (en) 1996-05-10 1998-09-24 日本電気株式会社 Semiconductor device and manufacturing method thereof
JP2930032B2 (en) * 1996-09-26 1999-08-03 日本電気株式会社 II-VI compound semiconductor light emitting device and method of manufacturing the same
JPH10112565A (en) * 1996-10-04 1998-04-28 Matsushita Electric Ind Co Ltd Semiconductor light emitting element
US6178190B1 (en) * 1997-08-04 2001-01-23 Nec Corporation II-VI compound semiconductor light emitting device
WO2002081789A1 (en) * 2001-04-04 2002-10-17 Nikko Materials Co., Ltd. METHOD FOR MANUFACTURING ZnTe COMPOUND SEMICONDUCTOR SINGLE CRYSTAL ZNTE COMPOUND SEMICONDUCTOR SINGLE CRYSTAL, AND SEMICONDUCTOR DEVICE
CN1431722A (en) * 2003-02-18 2003-07-23 华南师范大学 Blue light emitting device of III group nitrogen semi-conductor

Also Published As

Publication number Publication date
US20070051937A1 (en) 2007-03-08
EP1760850B1 (en) 2013-05-22
EP1760850A2 (en) 2007-03-07
CN1929219A (en) 2007-03-14
EP1760850A3 (en) 2009-05-06
KR20070025989A (en) 2007-03-08
CN100514774C (en) 2009-07-15
JP2007073606A (en) 2007-03-22
US7772586B2 (en) 2010-08-10

Similar Documents

Publication Publication Date Title
JP4920221B2 (en) Optical semiconductor device having InP substrate
JP6940664B2 (en) Deep ultraviolet light emitting device and its manufacturing method
EP1514313B1 (en) Group iii nitride light emitting diode with undoped cladding layer and multiple quantum well
US8039830B2 (en) Semiconductor light emitting device and wafer
JP2008538164A (en) Metal oxide semiconductor film, structure and method
JP4996869B2 (en) Semiconductor laser
KR101560952B1 (en) Epitaxial wafer for light-emitting diodes
CN101651288B (en) Semiconductor device
JP2017139247A (en) Epitaxial wafer, semiconductor light-emitting element, light-emitting device, and method of producing epitaxial wafer
JP2006135001A (en) Semiconductor element and its manufacturing method
JP5117114B2 (en) Semiconductor element
EP4276921A1 (en) High efficiency ultraviolet light-emitting devices incorporating a novel multilayer structure
KR101211015B1 (en) Device of using Quantum Dots and Method of manufacturing the same
US7899104B2 (en) EL semiconductor device
JP5028177B2 (en) Semiconductor element
JP3557644B2 (en) Semiconductor light emitting device
JP2000049091A (en) Semiconductor layer structure and formation thereof, and semiconductor device
JPH0878729A (en) Semiconductor element
JP2010040923A (en) Semiconductor light-emitting element
JP2010056119A (en) Group ii-vi compound semiconductor element, and method of manufacturing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080710

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees