JPH07202346A - 半導体装置の製造方法および半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】広禁制帯幅の II-VI族化合物半導体層を選択的
にエッチングできる半導体装置の製造方法を提供するこ
と。 【構成】ＺｎＳ層７上にｐ型ＺｎＳｅ層８を形成した
後、ＺｎＳ層７をエッチングストップ層に用いてｐ型Ｚ
ｎＳｅ層８を選択的にエッチングする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、 II-VI族化合物半導体
を用いた半導体レーザ装置等の半導体装置およびその製
造方法の改良に関する。

【０００２】

【従来の技術】ＺｎＳｅ、ＺｎＳを始めとする広禁制帯
幅 II-VI族化合物半導体は、可視短波長から紫外域に対
する直接遷移型のバンド構造を持つため、この種の半導
体を用いた半導体レーザ装置は、短波長領域における新
しい光デバイスとして期待されている。特に、光情報処
理の分野では、短波長化に伴うスポット径の低減が記録
容量の飛躍的な増大をもたらすため、大きな期待がよせ
られている。

【０００３】ところで、従来の広禁制帯幅 II-VI族化合
物半導体を用いた半導体レーザ装置として、ストライプ
電極構造の利得導波型が提案されている。これはストラ
イプ電極下部の利得の高いところに沿って光が増幅され
て発振に至るタイプのレーザである。

【０００４】しかし、従来のストライプ電極構造の半導
体レーザにあっては以下のような問題があった。すなわ
ち、ストライプ電極に注入した電流が、このストライプ
電極の下部以外の領域まで広がり、注入効率が低下し、
電流−光強度特性等のレーザ特性が劣化するという問題
があった。

【０００５】このような問題が生じるのは、広禁制帯幅
II-VI族化合物半導体を選択エッチングするのに必要な
マスク材料が見つかっておらず、ストライプ電極に注入
した電流を２次元的に閉じ込めることができる構造を作
成できないからである。

【０００６】

【発明が解決しようとする課題】上述の如く、従来の I
I-VI族化合物半導体系の半導体レーザ装置にあっては、
広禁制帯幅 II-VI族化合物半導体を選択エッチングする
のに必要なマスク材料が見つかっておらず、ストライプ
電極に注入した電流を２次元的に閉じ込めることができ
る構造を作成できず、レーザ特性の良い II-VI族化合物
半導体系の半導体レーザ装置を得るのが困難であった。

【０００７】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、広禁制帯幅 II-VI族化
合物半導体を選択エッチングできる半導体装置の製造方
法およびこの製造方法を用いて製造される新規な半導体
装置を提供することにある。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置の製造方法（請求項１）は、
基板上に、Ｃｄ_w Ｚｎ_x Ｍｇ_1-w-x Ｓ_y1Ｓｅ_1-y1層（０
≦ｗ≦１，０≦ｘ≦１，０≦（ｗ＋ｘ）≦１，０≦ｙ１
≦１）を形成する工程と、このＣｄ_w Ｚｎ_x Ｍｇ_1-w-x
Ｓ_y1Ｓｅ_1-y1層上に、Ｃｄ_s Ｚｎ_t Ｍｇ_1-s-t Ｓ_y2Ｓｅ
_u Ｔｅ_1-y2-u層（０≦ｓ≦１，０≦ｔ≦１，０≦（ｓ＋
ｔ）≦１，０≦ｙ２≦ｙ１，０≦ｕ≦１，０≦（ｙ２＋
ｕ）≦１）を形成する工程と、前記Ｃｄ_w Ｚｎ_x Ｍｇ
_1-w-x Ｓ_y1Ｓｅ_1-y1層をエッチングストップ層として用
い、前記Ｃｄ_s Ｚｎ_t Ｍｇ_1-s-t Ｓ_y2Ｓｅ_u Ｔｅ_1-y2-u
層を選択的にエッチングする工程とを備えたことを特長
とする。

【０００９】また、本発明の半導体装置（請求項２）
は、基板上に設けれたＣｄ_w Ｚｎ_x Ｍｇ_1-w-x Ｓ_y1Ｓｅ
_1-y1層（０≦ｗ≦１，０≦ｘ≦１，０≦（ｗ＋ｘ）≦
１，０≦ｙ１≦１）と、このＣｄ_w Ｚｎ_x Ｍｇ_1-w-x Ｓ
_y1Ｓｅ_1-y1層上に設けられ、電流通路を形成するストラ
イプ状の開口部を有し、Ｃｄ_s Ｚｎ_t Ｍｇ_1-s-t Ｓ_y2Ｓ
ｅ_u Ｔｅ_1-y2-u（０≦ｓ≦１，０≦ｔ≦１，０≦（ｓ＋
ｔ）≦１，０≦ｙ２≦ｙ１，０≦ｕ≦１，０≦（ｙ２＋
ｕ）≦１）からなる電流狭窄層とを備えたことを特徴と
する。

【００１０】また、上記組成比ｙ２≦ｙ１−０．２であ
ることが好ましい。

【００１１】また、上記 II-VI族半導体の導電型を変え
るためのドーパントしては、ｐ型ドーパントしてはＩ族
またはＶ族元素、ｎ型ドーパントしては III族またはVI
I 族元素を用いることが好ましい。

【００１２】

【作用】本発明者等の研究によれば、Ｃｄ_w Ｚｎ_x Ｍｇ
_1-w-x Ｓ_y1Ｓｅ_1-y1層（０≦ｗ≦１，０≦ｘ≦１，０≦
（ｗ＋ｘ）≦１，０≦ｙ１≦１）のエッチング速度は、
Ｃｄ_s Ｚｎ_t Ｍｇ_1-s-t Ｓ_y2Ｓｅ_u Ｔｅ_1-y2-u層（０≦
ｓ≦１，０≦ｔ≦１，０≦（ｓ＋ｔ）≦１，０≦ｙ２≦
ｙ１）のエッチング速度よりも十分に遅い（特にｙ２≦
ｙ１−０．２の場合）ことが分かった。

【００１３】このため、本発明（請求項１）のように、
Ｃｄ_s Ｚｎ_t Ｍｇ_1-s-t Ｓ_y2Ｓｅ_uＴｅ_1-y2-u層の下地
としてＣｄ_w Ｚｎ_x Ｍｇ_1-w-x Ｓ_y1Ｓｅ_1-y1層を用いれ
ば、Ｃｄ_s Ｚｎ_t Ｍｇ_1-s-t Ｓ_y2Ｓｅ_u Ｔｅ_1-y2-u層を
エッチングする際に、Ｃｄ_wＺｎ_x Ｍｇ_1-w-x Ｓ_y1Ｓｅ
_1-y1層より下の層がエッチングされるのを防止できるよ
うになる。

【００１４】したがって、 II-VI族化合物半導体である
Ｃｄ_s Ｚｎ_t Ｍｇ_1-s-t Ｓ_y2Ｓｅ_uＴｅ_1-y2-u層を選択
的にエッチングできるようになり、従来得られなかった
II-VI族化合物半導体系の半導体装置、例えば、請求項
２，３の半導体装置を形成できるようになる。

【００１５】すなわち、本発明（請求項２）によれば、
基板上にＣｄ_s Ｚｎ_t Ｍｇ_1-s-t Ｓ_y2Ｓｅ_u Ｔｅ_1-y2-u
からなる電流狭窄層が設けられているので、例えば、こ
の電流狭窄層をレーザに適用すれば、注入電流を２次元
的に閉じ込めることができるようになり、電流−光出力
特性等のレーザ特性が優れた半導体レーザ装置が得られ
る。

【００１６】

【実施例】以下、図面を参照しながら実施例を説明す
る。

【００１７】図１は、本発明の第１の実施例に係る半導
体レーザ装置の概略構成を示す断面図である。

【００１８】これを製造工程に従い説明すると、まず、
ｐ型ＧａＡｓ基板１上に、ＺｎＳｅの格子パラメタに整
合し、歪みを低減するための厚いｐ型ＩｎＧａＡｓ層２
を成長させる。

【００１９】次にこのｐ型ＩｎＧａＡｓ層２上に、Ｚｎ
Ｓｅに格子整合し、バンドオフセットを低減するための
ｐ型ＩｎＧａＡｌＰ層３を成長させる。

【００２０】これら III-V族化合物半導体であるｐ型Ｉ
ｎＧａＡｓ層２、ｐ型ＩｎＧａＡｌＰ層３は、ＭＯＶＰ
Ｅ装置で別々に成長させ、更に、ＭＢＥ装置を用いて熱
清浄させた。

【００２１】次にｐ型ＩｎＧａＡｌＰ層３上に、厚さ２
μｍの窒素がドープされたｐ型ＺｎＳｅ層４を成長させ
る。また、このｐ型ＺｎＳｅ層４は、プラズマド−ピン
グ技術を用いて、正孔濃度が８×１０¹⁷ｃｍ^-3となるよ
うに形成する。

【００２２】次にこのｐ型ＺｎＳｅ層４上に、活性層５
を形成する。この活性層５は、二つの厚さ７ｎｍのＺｎ
Ｓｅ障壁層と一つの厚さ５ｎｍのＣｄ_0.2 Ｚｎ_0.6 Ｓｅ
井戸層とからなる量子井戸構造になっている。

【００２３】この活性層５上に、厚さ０．１５μｍのＣ
ｌがドープされたｎ型ＺｎＳｅ層６、厚さ２ｎｍのＺｎ
Ｓ層７、厚さ５００ｎｍの窒素がドープされたｐ型Ｚｎ
Ｓｅ層８を順次成長させる。

【００２４】次に成長装置から取り出した後、ｐ型Ｚｎ
Ｓｅ層８上に、７μｍギャップで分けられ、長さ３００
μｍのストリップ形状のＳｉＯ₂ パターン（不図示）を
形成する。ＳｉＯ₂ パターンの代わりにＳｉＮパターン
を用いても良い。要は絶縁性を有し、後工程容易に除去
できるものであれば良い。

【００２５】次にこのＳｉＯ₂ パターンをマスクとし
て、ＮＨ₄ ＯＨとＨ₂ とＨ₂ Ｏとからなるエッチング溶
液を用いて、ＺｎＳｅ層８をエッチングする。エッチン
グ形状はＮＨ₄ ＯＨ濃度を変えることで、つまり、濃度
が低い方が異方性が高いエッチングを行なえる。

【００２６】このとき、ＺｎＳ層７のエッチング速度が
ＺｎＳｅ層８のそれよりも十分に遅いため、ＺｎＳｅ層
８が選択的にエッチングされる。

【００２７】ここで、２ｎｍのＺｎＳ層７の代わりに、
１０ｎｍのＣｄＺｎＳ層を用いても良い。ＣｄＺｎＳ層
を厚めにしたのは歪みを低減するためである。また、１
０ｎｍのＺｎＳ_0.3 Ｓｅ_0.7 層もエッチングストップ層
となることが分かった。この場合、ＣｄＺｎＳ層とは異
なり、ＺｎＳｅ層８に対して大きな伝導帯オフセットは
生じず、電子の捕獲や、電子と過剰な正孔との再結合な
どの問題は起こらなかった。

【００２８】次にＳｉＯ₂ パターンを除去した後、ＭＢ
Ｅチェンバに導入し、全面に厚さ２μｍのＣｌがドープ
されたｎ型ＺｎＳｅ層９を成長させる。

【００２９】最後に、ＭＢＥチェンバから取り出した
後、ｎ型ＺｎＳｅ層９、ｐ型ＧａＡｓ基板１にそれぞれ
Ａｕ・Ｔｉ合金電極１０，１１を設けて完成する。

【００３０】図２は、従来の半導体レーザ装置であり、
これを製造工程に従い説明すると、まず、本実施例の同
様に、ｐ型ＧａＡｓ基板１から活性層５を形成する。

【００３１】次に活性層５上に、厚さ２μｍのｎ型Ｚｎ
Ｓｅクラッド層９をＭＢＥ装置内で成長させる。

【００３２】次にＭＢＥ装置から取り出した後、ｐ型Ｇ
ａＡｓ基板１にＡｕ・Ｔｉ合金電極１１を設け、ｎ型Ｚ
ｎＳｅ層９上に、幅３０μｍのストライプ状のＡｕ・Ｔ
ｉ合金電極１２を設ける。

【００３３】図３は、図１、図２の半導体レーザ装置の
７７Ｋにおけるレ−ザ動作での電流−光強度特性を示す
図である。

【００３４】この図３から、本発明の電流−光強度特性
は従来のそれよりも良好であることが分かる。

【００３５】これは図１の半導体レーザ装置（本発明）
の場合、ＺｎＳｅ層８とｎ型ＺｎＳｅ層９とにより電流
狭窄構造が形成され、２次元的に電流を閉じ込めること
ができるのに対し、図２の半導体レーザ装置（従来）の
場合、Ａｕ・Ｔｉ合金電極１２から注入された電流がス
トライプの幅方向に拡散してしまうからである。

【００３６】更に、本実施例の半導体レーザ装置の方が
従来のそれよりもはるかに寿命が長いことも分かった。

【００３７】上記実施例では、活性層５の障壁層、なら
びに半導体層４，６，８としてＺｎＳｅ層を用いたが、
その代わりに、適切に不純物がド−プされたＺｎＳ_0.06
Ｓｅ_0.94を使用すれば、若干短波長のレーザが得られる
ことが分かった。

【００３８】この場合、エッチングストップ層としての
厚さ２ｎｍのＺｎＳ層７の代わりに、厚さ１０ｎｍのＺ
ｎＳ_0.3 Ｓｅ_0.7 を使用した。このような半導体レーザ
装置でも発光波長を除けば上記実施例のそれと同様な効
果が得られる。

【００３９】図４は、本発明の第２の実施例に係る半導
体レーザ装置の概略構成を示す断面図である。以下の図
において、前出した図と同一符号は同一部分または相当
部分を示し、詳細な説明は省略する。

【００４０】これを製造工程に従い説明すると、まず、
ｐ型ＧａＡｓ基板１５上に、ｐ型ＧａＡｓ層１６、Ｇａ
Ａｓに格子整合するｐ型ＩｎＧａＡＩＰヘテロバリヤ減
少層１７を順次エピタキシャル成長させる 次に II-VI族成長チェンバに移し、そこで第２のヘテロ
バリヤ減少層としての厚さ０．１μｍの薄いｐ型ＺｎＳ
ｅ層１８、ＧａＡｓに格子整合する厚さ２μｍのｐ型Ｚ
ｎ_0.85Ｍｇ_0.15Ｓ_0.3 Ｓｅ_0.7 層１９を順次成長させ
る。

【００４１】次にこのｐ型Ｚｎ_0.85Ｍｇ_0.15Ｓ_0.3 Ｓｅ
_0.7 層１９上に、ｐ型光ガイド層としての厚さ１μｍの
ＺｎＳ_0.06Ｓｅ_0.94層２０を形成した後、その上に３セ
ルＣｄ_0.2 Ｚｎ_0.8 Ｓｅ量子井戸構造の活性層２１を形
成する。

【００４２】次にこの活性層２１上に、Ｃｌがドープさ
れた厚さ０．１５μｍのｎ型ＺｎＳ_0.06Ｓｅ_0.94層２２
を成長させる。

【００４３】次にこのｎ型ＺｎＳ_0.06Ｓｅ_0.94層２２上
に、エッチングストップ層としてのＣｌがドープされた
厚さ１０ｎｍのＣｄ_0.5 Ｚｎ_0.2 Ｍｇ_0.3 Ｓ層２３を成
長させる。ここで、Ｍｇの割合を高くすることにより、
バンド不連続が緩和され、電子のトラップが抑制され
る。

【００４４】次にｎ型Ｃｄ_0.5 Ｚｎ_0.2 Ｍｇ_0.3 Ｓ層２
３上に、厚さ７５０ｎｍのｐ型Ｚｎ_0.7 Ｍｇ_0.3 Ｓ_0.5
Ｓｅ_0.5 層２４を成長させる。

【００４５】次にＭＢＥ装置から取り出した後、先の実
施例と同様に、ｐ型Ｚｎ_0.7 Ｍｇ_0.3 Ｓ_0.5 Ｓｅ_0.5 層
２４上に、３μｍギャップで分けられたストリップ形状
のマスクパターンを形成し、これをマスクとしてｐ型Ｚ
ｎ_0.7 Ｍｇ_0.3 Ｓ_0.5 Ｓｅ_0.5 層２４をエッチングす
る。

【００４６】このとき、ｎ型Ｃｄ_0.5 Ｚｎ_0.2 Ｍｇ_0.3
Ｓ層２３のエッチング速度は、ｐ型Ｚｎ_0.7 Ｍｇ_0.3 Ｓ
_0.5 Ｓｅ_0.5 層２４のそれよりも十分に遅いので、ｐ型
Ｚｎ_0.7 Ｍｇ_0.3 Ｓ_0.5 Ｓｅ_0.5 層２４だけが選択的に
エッチングされる。

【００４７】次にＭＢＥ装置に戻し、全面に厚さ７５０
ｎｍのＣｌがドープされたｎ型ＺｎＳ_0.06Ｓｅ_0.94層２
５を成長させ、続けて、厚さ２μｍのＣｌがドープされ
たＺｎ_0.85Ｍｇ_0.15Ｓ_0.3 Ｓｅ_0.7 層２６を成長させ
る。

【００４８】ここで、活性層２１を構成する量子井戸層
を除いて、全ての層はｐ型ＧａＡｓ基板１５に格子整合
し、不整合転位の問題は生じなかった。

【００４９】本実施例によれば、光を２次元的に閉じ込
めることができ、レ−ザ特性を改善できるようになる。
最も注目されるレーザ特性の改善は、レ−ザのしきい値
電流の減少であった。

【００５０】図５は、本発明の第３の実施例に係る屈折
率導波型の半導体レーザ装置の概略構成を示す断面図で
ある。

【００５１】まず、第２の実施例と同様に、ｐ型ＧａＡ
ｓ基板１５からｐ型ＺｎＳｅ層１８を形成する。

【００５２】次にｐ型ＺｎＳｅ層１８上に、格子整合層
としての、厚さ２μｍのｐ型Ｚｎ_0.7 Ｍｇ_0.3 Ｓ_0.5 Ｓ
ｅ_0.5 層２８、厚さ１μｍのＺｎ_0.85Ｍｇ_0.15Ｓ_0.3 Ｓ
ｅ_0.7 層２９を順次成長させる。

【００５３】次にこのＺｎ_0.85Ｍｇ_0.15Ｓ_0.3 Ｓｅ_0.7
層２９上に、Ｚｎ_0.85Ｍｇ_0.15Ｓ_0.3 Ｓｅ_0.7 −ＺｎＳ
ｅ量子井戸構造を有する活性層３０を形成する。

【００５４】次にこの活性層３０上に、厚さ１５０ｎｍ
のｎ型Ｚｎ_0.85Ｍｇ_0.15Ｓ_0.3 Ｓｅ_0.7 層３１、Ｃｌが
ドープされた厚さ１０ｎｍのエッチングストップ層とし
てのｎ型Ｃｄ_0.5 Ｚｎ_0.2 Ｍｇ_0.3 Ｓ層３２を順次成長
させる。

【００５５】次にｎ型Ｃｄ_0.5 Ｚｎ_0.2 Ｍｇ_0.3 Ｓ層３
２上に、厚さ５００ｎｍのｐ型Ｃｄ_0.2 Ｚｎ_0.8 Ｓ_0.35
Ｓｅ_0.65層３３を成長させる。このｐ型Ｃｄ_0.2 Ｚｎ
_0.8 Ｓ_0.35Ｓｅ_0.65層３３は、ｐ型ＧａＡｓ基板１５と
格子整合しており、活性層３０のバンドギャップより小
さいバンドギャップを持っている。

【００５６】次に成長装置から取り出した後、ｐ型Ｃｄ
_0.2 Ｚｎ_0.8 Ｓ_0.35Ｓｅ_0.65層３３を選択的にエッチン
グし、幅５μｍのストライプ状の溝をｐ型Ｃｄ_0.2 Ｚｎ
_0.8Ｓ_0.35Ｓｅ_0.65層３３に形成する。

【００５７】次に成長装置に戻し、全面に厚さ７５０ｎ
ｍのＺｎ_0.85Ｍｇ_0.15Ｓ_0.3 Ｓｅ_0.7 層３４、厚さ２μ
ｍのＺｎ_0.7 Ｍｇ_0.3 Ｓ_0.5 Ｓｅ_0.5 層３５を順次成長
させる。最後に、Ａｕ・Ｔｉ合金電極１０，１１を形成
して完成する。

【００５８】このように構成された半導体レーザ装置で
も先の実施例と同様な効果が得られるのを確認した。

【００５９】図６は、本発明の第４の実施例に係る半導
体レーザ装置の概略構成を示す断面図である。これはｎ
型基板を用いた例である。

【００６０】これを製造工程に従い説明すると、まず、
ｎ型ＧａＡｓ基板３７上にｎ型ＧａＡｓ緩衝層３８を成
長させた後、この上に格子整合する厚さ２μｍのｎ型Ｚ
ｎ_0.7 Ｍｇ_0.3 Ｓ_0.5 Ｓｅ_0.5 層３９を成長させる。

【００６１】次にｎ型Ｚｎ_0.7 Ｍｇ_0.3 Ｓ_0.5 Ｓｅ_0.5
層３９上に、厚さ０．６５μｍのバンドギャップの小さ
なｎ型Ｚｎ_0.85Ｍｇ_0.15Ｓ_0.3 Ｓｅ_0.7 層４０、続い
て、活性層４１としての３つのＣｄ_0.2 Ｚｎ_0.8 Ｓｅ量
子井戸層を順次成長させる。

【００６２】次にこの活性層４１上に、厚さ０．１５μ
ｍのｐ型Ｚｎ_0.85Ｍｇ_0.15Ｓ_0.3 Ｓｅ_0.7 層４２を成長
させ、続いて、エッチングストップ層として、格子整合
した厚さ１０ｎｍの薄いｐ型Ｃｄ_0.5 Ｚｎ_0.2 Ｍｇ_0.3
Ｓ層４３を成長させる。

【００６３】このｐ型Ｃｄ_0.5 Ｚｎ_0.2 Ｍｇ_0.3 Ｓ層４
３は、周囲の層より若干低い約５×１０¹⁶ｃｍ^-3の濃度
（非常に薄いため大幅なオフセットがあるにも拘らず、
層を通しての有効な伝導が十分になされる）を持ってい
る。

【００６４】次にｐ型Ｃｄ_0.5 Ｚｎ_0.2 Ｍｇ_0.3 Ｓ層４
３上に、厚さ０．５μｍの広禁制帯幅のｎ型Ｚｎ_0.7 Ｍ
ｇ_0.3 Ｓ_0.5 Ｓｅ_0.5 層４４を成長させる。

【００６５】次に成長装置から取り出した後、前述した
ようにｎ型Ｚｎ_0.7 Ｍｇ_0.3 Ｓ_0.5Ｓｅ_0.5 層４４を選
択的にエッチングする。

【００６６】次に成長装置に戻し、全面に厚さ０．５μ
ｍのｐ型Ｚｎ_0.85Ｍｇ_0.15Ｓ_0.3 Ｓｅ_0.7 層４５を成長
させ、続けて、全面に厚さ２μｍの広禁制帯幅のｐ型Ｚ
ｎ_0.7 Ｍｇ_0.3 Ｓ_0.5 Ｓｅ_0.5 層４６を成長させた。

【００６７】次にこのｐ型Ｚｎ_0.7 Ｍｇ_0.3 Ｓ_0.5 Ｓｅ
_0.5 層４６上に、良好なコンタクトを取るために、厚さ
０．１μｍの高濃度のｐ型ＺｎＳｅ層４７を成長させ
る。

【００６８】次にこのｐ型ＺｎＳｅ層４７上に、バンド
ギャップ差を緩和する層であるｐ型ＺｎＳｅ層とｐ型Ｚ
ｎＴｅ層とが交互に重なってなる超格子コンタクト層４
８を成長させる。この超格子コンタクト層４８によって
後工程で形成するＡｕ・Ｐｄ合金電極１０ａとｐ型Ｚｎ
Ｓｅ層４７とのコンタクトを良好にできる。

【００６９】ここで、超格子コンタクト層の代わりにバ
ンドギャップが徐々に変わるＺｎＳｅＴｅを用いても良
い。また、ｐ型ＧａＡｓ基板を用いた場合には、ｐ型Ａ
ｌＧａＩｎＰ層を用いても良い。

【００７０】最後に、超格子コンタクト層４８にＡｕ・
Ｐｄ合金電極１０ａ、ｎ型ＧａＡｓ基板３７にＡｕ・Ｔ
ｉ合金電極１１を形成した後、端面劣化を防止するため
にレ−ザ端面を被覆して完成する。

【００７１】図７は、本発明の第５の実施例に係る半導
体レーザ装置の概略構成を示す断面図である。これもｎ
型基板を用いた例である。

【００７２】先ず、第４の実施例と同様に、半導体層３
７，３８，３９を形成した後、厚さ０．４μｍのＺｎ
_0.85Ｍｇ_0.15Ｓ_0.3 Ｓｅ_0.7 層５０を成長させる。

【００７３】次にこのＺｎ_0.85Ｍｇ_0.15Ｓ_0.3 Ｓｅ_0.7
層５０上に、エッチングストップ層としてのＣｌがドー
プされた厚さ１０ｎｍの薄いｎ型Ｃｄ_0.5 Ｚｎ_0.2 Ｍｇ
_0.3Ｓ層５１、厚さ約０．６μｍの広禁制帯幅のｐ型Ｚ
ｎ_0.7 Ｍｇ_0.3 Ｓ_0.5 Ｓｅ_0.5 層５２を順次成長させ
る。

【００７４】次に成長装置から取り出した後、ｐ型Ｚｎ
_0.7 Ｍｇ_0.3 Ｓ_0.5 Ｓｅ_0.5 層５２を選択エッチング
し、ストライプ状の溝を形成する。

【００７５】次に成長装置に戻して、ｐ型Ｚｎ_0.7 Ｍｇ
_0.3 Ｓ_0.5 Ｓｅ_0.5 層５２上に、ｎ型Ｚｎ_0.85Ｍｇ_0.15
Ｓ_0.3 Ｓｅ_0.7 層５３、三つのＣｄ_0.2 Ｚｎ_0.8 Ｓｅ量
子井戸層からなる活性層５４、厚さ０．６５μｍのｐ型
Ｚｎ_0.85Ｍｇ_0.15Ｓ_0.3 Ｓｅ_0.7 層５５を順次成長させ
る。

【００７６】次にこのｐ型Ｚｎ_0.85Ｍｇ_0.15Ｓ_0.3 Ｓｅ
_0.7 層５５上に、厚さ２μｍの広禁制帯幅のｐ型Ｚｎ
_0.7 Ｍｇ_0.3 Ｓ_0.5 Ｓｅ_0.5 層５６を成長させた後、こ
の上に先の実施例と同様に、ｐ型ＺｎＳｅ層４７、超格
子コンタクト層４８を順次形成する。

【００７７】最後に、超格子コンタクト層４８にＡｕ・
Ｐｄ合金電極１０ａ、ｎ型ＧａＡｓ基板３７にＡｕ・Ｔ
ｉ合金電極１１を形成した後、端面劣化を防止するため
にレ−ザ端面を被覆して完成する。

【００７８】このようにして製造された本実施例の半導
体レーザ装置、並びに第４の実施例の半導体レーザ装置
を評価したところ、室温でＣＷ発光することが分かっ
た。また、図８の波長−光強度の特性図に示すように、
約５３０ｎｍの付近でレーザ発振が生じることが分かっ
た。

【００７９】図９は、本発明の第６の実施例に係る半導
体レーザ装置の概略構成を示す断面図である。

【００８０】これは基板材料としてＧａＡｓの代わり
に、ＩｎＰを用いた例である。ＩｎＰはＧａＡｓに比べ
て深い価電子帯を持ち、これにより、ｐ型 II-VI族エピ
タキシャル半導体層との間のオフセットを減少できる まず、ＩｎＰ基板６０上に、ほぼ格子整合する厚さ０．
１μｍのｐ型ＺｎＳｅ_0.55Ｔｅ_0.45層６１、厚さ０．１
μｍのｐ型Ｃｄ_0.3 Ｚｎ_0.7 Ｓｅ_0.8 Ｔｅ_0.2層６２、
厚さ０．１μｍのｐ型Ｃｄ_0.5 Ｚｎ_0.5 Ｓｅ層６３を順
次成長させる。

【００８１】次にこのｐ型Ｃｄ_0.5 Ｚｎ_0.5 Ｓｅ層６３
上に、格子整合する厚さ２μｍのｐ型Ｃｄ_0.25Ｚｎ_0.3
Ｍｇ_0.45Ｓｅ層６４、厚さ０．５μｍのｐ型Ｃｄ_0.4 Ｚ
ｎ_0.45Ｍｇ_0.15Ｓｅ層６５を順次形成する。

【００８２】次にこのｐ型Ｃｄ_0.4 Ｚｎ_0.45Ｍｇ_0.15Ｓ
ｅ層６５上に、Ｃｄ_0.4 Ｚｎ_0.45Ｍｇ_0.15Ｓｅ障壁層で
分離された三つのＣｄ_0.35Ｚｎ_0.65Ｓｅ量子井戸層から
なる活性層６６を成長させる。前述した構造とは対照的
に、これら井戸層はＣｄ_0.4Ｚｎ_0.6 Ｓｅ層の小さな格
子定数のため、圧縮歪みというよりむしろ張力歪みが生
じる。

【００８３】活性層６６上に、厚さ０．１５μｍのｎ型
Ｃｄ_0.4 Ｚｎ_0.45Ｍｇ_0.15Ｓｅ層６７、厚さ５ｎｍの薄
いエッチングストップ層としてのｎ型Ｃｄ_0.7 Ｍｇ_0.3
Ｓ層６８を順次成長させる。

【００８４】このｎ型Ｃｄ_0.7 Ｍｇ_0.3 Ｓ層６８の組成
は以下のようにして決めた。すなわち、適度に大きなバ
ンドギャップが得られ、残りの半導体層との歪みを低減
できるとともに、エッチングストップ層として使用でき
る程度の厚さに成長できるかという観点から決められ
た。なお、ｎ型Ｃｄ_0.7 Ｍｇ_0.3 Ｓ層６８の厚さは、１
０ｎｍであっても良い。この層の厚さの相違は装置の性
能には関係しないが、ストップ層が厚い場合、ＣｄＭｇ
ＳＳｅ層が望ましい。

【００８５】次にｎ型Ｃｄ_0.7 Ｍｇ_0.3 Ｓ層６８上に、
格子整合する厚さ０．５μｍのｐ型Ｃｄ_0.5 Ｚｎ_0.5 Ｓ
ｅ層６９を成長させる。このｐ型Ｃｄ_0.5 Ｚｎ_0.5 Ｓｅ
層６９のバンドギャップは、損失導波構造となるよう
に、上記量子井戸層のバンドギャップよりも小さくなっ
ている。なお、ｐ型Ｃｄ_0.5 Ｚｎ_0.5 Ｓｅ層６９の代わ
りに、ｐ型Ｚｎ_0.65Ｍｇ_0.35Ｓｅ_0.7 Ｔｅ_0.3 層を用い
ても良い。

【００８６】次に成長装置から取り出した後、ｐ型Ｃｄ
_0.5 Ｚｎ_0.5 Ｓｅ層６９を選択的にエッチングして、ス
トライプ状の溝を形成する。

【００８７】次に成長装置に戻して、全面に厚さ０．５
μｍのｎ型Ｃｄ_0.4 Ｚｎ_0.45Ｍｇ_0.15Ｓｅ層７０、厚さ
２μｍのｎ型Ｃｄ_0.25Ｚｎ_0.3 Ｍｇ_0.45Ｓｅ層７１のク
ラッド層を順次成長させた。

【００８８】最後に、ｐ型ＩｎＰ基板６０、ｎ型Ｃｄ
_0.25Ｚｎ_0.3 Ｍｇ_0.45Ｓｅ層７１に、それぞれ、Ａｕ・
Ｔｉ合金電極１１，１０を設けて完成する。

【００８９】このようにして製造され、レーザ端面が被
覆されていない半導体レーザ装置を評価したところ、室
温で約５７０ｎｍのパルスレ−ザ発光が得られることが
分かった。

【００９０】また、ＧａＡｓと比較してＩｎＰの深い価
電子帯のためと硫化セレン化合物系よりもむしろセレン
化合物系の構造であるため、本実施例のレーザのしきい
値電圧はＧａＡｓ系レーザのそれよりも一般的に小さか
った。

【００９１】図１０は、本発明の第７の実施例に係る半
導体レーザ装置の概略構成を示す断面図である。

【００９２】図中、１０１はｎ型ＧａＡｓ基板を示して
おり、このｎ型ＧａＡｓ基板１０１上には、ｎ型ＧａＡ
ｓバッファー層１０２、ｎ型Ｚｎ_1-X1Ｃｄ_X1Ｓ_Y1Ｓｅ
_1-Y1バッファー層１０３、ｎ型Ｚｎ_1-X2Ｃｄ_X2Ｓ_Y2Ｓｅ
_1-Y2クラッド層１０４、アンドープＺｎ_1-X3Ｃｄ_X3Ｓ_Y3
Ｓｅ_1-Y3光ガイド層１０５、アンドープＺｎ_1-X4Ｃｄ_X4
Ｓ_Y4Ｓｅ_1-Y4量子井戸層（活性層）１０６、アンドープ
Ｚｎ_1-X3Ｃｄ_X3Ｓ_Y3Ｓｅ_1-Y3光ガイド層１０７、ｐ型Ｚ
ｎ_1-X2Ｃｄ_X2Ｓ_Y2Ｓｅ_1-Y2第１クラッド層１０８、ｐ型
Ｚｎ_1-X5Ｃｄ_X5Ｓ_Y5Ｓｅ_1-y5エッチングストップ・格子
歪み緩和層１０９が順次形成されている。

【００９３】このエッチングストップ・格子歪み緩和層
１０９上には、ｐ型Ｚｎ_1-X2Ｃｄ_X2Ｓ_Y2Ｓｅ_1-Y2第２ク
ラッド層１１０、ｐ型Ｚｎ_1-X1Ｃｄ_X1Ｓ_Y1Ｓｅ_1-Y1第１
キャップ層１１１、ｐ型ＩｎＧａＡｌＰ第２キャップ層
１１２からなり、断面がメサ状のストライプ構造が形成
されている。

【００９４】このようなストライプ構造は、第２クラッ
ド層１１０、第１キャップ層１１１、第２キャップ層１
１２を順次成長させた後、この積層膜のうちストライプ
構造となる部分以外を選択的にエッチング除去すること
により作成できる。

【００９５】ここで、例えば、塩酸系や硫酸系やアンモ
ニア系エッチング液を用いれば、エッチングストップ・
格子歪み緩和層１０９とクラッド層１１０とのエッチン
グ選択比を十分に大きくでき、容易にストライプ構造を
形成できる。

【００９６】ストライプ構造の側部にはｎ型Ｚｎ_1-X6Ｃ
ｄ_X6Ｓｅ電流ブロック層１１３が形成されている。ｐ型
ＩｎＧａＡｌＰ第２キャップ層１１２、ｎ型Ｚｎ_1-X6Ｃ
ｄ_X6Ｓｅ電流ブロック層１１３上には、ｐ型ＧａＡｓコ
ンタクト層１１４が形成され、このｐ型ＧａＡｓコンタ
クト層１１４には、ｐ側電極ＡｕＺｎ１１６が設けられ
ている。また、ｎ型ＧａＡｓ基板１０１には、ｎ側電極
ＡｕＧｅ１１５が設けられている。

【００９７】ここで、基板１０１は（１００）面から
［０１１］方向に傾斜し、傾きは１６度以下とし、バッ
ファー層１０３の組成は０≦Ｘ１≦１、０≦Ｙ１≦１、
クラッド層１０４，１０８，１１０の組成は０≦Ｘ２≦
１、０≦Ｙ２≦１、光ガイド層１０５，１０７の組成は
０≦Ｘ３≦１、０≦Ｙ３≦１とし、且つＧａＡｓ基板１
０１に格子整合するように上記組成を選ぶ。

【００９８】量子井戸層１０６の組成は０≦Ｘ４≦１、
０≦Ｙ４≦１、厚さを１〜２００ｎｍとし、井戸数は１
〜１００とする。

【００９９】エッチングストップ・格子歪み緩和層１０
９の組成は０≦Ｘ５≦１、０≦ｙ５≦１、電流ブロック
層１１３の組成は０≦Ｘ６≦１の範囲で設定できるが、
ＧａＡｓ基板１０１に格子整合させることはできない。
格子不整合量は０．３％以上あれば良く、単結晶でなく
ても問題がないことが分かった。

【０１００】第２キャップ層１１２はＩｎＧａＰ層、Ｉ
ｎＧａＡｌＰ層、ＩｎＡｌＰ層からなる多層構造でもか
まわない。

【０１０１】各クラッド層の不純物ドーピングは、例え
ば、ｐ型はＮを不純物とし８×１０¹⁷ｃｍ^-3程度、ｎ型
はＣｌを不純物とし７×１０¹⁷ｃｍ^-3程度の濃度とし
た。

【０１０２】光ガイド層１０５の厚さは５〜５００ｎｍ
とする。

【０１０３】ｎ型Ｚｎ_1-X6Ｃｄ_X6Ｓｅ電流ブロック層１
１３はＧａＡｓ基板１０１に格子整合していないが、同
じく格子整合していないエッチングストップ・格子歪み
緩和層１０９上に再成長することで格子歪み等による転
位や欠陥を低減できることが実験から分かった。そし
て、ｎ型Ｚｎ_1-X6Ｃｄ_X6Ｓｅ電流ブロック層１１３は、
電流ブロック層および光吸収層として働き、横モードの
安定化を実現できる。

【０１０４】すなわち、本実施例によれば、電流ブロッ
ク層１１３であるＺｎ_1-X6Ｃｄ_X6Ｓｅ層はＧａＡｓ基板
１０１と格子整合しないが、下地としてエッチングスト
ップ・格子歪み緩和層１０９であるＺｎ_1-X5Ｃｄ_X5Ｓ_Y5
Ｓｅ_1-y5層を用いれば、電流ブロック層および光吸収層
として働くＺｎ_1-X6Ｃｄ_X6Ｓｅ層を成長させることがで
きる。この結果、活性層で発光した光を吸収できるよう
になり、横モードが安定化し、信頼性の向上が図れるよ
うになる。

【０１０５】図１１は、本発明の第９の実施例に係る半
導体レーザ装置の概略構成を示す断面図である。図１１
において、２０１はｐ型ＧａＡｓ基板、２０２はｐ型Ｉ
ｎＧａＰバッファー層、２０３はｐ型ＩｎＧａＡｌＰ中
間バンドギャップ層、２０４はｐ型Ｚｎ_1-X1Ｃｄ_X1Ｓ_Y1
Ｓｅ_1-Y1バッファー層、２０５はｐ型Ｚｎ_1-X2Ｃｄ_X2Ｓ
_Y2Ｓｅ_1-Y2クラッド層、２０６はアンドープＺｎ_1-X3Ｃ
ｄ_X3Ｓ_Y3Ｓｅ_1-Y3光ガイド層、２０７はアンドープＺｎ
_1-X4Ｃｄ_X4Ｓ_Y4Ｓｅ_1-Y4量子井戸層、２０８はアンドー
プＺｎ_1-X3Ｃｄ_X3Ｓ_Y3Ｓｅ_1-Y3光ガイド層、２０９はｎ
型Ｚｎ_1-X2Ｃｄ_X2Ｓ_Y2Ｓｅ_1-Y2第一クラッド層、２１０
はｎ型Ｚｎ_1-X5Ｃｄ_X5Ｓ_Y5Ｓｅ_1-y5エッチングストップ
・格子歪み緩和層、２１１はｎ型Ｚｎ_1-X2Ｃｄ_X2Ｓ_Y2Ｓ
ｅ_1-Y2第二クラッド層、２１２はｎ型Ｚｎ_1-X1Ｃｄ_X1Ｓ
_Y1Ｓｅ_1-Y1キャップ層、２１３はｐ型Ｚｎ_1-X6Ｃｄ_X6Ｓ
ｅ電流ブロック層、２１４はｎ型ＧａＡｓコンタクト
層、２１５はｐ型電極ＡｕＺｎ、２１６はｎ型電極Ａｕ
Ｇｅを示している。

【０１０６】ここで、基板２０１は（１００）面から
［０１１］方向に傾斜し、傾きは１６度以下である。バ
ッファ層２０２は、ＺｎＳｅ層、ＩｎＧａＡｓ層、Ｉｎ
ＧａＰ層からなる多層構造でも構わない。

【０１０７】また、中間バンドギャップ層２０３はＩｎ
ＧａＰ層、ＩｎＧａＡｌＰ層、ＩｎＡｌＰ層からなる多
層構造でもかまわない。

【０１０８】バッファー層２０４とキャップ層２１２の
組成は０≦Ｘ１≦１、０≦Ｙ１≦１であり、クラッド層
２０５，２０９，２１１の組成は０≦Ｘ２≦１、０≦Ｙ
２≦１であり、光ガイド層２０６，２０８の組成は０≦
Ｘ３≦１、０≦Ｙ３≦１とし、且つＧａＡｓ基板２０１
に格子整合するように上記組成を選ぶ。

【０１０９】量子井戸層２０７の組成は０≦Ｘ４≦１、
０≦Ｙ４≦１であり、厚さを１〜２００ｎｍとし、井戸
数は１〜１００とする。

【０１１０】エッチングストップ・格子歪み緩和層２１
０の組成は０≦Ｘ５≦１、０≦Ｙ５≦１であり、電流ブ
ロック層２１３の組成は０≦Ｘ６≦１である。エッチン
グストップ・格子歪み緩和層２１０、電流ブロック層２
１３はＧａＡｓ基板１０１と格子整合していないが、格
子不整合量は０．３％以上あればよく、単結晶でなくて
も問題がないことが分かった。

【０１１１】各クラッド層の不純物ドーピングは、例え
ば、ｐ型はＮを不純物とし８×１０¹⁷ｃｍ^-3程度、ｎ型
はＣｌを不純物とし７×１０¹⁷ｃｍ^-3程度の濃度とす
る。

【０１１２】光ガイド層２０５，２０８の厚さは５〜５
００ｎｍである。

【０１１３】エッチングストップ・格子歪み緩和層２１
０とクラッド層２１１とのエッチング選択比は、先の実
施例と同様に、塩酸系や硫酸系やアンモニア系エッチン
グ液を用いることで高くできる。

【０１１４】本実施例の場合も、先の実施例と同様に、
電流ブロック層２１３はＧａＡｓ基板２０１に格子整合
していないが、同じく格子整合していないエッチングス
トップ・格子歪み緩和層２１０上に再成長することで格
子歪み等による転位や欠陥を低減でき、電流ブロック層
と光吸収層として働く電流ブロック層２１３を形成で
き、横モードの安定化が図れる。また、ｐ型電極２１５
は、バッファ層２０２や中間バンドギャップ層２０３上
に形成されていても良い。

【０１１５】なお、第７、第８の実施例は以下のように
変形した実施できる。すなわち、クラッド層の材料とし
てＣｄＺｎＳ、ＺｎＳＴｅ、ＺｎＭｇＳＳｅを用いた
り、光ガイド層の材料としてＣｄＺｎＳ、ＺｎＳＴｅを
用いても良い。また、電流ブロック層をｎ型や半絶縁型
にしたり、材料としてＣｄＳ，ＣｄＳｅ，ＺｎＴｅ，Ｚ
ｎＳ等のII−VI族化合物半導体の熱抵抗の小さい材料
や、ｎ型のIII −Ｖ族化合物半導体やＧｅやＳｉ等の材
料を用いて良い。また、電流ブロック層は必ずしも単結
晶でなくても活性層の発光を十分に吸収でき、第７、第
８の実施例と同様の効果が得られる。

【０１１６】なお、上記実施例では半導体レーザについ
て説明したが、本発明は、ＬＥＤ等の他の光半導体装置
や、バイポーラトランジスタ等の光半導体装置以外の半
導体装置にも適用できる。

【０１１７】

【発明の効果】以上詳述したように本発明によれば、Ｃ
ｄ_s Ｚｎ_t Ｍｇ_1-s-t Ｓ_y2Ｓｅ_u Ｔｅ_1-y2-u層の下地と
してＣｄ_w Ｚｎ_x Ｍｇ_1-w-x Ｓ_y1Ｓｅ_1-y1層を用いるこ
とにより、Ｃｄ_s Ｚｎ_t Ｍｇ_1-s-t Ｓ_y2Ｓｅ_u Ｔｅ
_1-y2-u層をエッチングする際に、Ｃｄ_w Ｚｎ_x Ｍｇ
_1-w-x Ｓ_y1Ｓｅ_1-y1層より下の層がエッチングされるの
を防止でき、従来得られなかった構造を有する II-VI族
化合物半導体系の半導体装置が得られるようになる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る半導体レーザ装置
の概略構成を示す断面図

【図２】従来の半導体レーザ装置の概略構成を示す断面
図

【図３】従来および本発明の半導体レーザ装置の光強度
の電流依存性を示す特性図

【図４】本発明の第２の実施例に係る半導体レーザ装置
の概略構成を示す断面図

【図５】本発明の第３の実施例に係る半導体レーザ装置
の概略構成を示す断面図

【図６】本発明の第４の実施例に係る半導体レーザ装置
の概略構成を示す断面図

【図７】本発明の第５の実施例に係る半導体レーザ装置
の概略構成を示す断面図

【図８】図７の半導体レーザ装置の光強度の波長依存性
を示す特性図

【図９】本発明の第６の実施例に係る半導体レーザ装置
の概略構成を示す断面図

【図１０】本発明の第７の実施例に係る半導体レーザ装
置の概略構成を示す断面図

【図１１】本発明の第８の実施例に係る半導体レーザ装
置の概略構成を示す断面図

【符号の説明】

１…ｐ型ＧａＡｓ基板、２…ｐ型ＩｎＧａＡｓ層、３…
ｐ型ＩｎＧａＡｌＰ層、４…ｐ型ＺｎＳｅ層、５…活性
層、６…ｎ型ＺｎＳｅ層、７…ＺｎＳ層、８…ｐ型Ｚｎ
Ｓｅ層、９…ｎ型ＺｎＳｅ層、１０，１１…Ａｕ・Ｔｉ
合金電極 １０１…ｎ型ＧａＡｓ基板、１０２…ｎ型ＧａＡｓバッ
ファー層、１０３…ｎ型Ｚｎ_1-X1Ｃｄ_X1Ｓ_Y1Ｓｅ_1-Y1バ
ッファー層、１０４…ｎ型Ｚｎ_1-X2Ｃｄ_X2Ｓ_Y2Ｓｅ_1-Y2
クラッド層、１０５…アンドープＺｎ_1-X3Ｃｄ_X3Ｓ_Y3Ｓ
ｅ_1-Y3光ガイド層、１０６…アンドープＺｎ_1-X4Ｃｄ_X4
Ｓ_Y4Ｓｅ_1-Y4量子井戸層（活性層）、１０７…アンドー
プＺｎ_1-X3Ｃｄ_X3Ｓ_Y3Ｓｅ_1-Y3光ガイド層、１０８…ｐ
型Ｚｎ_1-X2Ｃｄ_X2Ｓ_Y2Ｓｅ_1-Y2第１クラッド層、１０９
…ｐ型Ｚｎ_1-X5Ｃｄ_X5Ｓ_Y5Ｓｅ_1-y5エッチングストップ
・格子歪み緩和層、１１０…ｐ型Ｚｎ_1-X2Ｃｄ_X2Ｓ_Y2Ｓ
ｅ_1-Y2第２クラッド層、１１１…ｐ型Ｚｎ_1-X1Ｃｄ_X1Ｓ
_Y1Ｓｅ_1-Y1第１キャップ層、１１２…ｐ型ＩｎＧａＡｌ
Ｐ第２キャップ層、１１３…ｎ型Ｚｎ_1-X6Ｃｄ_X6Ｓｅ電
流ブロック層、１１４…ｐ型ＧａＡｓコンタクト層、１
１５…ｎ型電極ＡｕＧｅ、１１６…ｐ側電極ＡｕＺｎ

フロントページの続き (72)発明者 ピーター・パーブルック 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内

Claims (2)

【特許請求の範囲】
1. 【請求項１】基板上に、Ｃｄ_w Ｚｎ_x Ｍｇ_1-w-x Ｓ_y1Ｓ
   ｅ_1-y1層（０≦ｗ≦１，０≦ｘ≦１，０≦（ｗ＋ｘ）≦
   １，０≦ｙ１≦１）を形成する工程と、 このＣｄ_w Ｚｎ_x Ｍｇ_1-w-x Ｓ_y1Ｓｅ_1-y1層上に、Ｃｄ
   _s Ｚｎ_t Ｍｇ_1-s-t Ｓ_y2Ｓｅ_u Ｔｅ_1-y2-u層（０≦ｓ≦
   １，０≦ｔ≦１，０≦（ｓ＋ｔ）≦１，０≦ｙ２≦ｙ
   １，０≦ｕ≦１，０≦（ｙ２＋ｕ）≦１）を形成する工
   程と、 前記Ｃｄ_w Ｚｎ_x Ｍｇ_1-w-x Ｓ_y1Ｓｅ_1-y1層をエッチン
   グストップ層として用い、前記Ｃｄ_s Ｚｎ_t Ｍｇ_1-s-t
   Ｓ_y2Ｓｅ_u Ｔｅ_1-y2-u層を選択的にエッチングする工程
   とを有してなることを特徴とする半導体装置の製造方
   法。
2. 【請求項２】基板上に設けれたＣｄ_w Ｚｎ_x Ｍｇ_1-w-x
   Ｓ_y1Ｓｅ_1-y1層（０≦ｗ≦１，０≦ｘ≦１，０≦（ｗ＋
   ｘ）≦１，０≦ｙ１≦１）と、 このＣｄ_w Ｚｎ_x Ｍｇ_1-w-x Ｓ_y1Ｓｅ_1-y1層上に設けら
   れ、電流通路を形成するストライプ状の開口部を有し、
   Ｃｄ_s Ｚｎ_t Ｍｇ_1-s-t Ｓ_y2Ｓｅ_u Ｔｅ_1-y2-u（０≦ｓ
   ≦１，０≦ｔ≦１，０≦（ｓ＋ｔ）≦１，０≦ｙ２≦ｙ
   １，０≦ｕ≦１，０≦（ｙ２＋ｕ）≦１）からなる電流
   狭窄層とを具備してなることを特徴とする半導体装置。