JP2000049091A - 半導体層構造並びにその形成方法及び半導体装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 共通成分を有する第１の半導体層と第２の半
導体層とを分子線エピタキシ法により積層する半導体層
構造の形成方法、半導体層構造及び半導体装置を提供す
る。 【解決手段】 各元素の蒸気を基板上に照射して，２以
上の元素から構成されるｐ型またはｎ型の第１の半導体
層３０と，前記第１の半導体層３０と導電型が同一でか
つ２以上の元素から構成される第２の半導体層３２が，
交互に積層されている半導体層の形成方法において，前
記第１の半導体層３０上に前記第２の半導体層３２を成
膜する前に，あるいは，前記第２の半導体層３２上に前
記第１の半導体層３０を成膜する前に，前記第１の半導
体層３０と前記第２の半導体層３２を構成する少なくと
も１種類以上の共通元素を前記第１の半導体層３０上あ
るいは前記第２の半導体層３２上に照射する工程を有す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は，半導体層構造の形
成方法，半導体層構造及び半導体装置に係り，さらに詳
細には，共通成分を有する第１の半導体層と第２の半導
体層とを分子線エピタキシ法により積層する半導体層構
造の形成方法，半導体層構造及び半導体装置に関するも
のである。

【０００２】

【従来の技術】近年において，ＬＳＩ，レーザ，ＬＥＤ
などの各種半導体デバイスが高密度化，高性能化したこ
とにより，各種電子部品，電気製品の高機能化，小型化
が進んでいる。例えば，短波長での発光が可能な半導体
レーザなどは，光ディスクの記録密度の向上やレーザプ
リンタの解像度の向上が期待され，その実現を目指して
研究が活発におこなわれている。

【０００３】このような半導体レーザとして，ｎ型Ｇａ
Ａｓ基板上にｎ型ＺｎＭｇＳＳｅクラッド層，活性層お
よびｐ型ＺｎＭｇＳＳｅクラッド層を形成した構造を有
する半導体レーザが提案されている。この半導体レーザ
に設けられる電極のうち，ｎ側電極はｎ型ＧａＡｓ基板
の裏面に形成されるが，ｐ側電極はｐ型ＺｎＭｇＳＳｅ
クラッド層上に積層されたｐ型ＺｎＳｅコンタクト層，
ｐ型ＺｎＴｅコンタクト層上に形成されてる。

【０００４】このように，ｐ型ＺｎＳｅコンタクト層に
ｐ型ＺｎＴｅコンタクト層を積層してからｐ側電極を形
成するのは，大量のｐ型不純物をｐ型ＺｎＳｅコンタク
ト層にドーピングすることができないという理由による
ものである。すなわち，ｐ型ドーパント濃度が充分でな
いｐ型ＺｎＳｅコンタクト層にｐ側電極を形成すると，
ｐ側電極は良好なオーム性接触を得ることができずに接
触抵抗が高くなってしまう。このため，アクセプタを高
濃度でドーピングできるｐ型ＺｎＴｅコンタクト層をｐ
型ＺｎＳｅコンタクト層上に積層してからｐ側電極を形
成することによって，ｐ側電極の接触抵抗の低減が図ら
れている。

【０００５】しかしながら，ｐ型ＺｎＳｅコンタクト層
上にｐ型ＺｎＴｅコンタクト層を形成した場合には，こ
の接合界面の価電子帯が，ｐ型ＺｎＴｅ層にむかって下
側に凸形状のバンドギャップ変化となってしまう。この
ような下に凸形状のバンドギャップ変化は，ｐ側電極か
らｐ型ＺｎＳｅ層とｐ型ＺｎＴｅ層の接合に注入される
正孔に対してポテンシャル障壁として働くという問題が
ある。したがって，ｐ型ＺｎＳｅコンタクト層上にｐ型
ＺｎＴｅコンタクト層を形成しても，ｐ側電極では充分
に良好なオーム接触を得ることができなかった。このよ
うな問題を解決し，ｐ側電極で良好なオーム接触を得る
方法として，以下のような方法が開示されている。

【０００６】例えば，特開平６−３１０８１５において
は，ｐ型ＺｎＳｅコンタクト層とｐ型ＺｎＴｅコンタク
ト層との接合部において，ｐ型ＺｎＳｅコンタクト層側
に形成される空乏層内に，ｐ型ＺｎＴｅ層およびｐ型Ｚ
ｎＳｅ層をそれぞれ量子井戸層および障壁層とする多重
量子井戸層を形成し，かつ，多重量子井戸層の各量子井
戸層の厚さは各量子井戸層の量子準位がｐ型ＺｎＳｅお
よびｐ型ＺｎＴｅの価電子帯の頂上のエネルギとほぼ等
しくなるように設定する方法を採用している。すなわ
ち，ｐ型ＺｎＳｅコンタクト層のうちｐ型ＺｎＳｅコン
タクト層とｐ型ＺｎＴｅコンタクト層との接合の界面か
ら所定距離の部分のＮのドーピング濃度［Ｎ］を接合界
面に向かって連続的に階段状に増大させることによっ
て，ｐ型ＺｎＴｅコンタクト層中のＮのドーピング濃度
［Ｎ］を充分に高い濃度としている。

【０００７】この方法によれば，第１のｐ型のＩＩーＶ
Ｉ族化合物半導体と第２のｐ型のＩＩーＶＩ族化合物半
導体の接合の界面における価電子帯のバンド不連続によ
るポテンシャル障壁を実効的になくすことができ，これ
によって，良好な電圧ー電流特性を得ることができる。
そして，この半導体装置が半導体レーザや発光ダイオー
ドのようなｐｎ接合を用いた発光素子である場合には，
このｐｎ接合の立ち上がり電圧の低減を図ることができ
る。

【０００８】また，特開平７ー２１１９３６において
は，ＺｎＳｅのｐｎ接合ダイオードのｐ型ＺｎＳｅ層上
とｐ型ＺｎＴｅ層の間にｉ型ＺｎＴｅ層を積層する方法
を採用している。この方法によれば，ｐ型ＺｎＳｅ層と
ｉ型ＺｎＴｅ層との接合のｉ型ＺｎＴｅ層側の価電子帯
が下に凸となるように曲がるので，ｐ側電極からｐ型Ｚ
ｎＴｅ層に注入される正孔に対する，ｐ型ＺｎＳｅ層と
ｉ型ＺｎＴｅ層との接合の実効的な障壁の高さを，ｐ型
ＺｎＳｅ層とｉ型ＺｎＴｅ層との接合界面における価電
子帯の不連続の大きさよりも実効的に小さくすることが
できるので，正孔が接合を流れやすくすることができ
る。

【０００９】また，特開平８−２６４８７６において
は，ＺｎＴｅギャップ層をドーピングする層とドーピン
グしない層を交互に積層することにより，ＺｎＴｅ中の
実効的ドーピングレベルを制御し，また，ＺｎＴｅ／Ｚ
ｎＳｅ超格子層のＺｎＳｅ層のみにドーピングすること
により，窒素の拡散を抑制する方法を採用している。こ
の方法によれば，ＺｎＳｅ層の最適ドーピング条件を維
持したままＺｎＴｅ層の実効的ドーピングレベルを窒素
がＺｎＳｅ層に過剰に拡散しない程度に容易に制御する
ことができる。そして，ｐ側電極とのコンタクトが容易
になり，ｐ側電極との接触抵抗を低減することができ
る。

【００１０】ところで，ＺｎＳｅ層やＺｎＴｅ層などの
各層を成膜する方法としては，分子線エピタキシ法（以
下，ＭＢＥ法という）が用いられることが多い。このＭ
ＢＥ法は，加熱した原子または分子を１０^−１０〜１０
^−１２Ｔｏｒｒの超高真空下で蒸発させ，この気化した
原子または分子がビーム上になって基板上に析出するこ
とによって所望の超格子層を作製する方法である。この
方法は，所望する超格子層を１原子層から制御して積層
することできるので，精密な成膜制御を必要とする半導
体デバイスの製造工程で多く使用されている。

【００１１】例えば，このＭＢＥ法を用いて，ＧａＡｓ
基板上にｐ型ＺｎＴｅ層とｐ型ＺｎＳｅ層とを交互に積
層する場合には，まず，ＧａＡｓ基板をＭＢＥ装置内の
所定位置にセットし，原料Ｚｎ，原料Ｔｅ，原料Ｓｅ，
ｐ型ドーパントを所定の各加熱装置にセットし，装置内
を１０^−１０〜１０^−１２Ｔｏｒｒを超高真空下にす
る。この加熱装置には，それぞれシャッタがついている
ので，加熱した所望原料のシャッタを開けることによっ
て所望の単元素膜あるいは化合物膜を基板上に成膜する
ことができる。例えば，加熱した原料Ｚｎ，原料Ｔｅ，
ｐ型ドーパントのシャッタを開けると，これらの蒸気
（分子線）がＧａＡｓ基板に照射されてｐ型ＺｎＴｅ層
が成膜される。

【００１２】次いで，原料Ｔｅのシャッタを閉じて原料
Ｓｅのシャッタを開けると，原料Ｚｎ，ｐ型ドーパン
ト，原料Ｓｅの蒸気（分子線）がｐ型ＺｎＴｅ層上に照
射され，ｐ型ＺｎＴｅ層上にｐ型ＺｎＳｅ層が形成され
る。そして，再度，原料Ｓｅのシャッタを閉じて原料Ｔ
ｅのシャッタを開けると，原料Ｚｎ，ｐ型ドーパント，
原料Ｔｅの蒸気（分子線）がｐ型ＺｎＳｅ層上に照射さ
れ，ｐ型ＺｎＳｅ層上にｐ型ＺｎＴｅ層を形成すること
ができる。

【００１３】このように，ＧａＡｓ基板上にｐ型ＺｎＴ
ｅ層とｐ型ＺｎＳｅ層とを交互に積層する場合には，原
料Ｚｎおよびｐ型ドーパントのシャッタを開けた状態
で，原料Ｓｅのシャッタと原料Ｔｅのシャッタを交互に
開閉することによって，ｐ型ＺｎＴｅ層とｐ型ＺｎＳｅ
層を交互に積層したｐ型ＺｎＴｅ／ｐ型ＺｎＳｅの超格
子層を作製することができる。

【００１４】

【発明が解決しようとする課題】しかしながら，特開平
６−３１０８１５，特開平７−２１１９３６，特開平８
−２６４８７６のいずれの場合においても，このＭＢＥ
法を用いて複数の超格子層を交互に作製する場合には，
蒸気圧の高い元素が基板付近で滞留してしまうため，蒸
気圧の高い元素が基板に蒸着する前に次の超格子層の分
子線が基板に到達してしまうという問題があった。この
ため，先の超格子層が成長を開始する前に次の超格子層
が成膜されてしまったり，あるいは，次の超格子層の分
子線が基板上で滞留している原料蒸気と混濁してしま
い，所望の超格子層と異なる第３層が形成されてしまう
という問題があった。

【００１５】例えば，ｐ型ＺｎＴｅ層を成膜した後に，
原料Ｚｎ，原料Ｔｅ，ｐ型ドーパントの全てのシャッタ
を閉じても，蒸気圧の高いＴｅ蒸気が基板付近で残留し
てしまう。この状態で，原料Ｚｎ，ｐ型ドーパント，原
料Ｓｅのシャッタを開けてｐ型ＺｎＳｅ層を成膜する
と，基板付近に滞留している原料Ｔｅの蒸気が原料Ｚｎ
蒸気と原料Ｓｅ蒸気に混入し，ＺｎＳｅＴｅ膜という余
分な３元混晶化合物層が形成されてしまう。

【００１６】このＺｎＳｅＴｅ層がｐ型ＺｎＴｅ層とｐ
型ＺｎＳｅ層の間に形成されることによって，図５に示
すように，ｐ型ＺｎＳｅ層とｐ型ＺｎＴｅ層の間のバン
ドギャップ変化が下側に凸形状となってしまう。このＺ
ｎＳｅＴｅ層が形成されたｐ型ＺｎＴｅ／ｐ型ＺｎＳｅ
超格子層をｐ型コンタクト層として使用すると，ｐ側電
極の接触抵抗が高抵抗化してしまうため，このｐ型コン
タクト層を採用した発光ダイオード，半導体レーザの立
ち上がり電圧が高くなるという問題があった。また，ｐ
型キャリアがｐ型ＺｎＴｅ層からｐ型ＺｎＳｅ層に拡散
してしまうという問題もあった。

【００１７】したがって，本発明は，従来技術が有する
上記のような問題点に鑑みてなされたものであり，各元
素の蒸気を基板上に照射して，２以上の元素から構成さ
れる第１の半導体層と，前記第１の半導体層と導電型が
同一でかつ２以上の元素から構成される第２の半導体層
を交互に積層する半導体層の形成方法において，第１の
半導体層と第２の半導体層の間で混晶が成長することを
防止し，直線的なバンドギャップ変化を有する半導体
層、半導体層の形成方法および半導体層を有する半導体
装置を提供することにある。

【００１８】

【課題を解決するための手段】上記課題を解決するため
に，請求項１の記載の発明のように，各元素の蒸気を基
板上に照射して，２以上の元素から構成される第１の半
導体層を形成し更に前記第１の半導体層上に前記第１の
半導体層との共通元素を含む２以上の元素から構成され
る第２の半導体層を積層する，半導体層構造の形成方法
において，前記第２の半導体層を形成する前に，前記共
通元素を前記第１の半導体層上に照射する工程を有する
ことを特徴とする，半導体層構造の形成方法を提供す
る。

【００１９】かかる構成によれば，第１の半導体層を形
成した後に，基板付近に滞留している蒸気圧の高い元素
を巻き込んで第１の半導体層と第２の半導体層との共通
成分が第１の半導体層上に照射されるので，第１の半導
体層上に第１の半導体層の成分に近い疑似層が形成さ
れ，第１の半導体層と第２の半導体層の間に不必要な混
晶の層が形成されることはない。

【００２０】そして、このような方法によれば、請求項
３に記載の発明のように、少なくとも，２以上の元素か
ら構成される第１の半導体層上に前記第１の半導体層と
の共通元素を含む２以上の元素から構成される第２の半
導体層を積層した構成を有する，半導体層構造におい
て，前記第１の半導体層と前記第２の半導体層との境界
部分には、前記第１の半導体層側から前記第２の半導体
層側に近付くに連れて前記共通元素の濃度が上昇する擬
似層が形成されることを特徴とする，半導体層構造が提
供される。

【００２１】かかる構成は、請求項１にかかる半導体層
構造の形成方法によって具現化でき，疑似層を形成する
作用によって第１の半導体層と第２の半導体層との非共
通成分の混晶を形成することなく半導体層構造の形成を
実施することが可能である。したがって，第１の半導体
層側から第２の半導体層側に向けてバンドギャップの値
が下に凸とならずに直線的なバンドギャップ変化をする
半導体層とすることができる。

【００２２】また，請求項２に記載の発明のように，前
記第１の半導体層および第２の半導体層の成膜は，分子
線エピタキシ法でおこなわれることを含めれば，各種半
導体デバイスの製造工程において原料シャッタの開閉を
おこなうだけで，容易に第１の半導体層上に第１の半導
体層の成分に近い疑似層あるいは第２の半導体層上に第
２の半導体層の成分に近い疑似層を形成することがで
き，不必要な混晶層の形成を防止することができる。こ
の結果，複雑な工程を設けることなく簡単なシャッタの
操作をおこなうだけで，第１の半導体層側から第２の半
導体層側に向けてバンドギャップの値が下に凸となるこ
とを防止して，直線的なバンドギャップ変化を有する半
導体層を形成することができる。

【００２３】また、請求項４に記載の発明のように、上
記のように形成された半導体層構造が、電極を形成する
ためのコンタクト層であることを含めれば、第１の半導
体層上あるいは第２の半導体層上に第１の半導体層の成
分に近い疑似第１の半導体層あるいは第２の半導体層の
成分に近い疑似第２の半導体層が形成され、第１の半導
体層の成分に近い疑似第１の半導体層あるいは第２の半
導体層の成分に近い疑似第２の半導体層上に、所望組成
の第２の半導体層あるいは第１の半導体層が形成される
ので、第１の半導体層側から第２の半導体層側に向けて
バンドギャップの値が下に凸とならずに直線的なバンド
ギャップ変化としたコンタクト層を得ることができる。
この結果、このコンタクト層上に電極を形成した場合
に、電極の接触抵抗の低減を図ることができる。

【００２４】例えば、請求項５に記載の発明のように、
前記半導体層構造は、ｐ型ＺｎＳｅバッファ層上にｐ型
ＺｎＴｅ層とｐ型ＺｎＳｅ層とが交互に積層されている
ｐ型コンタクト層であって、前記第ｐ型ＺｎＴｅ層上の
前記ｐ型ＺｎＳｅ層の界面にはＴｅ元素を含んだＺｎ層
が形成され、前記第ｐ型ＺｎＳｅ層上の前記ｐ型ＺｎＴ
ｅ層の界面にはＳｅ元素を含んだＺｎ層が形成されてい
るコンタクト層であることを含めれば、ｐ型ＺｎＴｅ層
とｐ型ＺｎＳｅ層との界面に、ＺｎＳｅＴｅ層が形成さ
れることはないので、直線的なバンドギャップ変化を有
するｐ型ＺｎＳｅ／ｐ型ＺｎＴｅコンタクト層を得るこ
とができる。そして、このｐ型コンタクト層を青色ない
し緑色の発光可能なＺｎＳｅ系発光ダイオードや半導体
にレーザに使用すれば、ｐ側電極の接触抵抗を低減する
ことができ、発光ダイオードや半導体レーザの立ち上が
り電圧を低減することができる。

【００２５】さらに、請求項６に記載の発明のように、
請求項３、請求項４、請求項５のいずれかに記載の半導
体層構造を含むことを特徴とする半導体装置を提供すれ
ば、第１の半導体層側から第２の半導体層側に向けてバ
ンドギャップの値が下に凸とならずに直線的なバンドギ
ャップ変化とした半導体層により、各種半導体装置に応
じたさまざまな特性の向上を図ることができる。例え
ば、請求項７に記載の発明のように、前記半導体装置が
発光素子であることを含めれば、発光ダイオードや半導
体レーザなどの発光素子の電極の接触抵抗を低減して発
光素子の立ち上がり電圧を低減することが可能になるな
ど、種々の半導体特性の向上を図ることができる。

【００２６】

【発明の実施の形態】以下，本発明の実施の形態につい
て添付図面に基づいて詳細に説明する。本実施形態にお
いては，本発明にかかる半導体層の形成方法が，発光ダ
イオードおよび半導体レーザのｐ型コンタクト層の形成
方法に適用されたものを例に説明をおこなう。

【００２７】（第１の実施の形態）本実施形態において
は，レーザダイオードに適用したｐ型コンタクト層の形
成方法について，レーザダイオードの作製方法を含めて
図１に基づいて説明する。なお，本実施形態において
は，ｎ型ドーパントとしてＺｎＣｌ_２を用い，ｐ型ドー
パントとして活性窒素（Ｎ）を使用している。

【００２８】まず，ＭＢＥ装置内にＧａＡｓ基板４を所
定の位置にセットし，原料Ｚｎ，原料Ｔｅ，原料Ｓｅ，
ｐ型ドーパントなどの必要な原料をそれぞれ所定の加熱
装置にセットして，成長室内を１０^−１０Ｔｏｒｒ程度
の真空度にする。そして，ＧａＡｓ基板４を所定温度に
加熱して表面酸化膜を除去した後，ＧａＡｓ基板４の温
度を所定の温度まで下げる。このとき，原料Ｚｎ，原料
Ｔｅ，原料Ｓｅ，ｐ型ドーパントは，シャッタが閉じた
状態で加熱されている。そして，原料Ｚｎ，原料Ｓｅ，
ｎ型ドーパントであるＺｎＣｌ_２のシャッタを開けてこ
れらの分子線をＧａＡｓ基板４に照射することによっ
て，図１に示すように，０．１μｍ程度の厚さのｎ型Ｚ
ｎＳｅ層５を成膜する。

【００２９】次いで，同様の方法により，ＧａＡｓ基板
４との格子不整合率が０．１％以下のｎ型ＺｎＭｇＳＳ
ｅクラッド層６を０．９μｍ程度の厚さ成膜する。以下
同様に，ｎ型ＺｎＳｅ光閉じ込め層７を０．０８μｍ，
ＺｎＣｄＳｅ活性層８を５０Å，ｐ型ＺｎＳｅ光閉じ込
め層９を０．０８μｍ，ＧａＡｓとの格子不整合率が
０．１％以下のｐ型ＺｎＭｇＳＳｅクラッド層１０を
０．８μｍ，ｐ型ＺｎＳｅコンタクト層１１を０．１μ
ｍ，順次積層する。

【００３０】そして，図２に示すように，このｐ型Ｚｎ
Ｓｅコンタクト層１１上に，ｐ型ＺｎＴｅ／ｐ型ＺｎＳ
ｅ型の多重量子井戸コンタクト層を積層する。まず，ｐ
型ＺｎＳｅコンタクト層１１に，Ｚｎ分子線のみを１秒
から１０秒，望ましくは３秒間照射してＺｎ層３１を形
成する。このように，ｐ型ＺｎＳｅ層１１，３０を形成
した後，原料Ｓｅのシャッタを閉じて原料Ｔｅのシャッ
タを開く間に，Ｚｎ分子線のみを基板に照射することに
よって，基板上に滞留しているＳｅ蒸気を巻き込んだＺ
ｎ層３１を形成することができるので，ＺｎＳｅＴｅ層
の混合層の形成を防止することができる。

【００３１】次いで，このＺｎ層３１上にｐ型ＺｎＴｅ
層３２を形成する。そして，ｐ型ＺｎＴｅ層３２を形成
した後，原料Ｚｎの分子線のみを１秒から１０秒，望ま
しくは３秒間照射してｐ型ＺｎＴｅ層３２上にＺｎ層３
１を形成する。このように，ｐ型ＺｎＴｅ層３２を形成
した後，原料のＴｅシャッタを閉じて原料Ｓｅのシャッ
タを開く間に，Ｚｎ分子線のみを基板に照射することに
よって，基板上に滞留しているＴｅ蒸気を巻き込んだＺ
ｎ層３１を形成することができるので，ＺｎＳｅＴｅ層
の混合層の形成を防止することができる。

【００３２】このように，ｐ型ＺｎＳｅ層３０またはｐ
型ＺｎＴｅ層３２の成長を開始する前に，１秒から１０
秒，望ましくは３秒間，Ｚｎ分子線を基板上に照射する
ことによって，ｐ型ＺｎＳｅ層３０とｐ型ＺｎＴｅ層３
２の間に滞留蒸気を巻き込んだＺｎ層３１を形成するこ
とができる。この方法によれば，ｐ型ＺｎＳｅ層３０ま
たはｐ型ＺｎＴｅ層３２の間にＺｎＳｅＴｅ層の混合層
の形成を防止して，ｐ型ＺｎＳｅ層３０とｐ型ＺｎＴｅ
層３２に近い組成のＺｎ層３１を形成させることができ
る。

【００３３】さらに，このように作製したｐ型ＺｎＳｅ
／ｐ型ＺｎＴｅ多重量子井戸コンタクト層１２と多重量
子井戸コンタクト層１２の周囲に形成したＳｉ０_２絶縁
層１３上にＮｉとＡｕを順次真空蒸着してｐ側電極１４
を形成する。一方，ＧａＡｓ基板４の裏面にはＴｉとＡ
ｕを順次真空蒸着して，ｎ側電極１５を形成する。そし
て，この基板を劈開してすることによって，半導体レー
ザ素子を作製することができる。

【００３４】このように作製された半導体レーザは，Ｇ
ａＡｓ基板４上にｎ型ＺｎＳｅ層５，ｎ型ＺｎＭｇＳＳ
ｅクラッド層６，ｎ型ＺｎＳｅ光閉じ込め層７，ＺｎＣ
ｄＳｅ活性層８，ｐ型ＺｎＳｅ光閉じ込め層９，ｐ型Ｚ
ｎＭｇＳＳｅクラッド層１０，ｐ型ＺｎＳｅコンタクト
層１１から構成されている。さらに，ｐ型ＺｎＳｅコン
タクト層１１上には，ｐ型ＺｎＴｅ層３２とｐ型ＺｎＳ
ｅ層３０が交互に形成され，ｐ型ＺｎＴｅ層３２とｐ型
ＺｎＳｅ層３０の間にはＺｎ層３１が形成される構造を
有しており，ｐ側電極１４が形成される。

【００３５】この方法によれば，蒸気圧の高い原料蒸気
が基板付近に残留していても，ｐ型ＺｎＳｅ層３０やｐ
型ＺｎＴｅ層３２の成長膜に混入することがないのでＺ
ｎＳｅＴｅ層が形成されることはない。また，ｐ型Ｚｎ
Ｔｅ層３２とｐ型ＺｎＳｅ層３０の間には各層の共通成
分であるＺｎ層３１が形成されているので，ｐ型ＺｎＳ
ｅ層３０とｐ型ＺｎＴｅ層３２の間で直線的なバンドギ
ャップ変化のｐ型コンタクト層を作製することができ
る。この結果，立ち上がり電圧を低減したＺｎＳｅ系半
導体レーザを提供することができる。

【００３６】（第２の実施の形態）第１の実施の形態に
おいては，本発明にかかるｐ型コンタクト層を半導体レ
ーザに採用しているが，発光ダイオードに採用すること
も可能である。以下，本発明にかかるｐ型コンタクト層
を採用した発光ダイオードの作製方法について図２に基
づいて説明する。なお，本実施形態においては，ｎ型ド
ーパントとしてＺｎＣｌ_２を用い，ｐ型ドーパントとし
て活性窒素（Ｎ）を使用している。

【００３７】まず，ＭＢＥ装置内にＧａＡｓ基板１６を
所定の位置にセットし，原料Ｚｎ，原料Ｔｅ，原料Ｓ
ｅ，ｐ型ドーパントなどの必要な原料をそれぞれ所定の
加熱装置にセットして，成長室内を１０^−１０Ｔｏｒｒ
程度の真空度にする。そして，ＧａＡｓ基板１６を所定
温度に加熱して表面酸化膜を除去した後，ＧａＡｓ基板
１６の温度を所定の温度まで下げる。このとき，原料Ｚ
ｎ，原料Ｔｅ，原料Ｓｅ，ｐ型ドーパントは，シャッタ
が閉じた状態で加熱されている。そして，原料Ｚｎ，原
料Ｓｅ，ｎ型ドーパントであるＺｎＣｌ２のシャッタを
開けてこれらの分子線をＧａＡｓ基板１６に照射するこ
とによって，図３に示すように，０．１μｍ程度の厚さ
のｎ型ＺｎＳｅクラッド層１７を成膜する。次いで，同
様の方法により，ＺｎＣｄＳｅ活性層１８，ｐ型ＺｎＳ
ｅクラッド層１９を積層する。

【００３８】そして，このｐ型ＺｎＳｅクラッド層１９
上に，ｐ型ＺｎＴｅ／ｐ型ＺｎＳｅ型の多重量子井戸コ
ンタクト層を積層する。まず，ｐ型ＺｎＳｅクラッド層
１９に，Ｚｎ分子線のみを１秒から１０秒，望ましくは
３秒間照射してＺｎ層３１を形成する。このように，ｐ
型ＺｎＳｅ層１９，３０を形成した後，原料Ｓｅのシャ
ッタを閉じて原料Ｔｅのシャッタを開く間に，Ｚｎ分子
線のみを基板に照射することによって，基板上に滞留し
ているＳｅ蒸気を巻き込んだＺｎ層３１を形成すること
ができるので，ＺｎＳｅＴｅ層の混合層を形成を防止す
ることができる。

【００３９】次いで，このＺｎ層３１上にｐ型ＺｎＴｅ
層３２を形成する。そして，ｐ型ＺｎＴｅ層３２を形成
した後，原料Ｚｎの分子線のみを１秒から１０秒，望ま
しくは３秒間照射してｐ型ＺｎＴｅ層３２上にＺｎ層３
１を形成する。このように，ｐ型ＺｎＴｅ層３２を形成
した後，原料のＴｅシャッタを閉じて原料Ｓｅのシャッ
タを開く間に，Ｚｎ分子線のみを基板に照射することに
よって，基板上に滞留しているＴｅ蒸気を巻き込んだＺ
ｎ層３１を形成することができるので，ＺｎＳｅＴｅ層
の混合層の形成を防止することができる。

【００４０】このように，ｐ型ＺｎＳｅ層３０またはｐ
型ＺｎＴｅ層３２の成長を開始する前に，１秒から１０
秒，望ましくは３秒間，Ｚｎ分子線を基板上に照射する
ことによって，ｐ型ＺｎＳｅ層３０とｐ型ＺｎＴｅ層３
２の間に滞留蒸気を巻き込んだＺｎ層３１を形成するこ
とができる。この方法によれば，ｐ型ＺｎＳｅ層３０ま
たはｐ型ＺｎＴｅ層３２の間にＺｎＳｅＴｅ層の混合層
の形成を防止して，ｐ型ＺｎＳｅ層３０とｐ型ＺｎＴｅ
層３２に近い組成のＺｎ層３１を形成させることができ
る。

【００４１】さらに，このように作製したｐ型ＺｎＳｅ
／ｐ型ＺｎＴｅ多重量子井戸コンタクト層２０と多重量
子井戸コンタクト層２０の周囲に形成したＳｉ０_２絶縁
層２１上にＮｉとＡｕを順次真空蒸着してｐ側電極２２
を形成する。一方，ＧａＡｓ基板１６の裏面にはＴｉと
Ａｕを順次真空蒸着して，ｎ側電極２３を形成する。こ
のようにして発光ダイオードを作製することができる。

【００４２】このように作製された発光ダイオードは，
ＧａＡｓ基板１６上にｎ型ＺｎＳｅクラッド層１７，Ｚ
ｎＣｄＳｅ活性層１８およびｐ型ＺｎＳｅクラッド層１
９から構成されている。さらに，ｐ型ＺｎＳｅクラッド
層１９上には，ｐ型ＺｎＴｅ層３２とｐ型ＺｎＳｅ層３
０が交互に形成され，ｐ型ＺｎＴｅ層３２とｐ型ＺｎＳ
ｅ層３０の間にはＺｎ層３１が形成される構造を有して
おり，ｐ側電極２２が形成される。

【００４３】この方法によれば，蒸気圧の高い原料蒸気
が基板付近に残留していても，ｐ型ＺｎＳｅ層やｐ型Ｚ
ｎＴｅ層の成長膜に混入することがないのでＺｎＳｅＴ
ｅ層が形成されることはない。また，ｐ型ＺｎＴｅ層と
ｐ型ＺｎＳｅ層の間には各層の共通成分であるＺｎ層が
形成されているので，ｐ型ＺｎＳｅ層とｐ型ＺｎＴｅ層
の間で直線的なバンドギャップ変化のｐ型コンタクト層
を作製することができる。この結果，立ち上がり電圧を
低減したＺｎＳｅ系発光ダイオードを提供することがで
きる。

【００４４】（第３の実施の形態）第１の実施形態にお
いては，ＧａＡｓ基板上にｐ型コンタクト層を積層して
半導体レーザを作製しているが，ＺｎＳｅ基板上に半導
体層を積層することによっても実施することができる。
以下，本実施形態にかかる半導体レーザの作製方法につ
いて説明する。なお，本実施形態においては，ｎ型ドー
パントとしてＺｎＣｌ_２を用い，ｐ型ドーパントとして
活性窒素（Ｎ）を使用している。

【００４５】まず，鏡面研磨をしたＺｎＳｅ基板４を，
重クロム酸カリウム，硝酸，水の混合溶液を用いて温度
４０℃から９５℃望ましくは６０℃の温度で，１分から
１５分望ましくは３分間のエッチングをおこない，Ｚｎ
Ｓｅ基板４表面の加工変質層を除去する。

【００４６】そして，ＭＢＥ装置内にＺｎＳｅ基板４を
所定の位置にセットし，原料Ｚｎ，原料Ｔｅ，原料Ｓ
ｅ，ｐ型ドーパントなどの必要な原料をそれぞれ所定の
加熱装置にセットして，成長室内を１０^−１０Ｔｏｒｒ
程度の真空度にする。そして，ＺｎＳｅ基板４を３５０
℃の温度で加熱しながら，水素１〜１０％ヘリウム９９
〜９０％混合ガス望ましくは水素４％，ヘリウム９６％
混合ガスのプラズマを２５０Ｗの出力で２０分間照射し
て，ＺｎＳｅ基板４表面の酸化膜を除去する。ＺｎＳｅ
基板４の表面の酸化膜を除去したら，ＺｎＳｅ基板４の
温度を２００℃〜３５０℃の温度，望ましくは２８０℃
の温度に下げる。

【００４７】このとき，原料Ｚｎ，原料Ｔｅ，原料Ｓ
ｅ，ｐ型ドーパントは，シャッタが閉じた状態で加熱さ
れている。そして，原料Ｚｎ，原料Ｓｅ，ｎ型ドーパン
トであるＺｎＣｌ２のシャッタを開けてこれらの分子線
をＺｎＳｅ基板４に照射することによって，０．１μｍ
程度の厚さのｎ型ＺｎＳｅ層５を成長させる。

【００４８】以下，第１の実施の形態と同様に，ｎ型Ｚ
ｎＳｅ層５上にＺｎＳｅ基板４との格子不整合率が０．
１％以下のｎ型ＺｎＭｇＳＳｅクラッド層６を０．９μ
ｍ程度の厚さに成長させた後，ｎ型ＺｎＳｅ光閉じ込め
層７を０．０８μｍ，ＺｎＣｄＳｅ活性層８を５０Å，
ｐ型ＺｎＳｅ光閉じ込め層９を０．０８μｍ，ＺｎＳｅ
との格子不整合率が０．１％以下のｐ型ＺｎＭｇＳＳｅ
クラッド層１０を０．８μｍ，ｐ型ＺｎＳｅコンタクト
層１１を０．１μｍだけ順次積層する。

【００４９】さらに，同様に，このｐ型ＺｎＳｅコンタ
クト層１１上に，ｐ型ＺｎＴｅ／ｐ型ＺｎＳｅ型の多重
量子井戸コンタクト層を積層し，多重量子井戸コンタク
ト層１２の周囲に形成したＳｉ０２絶縁層１３上にＮｉ
とＡｕを順次真空蒸着してｐ側電極１４を形成する。一
方，ＺｎＳｅ基板４の裏面にはＴｉとＡｕを順次真空蒸
着して，ｎ側電極１５を形成する。そして，この基板を
劈開してすることによって，半導体レーザ素子を作製す
ることができる。

【００５０】このように，ＺｎＳｅ基板上にＺｎＳｅ系
半導体レーザを作製すれば，格子不整合などの問題点が
ＧａＡｓ基板よりも少なくなるので，より立ち上がり電
圧が低減したＺｎＳｅ系半導体レーザを提供することが
できる。

【００５１】（第４の実施の形態）第２の実施形態にお
いては，ＧａＡｓ基板上にｐ型コンタクト層を積層して
発光ダイオードを作製しているが，ＺｎＳｅ基板上に半
導体層を形成することによっても実施することができ
る。以下，本実施形態にかかる発光ダイオードの作製方
法について説明する。なお，本実施形態においては，ｎ
型ドーパントとしてＺｎＣｌ_２を用い，ｐ型ドーパント
として活性窒素（Ｎ）を使用している。

【００５２】まず，鏡面研磨をしたＺｎＳｅ単結晶基板
１６を，重クロム酸カリウム，硝酸，水の混合溶液を用
いて温度４０℃から９５℃望ましくは６０℃の温度で，
１分から１５分望ましくは３分間のエッチングをおこな
い，ＺｎＳｅ基板１６の表面の加工変質層を除去する。

【００５３】そして，ＭＢＥ装置内にＺｎＳｅ基板１６
を所定の位置にセットし，原料Ｚｎ，原料Ｔｅ，原料Ｓ
ｅ，ｐ型ドーパントなどの必要な原料をそれぞれ所定の
加熱装置にセットして，成長室内を１０^−１０Ｔｏｒｒ
程度の真空度にする。そして，ＺｎＳｅ基板１６を３５
０℃の温度で加熱しながら，水素１〜１０％ヘリウム９
９〜９０％混合ガス望ましくは水素４％，ヘリウム９６
％混合ガスのプラズマを２５０Ｗの出力で２０分間照射
して，ＺｎＳｅ基板１６表面の酸化膜を除去する。Ｚｎ
Ｓｅ基板１６の表面の酸化膜を除去したら，ＺｎＳｅ基
板１６の温度を２００℃〜３５０℃の温度，望ましくは
２８０℃の温度に下げる。

【００５４】このとき，原料Ｚｎ，原料Ｔｅ，原料Ｓ
ｅ，ｐ型ドーパントは，シャッタが閉じた状態で加熱さ
れている。そして，原料Ｚｎ，原料Ｓｅ，ｎ型ドーパン
トであるＺｎＣｌ_２のシャッタを開けてこれらの分子線
をＺｎＳｅ基板１６に照射することによって，０．１μ
ｍ程度の厚さのｎ型ＺｎＳｅクラッド層１７を成膜す
る。次いで，同様の方法により，ＺｎＣｄＳｅ活性層１
８，ｐ型ＺｎＳｅクラッド層１９を積層する。

【００５５】以下，第２の実施の形態と同様に，このｐ
型ＺｎＳｅクラッド層１９上に，ｐ型ＺｎＴｅ／ｐ型Ｚ
ｎＳｅ型の多重量子井戸コンタクト層２０を積層する。
そして，この多重量子井戸コンタクト層２０の周囲に形
成したＳｉ０_２絶縁層２１上にＮｉとＡｕを順次真空蒸
着してｐ側電極２２を形成する。一方，ＺｎＳｅ基板１
６の裏面にはＴｉとＡｕを順次真空蒸着して，ｎ側電極
２３を形成する。このようにして発光ダイオードを作製
することができる。

【００５６】このように，ＺｎＳｅ基板上にＺｎＳｅ系
発光ダイオードを作製すれば，格子不整合などの問題点
がＧａＡｓ基板よりも少なくなるので，より立ち上がり
電圧が低減したＺｎＳｅ系発光ダイオードを提供するこ
とができる。

【００５７】（第１実施例）上記第１の実施形態に基づ
いて，半導体レーザを作製して，半導体レーザの立ち上
がり電圧を測定したので，その結果について説明する。

【００５８】ＭＢＥ装置にセットしたＧａＡｓ基板を５
８０℃の温度で表面酸化膜を除去した後，基板温度を２
８０℃に下げ，成長室内の真空度が１×１０^−１０Ｔｏ
ｒｒの条件で，Ｚｎ，ＳｅおよびＺｎＣｌ_２の分子線を
照射して，ｎ型ＺｎＳｅ層を０．１μｍ積層した。次い
で，同様の条件で，ＧａＡｓ基板との格子不整合率が
０．１％以下のｎ型ＺｎＭｇＳＳｅクラッド層を０．９
μｍ，ｎ型ＺｎＳｅ光閉じ込め層を０．０８μｍ，Ｚｎ
ＣｄＳｅ活性層を５０Å，ｐ型ＺｎＳｅ光閉じ込め層を
０．０８μｍ，ＧａＡｓとの格子不整合率が０．１％以
下のｐ型ＺｎＭｇＳＳｅクラッド層を０．８μｍ，ｐ型
ＺｎＳｅコンタクト層を０．１μｍ順次積層した。

【００５９】さらに，ｐ型ＺｎＳｅコンタクト層上に，
ｐ型ＺｎＴｅ層とｐ型ＺｎＳｅ層を交互に積層する間に
Ｚｎ分子線のみを３秒間照射して，ｐ型ＺｎＴｅ層とｐ
型ＺｎＳｅ層との間にＺｎ層を有する総計０．０５μｍ
の多重量子井戸コンタクト層を作製した。

【００６０】そして，多重量子井戸コンタクト層の周囲
にＳｉ０_２絶縁層を形成し，この２つの層上にＮｉとＡ
ｕを順次真空蒸着してｐ側電極とした。また，ＧａＡｓ
基板の裏面にＴｉとＡｕを順次真空蒸着してｎ側電極と
した。そして，この基板をへき開することによって，共
振器長が１０００μｍである利得導波型半導体レーザを
作製した。

【００６１】このように作製した半導体レーザの立ち上
がり電圧を測定したところ，５．９（Ｖ）であった。

【００６２】（第２実施例）上記第２の実施形態に基づ
いて，発光ダイオードを作製して，発光ダイオードの立
ち上がり電圧を測定したので，その結果について説明す
る。

【００６３】ＭＢＥ装置にセットしたＧａＡｓ基板を５
８０℃の温度で表面酸化膜を除去した後，基板温度を２
８０℃に下げ，成長室内の真空度を１×１０^−１０Ｔｏ
ｒｒの条件で，Ｚｎ，ＳｅおよびＺｎＣｌ２の分子線を
照射して，ｎ型ＺｎＳｅクラッド層を０．１μｍ積層し
た。次いで，同様の条件で，ＺｎＣｄＳｅ活性層および
ｐ型ＺｎＳｅクラッド層を順次積層した。

【００６４】さらに，ｐ型ＺｎＳｅクラッド層上に，ｐ
型ＺｎＴｅ層とｐ型ＺｎＳｅ層を交互に積層する間にＺ
ｎ分子線のみを３秒間照射して，ｐ型ＺｎＴｅ層とｐ型
ＺｎＳｅ層との間にＺｎ層を有する総計０．０５μｍの
多重量子井戸コンタクト層を作製した。

【００６５】そして，多重量子井戸コンタクト層の周囲
にＳｉ０２絶縁層を形成し，この２つの層上にＮｉとＡ
ｕを順次真空蒸着してｐ側電極とした。また，ＧａＡｓ
基板の裏面にＴｉとＡｕを順次真空蒸着してｎ側電極と
して，発光ダイオードを作製した。

【００６６】このように作製した発光ダイオードの立ち
上がり電圧を測定したところ，５．５（Ｖ）であった。

【００６７】（第３実施例）上記第３の実施形態に基づ
いて，半導体レーザを作製して，半導体レーザの立ち上
がり電圧を測定したので，その結果について説明する。

【００６８】鏡面研磨をしたＺｎＳｅ単結晶基板を，重
クロム酸カリウム，硝酸，水の混合溶液を用いて６０℃
の温度で３分間エッチングおこなって，ＺｎＳｅ基板の
表面の加工変質層を除去した。なお，このときのＺｎＳ
ｅ基板の表面の転位密度は５×ｌ０３〜２×ｌ０４ｃｍ
^−２であった。そして，このＺｎＳｅ基板をＭＢＥ装置
にセットし，３５０℃の温度で水素４％，ヘリウム９６
％混合ガスのプラズマを２５０Ｗの出力で２０分間照射
して，ＺｎＳｅ基板の表面の酸化膜を除去した。

【００６９】その後，ＺｎＳｅ基板の温度を２８０℃に
下げ，成長室内の真空度が１０^{−１ ０}Ｔｏｒｒの条件で
Ｚｎ，ＳｅおよびＺｎＣｌ２の分子線を照射して，ｎ型
ＺｎＳｅ層を０．１μｍ積層した。以下，第１実施例と
同様に，ＺｎＳｅとの格子不整合率が０．１％以下のｎ
型ＺｎＭｇＳＳｅクラッド層を０．９μｍ，ｎ型ＺｎＳ
ｅ光閉じ込め層を０．０８μｍ，ＺｎＣｄＳｅ活性層を
５０Å，ｐ型ＺｎＳｅ光閉じ込め層を０．０８μｍ，Ｚ
ｎＳｅとの格子不整合率が０．１％以下のｐ型ＺｎＭｇ
ＳＳｅクラッド層を０．８μｍ，ｐ型ＺｎＳｅコンタク
ト層を０．１μｍ積層した。

【００７０】さらに，ｐ型ＺｎＳｅコンタクト層上に，
ｐ型ＺｎＴｅ層とｐ型ＺｎＳｅ層を交互に積層する間に
Ｚｎ分子線のみを３秒間照射して，ｐ型ＺｎＴｅ層とｐ
型ＺｎＳｅ層との間にＺｎ層を有する総計０．０５μｍ
の多重量子井戸コンタクト層を作製した。

【００７１】そして，多重量子井戸コンタクト層の周囲
にＳｉ０_２絶縁層を形成し，この２つの層上にＮｉとＡ
ｕを順次真空蒸着してｐ側電極とした。また，ＺｎＳｅ
基板の裏面にＴｉとＡｕを順次真空蒸着してｎ側電極と
した。そして，この基板をへき開することによって，共
振器長が１０００μｍである利得導波型半導体レーザを
作製した。

【００７２】このように作製した半導体レーザの立ち上
がり電圧を測定したところ，５．０（Ｖ）であった。

【００７３】（第４実施例）上記第４の実施形態に基づ
いて，発光ダイオードを作製して，発光ダイオードの立
ち上がり電圧を測定したので，その結果について説明す
る。

【００７４】鏡面研磨をしたＺｎＳｅ単結晶基板を，重
クロム酸カリウム，硝酸，水の混合溶液を用いて６０℃
の温度で３分間エッチングおこなって，ＺｎＳｅ基板の
表面の加工変質層を除去した。なお，このときのＺｎＳ
ｅ基板表面の転位密度は５×ｌ０３〜２×ｌ０４ｃｍ
^−２であった。そして，このＺｎＳｅ基板をＭＢＥ装置
にセットし，３５０℃の温度で水素４％，ヘリウム９６
％混合ガスのプラズマを２５０Ｗの出力で２０分間照射
して，ＺｎＳｅ基板表面の酸化膜を除去した。

【００７５】その後，ＺｎＳｅ基板の温度を２８０℃に
下げ，成長室内の真空度が１０^{−１ ０}Ｔｏｒｒの条件で
Ｚｎ，ＳｅおよびＺｎＣｌ２の分子線を照射して，ｎ型
ＺｎＳｅクラッド層を０．１μｍ積層した。以下，第２
実施例と同様に，ＺｎＣｄＳｅ活性層およびｐ型ＺｎＳ
ｅクラッド層を順次積層した。

【００７６】さらに，ｐ型ＺｎＳｅクラッド層上に，ｐ
型ＺｎＴｅ層とｐ型ＺｎＳｅ層を交互に積層する間にＺ
ｎ分子線のみを３秒間照射して，ｐ型ＺｎＴｅ層とｐ型
ＺｎＳｅ層との間にＺｎ層を有する総計０．０５μｍの
多重量子井戸コンタクト層を作製した。

【００７７】そして，多重量子井戸コンタクト層の周囲
にＳｉ０２絶縁層を形成し，この２つの層上にＮｉとＡ
ｕを順次真空蒸着してｐ側電極とした。また，ＺｎＳｅ
基板の裏面にＴｉとＡｕを順次真空蒸着してｎ側電極と
して，発光ダイオードを作製した。

【００７８】このように作製した半導体ＬＥＤの立ち上
がり電圧を測定したところ，４．７（Ｖ）であった。

【００７９】（第１比較例）ｐ型多重量子井戸コンタク
ト層のｐ型ＺｎＴｅ層とｐ型ＺｎＳｅ層との間に，Ｚｎ
分子線を照射せずＺｎ層を形成しなかったこと以外は，
第１実施例と同様の条件で半導体レーザを作製した。

【００８０】このように作製した半導体レーザの立ち上
がり電圧を測定したところ，７．４Ｖであった。

【００８１】（第２比較例）ｐ型多重量子井戸コンタク
ト層のｐ型ＺｎＴｅ層とｐ型ＺｎＳｅ層との間に，Ｚｎ
分子線を照射せずＺｎ層を形成しなかったこと以外は，
第２実施例と同様の条件で発光ダイオードを作製した。

【００８２】このように作製した発光ダイオードの立ち
上がり電圧を測定したところ，７．０Ｖであった。

【００８３】（第３比較例）ｐ型多重量子井戸コンタク
ト層のｐ型ＺｎＴｅ層とｐ型ＺｎＳｅ層との間に，Ｚｎ
分子線を照射せずＺｎ層を形成しなかったこと以外は，
第３実施例と同様の条件で半導体レーザを作製した。

【００８４】このように作製した半導体レーザの立ち上
がり電圧を測定したところ，８．０Ｖであった。

【００８５】（第４比較例）ｐ型多重量子井戸コンタク
ト層のｐ型ＺｎＴｅ層とｐ型ＺｎＳｅ層との間に，Ｚｎ
分子線を照射せずＺｎ層を形成しなかったこと以外は，
第４実施例と同様の条件で発光ダイオードを作製した。

【００８６】このように作製した発光ダイオードの立ち
上がり電圧を測定したところ，７．５Ｖであった。

【００８７】上記実施例および比較例で作製した半導体
レーザおよび発光ダイオードの立ち上がり電圧を測定し
た結果を，図４に示す。この結果によれば，多重量子井
戸コンタクト層において，ｐ型ＺｎＴｅ層とｐ型ＺｎＳ
ｅ層を積層するの間にＺｎ分子線を照射してＺｎ層を形
成した場合には，半導体レーザおよび発光ダイオードの
立ち上がり電圧が低下していることがわかる。このよう
に，半導体レーザおよび発光ダイオードの立ち上がり電
圧が低下すると，半導体レーザおよび発光ダイオードの
発熱量を抑えることができるので寿命が大幅に長くな
る。

【００８８】また，多重量子井戸コンタクト層におい
て，ｐ型ＺｎＴｅ層とｐ型ＺｎＳｅ層を積層するの間に
Ｚｎ分子線を照射してＺｎ層を形成した場合において，
ｐ型ＺｎＳｅ層側からｐ型ＺｎＴｅ層側に向けてのバン
ドギャップ変化を測定したところ，±１％以内の誤差で
ほぼ直線に近似できることを確認した。このように，バ
ンドギャップが異なる層を接合する場合であっても，バ
ンドギャップが直線的に変化するコンタクト層を得るこ
とができる。

【００８９】本実施形態は，以上のように構成されてお
り，ｐ型ＺｎＳｅ層とｐ型ＺｎＴｅの間にＺｎＳｅＴｅ
層が形成されることはないので，直線的なバンドギャッ
プ変化を有するｐ型ＺｎＳｅ／ｐ型ＺｎＴｅコンタクト
層を形成することができる。この結果，ｐ側電極の接触
抵抗を低減させることができ，さらに，青色ないし緑色
の発光可能なＺｎＳｅ系発光ダイオードや半導体レーザ
の立ち上がり電圧を低減することができる。

【００９０】以上，添付図面を参照しながら本発明にか
かる半導体層の形成方法の好適な実施形態について説明
したが，本発明はかかる例に限定されない。当業者であ
れば，特許請求の範囲に記載された技術的思想の範疇内
において各種の変更例または修正例に想到することは明
らかであり，それらについても当然に本発明の技術的範
囲に属するものと了解される。

【００９１】例えば，上記実施の形態においては，ＭＢ
Ｅ法で半導体層を形成する構成を例に挙げて説明した
が，本発明はかかる例に限定されるものではなく，各元
素の蒸気を基板上に照射して，２以上の元素から構成さ
れる第１の半導体層と，前記第１の半導体層と導電型が
同一でかつ２以上の元素から構成される第２の半導体層
を交互に形成する方法であれば，ＣＶＤ法など他の方法
においても実施することができる。

【００９２】また，上記実施の形態においては，ｐ型半
導体層を交互に積層する構成を例に挙げて説明したが，
本発明はかかる例に限定されるものではなく，ｎ型半導
体層を交互に積層する場合であっても実施することがで
きる。

【００９３】また，上記実施の形態においては，半導体
層を交互に積層したコンタクト層を採用した構成を例に
挙げて説明したが，本発明はかかる例に限定されるもの
ではなく，コンタクト層以外の半導体層においても実施
することができる。

【００９４】また，上記実施の形態においては，ＺｎＳ
ｅ系半導体装置のコンタクト層を採用した構成を例に挙
げて説明したが，本発明はかかる例に限定されるもので
はなく，他の化合物系の半導体装置に適用しても実施す
ることができる。

【００９５】また，上記実施の形態においては，コンタ
クト層を半導体レーザおよび発光ダイオードに適用した
構成を例に挙げて説明したが，本発明はかかる例に限定
されるものではなく，他の半導体装置に適用しても実施
することができる。

【００９６】また，上記実施の形態においては，ＺｎＭ
ｇＳＳｅクラッド層，ＺｎＳｅクラッド層，ＺｎＣｄＳ
ｅ活性層などを採用し，また，各層の厚さについて具体
的な数値を挙げて説明したが，本発明はかかる例に限定
されるものではなく，半導体レーザや発光素子の設計に
応じて，半導体素子の構成，各層の組成および厚さ，ド
ーパント材料および添加量などを適宜設定することがで
きる。

【００９７】

【発明の効果】第１の半導体層から第２の半導体層の成
長に移る間に不必要な混晶の成長を抑制することができ
る。これにより第１の半導体層側から第２の半導体層側
に向けてバンドギャップの値が下に凸となることを防止
して，直線的なバンドギャップ変化を有するｐ型コンタ
クト層を得ることができる。この結果，ｐ側電極の接触
抵抗を低減させることができ，半導体レーザや発光ダイ
オードの立ち上がり電圧を低減することができる。

【図面の簡単な説明】

【図１】本実施形態にかかるｐ型コンタクト層を適用し
た半導体レーザの構造を示した説明図である。

【図２】本実施形態にかかるｐ型コンタクト層の構造を
示した説明図である。

【図３】本実施形態にかかるｐ型コンタクト層を適用し
た発光ダイオードの構造を示した説明図である。

【図４】本実施形態にかかる方法および従来の方法で作
製した発光素子の立ち上がり電圧を示した図表である。

【図５】従来におけるｐ型ＺｎＳｅ層とｐ型ＺｎＴｅ層
間のバンドギャップ変化を示した説明図である。

【符号の説明】 ４，１６ 基板 ５，７，１７， ｎ型ＺｎＳｅ層（ＺｎＣｌ_２ドープ） ６ ｎ型ＺｎＭｇＳＳｅ層（ＺｎＣｌ_２ドープ） ８，１８ ＺｎＣｄＳｅ層 ９，１１，１９，３０ ｐ型ＺｎＳｅ層（Ｎドープ） １０ ｐ型ＺｎＭｇＳＳｅ層（Ｎドープ） １２，２０ 多量子井戸コンタクト層 １３，２０ ＳｉＯ_２絶縁膜 １４，２２ ｐ側電極 １５，２３ ｎ側電極 ３１ Ｚｎ層 ３２ ｐ型ＺｎＴｅ層

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐川 徹 東京都千代田区丸の内１−８−２ 同和鉱 業株式会社内 (72)発明者 田中 理子 東京都千代田区丸の内１−８−２ 同和鉱 業株式会社内 Ｆターム(参考） 4G075 AA24 BC01 BC05 CA39 CA65 5F041 AA21 CA04 CA41 CA43 CA55 CA58 CA66 CA85 CA91 5F073 AA04 AA45 AA61 AA71 CA22 CB10 CB19 DA06 EA29 5F103 AA04 BB08 BB16 DD23 DD30 HH10 JJ01 JJ03 KK10 LL02 LL03 LL17 NN01 NN03 PP01 PP06 RR05 RR10

Claims (7)

【特許請求の範囲】
1. 【請求項１】 各元素の蒸気を基板上に照射して，２以
   上の元素から構成される第１の半導体層を形成し更に前
   記第１の半導体層上に前記第１の半導体層との共通元素
   を含む２以上の元素から構成される第２の半導体層を積
   層する，半導体層構造の形成方法において，前記第２の
   半導体層を形成する前に，前記共通元素を前記第１の半
   導体層上に照射する工程を有することを特徴とする，半
   導体層構造の形成方法。
2. 【請求項２】 前記第１の半導体層および第２の半導体
   層の形成は，分子線エピタキシ法でおこなうことを特徴
   とする，請求項１に記載の半導体層構造の形成方法。
3. 【請求項３】 少なくとも，２以上の元素から構成され
   る第１の半導体層上に前記第１の半導体層との共通元素
   を含む２以上の元素から構成される第２の半導体層を積
   層した構成を有する，半導体層構造において，前記第１
   の半導体層と前記第２の半導体層との境界部分には、前
   記第１の半導体層側から前記第２の半導体層側に近付く
   に連れて前記共通元素の濃度が上昇する擬似層が形成さ
   れることを特徴とする，半導体層構造。
4. 【請求項４】 前記半導体層は、電極を形成するための
   コンタクト層であることを特徴とする，請求項３に記載
   の半導体層構造。
5. 【請求項５】 前記半導体層構造は、ｐ型ＺｎＳｅバッ
   ファ層上にｐ型ＺｎＴｅ層とｐ型ＺｎＳｅ層が交互に積
   層されているｐ型コンタクト層であって、前記第ｐ型Ｚ
   ｎＴｅ層上の前記ｐ型ＺｎＳｅ層の界面にはＴｅ元素を
   含んだＺｎ層が形成され、前記第ｐ型ＺｎＳｅ層上の前
   記ｐ型ＺｎＴｅ層の界面にはＳｅ元素を含んだＺｎ層が
   形成されていることを特徴とする，請求項３または４に
   記載の半導体層構造。
6. 【請求項６】 請求項３、請求項４、請求項５のいずれ
   かに記載の半導体層構造を含むことを特徴とする，半導
   体装置。
7. 【請求項７】 前記半導体装置が発光素子であることを
   特徴とする，請求項６に記載の半導体装置。