CN101604817A - 半导体芯片的电极、具有电极的半导体芯片及其制造方法 - Google Patents

半导体芯片的电极、具有电极的半导体芯片及其制造方法 Download PDF

Info

Publication number
CN101604817A
CN101604817A CNA2009102033757A CN200910203375A CN101604817A CN 101604817 A CN101604817 A CN 101604817A CN A2009102033757 A CNA2009102033757 A CN A2009102033757A CN 200910203375 A CN200910203375 A CN 200910203375A CN 101604817 A CN101604817 A CN 101604817A
Authority
CN
China
Prior art keywords
layer
electrode
metal level
type
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009102033757A
Other languages
English (en)
Other versions
CN101604817B (zh
Inventor
多田健太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101604817A publication Critical patent/CN101604817A/zh
Application granted granted Critical
Publication of CN101604817B publication Critical patent/CN101604817B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/62Electrodes ohmically coupled to a semiconductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Semiconductor Lasers (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体芯片的电极、具有电极的半导体芯片及其制造方法。在包含镓(Ga)的n型半导体层中,接触电阻被抑制在低水平。n侧电极提供在包含Ga的n型半导体层的表面上。电极包括具有等于或大于1原子%且等于或小于25原子%的Ga含量的金属层。金属层被设置成与n型半导体层接触。

Description

半导体芯片的电极、具有电极的半导体芯片及其制造方法
本申请基于日本专利申请No.2008-150470和No.2009-104732,其内容通过引用结合于此。
技术领域
本发明涉及一种用于半导体芯片的电极、具有该电极的半导体芯片以及制造这样的半导体芯片的方法。
背景技术
对于诸如蓝光盘或高清晰度数字多功能盘(下文中称为HD-DVD)的所谓的下一代DVD,采用大约405nm的激光束来取回盘表面上所记录的数据并将新的数据写到盘表面上。出于此目的,采用基于主要包含氮化镓(下文中称为GaN)的半导体晶体的半导体激光器,作为激光束的光源。
在振荡波长较短的半导体激光器中,有源层具有较宽的带隙并因此具有较大的内建电势,并且因此不得不施加较大的电压来提供电流。另外,半导体激光器通常具有双异质结构,该双异质结构促进有源层中电子和空穴有效地重新结合。因此,半导体激光器包括具有比有源层宽的带隙的包覆层。
通常,在半导体中,带隙越高,电阻变得越高。因此,正常来说,以同样的方式,较短波长的半导体激光器的包覆层具有较高的电阻。
另外,半导体激光器包括被设置成分别与p型半导体和n型半导体接触的金属电极。在具有较宽带隙的半导体中,电极和每个半导体之间的接触电阻趋于更高。出于这样的原因,对于用于压缩盘(下文中称为CD)(波长780nm)、用于DVD(波长650nm)和用于下一代DVD(波长405nm)的激光器以上升顺序,提供相同电流需要更高的工作电压。
除了用于诸如蓝光盘和HD-DVD的下一代DVD的激光器之外,用于下一代DVD的记录和再现设备也包括用于对诸如CD和DVD的传统介质进行读和写的激光器。在这些激光器之中,用于下一代DVD的激光器需要显著较高的工作电压,并且因此期望的尽可能地降低工作电压,以由此采用普通的电源。为此,一直在进行对金属电极的研究和开发,用于获得与p型半导体层和n型半导体层的较低接触电阻。
日本特开专利公布No.H09-8407提出了一种GaN基半导体发光元件,其中,n侧电极以从半导体芯片的n侧开始层压的Ti/Nb/Au的次序由层压的Ti/Nb/Au组成。
此外,日本特开专利公布No.2005-26291提出了一种GaN基半导体发光元件,其中,n侧电极以从半导体芯片的n侧开始层压的Pd/Mo/Au次序由层压的Pd/Mo/Au组成。
非专利文献(“Interfacial reactions of Ti/n-GaN contacts at elevatedtemperature”,Lu C.J.等人,Journal of Applied Physics,94,1,(2003),第245-253页)提供了当加热至大约700℃时在Ti和n型GaN之间的接触界面上发生的界面反应的观测数据。
然而,上述的技术仍然在以下方面具有改进的空间。
关于n型GaN基半导体,所公知的是,通过采用诸如Ti、V或Nb的小功函数金属作为被设置成与n-GaN层接触的接触电极,可以获得相对低的接触电阻。然而,在半导体激光器中,接触电阻会由于电流供应或加热而从初始值劣化。
除此之外,Lu C.J.等人报道,加热驱使Ga从n-GaN层向金属电极扩散。在Ga扩散之后,在GaN中产生了Ga缺陷,并且这样的Ga缺陷通常用作p型掺杂剂。因此,增大了n-GaN层和金属电极之间的接触电阻。由于提供电流导致的接触电阻的增大还部分地是因为由Ga扩散引起的缺陷的出现。
根据Lu C.J.等人,加热还驱使氮原子在n-GaN层中的扩散。N缺陷趋于用作n型掺杂剂,并且因此,可以预料n型半导体层和电极之间的接触电阻减小。然而,在半导体器件的实际操作中,接触电阻实际上趋于劣化,因为Ga缺陷或空隙的出现对于增大电阻施加了较大的作用。
这样的缺点是包括设置在n型半导体层上、与n型半导体层接触的接触电阻的半导体芯片共同要解决的问题,而不限于包括n-GaN层的氮化物半导体芯片。
发明内容
在一个实施例中,提供了一种要在含有镓(下文中称为Ga)的n型半导体层的表面上形成的用于半导体芯片的电极,该电极包括:金属层,所述金属层具有等于或大于1原子%并且等于或小于25原子%的Ga含量,其中,金属层被设置成与n型半导体层接触。
在另一个实施例中,提供了一种包括上述电极的半导体芯片。
在又一个实施例中,提供了一种制造半导体芯片的方法,该方法包括:准备包含Ga的n型半导体层;在n型半导体层的表面上形成n侧电极,其中,所述形成n侧电极的步骤包括:在n型半导体层的表面上沉积包含Ga的金属层;以及采用具有等于或大于1原子%并且等于或小于25原子%的Ga含量的金属材料,以由此形成所述金属层。
在这样构造的半导体芯片中,具有等于或大于1原子%并且等于或小于25原子%的Ga含量的金属材料被设置成与包含Ga的n型半导体层接触。根据菲克定律,半导体中的杂质以与浓度梯度成比例的速率扩散。换言之,在固体中,原子从高浓度区域向着低浓度区域扩散。因此,在电极中预先提供Ga允许防止Ga从半导体层扩散到电极。在1原子%至25原子%的范围内调节Ga含量使得能够适当地降低电极的接触电阻,以及在精确控制下形成具有期望的Ga含量的金属层。因此,这样的布置使得能够抑制由于器件的操作和热经历导致的接触电阻的劣化。
因而,本发明使得能够用包含Ga的n型半导体层获得低的接触电阻。
附图说明
从以下结合附图的对某些优选实施例进行的描述中,使本发明的以上和其他目的、优点和特征更明显,其中:
图1是根据第一实施例的电极的横截面图;
图2是用于说明制造根据第一实施例的电极的方法的示意图;
图3是用于说明根据第一实施例的电极的效果的曲线图;
图4是根据第二实施例的半导体激光器的横截面图;
图5是用于说明根据第二实施例的半导体激光器的工作的横截面图;以及
图6是根据第三实施例的半导体激光器的横截面图。
具体实施方式
现在,本文将参照说明性实施例来描述本发明。本领域的技术人员将认识到,利用本发明的教导可以完成许多可替选的实施例,并且本发明不限于为了说明目的示出的实施例。
下文中,将参照附图来描述本发明的实施例。在所有的附图中,相同的组件被赋予相同的附图标记,并将不再重复对相同组件的描述。
[第一实施例]
图1是根据本实施例的电极的横截面图。该电极是在包含Ga的n型半导体层201的表面上形成的n侧电极110。n侧电极110包括包含等于或大于1原子%并且等于或小于25原子%的Ga的金属层202。金属层202被设置成与n型半导体层201接触。
更详细来说,n侧电极110具有多层结构,该多层结构包括金属层202和金镀敷层205,金镀敷层205由金(下文中称为Au)组成并形成在金属层202上方。金镀敷层205是多层结构的最上面的层。
在金属层202和金镀敷层205之间,在金属层202上方依次堆叠Pt层203和Au层204。在Au层204的表面上方,提供金镀敷层205。
n型半导体层201可以由诸如GaN的III-V化合物构成。具体来说,掺杂有诸如Si或Ge的杂质的氮化物半导体层,例如GaN、InGaN或AlGaN,有助于形成期望的欧姆接触。尤其是,采用GaN能够获得极好的欧姆接触。
n侧电极的金属层202可以由包含等于或大于1原子%并且等于或小于25原子%的Ga的金属材料构成。可以采用任何金属材料,如果金属材料在空气中是稳定的并且具有作为电极的适当熔点/沸点。通过使用俄歇电子光谱仪(AES)、X射线光电光谱仪(XPS)、电子探针微分析仪(EPMA)等,分析金属层202的Ga含量。在这些分析方法中,分析了膜表面的元素组成。因此,当使用通过溅射法来蚀刻金属层202的同时,能够分析出金属层202的内部位置的Ga含量。
可优选地采用具有小功函数的材料作为基质金属(host metal)。在n侧电极110被提供在电流从p侧运动到n侧的芯片上情况下以及在构成n侧电极的金属材料具有大的功函数的情况下,n侧电极110和n型半导体层201之间的接触形成肖特基势垒结,其阻止电流运动。虽然可以适当地将金属材料的功函数设定成小于n型半导体层201的电子亲和势,但是可优选地将功函数设定为5eV或更小。下限不受特别限定,然而从实际观点出发,可优选的是功函数不小于3.0eV。
主要由金属材料构成的基质金属可以选自具有功函数为5eV或更小的金属,例如Ti、Nb、Al、Ta、V和Hf中的至少一种。这些金属材料由于功函数较低是可优选的,较低的功函数有助于提供期望的欧姆特性。尤其,Ti提供了极好的欧姆特性。各个金属的功函数如下所示:Ti 4.4eV、Nb 4.3eV、Al 4.2eV、Ta 4.3eV、V 4.3eV以及Hf 3.9eV(KochiUniversity of Technology,Electronic and Photonic System EngineeringCourse,Graduate Research Report 2002,p.4(http://www.kochi-tech.ac.jp/library/ron/2002/2002ele/1030191.pdf))。
在采用Ti来组成金属层202的情况下,可以采用诸如Ti3Ga或Ti2Ga的具有Ga的化合物。前者具有较小的Ga含量,其是25原子%。
将金属层202的Ga含量调节成25原子%或更小,允许在金属体中存在只由基质金属占据的区域,由此将接触电阻抑制在低水平。不期望金属层202的全部由包含基质金属和Ga作为组分元素的化合物来组成,因为特性变得基本不同。将Ga含量的上限设置为25原子%允许防止由该化合物形成金属层的全部。在Ti是基质金属的情况下,期望通过考虑Ti的结晶性能,将Ga含量调节成10原子%或更低。
在金属层202中提供1原子%或更大的Ga使得能够将接触电阻抑制在低水平。1原子%或更多的Ga含量在可加工性和可控制性方面是有利的。
将金属层202的厚度形成为100
Figure G2009102033757D00071
或更大有助于有效地降低接触电阻。
Pt层203用作抑制Au扩散到半导体界面的阻挡金属。在400℃或更高处将n侧电极110合金的情况下,可优选地形成Pt层203。在金属层202足够厚的情况下,Pt层203可以省略。这是因为虽然没有Pt层203,但是金属层202的足够厚度也防止Au扩散到半导体界面。
金镀敷层205用以增强对n侧电极110的引线键合性能,并且减轻引线键合工艺会对n型半导体层201施加的损害。
现在将描述制造根据本实施例的n侧电极110的方法。首先,准备包含Ga的n型半导体层201。因为在没有被掺杂的晶体中形成氮空隙,所以氮化物半导体通常转变为n型,然而,在生长期间掺杂诸如Si或Ge的杂质来制造更适合的n型氮化物半导体。另外,可以通过诸如金属有机化学气相沉积(MOCVD)、金属有机气相外延(MOVPE)或氢化物气相外延(HVPE)的气相外延来生长GaN基化合物半导体。
然后,在如上准备的n型半导体层201上形成n侧电极110。将详细描述在n型半导体层201的表面上方沉积金属层202的工艺。
金属层202的沉积方法包括RF溅射工艺和气相沉积工艺。这些工艺中的每个可以如下地执行。
(1)RF溅射工艺
预先烧结包含适量的Ga的基质金属晶体(例如,Ti晶体)。以金属烧结体作为靶材料,执行通过RF溅射工艺进行的沉积。基质金属在室温下是固体的情况下,将Ga含量设定为25原子%或更小使得烧结体在室温下是固体。通过这种方法,几乎没有发生化学物种之间的化学反应或相变,并且靶材料通过离子蚀刻在真空下聚簇并且堆叠在样品上。因此,所沉积的金属层202的结构变得与靶材料的结构基本相同。
(2)气相沉积工艺
气相沉积工艺主要包括:在样品上方,沉积由于该工艺的加热而从源材料蒸发出的化学物种。由于相变为气体发生在沉积工艺中,所以沉积层的结构由于各个化学物种的气相压力不同而变得与源的结构不同。除此之外,采用不同金属的混合物作为源会促使形成凸起,因为金属之间的沸点不同。因此,在本实施例中可优选地采用共沉积工艺。
具体来说,如图2中所示,准备包含Ga的坩埚402和包含基质金属(例如,Ti)的另一个坩埚404,采用电阻加热器401和电子束403,以分别蒸发Ga和Ti。蒸发出的Ga和Ti附着到n型半导体层201并且沉积在n型半导体层201上,由此形成金属层202。
对于Ga采用电阻加热器401的原因在于,Ga在室温下是液体。对源的全部进行加热的电阻加热与对局部部分进行加热的电子束相比更适合于液体,因为前者提供了更稳定的沉积速率。然而,如果能够保证仔细的操作,也可以采用电子束。适当地控制用于Ga的电阻加热器401和用于Ti的电子束403的功率,使得能够获得预定Ga含量的金属层202。
在这样沉积的金属层202上方,顺序地沉积Pt层203和Au层204。也可以采用RF溅射工艺,用于沉积Pt层203和Au层204。然后,在Au层204上形成金镀敷层205,并且例如通过铣削工艺去除不必要的部分,使得完成n侧电极110。
要注意的是,根据本实施例的n侧电极110可应用于包括n型半导体层的各种半导体芯片。这种半导体芯片的示例包括半导体激光器、发光二极管以及电子器件。
下文中将描述图1中所示的n侧电极110的样品制作工艺以及对其的评估。首先,准备n-GaN层作为n型半导体层201。然后,在n-GaN层的表面上方沉积厚度为300的TiGa层,以便用作金属层202。通过溅射工艺来进行沉积。将TiGa层中的Ga含量的原子浓度调节成为1%。使用XPS法来分析TiGa层中的Ga含量。通过RF溅射工艺,在这样的TiGa层上,顺序地沉积厚度均为150的Pt层203和Au层204。镀敷的Au的厚度为205
Figure G2009102033757D00093
并且通过例如铣削工艺去除不必要的部分,使得完成n侧电极110。
通过传输线模型(TLM)法来评估与n-GaN层的接触电阻。结果,获得大约为10-5Ωcm2的接触电阻。另外,在氮气的气氛下在800℃处合金15分钟,也获得大约为10-5Ωcm2的接触电阻。
前述的实施例提供了以下的有利效果。在本实施例中,由包含等于或大于1原子%并且等于或小于25原子%的Ga的金属材料组成的金属层202,被设置成与包含Ga的n型半导体层201接触。根据菲克定律,半导体中的杂质与浓度梯度成比例地扩散。换言之,在固体中,原子从高浓度区域向着低浓度区域扩散。因此,在电极中预先提供Ga,允许防止Ga从半导体层扩散到电极。在1原子%至25原子%的范围内调节Ga含量,使得能够在精确的控制下形成具有期望的Ga含量的金属层,以及使得能够适当地减小电极的接触电阻。因此,这样的布置使得能够抑制由于器件的操作和热经历导致的接触电阻的劣化。
杂质扩散的驱动力是浓度梯度,更严格来说,是杂质相对于基质物质的化学势梯度。因此,通过在认为杂质会扩散的区域中预先提供相同的物质,能够抑制特定杂质的扩散。因而,在金属中适当地提供Ga,以便抑制Ga从n型半导体层扩散到金属层中。
然而,在金属层包含过量Ga的情况下,金属晶体的质量劣化,这导致了导电性下降和接触电阻增大。因此,Ga含量应该被限制在特定水平下。
将金属层202的Ga含量调节成25原子%或更低,允许在金属体中存在仅由基质金属占据的区域,由此将接触电阻抑制在低水平。不期望金属层202的全部由包含基质金属和Ga作为组成元素的化合物组成,因为特性变得基本不同。将Ga含量的上限设定在25原子%,允许防止由该化合物形成金属层的全部。
图3是示出在假设采用n-GaN层作为n型半导体层并且采用TiGa层作为金属层的条件下,基于前述实施例的Ga含量与接触电阻之间的关系的仿真评估结果的曲线图。尽管,在n侧电极的情况下,通常认为大约为10-5Ωcm2的接触电阻是可接受的,但是将Ga含量设定为25原子%或更小使得能够实现如图3所示的1×10-5Ωcm2或更低的接触电阻。
虽然Ga的熔点接近30℃并因此难以在室温下处理Ga,但是由具有Ga含量不超过25%的固体金属晶体组成的金属烧结体可以是固体。这使得可以采用RF溅射工艺以在n型半导体层上形成金属层。另外,1原子%或更大的Ga含量允许在精确的控制下通过RF溅射工艺或共沉积工艺在金属层中提供期望的Ga的量。
另外,采用传统的电极,通过合金工艺,衬底中的Ga扩散到电极中。然而,采用根据本实施例的电极,尽管执行合金工艺,也可以将接触电阻抑制在低水平。
[第二实施例]
本实施例示出包括根据第一实施例的n侧电极的半导体激光器。更具体来说,将参照图4中所示的内条形GaN基半导体激光器。下文中,将给出对根据本实施例的半导体激光器的结构和工作的描述。
图4是示出内条形半导体激光器的结构的横截面图。本实施例的半导体激光器包括半导体层结构和金属电极。半导体层结构的示例包括GaN、AlGaN或InGaN的组合。更详细来说,半导体层结构包括以以下顺序堆叠的n型衬底101、n型包覆层102、n型分别限制异质结构(下文中称为SCH)层103、有源层104、p型SCH层105和p型超晶格结构(下文中称为SLS)层107。在p型SLS层107上,提供p侧电极109。n侧电极110通过金属层202位于n型包覆层102上。用绝缘层108覆盖根据本实施例的半导体激光器,使得除了n型衬底101、n侧电极110和p侧电极109之外的层被保持免于暴露。
n型衬底101可以是例如n-GaN衬底。
n型包覆层102用以将电荷和光限制在有源层104中。n型包覆层102还用作获得与n侧电极110的低接触电阻的接触层。n型包覆层102可以是例如n-AlGaN层。
有源层104是用作发光层的量子阱有源层。有源层104可以由例如InGaN构成。
n型电流阻挡层106被提供在p型SCH层105上以用于控制电流路线,以及n型电流阻挡层106的侧面和上面覆盖有p型SLS层107覆盖。N型电流阻挡层106可以由例如AlN构成。
P型SLS层107还用作获得与p侧电极109的低接触电阻的接触层。P型SLS层107可以由例如GaN/AlGaN构成。
绝缘层108可以是例如SiO2层。
图5是用于说明根据本实施例的半导体激光器的工作的横截面图。图5中的箭头指示激活状态下的电流路线。电流从p侧电极109通过p型SLS层107、p型SCH层105、有源层104、n型SCH层103、n型包覆层102和n型衬底101流向n侧电极110。
在以上内容之中,n型衬底101、n型包覆层102、n型SCH层103、有源层104、p型SCH层105和p型SLS层107的材料、组成和厚度与电阻的大小有关。然而,这些参数处于半导体激光器中的光学分布的可控制性的限制下,并且因此这些参数不能被自由地确定以便减小电阻。另一方面,可以选择p侧电极109和n侧电极110的材料以便减小接触电阻,而与光学分布控制无关。
由GaN、AlGaN或InGaN的组合构成的GaN基半导体激光器可以在被提供电流同时引起工作电压的增大。原因在于来自GaN的Ga在金属电极中扩散。在Ga的扩散之后产生的缺陷趋于形成空穴并用作p型掺杂剂,并且因此作为n型载流子的电子的浓度在半导体和金属之间的界面处减小,使得接触电阻增大。另外,因为缺陷的数目增加,所以空隙生长,由此金属和半导体之间的接触面积减小,这也促使电阻增大。
然而,在根据本实施例的半导体激光器中,金属层202包含Ga。因此,金属层202中已经存在的Ga阻止Ga从n型包覆层102扩散到金属层202。这样的结构防止了接触电阻的劣化。除了电流供应之外,还可以通过来自处理工作或等离子体工艺的热来驱动Ga的扩散。然而,半导体激光器的前述结构对于所有这样的因素是有效的。
根据本实施例制造出GaN基半导体激光器的样品,并且对由于器件的操作和热经历导致的电阻的劣化进行观察。在温度为80℃且光输出为250mW的情况下激活激光器1000小时之前和之后之间,比较供应200mA的电流时的电压。结果,金属层202(基质金属是Ti)中不包含Ga的半导体激光器示出大于0.1V的增大,包含Ga的半导体激光器示出小于0.05V的增大。因此,证明了与金属层202中不包含Ga的半导体激光器相比,根据金属层202中包含Ga的半导体激光器可以获得优良的接触电阻的抑制效果。
[第三实施例]
本实施例示出包括根据第一实施例的n侧电极的另一个半导体激光器。更具体来说,将参照图6中所示的脊形条形半导体激光器。下文中,将给出对根据本实施例的半导体激光器的结构和工作的描述。
图6是示出脊形条形半导体激光器的结构的横截面图。如在此所示出的,脊形条形GaN基半导体激光器包括半导体层结构和金属电极。半导体层结构的示例可以包括GaN、AlGaN或InGaN的组合。更详细来说,半导体层结构包括按照以下次序堆叠的n型衬底301、n型包覆层302、有源层303、p型包覆层304、p型SLS层305和绝缘层306。在p型SLS层305上设置p型电极307,以便使p型SLS层305与p型电极307相互接触。在n型衬底301的背面上提供n侧电极308。
n型衬底301可以是例如n-GaN衬底。
n型包覆层302用以将电荷和光限制在有源层303中。n型包覆层302还用作获得与n侧电极308的低接触电阻的接触层。n型包覆层302可以是例如n-AlGaN层。
有源层303是用作发光层的量子阱有源层。有源层303可以由例如InGaN构成。
p型包覆层304用以将电荷和光限制在有源层303中。P型包覆层304可以是例如p-GaN/AlGaN层。
p型SLS层305也用作获得与p侧电极307具有低接触电阻的接触层。p型SLS层305可以由例如GaN/AlGaN构成。
绝缘层306可以是例如SiO2层。
在根据本实施例的半导体激光器中,n侧电极308被设置成与n型衬底301接触。在半导体激光器的制造工艺中,在衬底的背面上沉积n侧电极308的金属层202之前,衬底经受机械或化学抛光工艺,由此使其减薄。通过该抛光工艺,被抛光的表面受到损害,并且产生了许多结晶缺陷。由于在靠近缺陷附近处的构成晶体的原子之间的结合力降低,所以Ga更趋于从n型衬底301扩散到金属层202。然而,在根据本实施例的半导体激光器中,金属层202包含Ga。因此,在金属层202中已经存在的Ga阻挡Ga从n型衬底301扩散到金属层202。这样的结构可以更有效地抑制Ga的扩散。
虽然参照附图已经描述了本发明的实施例,但是应该理解的是,那些实施例只是示例性的,并且可以采用各种其他的结构。另外,虽然本发明提到上下位置,但是这只是为了便于清楚说明本发明的组件之间的关系,这样的表达不意图确定当执行本发明时制造处理中或使用中的方向。
显然,本发明不限于上述实施例,在不脱离本发明的范围和精神的情况下,可以对本发明进行修改和变化。

Claims (9)

1.一种电极,所述电极形成在包含镓(Ga)的n型半导体层的表面上,所述电极包括:
金属层,其具有等于或大于1原子%且等于或小于25原子%的Ga含量;
其中,所述金属层被设置成与所述n型半导体层接触。
2.根据权利要求1所述的电极,其中,所述金属层包括具有等于或大于1原子%且等于或小于25原子%的Ga含量的金属材料。
3.根据权利要求1所述的电极,其中,所述n型半导体层包括III-V化合物。
4.根据权利要求1所述的电极,其中,主要组成所述金属层的金属具有等于或小于5eV的功函数。
5.根据权利要求1所述的电极,其中,主要组成所述金属层的所述金属是Ti、Nb、Al、Ta、V和Hf中的一种。
6.根据权利要求1所述的电极,其中,主要组成所述金属层的所述金属是Ti。
7.根据权利要求1所述的电极,其中,所述n型半导体层是n型氮化物半导体层。
8.一种半导体芯片,所述半导体芯片包括根据权利要求1所述的电极。
9.一种制造半导体芯片的方法,包括:
制备包含镓(Ga)的n型半导体层;
在所述n型半导体层的表面上形成n侧电极;
其中,所述形成n侧电极包括:
在所述n型半导体层的所述表面上沉积包含Ga的金属层;以及
采用具有等于或大于1原子%且等于或小于25原子%的Ga含量的金属材料,以由此形成所述金属层。
CN2009102033757A 2008-06-09 2009-06-09 半导体芯片的电极、具有电极的半导体芯片及其制造方法 Expired - Fee Related CN101604817B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2008-150470 2008-06-09
JP2008150470 2008-06-09
JP2008150470 2008-06-09
JP2009-104732 2009-04-23
JP2009104732 2009-04-23
JP2009104732A JP4772135B2 (ja) 2008-06-09 2009-04-23 半導体素子、および、その製造方法

Publications (2)

Publication Number Publication Date
CN101604817A true CN101604817A (zh) 2009-12-16
CN101604817B CN101604817B (zh) 2013-07-17

Family

ID=41399569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102033757A Expired - Fee Related CN101604817B (zh) 2008-06-09 2009-06-09 半导体芯片的电极、具有电极的半导体芯片及其制造方法

Country Status (3)

Country Link
US (1) US8519504B2 (zh)
JP (1) JP4772135B2 (zh)
CN (1) CN101604817B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263170A (zh) * 2010-05-27 2011-11-30 Lg伊诺特有限公司 发光器件和发光器件封装
CN109273357A (zh) * 2018-09-28 2019-01-25 中科芯电半导体科技(北京)有限公司 改善低掺杂浓度材料表面欧姆接触的方法及表面生长Ga金属的低掺杂浓度材料
CN111370549A (zh) * 2018-12-26 2020-07-03 厦门三安光电有限公司 一种发光二极管

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013172012A (ja) * 2012-02-21 2013-09-02 Sumitomo Electric Ind Ltd 半導体装置、及び、半導体装置の作製方法
JP5556830B2 (ja) * 2012-02-21 2014-07-23 住友電気工業株式会社 半導体装置、及び、半導体装置の作製方法
JP6111818B2 (ja) * 2013-04-24 2017-04-12 三菱電機株式会社 半導体素子、半導体素子の製造方法
US11728620B2 (en) * 2017-12-27 2023-08-15 Princeton Optronics, Inc. Semiconductor devices and methods for producing the same
CN111602225A (zh) * 2018-01-16 2020-08-28 普林斯顿光电子公司 欧姆接触和用于制造其的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES374318A1 (es) * 1968-12-10 1972-03-16 Matsushita Electronics Corp Un metodo de fabricar un dispositivo semiconductor sensiblea la presion.
JP3239350B2 (ja) 1995-06-20 2001-12-17 日亜化学工業株式会社 n型窒化物半導体層の電極
JP2000049114A (ja) * 1998-07-30 2000-02-18 Sony Corp 電極およびその形成方法ならびに半導体装置およびその製造方法
JP2005026291A (ja) 2003-06-30 2005-01-27 Sharp Corp 窒化物系半導体発光装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263170A (zh) * 2010-05-27 2011-11-30 Lg伊诺特有限公司 发光器件和发光器件封装
CN109273357A (zh) * 2018-09-28 2019-01-25 中科芯电半导体科技(北京)有限公司 改善低掺杂浓度材料表面欧姆接触的方法及表面生长Ga金属的低掺杂浓度材料
CN109273357B (zh) * 2018-09-28 2021-03-23 中科芯电半导体科技(北京)有限公司 改善低掺杂浓度材料表面欧姆接触的方法及材料
CN111370549A (zh) * 2018-12-26 2020-07-03 厦门三安光电有限公司 一种发光二极管

Also Published As

Publication number Publication date
JP2010021528A (ja) 2010-01-28
JP4772135B2 (ja) 2011-09-14
CN101604817B (zh) 2013-07-17
US20090302470A1 (en) 2009-12-10
US8519504B2 (en) 2013-08-27

Similar Documents

Publication Publication Date Title
CN101604817A (zh) 半导体芯片的电极、具有电极的半导体芯片及其制造方法
JP4916434B2 (ja) 窒化物半導体装置及びその製造方法
US11335830B2 (en) Photo-emission semiconductor device and method of manufacturing same
JP3949157B2 (ja) 半導体素子およびその製造方法
US20070254391A1 (en) Light emitting device and method of manufacturing the same
JP4954039B2 (ja) 半導体装置の製造方法
US20080090395A1 (en) Method for producing p-type group III nitride semiconductor and method for producing electrode for p-type group III nitride semiconductor
JP5440674B1 (ja) Led素子及びその製造方法
US7122841B2 (en) Bonding pad for gallium nitride-based light-emitting devices
JP2010267694A (ja) 半導体発光素子およびその製造方法ならびに半導体素子およびその製造方法
CN102598320A (zh) 氮化物类半导体元件及其制造方法
JP2007059508A (ja) n型窒化物半導体の電極及びn型窒化物半導体の電極の形成方法
JP2012119646A (ja) 窒化物発光素子、及び窒化物発光素子を作製する方法
JP4984821B2 (ja) 半導体素子およびその製造方法
JP2002368272A (ja) Iii族窒化物系化合物半導体発光素子の製造方法
US20090160054A1 (en) Nitride semiconductor device and method of manufacturing the same
US9172017B2 (en) Semiconductor device and method for manufacturing the same
JP6910345B2 (ja) n型電極、該n型電極の製造方法、及び該n型電極をn型III族窒化物単結晶層上に備えたn型積層構造体
US20130207076A1 (en) Method for fabricating group iii nitride semiconductor light emitting device, and group iii nitride semiconductor light emitting device
CN102511086A (zh) 氮化物系半导体元件及其制造方法
JP5880880B2 (ja) 窒化物発光素子
JP2008130717A (ja) 窒化物半導体装置およびその製造方法
JP4123200B2 (ja) オーミック電極の形成方法
JP5846779B2 (ja) 半導体装置及びその製造方法
Miller Optimization and Characterization of Vanadium-Based Contacts to n-Type Aluminum Gallium Nitride

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130717

Termination date: 20180609

CF01 Termination of patent right due to non-payment of annual fee