CN101800170B - 制造第ⅲ族氮化物半导体的方法和模板衬底 - Google Patents

制造第ⅲ族氮化物半导体的方法和模板衬底 Download PDF

Info

Publication number
CN101800170B
CN101800170B CN2009102655399A CN200910265539A CN101800170B CN 101800170 B CN101800170 B CN 101800170B CN 2009102655399 A CN2009102655399 A CN 2009102655399A CN 200910265539 A CN200910265539 A CN 200910265539A CN 101800170 B CN101800170 B CN 101800170B
Authority
CN
China
Prior art keywords
nitride semiconductor
group iii
iii nitride
growth
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009102655399A
Other languages
English (en)
Other versions
CN101800170A (zh
Inventor
中田尚幸
奥野浩司
牛田泰久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN101800170A publication Critical patent/CN101800170A/zh
Application granted granted Critical
Publication of CN101800170B publication Critical patent/CN101800170B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

提供制造第III族氮化物半导体的方法，包括：通过蚀刻在生长衬底的表面中形成凹槽；通过溅射在生长衬底的形成凹槽的表面上形成缓冲膜；在包含氢和氨的气氛中将衬底加热至目标第III族氮化物半导体生长温度；和在生长温度下在凹槽侧表面上外延生长第III族氮化物半导体。调节缓冲膜厚度或者生长温度，使第III族氮化物半导体主要在凹槽侧表面上沿与生长衬底主表面平行的方向生长。缓冲膜的厚度调节为小于用于在平面生长衬底上沿垂直于生长衬底的方向均匀外延生长第III族氮化物半导体的缓冲膜的厚度。生长温度调节为低于第III族氮化物半导体在平面生长衬底上沿垂直于生长衬底的方向均匀外延生长的温度，优选为1020～1100℃。所用缓冲膜为或者更薄的AlN膜。

Description

制造第Ⅲ族氮化物半导体的方法和模板衬底
技术领域
本发明涉及一种制造其主表面是非极性平面(例如m平面或者a平面)或者半极性平面(例如r平面)的第III族氮化物半导体产品的方法。本发明还涉及一种模板衬底，包括：生长衬底和其主表面是非极性平面或者半极性平面的第III族氮化物半导体，所述第III族氮化物半导体在生长衬底上形成。 
背景技术
迄今，已经通过在生长衬底(例如蓝宝石衬底)上沿c轴方向堆叠第III族氮化物半导体来制造第III族氮化物半导体器件。然而，由于第III族氮化物半导体的晶体结构中的应变，在半导体的c轴方向上产生压电场，这可使器件性能劣化。当例如通过上述工艺制造发光器件时，内部量子效率降低。 
近年来，为避免器件性能因产生压电场而劣化，已经尝试开发其主表面是非极性平面(例如a平面或者m平面)或者半极性平面(例如r平面)的第III族氮化物半导体的晶体生长技术。此外，已经尝试使用其主表面是非极性平面(例如a平面或者m平面)或者半极性平面(例如r平面)的GaN衬底或者GaN模板衬底作为生长衬底。 
在已知的晶体生长技术中，具有m平面或者a平面主表面的GaN衬底用作生长衬底。这种m平面或者a平面的GaN衬底如下制造：在生长衬底(例如蓝宝石)上生长具有c平面主表面的厚GaN层并且平行于m平面或者a平面切割由此生长的GaN层。 
日本公开特许公报No.2006-36561公开了通过以下工艺制造具有a平面或者m平面主表面的GaN晶体或者GaN模板衬底：在具有a平面或者m平面主表面的蓝宝石衬底(即生长衬底)中形成条图案凹槽，使得凹槽的纵向是c轴方向；在生长衬底的表面、每个凹槽的一侧表面、和凹槽底面的一部分上形成SiO2掩模；仅在凹槽的另一侧表面上形成缓冲层；并且 在其上已形成有缓冲层的凹槽侧表面上生长GaN。 
然而，当通过常规方法制造m平面或者a平面GaN衬底时，不能增加衬底尺寸，其原因是衬底尺寸取决于GaN层的厚度。此外，常规方法不能批量生产这种GaN衬底。当在生长衬底上形成GaN层时，GaN层的靠近衬底的部分表现出差的结晶性，而GaN层的远离衬底的部分表现出良好的结晶性。因此，在通过切割GaN层制造的m平面或者a平面GaN衬底中出现面内结晶性差异。 
日本公开特许公报No.2006-36561中公开的方法在选择性形成掩模或者缓冲层和在以高的可重复性生长表现出良好结晶性且具有a平面或者m平面主表面的第III族氮化物半导体方面存在困难。 
发明内容
鉴于上述情况，本发明的一个目的是提供一种制造第III族氮化物半导体产品的方法，所述方法以高的可重复性形成其主表面是非极性平面(例如a平面或者m平面)或者半极性平面(例如r平面)的第III族氮化物半导体产品。本发明的另一目的是提供一种模板衬底，其包括：生长衬底和其主表面是非极性平面或者半极性平面的第III族氮化物半导体，所述第III族氮化物半导体在生长衬底上形成。 
在本发明的第一方面中，提供一种制造第III族氮化物半导体产品的方法，包括如下步骤： 
通过蚀刻在生长衬底的表面中形成凹槽； 
在包含氢和氨的气氛中将具有如此形成的凹槽的生长衬底加热至生长目标第III族氮化物半导体的温度；和 
在生长温度下在凹槽侧表面上外延生长第III族氮化物半导体，其中调节生长温度以使第III族氮化物半导体主要在凹槽的侧表面上沿与生长衬底主表面平行的方向生长。 
通过例如调节生长温度以低于沿垂直于衬底的方向在平面生长衬底上生长第III族氮化物半导体的温度，可以主要在凹槽的侧表面上沿与生长衬底主表面平行的方向生长第III族氮化物半导体。通常，在高于1100℃ 的温度下，沿c轴方向生长第III族氮化物半导体。因此，当生长温度是1100℃或更低时，可以在凹槽的侧表面上主要沿c轴方向生长第III族氮化物半导体。生长温度优选为1020℃或更高。这是因为当生长温度低于1020℃时，所得第III族氮化物半导体表现出差的结晶度。因此，第III族氮化物半导体的生长温度优选调节为1020～1100℃。从更好的第III族氮化物半导体的结晶度和表面平坦度的角度来考虑，生长温度更优选为1020～1060℃。生长温度进一步更优选为1030～1050℃。 
本发明第二方向涉及根据第一方面的制造方法的一个具体实施方案，其还包括：在形成凹槽步骤和加热生长衬底步骤之间，通过溅射在生长衬底的表面上形成缓冲膜的步骤，其中调节缓冲膜的厚度以使第III族氮化物半导体在凹槽的侧表面上主要沿与生长衬底主表面平行的方向生长。 
也就是说，在本发明的第二方面中，在生长衬底上形成缓冲膜，并实施第一方面。
为了形成缓冲膜，优选使用溅射技术中的磁控溅射。对于缓冲膜的材料没有特别的限制，只要第III族氮化物半导体可以在凹槽的侧表面上主要沿与生长衬底主表面平行的方向生长即可。缓冲膜的材料可为例如GaN、AlN、AlGaN或者AlGaInN。特别地，从与蓝宝石晶格匹配的观点来看，优选使用AlN。 
通过例如调节缓冲膜的厚度小于在平面生长衬底上沿垂直于平面生长衬底的方向经缓冲膜均匀生长第III族氮化物半导体时在平面生长衬底上提供的缓冲膜的厚度，和调节生长温度为低于在平面生长衬底上沿垂直于平面生长衬底的主表面方向经缓冲膜均匀生长第III族氮化物半导体的温度，可以在凹槽的侧表面上主要沿与生长衬底主表面平行的方向外延生长第III族氮化物半导体。当AlN缓冲膜在蓝宝石衬底的平坦主表面上形成并且第III族氮化物半导体沿c轴方向垂直于缓冲膜的主表面生长时，通常缓冲膜的厚度调节为至少 
Figure G2009102655399D00031
相比之下，在本发明中，为了提高第III族氮化物半导体沿垂直于生长衬底凹槽的侧表面方向的生长速率高于沿垂直于衬底主表面方向的半导体的生长速率，缓冲膜的厚度调节为 
Figure G2009102655399D00032
或更小。因此，缓冲膜的厚度优选 
Figure G2009102655399D00033
或更小。从如此生长的第III族氮化物半导体的良好的表面平坦度的观点来看，缓冲膜的厚度优选 
Figure G2009102655399D00034
或更大。因此，缓冲膜的厚度优选 
Figure G2009102655399D00035
从第III族氮化物半导体的 更好的结晶度和表面平坦度的观点来看，更优选该厚度调节为 
Figure G2009102655399D00041
该厚度更优选为 
Figure G2009102655399D00042
具有这种厚度的缓冲膜优选由AlN形成。 
通常，在高于1100℃的温度下，在平面蓝宝石衬底上沿c轴方向经缓冲膜生长第III族氮化物半导体。因此，当生长温度是1100℃或更低时，可以在凹槽的侧表面上主要沿垂直于生长衬底的方向生长第III族氮化物半导体。生长温度优选为1020℃或者更高。这是因为当生长温度低于1020℃时，所得第III族氮化物半导体表现出差的结晶度。因此，第III族氮化物半导体的生长温度优选调节为1020～1100℃。从第III族氮化物半导体的更好的结晶度和表面平坦度的角度来考虑，生长温度更优选1020～1060℃。生长温度更优选1030～1050℃。缓冲膜的厚度必须小于第III族氮化物半导体沿垂直于生长衬底主表面的方向生长的厚度，并且必须为不损害其结晶度的厚度。最优选地，缓冲膜由AlN组成，其厚度调节为 
Figure G2009102655399D00043
或更小。 
在本发明中，借助于缓冲膜的存在，第III族氮化物半导体不在生长衬底的平坦表面上生长，而是在凹槽的侧表面上沿横向生长。 
以下描述为本发明第一和第二方面共用。 
本文所使用“第III族氮化物半导体”包括：由式AlxGayInzN(x+y+z＝1，0≤x、y、z≤1)表示的半导体；掺杂有杂质以获得例如n型导电或者p型导电的这种半导体；以及其中一部分Al、Ga或者In被另外的第13族元素(即B或者Tl)替代或者一部分N被另外的第15族元素(即P、As、Sb或者Bi)替代的这种半导体。第III族氮化物半导体的具体实例包括GaN、AlN、InN、InGaN、AlGaN、AlInN和AlGaInN。Si用作n型杂质，Mg用作p型杂质。 
本文所使用的“凹槽的侧表面”是指在生长衬底中通过形成凹槽而暴露的表面中与生长衬底的主表面不平行的表面。 
生长衬底可由六方晶系材料例如蓝宝石、SiC、Si、GaAs、ZnO或者尖晶石形成。然而，从例如可容易得到和与第III族氮化物半导体晶格匹配的观点看，优选使用蓝宝石衬底。 
从上面观察，在生长衬底的表面中形成的凹槽可布置为任意图案，例 如条图案、格图案或者六角形、三角形或者圆点图案。从生长衬底的垂直方向观察，各凹槽的横截面可具有任意形状(例如，矩形形状、梯形形状或者楔状形状)，其可随目标第III族氮化物半导体主表面的晶体取向而变化。 
生长温度优选低于第III族氮化物半导体在平面生长衬底上沿垂直于生长衬底的方向均匀外延生长的温度。
生长衬底优选使用蓝宝石衬底。在这种情况下，优选蓝宝石的c平面或者a平面和其上生长第III族氮化物半导体的凹槽的侧表面之间角度减小为最小可能水平。这是因为，上述角度越小，第III族氮化物半导体就越容易沿c轴方向生长。换言之，第III族氮化物半导体难以在与蓝宝石的c平面或者a平面形成大角度的侧表面上生长。最优选地，其上生长第III族氮化物半导体的凹槽的侧表面为c平面或者a平面。 
优选地，凹槽的至少一个侧表面为蓝宝石的c平面，并且第III族氮化物半导体在为蓝宝石的c平面的侧表面上外延生长。所用的生长衬底可为具有a平面主表面的蓝宝石衬底。或者，生长衬底可为具有m平面主表面的蓝宝石衬底。在这种情况下，优选凹槽形成为条图案，使其纵向侧表面为蓝宝石的c平面。 
此外，优选地，在生长衬底中形成的凹槽的至少一个侧表面是蓝宝石的a平面，并且第III族氮化物半导体主要在为蓝宝石的a平面的侧表面上外延生长。在这种情况下，生长衬底的主表面优选为c平面。优选地，凹槽形成为条图案，使其纵向侧表面为蓝宝石的a平面。 
为了形成凹槽，可使用干蚀刻(例如ICP蚀刻)。 
在本发明的第三方面中，提供一种模板衬底，其包括： 
具有a平面主表面并且在表面中形成有凹槽的蓝宝石衬底；和 
在蓝宝石衬底的表面上形成的第III族氮化物半导体层，其中凹槽的至少一个表面为蓝宝石的c平面，并且第III族氮化物半导体层具有m平面主表面。 
根据本发明的第三方面，第III族氮化物半导体层沿垂直于凹槽侧表 面的方向(即，蓝宝石的c平面)生长；即该层沿c轴方向生长。因为蓝宝石衬底的主表面是a平面，所以第III族氮化物半导体层的与生长方向平行的主表面为m平面。 
在本发明的第四方面中，提供一种模板衬底，包括： 
具有m平面主表面并且在所述表面中形成有凹槽的蓝宝石衬底；和 
在蓝宝石衬底的表面上形成的第III族氮化物半导体层，其中凹槽的至少一个表面为蓝宝石的c平面，并且第III族氮化物半导体层具有a平面主表面。 
根据本发明的第四方面，第III族氮化物半导体层沿垂直于凹槽侧表面的方向(即，蓝宝石的c平面)生长；即该层沿c轴方向生长。因为蓝宝石衬底的主表面是m平面，所以第III族氮化物半导体层的与生长方向平行的主表面是a平面。 
在本发明的第五方面中，提供一种模板衬底，包括： 
具有c平面主表面并且在表面中形成有凹槽的蓝宝石衬底；和 
在蓝宝石衬底的表面上形成的第III族氮化物半导体层，其中凹槽的至少一个表面是蓝宝石的a平面，并且第III族氮化物半导体层具有a平面主表面。 
根据本发明的第五方面，第III族氮化物半导体层沿垂直于凹槽侧表面的方向(即，蓝宝石的a平面)生长；即该层沿c轴方向生长。因为蓝宝石衬底的主表面为c平面，所以第III族氮化物半导体层的与生长方向平行的主表面是a平面。 
本发明的第六方面涉及根据第三、第四或者第五方面的模板衬底的一个具体实施方案，其还包含：在蓝宝石衬底和第III族氮化物半导体层之间的形成为覆盖蓝宝石衬底的表面、凹槽的侧表面和凹槽的底表面的缓冲膜，其中第III族氮化物半导体层经缓冲膜在蓝宝石衬底的表面上形成。 
在本发明的第三或者第四方面中，优选地，所述凹槽形成为条图案，使得凹槽具有为蓝宝石的c平面的纵向侧表面。 
在本发明的第五方面中，优选地，所述凹槽形成为条图案，使得凹槽具有为蓝宝石的a平面的纵向侧表面。 
在本发明第一和第二方面中描述的优选方式可应用于本发明的第三至第六方面。在第二方面中描述的优选方式(关于缓冲膜)可应用于第六方面。 
根据本发明的第一方面，第III族氮化物半导体可在形成于生长衬底中的凹槽侧表面上沿与生长衬底主表面平行的方向外延生长。因此，可形成其主表面为非极性平面或者半极性平面的高质量第III族氮化物半导体。因为根据第一方面的方法不包括通过对生长衬底进行热处理或者类似处理来修复蚀刻损伤的步骤，所以制造工艺得到简化并获得极好的批量生产率。所形成的第III族氮化物半导体的主表面的晶体取向取决于例如生长衬底的晶体结构或者晶格常数、生长衬底的主表面的晶体取向或者凹槽的侧表面的晶体取向。在例如生长衬底是蓝宝石衬底的情况下，当衬底的主表面是a平面并且凹槽的侧表面为c平面时，可制造具有m平面主表面的第III族氮化物半导体，而当衬底的主表面为m平面并且凹槽的侧表面为c平面时，可制造具有a平面主表面的第III族氮化物半导体。 
根据本发明第二方面，通过在不提供用于公知ELO技术的掩模的情况下进行溅射来提供缓冲膜，并且在生长衬底中形成的凹槽的侧表面上沿与生长衬底主表面平行的方向外延生长第III族氮化物半导体。因此，可形成其主表面为非极性平面或者半极性平面的高质量第III族氮化物半导体。因为缓冲膜是通过溅射形成的，所以该膜具有可靠的特性。因此，可以以高的可重复制造性来形成其主表面是非极性平面或者半极性平面的第III族氮化物半导体并且获得极好的批量生产率。因为根据第二方面的方法不包括通过对生长衬底热处理或者类似处理来修复蚀刻损伤的步骤，所以可通过简单工艺来形成其主表面是非极性平面或者半极性平面的第III族氮化物半导体。所形成的第III族氮化物半导体的主表面的晶体取向取决于例如生长衬底的晶体结构或者晶格常数、生长衬底的主表面的晶体取向或者凹槽的侧表面的晶体取向。在例如生长衬底是蓝宝石衬底的情况下，当衬底的主表面是a平面并且凹槽的侧表面为c平面时，可制造具有m平面主表面的第III族氮化物半导体，而当衬底的主表面为m平面并且凹槽的侧表面为c平面时，可制造具有a平面主表面的第III族氮化物半导体。 
当生长温度调节为低于在平面生长衬底上沿垂直于生长衬底的方向均匀地外延生长第III族氮化物半导体的温度时，可以主要在形成于生长衬底中的凹槽的侧表面上沿与生长衬底主表面平行的方向外延生长第III族氮化物半导体。也就是说，可以将沿垂直于凹槽侧表面的方向的生长率控制为高于沿垂直于生长衬底主表面的方向的生长率。 
当缓冲膜厚度调节为小于用于在平面生长衬底上沿垂直于生长衬底方向均匀外延生长第III族氮化物半导体的缓冲膜的厚度时，并且当生长温度调节为低于在平面生长衬底上沿垂直于生长衬底的方向均匀地外延生长第III族氮化物半导体的温度时，可以主要在形成于生长衬底中的凹槽的侧表面上沿与生长衬底主表面平行的方向外延生长第III族氮化物半导体。也就是说，沿垂直于凹槽侧表面的方向的生长率可控制为高于沿垂直于生长衬底主表面的方向的生长率。 
缓冲膜由AlxGa1-xN或者AlN形成。当提供厚度为 
Figure G2009102655399D00081
或者更小的AlN缓冲膜时，可制造其主表面是非极性平面或者半极性平面并且还表现出极好结晶度和表面平坦度的第III族氮化物半导体。 
因为生长衬底可由蓝宝石形成，所以可以以低成本制造其主表面是非极性平面或者半极性平面并具有大面积的第III族氮化物半导体。 
因为第III族氮化物半导体晶体可能在蓝宝石的c平面或者a平面上生长，所以当凹槽侧表面为c平面或者a平面时，可有效制造其主表面是非极性平面或者半极性平面并且表现出良好结晶度的第III族氮化物半导体。 
当生长衬底是具有a平面主表面的蓝宝石衬底并且第III族氮化物半导体在凹槽的c平面侧表面上沿c轴方向外延生长时，如此制造的第III族氮化物半导体具有m平面主表面。相比之下，当生长衬底是具有m平面主表面的蓝宝石衬底并且第III族氮化物半导体在凹槽的c平面侧表面上沿c轴方向外延生长时，可制造具有a平面主表面的第III族氮化物半导体。 
当提供其纵向侧表面为蓝宝石的c平面的条图案凹槽时，能够制造其主表面是非极性平面或者半极性平面并且表现出极好结晶度和表面平坦度的第III族氮化物半导体。 
第III族氮化物半导体的生长温度优选为1020～1100℃。当生长温度落在该范围内时，第III族氮化物半导体可以主要在凹槽侧表面上沿c轴方向生长，并且可提高制造的第III族氮化物半导体的结晶度和表面平坦度。 
当生长衬底是具有c平面主表面的蓝宝石衬底并且第III族氮化物半导体在凹槽的a平面侧表面上沿c轴方向外延生长时，可以制造具有a平面主表面的第III族氮化物半导体。 
当提供其纵向侧表面是蓝宝石的a平面的条图案凹槽时，能够制造其主表面是非极性平面或者半极性平面并且表现出极好结晶度和表面平坦度的第III族氮化物半导体。 
本发明的方法可使用干蚀刻。借助于ICP蚀刻可有效地蚀刻生长衬底。 
在根据本发明第三至第六方面中任一方面的模板衬底中，第III族氮化物半导体表现出极好的结晶度和表面平坦度。当通过在模板衬底上堆叠第III族氮化物半导体层来制造半导体器件时，所得半导体器件不受压电场影响。 
附图说明
结合附图，参照以下优选实施方案的详细说明，本发明的各种其它的目的、特征和许多附带优点变得更好理解，因而将易于领会，附图中： 
图1A～1C是显示根据实施方案1制造GaN模板衬底的工艺简图； 
图2显示GaN晶体13表面的X射线衍射结果； 
图3是显示加热步骤中的氢流量和X射线摇摆曲线半宽之间的关系的图； 
图4是显示GaN晶体13表面的照片； 
图5A～5D是显示根据实施方案2的制造GaN模板衬底的工艺简图； 
图6显示GaN晶体13表面的X射线衍射结果； 
图7是显示形成AlN膜12的溅射时间与X射线摇摆曲线半宽之间的关系的图； 
图8是显示GaN晶体13表面的照片；和 
图9是显示使用3英寸衬底时形成AlN膜12的溅射时间和X射线摇摆曲线半宽之间的关系的图。 
具体实施方式
下面将参考附图描述本发明的具体实施方案。然而，本发明不限于所述实施方案。
实施方案1 
实施方案1对应于制造具有m平面主表面的GaN模板衬底的方法。现在将参考图1A～1C描述所述制造方法的步骤。 
(凹槽形成步骤) 
首先，利用掩模对具有a平面主表面的蓝宝石衬底10(对应于本发明的生长衬底)的表面10a进行ICP蚀刻，以由此形成其纵向与蓝宝石衬底10的m轴方向平行的条图案凹槽11(图1A)。与c轴平行的各凹槽11的横截面为矩形。蓝宝石衬底的c平面表面在各凹槽11的侧表面11a处暴露，蓝宝石衬底的a平面表面在凹槽11的底表面11b处暴露。 
通常，在形成凹槽11之后，将蓝宝石衬底10加热至1000℃或更高以修复因ICP蚀刻所导致的蓝宝石衬底10的损伤。相比之下，在实施方案1中，衬底10不进行这种热处理来修复其损伤，因此衬底10仍然有因ICP蚀刻所导致的对凹槽11的侧表面11a和底表面11b的损伤。 
(加热步骤) 
随后，将蓝宝石衬底10置于MOCVD设备中并在包含氢和氨的气氛中加热至生长温度。 
(晶体生长步骤) 
然后，将TMG(三甲基镓)引入MOCVD设备中，并且在各凹槽11的侧表面11a上外延生长GaN晶体13。GaN晶体13生长为使蓝宝石衬底10的c轴方向与GaN晶体13的c轴方向一致。关于GaN晶体13的c轴 方向的极性，GaN的-c方向与从凹槽11的侧表面11a朝向凹槽11的内部(中心)的方向对应。即，GaN的生长沿-c轴方向(即沿垂直于侧表面11a的方向)进行，因此其生长表面为-c平面。 
在这种情况下，调节GaN晶体13的生长温度，使得GaN晶体13不在蓝宝石衬底10的表面10a和凹槽11的底表面11b上生长，并且GaN晶体13主要在凹槽11的侧表面11a上的生长沿c轴方向进行。例如，GaN晶体13的生长温度调节为低于GaN通常在平坦生长衬底上沿垂直于衬底的方向外延生长的温度。GaN通常在平坦生长衬底上沿垂直于衬底的方向外延生长的温度高于1100℃。因此，当GaN生长温度调节为1100℃或更低时，可以控制晶体生长，使得GaN晶体13不在蓝宝石衬底10的表面10a和凹槽11的底表面11b上生长，并且GaN晶体13主要在凹槽11侧表面11a上的生长沿c轴方向进行。 
当如上所述生长GaN晶体13时，GaN晶体13的生长沿c轴方向(-c方向)(即沿与蓝宝石衬底10水平的方向)朝各凹槽11的内部快速进行；并且还沿垂直于蓝宝石衬底10的方向逐渐进行(图1B)。当晶体生长进一步进行时，GaN填充凹槽11，并且通过沿与蓝宝石衬底10水平的方向(即-c方向和+c方向)的晶体生长逐渐覆盖蓝宝石衬底10的表面10a。最后，在蓝宝石衬底10上形成平坦的GaN晶体层13(图1C)。因为蓝宝石衬底10的凹槽11的侧表面11a为c平面，所以由此形成的GaN晶体13具有m平面主表面。这可归因于例如GaN和蓝宝石之间的晶格常数差异。
如上所述，实施方案1的GaN模板衬底制造方法制造具有m平面主表面且具有良好结晶度和表面平坦度的GaN晶体13。以下将描述可想到的原因。想到，因ICP蚀刻所导致的蓝宝石衬底的损伤阻止在具有a平面主表面的蓝宝石衬底上生长具有c平面主表面的GaN晶体。也可想到，当GaN晶体13的生长温度调节为适当的值时，GaN晶体13不在蓝宝石衬底10的表面10a和凹槽11的底表面11b上生长(即GaN晶体13仅仅在凹槽11的侧表面11a上外延生长)，并且GaN晶体13的生长主要沿c轴方向(即沿与蓝宝石衬底10水平的方向)进行。在这种情况下，与蓝宝石衬底10平行的GaN晶体13的表面为m平面，这归因于例如蓝宝石和GaN之间的晶格匹配。此外，可想到，在加热步骤中通过蓝宝石的氮化形成AlN膜，AlN膜用作有助于GaN在凹槽11的侧表面11a上外延生长的缓冲物。 由于这些原因，GaN晶体13不包含具有与蓝宝石衬底10平行的c平面表面的晶体，而是具有m平面主表面。因为GaN晶体13的生长主要沿与蓝宝石衬底10水平的方向进行，所以GaN晶体13可快速覆盖蓝宝石衬底10的表面10a，因此GaN晶体13的表面13a变得平坦。 
通过以下实验研究GaN晶体13的结晶度和表面13a的平坦度对各种因素的依赖性。 
图2显示在具有a平面主表面(直径：3英寸)并具有凹槽11(宽度：1.5μm，深度：0.7μm，间隔：1.5μm)的蓝宝石衬底10上在1040℃下生长的GaN晶体13的表面13a的X射线衍射结果。为了比较，图2还显示与利用不具有凹槽的蓝宝石衬底10的情况相对应的结果。在该实验中，加热步骤中的氢流量调节为标准流量(即其中GaN晶体在平坦蓝宝石衬底上沿垂直方向均匀生长的情况下的氢流量)，或者调节为三倍或者四倍标准流量。如图2所示，当使用没有凹槽11的蓝宝石衬底10时，观察到归属于(0002)平面和(0004)平面(二者均为c平面)的峰，但是没有观察到归属于m平面的峰；即未产生具有m平面主表面的GaN晶体。相比之下，当通过实施方案1中描述的方法形成GaN晶体13时，不管氢流量如何，都观察到了归属于(10-10)平面和(20-20)平面(二者均为m平面)的峰，但是没有观察到归属于c平面或者a平面的峰。这些数据表明通过实施方案1中描述的方法形成的GaN晶体13具有m平面主表面并表现出高结晶度。 
图3是显示加热步骤中氢流量和GaN晶体13的c平面或者m平面中的X射线摇摆曲线半宽之间的关系的图。蓝宝石衬底10和凹槽11的尺寸以及GaN晶体13的生长温度与结果示于图2中的实验中的那些相同。加热步骤中的氢流量以与其结果示于图2的实验情形中相同的方式变化。为获得与m平面相对应的数据，通过绕a轴和c轴二者旋转样品来确定沿样品m平面的c轴和a轴方向的X射线摇摆曲线半宽。在图3中显示的X射线摇摆曲线半宽的绘图数据中，正方形、三角形和圆形分别对应于c平面、m平面的c轴方向和m平面的a轴方向。 
如图3所示，沿m平面的c轴方向的X射线摇摆曲线半宽为约1000弧秒(氢流量：标准流量)或者约1500弧秒(氢流量：三倍或四倍标准流量)。因此，当氢流量为标准流量时，沿m平面的c轴方向的晶体取向度高。在任意的上述氢流量下，沿m平面的a轴方向的X射线摇摆曲线半宽为约500弧秒；即，无论氢流量如何，沿m平面的a轴方向的晶体取向度高。 沿c平面的X射线摇摆曲线半宽为约1500弧秒(氢流量：标准流量)或者约2500弧秒(氢流量：三倍或者四倍标准流量)。因此，当氢流量为标准流量时，沿c平面的晶体取向度高。 
由图2和3中显示的数据显见，当氢流量调节为标准流量时，GaN晶体13表现出最好的结晶度。在这种情况下，氢-氨混合物气氛中的氢含量为约50％。 
图4显示与氢流量为标准流量、三倍标准流量和四倍标准流量的情况对应的GaN晶体13表面的照片。为了比较，图4还显示在没有凹槽11的蓝宝石衬底10上生长的GaN晶体13表面的照片。蓝宝石衬底10和凹槽11的尺寸以及GaN晶体13的生长温度与结果示于图2或者3中的实验中的那些相同。由图4显见，与氢流量为三倍或四倍标准流量的情况相比，当氢流量为标准流量时获得高的表面平坦度。相比之下，当GaN晶体在不具有凹槽11的蓝宝石衬底10上生长时，在GaN晶体的表面上形成多个六方形微细不规则物；即GaN晶体表现出差的表面平坦度。 
在不同的生长温度下生长GaN晶体13，并观察由此生长的GaN晶体13的表面13a。在1020～1060℃下生长的GaN晶体表现出高的表面平坦度。特别地，在1030～1050℃下生长的GaN晶体表现出更高的表面平坦度。在1040℃下生长的GaN晶体表现出最好的表面平坦度。 
在实施方案1中，利用蓝宝石衬底作为生长衬底。然而，用于替代蓝宝石衬底，生长衬底可为由六方晶系材料例如SiC、Si、GaAs、ZnO或者尖晶石形成的衬底。在实施方案1中，利用ICP蚀刻在生长衬底中形成凹槽。然而，可利用另外的干蚀刻技术。 
实施方案1对应于制造GaN模板衬底的方法。然而，本发明不限于GaN，而是可应用于第III族氮化物半导体如AlN、AlGaN、InGaN、AlInN或者AlGaInN。本发明不限于制造实施方案1中描述的这种第III族氮化物半导体(即具有m平面主表面的第III族氮化物半导体)，并且，考虑到所采用的生长衬底主表面的晶体取向、在生长衬底中形成的凹槽的侧表面的晶体取向和生长衬底的晶格常数，本发明可制造其主表面是任意非极性平面或者半极性平面的第III族氮化物半导体。例如，当采用具有m平面主表面的蓝宝石衬底并且形成凹槽以使其侧表面为c平面时，可制造具有a平面主表面的第III族氮化物半导体。而且，当采用具有c平面主表 面的蓝宝石衬底并且形成凹槽以使其侧表面为a平面时，可制造具有a平面主表面的第III族氮化物半导体。 
在实施方案1中，凹槽形成为从上面观察时布置为条图案。然而，凹槽可形成为任意图案；例如格图案或者点图案。由于第III族氮化物半导体晶体尤其在c轴方向上具有极性，所以当凹槽的侧表面具有不同的晶体取向时，生长具有不同极性方向的GaN晶体。因此，当凹槽形成为各凹槽的侧表面具有许多不同晶体取向的图案时，制造具有许多不同极性方向的第III族氮化物半导体晶体，但这是不优选的。从这种观点看，条图案凹槽比形成为其它图案的凹槽更有利，这是因为每个条图案凹槽仅具有两个侧表面，因此在侧表面上生长的第III族氮化物半导体仅在两个方向上表现出极性。条图案凹槽的有利之处还在于各凹槽的侧表面具有大的面积，因此在侧表面上生长的第III族氮化物半导体的结晶度和表面平坦度比在形成为其它图案的凹槽侧表面上生长的第III族氮化物半导体的结晶度和表面平坦度高。 
为避免生长具有不同极性方向的晶体，凹槽的一些侧表面可用例如掩模覆盖，使得第III族氮化物半导体晶体不在这样覆盖的侧表面上生长。例如，当凹槽形成为条图案并且各凹槽的两个侧表面之一覆盖有掩模而使第III族氮化物半导体仅在其另一侧表面上生长时，所得第III族氮化物半导体仅在一个方向表现出极性；即半导体表现出良好的品质。 
或者，为了避免生长具有不同极性方向的晶体，凹槽的侧表面可倾斜，使得侧表面表现出较不可能出现晶体生长的晶体取向。当例如使用蓝宝石衬底作为生长衬底时，在衬底中形成的凹槽侧表面和蓝宝石的c平面或者a平面之间的角度越小，则越可能在侧表面上生长晶体。在这种情况下，当凹槽的侧表面为c平面或者a平面时，在侧表面上最可能生长晶体。因此，当例如其上生长第III族氮化物半导体晶体的凹槽侧表面为c平面并且期望其上没有生长晶体的另一凹槽侧表面相对于c平面倾斜时，可避免生长具有不同极性方向的晶体。 
实施方案2 
与实施方案1的情况类似，实施方案2对应于制造具有m平面主表面的GaN模板衬底的方法。以下将参考图5A～5D来描述所述制造方法的步骤。 
(凹槽形成步骤) 
首先，利用掩模对具有a平面主表面的蓝宝石衬底10(对应于本发明的生长衬底)的表面10a进行ICP蚀刻，由此形成其纵向与蓝宝石衬底10的m轴方向平行的条图案凹槽11(图5A)。与c轴平行的各凹槽11的截面为矩形。蓝宝石衬底的c平面表面在各凹槽11的侧表面11a处暴露，蓝宝石衬底的a平面表面在凹槽11的底表面11b处暴露。 
(缓冲膜形成步骤) 
随后，将具有如此形成的凹槽的蓝宝石衬底10置于反应性磁控溅射设备中，并在500℃下形成AlN膜12(对应于本发明的缓冲膜)(图5B)。在这种情况下，AlN膜12不仅在蓝宝石衬底10的表面10a上形成，而且在凹槽11的侧表面11a和底表面11b上形成。观察到在凹槽11的侧表面11a上形成的AlN膜12部分的厚度比在蓝宝石衬底10的表面10a上和在凹槽11的底表面11b上形成的AlN膜12部分的厚度小。本文所用的“AlN膜12的厚度”是指在蓝宝石衬底10的表面10a上形成的AlN膜12部分的厚度。 
通常，在形成AlN膜12以前，将蓝宝石衬底10加热至1000℃或更高，以修复因ICP蚀刻所导致的蓝宝石衬底10的损伤。相比之下，在实施方案2中，衬底10不进行这种热处理来修复其损伤，而是形成AlN膜12，其中衬底10具有因ICP蚀刻导致的对凹槽11的侧表面11a和底表面11b的损伤。 
(加热步骤) 
随后，将具有如此形成的AlN膜12的蓝宝石衬底10置于MOCVD设备中并在包含氢和氨的气氛中加热到生长温度。 
(晶体生长步骤) 
然后，将TMG(三甲基镓)引入MOCVD设备中，并且在各凹槽11的侧表面11a上外延生长GaN晶体13。GaN晶体13生长为使蓝宝石衬底10的c轴方向与GaN晶体13的c轴方向一致。关于GaN晶体13的c轴方向的极性，-c方向对应于从凹槽11的侧表面11a朝向凹槽11内部(中心)的方向。即，GaN的生长沿-c轴方向(即沿垂直于侧表面11a的方向)进行，因此其生长表面为-c平面。 
在这种情况下，调节AlN膜12的厚度和GaN晶体13的生长温度，使得GaN晶体13不在蓝宝石衬底10的表面10a和凹槽11的底表面11b上生长，而GaN晶体13在凹槽11侧表面11a上的生长主要沿c轴方向进行。例如，当GaN沿GaN的c轴方向(即沿与蓝宝石衬底主表面垂直的方向)均匀外延生长时，AlN膜12的厚度调节为比设置在蓝宝石衬底和GaN之间的AlN膜的最小厚度小。此外，GaN晶体13的生长温度调节为低于GaN通常在生长衬底上沿c轴方向(即沿与衬底主表面垂直的方向)外延生长的温度。通常，通过溅射40秒形成具有这种最小厚度( )的AlN膜。GaN通常在蓝宝石衬底上沿c轴方向(即沿与衬底主表面垂直的方向)外延生长的温度高于1100℃。因此，当AlN膜12的厚度调节为 
Figure G2009102655399D00162
或者更小并且GaN的生长温度调节为1100℃或更低时，可以控制晶体生长，使得GaN晶体13不在蓝宝石衬底10的表面10a和凹槽11的底表面11b上生长，而GaN晶体13在凹槽11侧表面11a上的生长主要沿c轴方向进行。 
当如上文所述生长GaN晶体13时，GaN晶体13的生长沿c轴方向(-c方向)(即沿与蓝宝石衬底10水平的方向)朝各凹槽11的内部快速进行，并且还沿垂直于蓝宝石衬底10的方向逐渐进行(图5C)。当晶体生长进一步进行时，GaN填充凹槽11，并且通过沿与蓝宝石衬底10水平的方向(即-c方向和+c方向)的晶体生长而逐渐覆盖蓝宝石衬底10的表面10a。最后，在蓝宝石衬底10上形成平坦的GaN晶体13(图5D)。因为蓝宝石衬底10的凹槽11的侧表面11a为c平面，所以由此形成的GaN晶体13具有m平面主表面。这可归因于例如GaN和蓝宝石之间的晶格常数差异。 
如上所述，实施方案2的GaN模板衬底制造方法制造具有m平面主表面且表现出良好结晶度和表面平坦度的GaN晶体13。以下将描述可想到的原因。本发明人对没有凹槽的蓝宝石衬底的a平面主表面进行ICP蚀刻；通过溅射形成AlN膜，但不修复因ICP蚀刻所导致的对蓝宝石衬底的损伤；和在AlN膜上生长GaN晶体。结果，不能在具有a平面主表面的蓝宝石衬底上形成具有c平面主表面的平坦GaN晶体。因此，可想到，因ICP蚀刻所导致的蓝宝石衬底的损伤阻止在具有a平面主表面的蓝宝石衬底上生长具有c平面主表面的GaN晶体。也可想到，当AlN膜12的厚度或者GaN晶体13的生长温度调节为适当值时，GaN晶体13不在蓝宝石 衬底10的表面10a和凹槽11的底表面11b上生长(即GaN晶体13仅在凹槽11的侧表面11a上外延生长)，并且GaN晶体13的生长主要沿c轴方向(即沿与蓝宝石衬底10水平的方向)进行。在这种情况下，与蓝宝石衬底10平行的GaN晶体13的表面为m平面，这归因于例如蓝宝石和GaN之间的晶格匹配。由于这两个原因，GaN晶体13不包含具有与蓝宝石衬底10的主表面平行的c平面表面的晶体，而是具有m平面主表面。因为GaN晶体13的生长主要沿与蓝宝石衬底10水平的方向进行，所以GaN晶体13可快速覆盖蓝宝石衬底10的表面10a，因此GaN晶体13的表面13a变得平坦。 
通过以下实验评价GaN晶体13的结晶度与表面13a的平坦度的依赖性。 
图6显示在1040℃下在具有凹槽11(宽度：1.5μm，深度：0.7μm，间隔：1.5μm)的蓝宝石衬底10(直径：2英寸)上生长的GaN晶体13的表面13a的X射线衍射结果。用于形成AlN膜12的溅射时间以5秒的间隔从5秒变化至30秒。如图6所示，当形成AlN膜12的溅射时间为5、10、15、20、25或者30秒时，观察到归属于(10-10)平面和(20-20)平面(二者均为m平面)的峰，发现这样生长的GaN晶体13具有m平面主表面。当溅射时间为5、10或者15秒时，观察到归属于(0002)平面(c平面)的峰，发现这样生长的GaN晶体13包含具有c平面主表面的晶体。随着溅射时间从5秒增加至15秒，归属于(0002)平面的峰的强度逐渐减小，而当溅射时间为20～30秒时，未观察到归属于(0002)平面的峰。仅在溅射时间为5秒时观察到了归属于(0004)平面(c平面)的峰；即当溅射时间为10～30秒时未观察到该峰。在任何上述溅射时间均未观察到归属于a平面的峰。 
因此，当溅射时间从5秒增加至15秒时，产生了包含少量具有c平面主表面晶体并具有良好结晶度的GaN晶体。当溅射时间为20～30秒时，产生了基本上不包含具有c平面主表面且表现出最好结晶度的晶体的GaN晶体。当溅射时间为40秒时，所得AlN膜12的厚度为约150～约 
Figure G2009102655399D00171
因此，当溅射时间为20～30秒时，所得AlN膜12的厚度被认为是约75～约 
图7是显示形成AlN膜12的溅射时间与沿GaN晶体13的c平面或者m平面的X射线摇摆曲线半宽之间关系的图。蓝宝石衬底10和凹槽11 的尺寸以及GaN晶体13的生长温度与结果示于图6中的实验中的那些相同。用于形成AlN膜12的溅射时间以与其结果示于图6的实验的情况中相同的方式变化(即以5秒的间隔从5秒变化至30秒)。为获得与m平面对应的数据，通过绕a轴和c轴二者旋转样品来确定样品m平面的c轴和a轴方向上的X射线摇摆曲线半宽。在图7中显示的X射线摇摆曲线半宽的绘图数据中，方形、三角形和圆形分别与c平面、m平面的c轴方向和m平面的a轴方向相对应。 
如图7所示，当溅射时间为10～25秒时，沿m平面c轴方向的X射线摇摆曲线半宽为600～800弧秒，而当溅射时间为5或者30秒时，为约2倍。因此，当溅射时间为10～25秒时，沿m平面的c轴方向的晶体取向高。在任意的上述溅射时间时，沿m平面的a轴方向的X射线摇摆曲线半宽为约400～600弧秒；即无论溅射时间如何，沿m平面的a轴方向的晶体取向高。沿c平面的X射线摇摆曲线半宽为约1000弧秒(溅射时间：20秒或者25秒)、约1200弧秒(溅射时间：10秒、15秒或者30秒)和约1500弧秒(溅射时间：5秒)。因此，与其它溅射时间的情况相比，当溅射时间为20～25秒时，沿c平面的晶体取向度高。 
由图6和7中显示的数据显见，当溅射时间为20～25秒时，GaN晶体13表现出最好的结晶度。在这种情况下，AlN膜12的厚度被认为是约75～约 
Figure G2009102655399D00181
。 
图8显示与用于形成AlN膜12的溅射时间以5秒间隔从5秒变化至30秒的情况对应的GaN晶体13表面照片。蓝宝石衬底10和凹槽11的尺寸以及GaN晶体13的生长温度与结果示于图6或者7中的实验中的那些相同。由图8显见，当溅射时间为15秒～25秒(特别是25秒)时，获得高的表面平坦度，而溅射时间为10秒或者30秒时，表面平坦度稍微受损。由图8也显见，与溅射时间为15秒～25秒的情况相比，当溅射时间为5秒时，表面平坦度较低，但是与溅射时间为10秒或者30秒的情况相比表面平坦度较高。可想到，当溅射时间为15秒～25秒时，AlN膜12的厚度为 ，而当溅射时间是25秒时，AlN膜12的厚度为 
Figure G2009102655399D00183
在不同的生长温度下生长GaN晶体13，并观察这样生长的GaN晶体13的表面13a。在1020～1060℃下生长的GaN晶体表现出高的表面平坦度。特别地，在1030～1050℃下生长的GaN晶体表现出更高的表面平坦度。在1040℃下生长的GaN晶体表现出最好的表面平坦度。 
在加热步骤中，当在包含氢和氨的气氛中加热至生长温度时，气氛中的氢含量改变。当增加氢含量时，所得GaN晶体13的结晶度或者GaN晶体13的表面13a的平坦度稍微较高。 
图9是显示形成AlN膜12的溅射时间与沿GaN晶体13的c平面或者m平面的X射线摇摆曲线半宽之间的关系的图。蓝宝石衬底10的直径为3英寸。GaN晶体13的生长温度和凹槽11与其结果示于图6的实验中的那些相同。用于形成AlN膜12的溅射时间以5秒的间隔从10秒变化至25秒。为获得与m平面相对应的数据，通过绕a轴和c轴二者旋转样品来确定沿样品m平面的c轴和a轴方向的X射线摇摆曲线半宽。在图9中显示的X射线摇摆曲线半宽的绘图数据中，方形、三角形和圆形分别与c平面、m平面的c轴方向和m平面的a轴方向对应。 
如图9所示，当溅射时间为10～20秒时，沿m平面的c轴方向的X射线摇摆曲线半宽为500～800弧秒。因此，当溅射时间为10～20秒时，沿m平面的c轴方向的晶体取向度高。在任意的上述溅射时间时，沿m平面的a轴方向的X射线摇摆曲线半宽为约400～500弧秒；即无论溅射时间如何，沿m平面的a轴方向的晶体取向度高。沿c平面的X射线摇摆曲线半宽为约1000弧秒(溅射时间：15秒)、约1300弧秒(溅射时间：20～25秒)和约1500弧秒(溅射时间：10秒)。 
根据图7和9，应理解本发明适用于大于3英寸的大尺寸直径。 
在实施方案2中，使用蓝宝石衬底作为生长衬底。然而，为了替代蓝宝石衬底，生长衬底可为由六方晶系材料例如SiC、Si、GaAs、ZnO或者尖晶石形成的衬底。在实施方案2中，利用ICP蚀刻在生长衬底中形成凹槽。然而，可利用另外的干蚀刻技术或者除了干蚀刻之外的蚀刻技术。在实施方案2中，利用AlN膜作为缓冲膜。然而，缓冲膜可为由例如GaN、AlGaN、AlInN或者AlGaInN形成的膜。特别地，当生长衬底为蓝宝石衬底时，从例如晶格匹配的观点看，优选缓冲膜材料的Al组成比例高(材料最优选AlN)。在实施方案2中，使用反应性磁控溅射来形成缓冲膜。然而，可利用任何其它溅射技术。 
实施方案2对应于制造GaN模板衬底的方法。然而，本发明不限于GaN，而是可应用于第III族氮化物半导体例如AlN、AlGaN、InGaN、AlInN或者AlGaInN。本发明不限于制造实施方案2中描述的这种第III 族氮化物半导体(即具有m平面主表面的第III族氮化物半导体)，并且，考虑到所采用生长衬底的主表面的晶体取向、在生长衬底中形成的凹槽的侧表面的晶体取向和生长衬底的晶格常数，本发明可制造其主表面是任意非极性平面或者半极性平面的第III族氮化物半导体。例如，当使用具有m平面主表面的蓝宝石衬底并且形成凹槽以使其侧表面为c平面时，可制造具有a平面主表面的第III族氮化物半导体。此外，当使用具有c平面主表面的蓝宝石衬底并且形成凹槽以使其侧表面为a平面时，可制造具有a平面主表面的第III族氮化物半导体。 
在实施方案2中，凹槽形成为从上面观察时布置为条图案。然而，凹槽可形成为任意图案；例如格图案或者点图案。因为第III族氮化物半导体晶体具有特别是沿c轴方向的极性，所以凹槽的侧表面具有不同的晶体取向时，生长具有不同极性方向的GaN晶体。因此，当凹槽形成的图案使各凹槽的侧表面具有许多不同的晶体取向时，制造具有许多不同极性方向的第III族氮化物半导体晶体，这是不优选的。从这种观点看，条图案凹槽比形成为其它图案的凹槽更有利，这是因为各个条图案凹槽仅具有两个侧表面，因此在侧表面上生长的第III族氮化物半导体仅在两个方向上表现出极性。条图案凹槽的有利之处也在于各凹槽的侧表面具有大的面积，因此在侧表面上生长的第III族氮化物半导体的结晶度和表面平坦度比在形成为其它图案的凹槽的侧表面上生长的第III族氮化物半导体的结晶度和表面平坦度高。 
为避免生长具有不同极性方向的晶体，凹槽的一些侧表面可用例如掩模覆盖，使得第III族氮化物半导体晶体不在这样覆盖的侧表面上生长。例如，当凹槽形成为条图案并且各凹槽的两个侧表面中的一个覆盖有掩模而使第III族氮化物半导体仅在另一侧表面上生长时，所得第III族氮化物半导体仅在一个方向上表现出极性，即半导体表现出良好的品质。 
或者，为了避免生长具有不同极性方向的晶体，凹槽的侧表面可倾斜，使得侧表面表现出较不可能出现晶体生长的晶体取向。当例如使用蓝宝石衬底作为生长衬底时，在衬底中形成的凹槽的侧表面和蓝宝石的c平面或者a平面之间的角度越小，则越可能在侧表面上生长晶体。在这种情况下，当凹槽的侧表面为c平面或者a平面时，在侧表面上最可能生长晶体。因此，当例如其上生长第III族氮化物半导体晶体的凹槽的侧表面为c平面并且期望其上没有生长晶体的另一个凹槽侧表面相对于c平面倾斜 时，可避免生长具有不同极性方向的晶体。 
根据本发明，制造了其主表面为非极性平面(例如m平面或者a平面)或者半极性平面(例如r平面)的第III族氮化物半导体。因此，本发明有助于制造不受压电场影响的第III族氮化物半导体器件。 

Claims (18)

1.一种制造第III族氮化物半导体产品的方法，包括以下步骤：
通过蚀刻在生长衬底的表面中形成凹槽；
在包含氢和氨的气氛中将具有所述形成的凹槽的所述生长衬底加热至生长目标第III族氮化物半导体的温度；和
在所述生长温度下在所述凹槽的侧表面上沿所述第III族氮化物半导体的c轴方向外延生长所述第III族氮化物半导体，其中调节所述生长温度为比所述第III族氮化物半导体在平面生长衬底上沿垂直于所述生长衬底的方向均匀外延生长的温度低，以使所述第III族氮化物半导体主要在所述凹槽的侧表面上沿与所述生长衬底的主表面平行的方向生长。
2.根据权利要求1所述的制造第III族氮化物半导体产品的方法，其中所述生长衬底为蓝宝石衬底。
3.根据权利要求1所述的制造第III族氮化物半导体产品的方法，在形成所述凹槽的步骤和加热所述生长衬底的步骤之间，还包括通过溅射在所述生长衬底的表面上形成缓冲膜的步骤，其中所述缓冲膜的厚度调节为比用于在平面生长衬底上沿垂直于所述生长衬底的方向均匀地外延生长所述第III族氮化物半导体的缓冲膜的厚度小，以使所述第III族氮化物半导体主要在所述凹槽的侧表面上沿平行于所述生长衬底的主表面的方向生长。
4.根据权利要求3所述的制造第III族氮化物半导体产品的方法，其中所述生长衬底为蓝宝石衬底。
5.根据权利要求2或者4所述的制造第III族氮化物半导体产品的方法，其中所述凹槽的至少一个侧表面为蓝宝石的c平面，并且所述第III族氮化物半导体主要在为蓝宝石c平面的所述凹槽侧表面上外延生长。
6.根据权利要求5所述的制造第III族氮化物半导体产品的方法，其中所述生长衬底为具有a平面主表面的蓝宝石衬底。
7.根据权利要求5所述的制造第III族氮化物半导体产品的方法，其中所述生长衬底为具有m平面主表面的蓝宝石衬底。
8.根据权利要求5所述的制造第III族氮化物半导体产品的方法，其中所述凹槽形成为条图案以使所述凹槽具有为蓝宝石的c平面的纵向侧表面。
9.根据权利要求1或者3所述的制造第III族氮化物半导体产品的方法，其中所述生长温度为1020～1100℃。
10.根据权利要求2或者4所述的制造第III族氮化物半导体产品的方法，其中所述凹槽的至少一个侧表面为蓝宝石的a平面，并且所述第III族氮化物半导体主要在其为蓝宝石a平面的所述凹槽侧表面上外延生长。
11.根据权利要求10所述的制造第III族氮化物半导体产品的方法，其中所述生长衬底为具有c平面主表面的蓝宝石衬底。
12.根据权利要求10所述的制造第III族氮化物半导体产品的方法，其中所述凹槽形成为条图案以使所述凹槽具有其为蓝宝石的a平面的纵向侧表面。
13.根据权利要求3所述的制造第III族氮化物半导体产品的方法，其中所述缓冲膜由AlxGa1-xN(0≤x≤1)形成。
14.根据权利要求13所述的制造第III族氮化物半导体产品的方法，其中所述缓冲膜由AlN形成。
15.根据权利要求4所述的制造第III族氮化物半导体产品的方法，其中所述缓冲膜由AlN形成，所述缓冲膜的厚度调节为
Figure FSB00000831263900021
或更小。
16.根据权利要求1或3所述的制造第III族氮化物半导体产品的方法，其中所述蚀刻为干蚀刻。
17.根据权利要求16所述的制造第III族氮化物半导体产品的方法，其中所述干蚀刻为ICP蚀刻。
18.根据权利要求3所述的制造第III族氮化物半导体产品的方法，其中所述溅射为磁控溅射。
CN2009102655399A 2008-12-26 2009-12-25 制造第ⅲ族氮化物半导体的方法和模板衬底 Active CN101800170B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008333842 2008-12-26
JP2008-333842 2008-12-26
JP2008333999 2008-12-26
JP2008-333999 2008-12-26

Publications (2)

Publication Number Publication Date
CN101800170A CN101800170A (zh) 2010-08-11
CN101800170B true CN101800170B (zh) 2013-02-27

Family

ID=42116631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102655399A Active CN101800170B (zh) 2008-12-26 2009-12-25 制造第ⅲ族氮化物半导体的方法和模板衬底

Country Status (2)

Country Link
US (3) US8680581B2 (zh)
CN (1) CN101800170B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202872B2 (en) 2006-04-07 2015-12-01 Sixpoint Materials, Inc. Method of growing group III nitride crystals
US8921231B2 (en) 2006-04-07 2014-12-30 Sixpoint Materials, Inc. Group III nitride wafer and its production method
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
EP2579297B1 (en) * 2010-06-07 2020-12-16 Soko Kagaku Co., Ltd. Method of producing template for epitaxial growth and nitride semiconductor device
CN102437260B (zh) * 2010-09-29 2016-02-10 展晶科技(深圳)有限公司 氮化镓基紫外光发光二极管及其制造方法
WO2012090818A1 (ja) * 2010-12-29 2012-07-05 シャープ株式会社 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法
JP5589942B2 (ja) * 2011-04-15 2014-09-17 豊田合成株式会社 半導体発光チップの製造方法
EP2752894A3 (en) 2011-08-09 2014-10-22 Panasonic Corporation Semiconductor light-emitting device and light source device including the same
JP5811009B2 (ja) 2012-03-30 2015-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
CN104781454A (zh) 2012-09-26 2015-07-15 希波特公司 第iii族氮化物晶片和制造方法与测试方法
US9214336B2 (en) * 2012-09-27 2015-12-15 Toyoda Gosei Co., Ltd. Method for producing a group III nitride semiconductor
CN103779458A (zh) * 2012-10-17 2014-05-07 江苏汉莱科技有限公司 一种蓝宝石复合衬底和其制备方法及其应用
JP6020357B2 (ja) 2013-05-31 2016-11-02 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
JP5957771B2 (ja) * 2013-10-11 2016-07-27 パナソニックＩｐマネジメント株式会社 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法
US20190229230A1 (en) 2016-05-02 2019-07-25 Sang Jeong An Template for growing group iii-nitride semiconductor layer, group iii-nitride semiconductor light emitting device, and manufacturing method therefor
CN111052415B (zh) 2017-08-24 2023-02-28 日本碍子株式会社 13族元素氮化物层、自立基板以及功能元件
WO2019038892A1 (ja) 2017-08-24 2019-02-28 日本碍子株式会社 １３族元素窒化物層、自立基板および機能素子
CN111052414B (zh) 2017-08-24 2023-07-21 日本碍子株式会社 13族元素氮化物层、自立基板以及功能元件
US11309455B2 (en) 2017-08-24 2022-04-19 Ngk Insulators, Ltd. Group 13 element nitride layer, free-standing substrate and functional element
CN109326525A (zh) * 2018-08-20 2019-02-12 西安电子科技大学 基于溅射AlN基板的混合极性AlGaN/GaN高电子迁移率晶体管及其制备方法
CN109599324B (zh) * 2018-11-22 2021-02-05 合肥彩虹蓝光科技有限公司 一种氮化铝外延层生长方法
JP7151620B2 (ja) * 2019-05-15 2022-10-12 株式会社デンソー 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1525532A (zh) * 1999-06-30 2004-09-01 ������������ʽ���� 第三族氮化物半导体器件和其生产方法
CN1941408A (zh) * 2005-09-27 2007-04-04 丰田合成株式会社 含有ⅲ族元素基氮化物半导体的电子器件
JP2008047929A (ja) * 2007-09-07 2008-02-28 Ulvac Japan Ltd バリア膜製造方法
JP2008159811A (ja) * 2006-12-22 2008-07-10 Siltronic Ag Ｓｏｉウェーハの製造方法ならびにｓｏｉウェーハ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335702A (ja) 1997-06-03 1998-12-18 Hitachi Ltd 窒化物系化合物半導体の成長方法およびその発光素子
JP3987660B2 (ja) 1998-07-31 2007-10-10 シャープ株式会社 窒化物半導体構造とその製法および発光素子
EP1222685B1 (en) 1999-10-14 2010-02-17 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of group iii-nitride layers
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
JP2002008985A (ja) 2000-06-21 2002-01-11 Nichia Chem Ind Ltd 窒化物半導体の製造方法及び窒化物半導体基板
JP2002362999A (ja) 2001-06-05 2002-12-18 Ngk Insulators Ltd Ｉｉｉ族窒化物膜の製造方法、ｉｉｉ族窒化物膜製造用サファイア単結晶基板、及びエピタキシャル成長用基板
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
US6744076B2 (en) * 2002-03-14 2004-06-01 The Circle For The Promotion Of Science And Engineering Single crystalline aluminum nitride film, method of forming the same, base substrate for group III element nitride film, light emitting device and surface acoustic wave device
JP2003282551A (ja) 2002-03-26 2003-10-03 Kyocera Corp 単結晶サファイア基板とその製造方法
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
JP4513446B2 (ja) 2004-07-23 2010-07-28 豊田合成株式会社 半導体結晶の結晶成長方法
JP2006165070A (ja) 2004-12-02 2006-06-22 Mitsubishi Cable Ind Ltd 窒化物半導体結晶の製造方法
JP4696285B2 (ja) 2005-02-25 2011-06-08 京セラ株式会社 Ｒ面サファイア基板とそれを用いたエピタキシャル基板及び半導体装置、並びにその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1525532A (zh) * 1999-06-30 2004-09-01 ������������ʽ���� 第三族氮化物半导体器件和其生产方法
CN1941408A (zh) * 2005-09-27 2007-04-04 丰田合成株式会社 含有ⅲ族元素基氮化物半导体的电子器件
JP2008159811A (ja) * 2006-12-22 2008-07-10 Siltronic Ag Ｓｏｉウェーハの製造方法ならびにｓｏｉウェーハ
JP2008047929A (ja) * 2007-09-07 2008-02-28 Ulvac Japan Ltd バリア膜製造方法

Also Published As

Publication number Publication date
US9318559B2 (en) 2016-04-19
US20100102360A1 (en) 2010-04-29
US20140167222A1 (en) 2014-06-19
CN101800170A (zh) 2010-08-11
US8680581B2 (en) 2014-03-25
US9196687B2 (en) 2015-11-24
US20160020285A1 (en) 2016-01-21

Similar Documents

Publication Publication Date Title
CN101800170B (zh) 制造第ⅲ族氮化物半导体的方法和模板衬底
US9142723B2 (en) Semiconductor wafer comprising gallium nitride layer having one or more silicon nitride interlayer therein
EP2064730B1 (en) Nitride semiconductor structures with interlayer structures and methods of fabricating nitride semiconductor structures with interlayer structures
EP2064729B1 (en) Thick nitride semiconductor structures with interlayer structures and methods of fabricating thick nitride semiconductor structures
JP4932121B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
JP5456783B2 (ja) 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
US7612361B2 (en) Method of growing a nitride single crystal on silicon wafer, nitride semiconductor light emitting diode manufactured using the same and the manufacturing method
US8986448B2 (en) Method of manufacturing single crystal 3C-SiC substrate and single crystal 3C-SiC substrate obtained from the manufacturing method
JP5270348B2 (ja) 有機金属化学気相成長法による半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの成長促進法
US9673284B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
DE102015102592A1 (de) Verfahren zum Wachsen eines Nitrid-Einkristalls und Verfahren zum Herstellen einer Nitridhalbleitervorrichtung
CN102870196A (zh) 外延基板以及外延基板的制造方法
JP5293591B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、およびテンプレート基板
EP2904630B1 (en) Semiconductor material
JP6138974B2 (ja) 半導体基板
JP2005340747A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、ｉｉｉ−ｖ族窒化物系半導体デバイス、ｉｉｉ−ｖ族窒化物系半導体基板のロット
JP2010168274A (ja) Ｉｉｉ族窒化物半導体の製造方法およびテンプレート基板
US9627197B2 (en) Composite substrate, semiconductor device including the same, and method of manufacturing the same
JP5743928B2 (ja) 窒化ガリウム系半導体エピタキシャルウェハ及びその製造方法
WO2015043961A1 (en) A semiconductor wafer and a method for producing the semiconductor wafer
JP2013147383A (ja) 窒化物半導体ウエハおよび窒化物半導体ウエハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant