JP2013147383A - 窒化物半導体ウエハおよび窒化物半導体ウエハの製造方法 - Google Patents

Abstract

【課題】簡単な工程で転位密度を低減できる窒化物半導体ウエハおよび窒化物半導体ウエハの製造方法を提供する。
【解決手段】Ｓi基板１と、Ｓi基板１上に形成された複数のドット２と、複数のドット２の夫々の上側にピット３aが形成されるように、Ｓi基板１上に形成されたＡlＮ層３と、ＡlＮ層３に形成されたピット３a内の全部または一部を埋めるように、ＡlＮ層３上に形成されたＧaＮ系半導体層４とを備える。
【選択図】図１

Description

この発明は、窒化物半導体ウエハおよび窒化物半導体ウエハの製造方法に関する。

従来、窒化物半導体ウエハとしては、第一番目のＧaＮ系結晶層上に第二番目のＧaＮ系結晶層を成長させた積層構造を有するものがある(例えば、特許第３５８３３７５号(特許文献１)参照)。上記窒化物半導体ウエハでは、製造工程にエッチピットの形成工程を取り入れ、第一番目のＧaＮ系結晶層にエッチピットを設けることによって、エッチピットを覆って上側に成長させる第二番目のＧaＮ系結晶層の転位密度の低減化を図っている。

ところで、上記窒化物半導体ウエハでは、第一番目のＧaＮ系結晶層表面にピットを形成するための方法として、エッチングガスを用いた気相エッチング、エッチング液を用いたウェットエッチング、気相‐固相界面における化学的,物理的反応を利用したドライエッチングを用いている。このため、上記窒化物半導体ウエハでは、第一番目のＧaＮ系結晶層を形成した後、第一番目のＧaＮ系結晶層表面をエッチングするためのエッチング工程を挟んで第二番目のＧaＮ系結晶層を形成する必要があるので、連続的に第一番目のＧaＮ系結晶層と第二番目のＧaＮ系結晶層を形成することができず、製造工程が複雑になるという問題がある。

上記窒化物半導体ウエハでは、第一番目のＧaＮ系結晶層のエッチング工程のために、一旦成長室からウエハを取り出さなくてはならず、第一番目のＧaＮ系結晶層表面にゴミが付着するなどしてエッチング工程後の表面に残留物が残り、そのような残留物を除去することは容易でない。

特許第３５８３３７５号

そこで、この発明の課題は、簡単な工程で転位密度を低減できる窒化物半導体ウエハおよび窒化物半導体ウエハの製造方法を提供することにある。

上記課題を解決するため、この発明の窒化物半導体ウエハは、
Ｓi基板と、
上記Ｓi基板上に形成された複数のドットと、
上記複数のドットの夫々の上側にピットが形成されるように、上記Ｓi基板上に形成されたＡlＮ層と、
上記ＡlＮ層に形成された上記ピット内の少なくとも一部を埋めるように、あるいは上記ピットを覆うように、上記ＡlＮ層上に形成されたＧaＮ系半導体層と
を備えたことを特徴とする。

ここで、「Ｓi基板」とは、イントリンシックのＳi基板に限らず、ｎ型にドープされたＳi基板でもよいし、ｐ型にドープされたＳi基板でもよい。また、「ドット」は、Ｓi基板上に形成されるＡlＮ層においてドット上側の領域にピットが形成され得る材料であればよい。

また、この明細書において、「ＧaＮ系半導体層」とは、Ａl_ｘＧa_{１−ｘ−ｙ}Ｉn_ｙＮ(０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１)で示される化合物半導体をいう。

上記構成によれば、Ｓi基板上に形成された複数のドットの夫々の上側にピットが形成されるように、Ｓi基板上にＡlＮ層を形成し、そのピット内の少なくとも一部を埋めるように、あるいはピットを覆うように、ＡlＮ層上にＧaＮ系半導体層を形成した構成とすることによって、ピット上側のＧaＮ系半導体層の領域の転位が減少し、そのＧaＮ系半導体層上に結晶成長させる半導体層の転位密度を低減できる。したがって、ＡlＮ層とＧaＮ系半導体層をエッチング工程なしに連続して形成することができ、簡単な工程で転位密度を低減できる窒化物半導体ウエハを実現できる。

また、一実施形態の窒化物半導体ウエハでは、
上記ＧaＮ系半導体層は、上記ＡlＮ層上に横方向成長により形成されている。

上記実施形態によれば、ＡlＮ層上に横方向成長により形成されたＧaＮ系半導体層により、ＡlＮ層のピットが埋められるかまたは覆われ、ＡlＮ層のピット上側のＧaＮ系半導体層の領域の転位密度が低減されると共に、そのＧaＮ系半導体層上に半導体層(例えば超格子バッファ層)を形成することで、半導体層にピットが形成されず、平坦な半導体層表面が得られる。

また、一実施形態の窒化物半導体ウエハでは、
上記ＡlＮ層に形成された上記ピットの開口部の最大幅が１００ｎｍ以上である。

ここで、ピットの開口部の最大幅とは、ピットの開口部の形状が円形である場合は直径であり、ピットの開口部の形状が円形でない場合は開口幅の最大寸法である。

上記実施形態によれば、ＡlＮ層に形成されたピットの開口部の最大幅が１００ｎｍ以上になるようにすることによって、ＡlＮ層上に形成されるＧaＮ系半導体層の転位密度を低減する効果が顕著になる。

また、一実施形態の窒化物半導体ウエハでは、
上記ＧaＮ系半導体層はＧaＮ層である。

上記実施形態によれば、ＧaＮ系半導体層をＧaＮ層とすることによって、ＧaＮ系半導体層を制御性よく横方向成長させやすくなり、ＡlＮ層に形成された複数のピットをＧaＮ系半導体層で確実に覆うことができ、ＧaＮ系半導体層の表面の平坦化が容易にできる。

また、一実施形態の窒化物半導体ウエハでは、
上記ＧaＮ系半導体層上に超格子バッファ層が形成されている。

上記実施形態によれば、ＧaＮ系半導体層上に超格子バッファ層を形成した例えばパワーデバイスでは、ＡlＮ層に形成された複数のピットの影響を受けず、超格子バッファ層にピットが形成されないため、超格子バッファ層による絶縁が確実に行われ、耐圧特性の良好なパワーデバイスを実現できる。

また、一実施形態の窒化物半導体ウエハでは、
上記複数のドットの密度は１×１０^４個／ｃｍ^２以上である。

上記実施形態によれば、複数のドットの密度を１×１０^４個／ｃｍ^２以上とすることによって、ＡlＮ層上に形成されるＧaＮ系半導体層の転位密度を低減する効果が顕著になる。

また、一実施形態の窒化物半導体ウエハでは、
上記複数のドットは、シリコン酸化物とＦeまたはＣrのうちの少なくとも１つからなるドットである。

上記実施形態によれば、複数のドットにシリコン酸化物を用いることによって、通常の製造プロセスによりＳi基板表面にシリコン酸化膜を形成して、そのシリコン酸化膜を加工することにより、微細なドットを制御性よく所望の密度で形成することが可能になる。また、複数のドットにＦeまたはＣrを用いる場合は、通常の製造プロセス(スパッタリングなど)により、微細なドットを制御性よく所望の密度で形成することが可能になる。

また、この発明の窒化物半導体ウエハの製造方法では、
Ｓi基板上に複数のドットを形成する工程と、
上記複数のドットの夫々の上側にピットが形成されるように、上記Ｓi基板上にＡlＮ層をエピタキシャル成長により形成する工程と、
上記ＡlＮ層に形成された上記ピット内の全部または一部を埋めるように、上記ＡlＮ層上にエピタキシャル成長によりＧaＮ系半導体層を形成する工程と
を有する。

上記構成によれば、Ｓi基板上に形成された複数のドットの夫々の上側にピットが形成されるように、Ｓi基板上にＡlＮ層をエピタキシャル成長により形成し、そのピット内の全部または一部を埋めるように、ＡlＮ層上にＧaＮ系半導体層をエピタキシャル成長により形成することによって、ピット上側のＧaＮ系半導体層の領域の転位が減少し、そのＧaＮ系半導体層上に結晶成長させる半導体層の転位密度を低減できる。したがって、簡単な工程で転位密度を低減できる窒化物半導体ウエハを実現できる。

また、一実施形態の窒化物半導体ウエハの製造方法では、
上記ＡlＮ層上に上記ＧaＮ系半導体層を形成する工程において、上記ＧaＮ系半導体層を横方向成長により形成する。

上記実施形態によれば、ＡlＮ層上に横方向成長により形成されたＧaＮ系半導体層により、ＡlＮ層のピットが埋められるかまたは覆われ、ＡlＮ層のピット上側のＧaＮ系半導体層の領域の転位密度が低減されると共に、そのＧaＮ系半導体層上に半導体層(例えば超格子バッファ層)を形成することで、半導体層にピットが形成されず、平坦な半導体層表面が得られる。

また、一実施形態の窒化物半導体ウエハの製造方法では、
上記Ｓi基板上に上記複数のドットを形成する工程において、上記ＡlＮ層を形成する次の工程で上記ピットの開口部の最大幅が１００ｎｍ以上になるように、上記複数のドットの外形の最大幅を設定している。

ここで、ピットの開口部の最大幅とは、ピットの開口部の形状が円形である場合は直径であり、ピットの開口部の形状が円形でない場合は開口幅の最大寸法である(ドットの外形の最大幅についても同様)。

上記実施形態によれば、Ｓi基板上に複数のドットを形成する工程において、ＡlＮ層を形成する次の工程でのピットの開口部の最大幅が１００ｎｍ以上になるように、複数のドットの外形の最大幅を設定することによって、ＡlＮ層上に形成されるＧaＮ系半導体層の転位密度を低減する効果が顕著になると共に、ＡlＮ層に形成されるピットの開口部の大きさを容易に制御できる。

ここで、ピットの開口部の大きさは、ＡlＮ層を形成するときの成長条件に応じて変わるので、複数のドットの外形の最大幅は、ＡlＮ層の成長条件に基づいて決定すればよい。

また、一実施形態の窒化物半導体ウエハの製造方法では、
上記ＡlＮ層上に上記ＧaＮ系半導体層を形成する工程の後、上記ＧaＮ系半導体層上に超格子バッファ層をエピタキシャル成長により形成する工程を有する。

上記実施形態によれば、ＧaＮ系半導体層上に超格子バッファ層を形成した例えばパワーデバイスでは、超格子バッファ層にピットが形成されないため、超格子バッファ層による絶縁が確実に行われ、耐圧不良を起こさないパワーデバイスを実現できる。

以上より明らかなように、この発明によれば、簡単な工程で転位密度を低減できる窒化物半導体ウエハおよび窒化物半導体ウエハの製造方法を実現することができる。

図１はこの発明の実施の一形態の窒化物半導体ウエハの断面模式図である。 図２は上記窒化物半導体ウエハの製造方法を説明する断面図である。 図３は図２に続く上記窒化物半導体ウエハの製造方法を説明する断面図である。 図４は図３に続く上記窒化物半導体ウエハの製造方法を説明する断面図である。 図５は図４に続く上記窒化物半導体ウエハの製造方法を説明する断面図である。 図６は図５に続く上記窒化物半導体ウエハの製造方法を説明する断面図である。 図７は図６に続く上記窒化物半導体ウエハの製造方法を説明する断面図である。 図８は上記窒化物半導体ウエハを用いて製作されたパワーデバイスの一例としてのＨＦＥＴ(Hetero-junction Field Effect Transistor；ヘテロ接合電界効果トランジスタ)の断面図である。 図９は従来の窒化物半導体ウエハの要部の断面ＴＥＭ(Transmission Electron Microscope；透過型電子顕微鏡)像図である。

以下、この発明の窒化物半導体ウエハおよび窒化物半導体ウエハの製造方法を図示の実施の形態により詳細に説明する。

図１はこの発明の実施の一形態の窒化物半導体ウエハの断面模式図を示している。

この実施の一形態の窒化物半導体ウエハは、図１に示すように、Ｓi基板１上に複数のドット２(図１では１つのみを示す)を形成している。上記複数のドット２が形成されたＳi基板１上に、複数のドット２の夫々の上側にピット３aを有するＡlＮ層３を形成している。このとき、ドット２上では、結晶成長しないＡlＮがピット３a内の下側に堆積して、非晶質ＡlＮ１０を形成している。そして、上記ＡlＮ層３上および非晶質ＡlＮ層１０上にＧaＮ系半導体層４を形成している。さらに、ＧaＮ系半導体層４上に超格子バッファ層５,ＧaＮ層６,ＡlＧaＮバリア層７を順に積層している。なお、非晶質ＡlＮ層１０は、半導体装置を製造する過程でアニール工程などの高温により部分的、あるいは全体的に再結晶化される。

次に、上記窒化物半導体ウエハの製造方法を図２〜図７に従って以下に説明する。

まず、フッ酸系のエッチャントでＳi基板１の表面酸化膜を除去する。

そして、図２に示すように、Ｓi基板１上に、シリコン酸化物の一例としてのＳiＯ_２からなる厚さ１０ｎｍの複数のドット２を形成する。この複数のドット２の密度は１×１０^４個／ｃｍ^２以上としている。

ここで、複数のドット２のサイズは、後工程で形成されるＡlＮ層３のピット３aの開口部の最大幅が１００ｎｍ以上となるように設定する。この複数のドット２の密度は１×１０^４個／ｃｍ^２以上存在する場合、ＡlＮ層３上に成長されるＧaＮ系半導体層４の転位密度を低減する効果が顕著になり、１×１０^６個／ｃｍ^２以上存在する場合は、ＧaＮ系半導体層４の転位密度の低減効果は極めて顕著になる。

上記複数のドット２は、例えば、マスクとして用いられている酸化シリコン膜をＳi基板１上に形成した後、レジストパターンを用いて選択的にエッチングすることにより形成する。あるいは、Ｓi基板全面に酸化シリコン膜を形成し、Ｓi基板の主面を研磨またはウェットエッチングにより酸化シリコン膜を除去する工程において、研磨条件またはウェットエッチング条件を制御して、Ｓi基板上に所望の密度の複数の酸化シリコン(ＳiＯ_２)のパーティクルを残してもよい。なお、この発明において、複数のドットは、ＳiＯ_２、Ｆe、Ｃrのうちの１つまたはいずれか複数選択された材料からなっていてもよく、それらはＳi基板上の付着したゴミ(ＳiＯ_２、Ｆe、Ｃrなどからなるパーティクル)であってもよい。

ＦeやＣrのドットは、例えばスパッタリングを用いて形成する。スパッタリングでＦeやＣrのドットを形成する場合、形成するドット元素のターゲットを用いて、基板温度を適時調節することで、ドット形状、大きさ、ドット間距離(ドット密度)を調節することができる。

次に、図３に示すように、Ｓi基板１上およびドット２上に、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition：有機金属気相成長)装置を用いたエピタキシャル成長により膜厚１４０ｎｍのＡlＮ層３を形成する。

このＡlＮ層３の成長条件は、例えば、
成長温度：１１００℃
成長圧力：１０ｋＰａ
ＮＨ_３流量：０.１ｓｌｍ
ＴＭＡ流量：１８.５ｓｃｃｍ
としている。

なお、ドット２上に成長するＡlＮは、非晶質ＡlＮ１０となるため、Ｓi基板１の直上に成長されるＡlＮ層３よりも成長速度が遅くなり、ドット２上にピット３aが形成される。このピット３aの形状は、六角錐状あるいは円錐状の窪みであるが、エッチング条件によっては、六角錐状、部分球状、すり鉢状となったり、それらを複合した形状となったりする。ここで、ＡlＮは、横方向成長しにくく縦方向の成長が支配的なため、Ｓi基板の直上から成長したＡlＮがドット上部を横方向成長で埋めることが無いので、ピットが形成できる。

上記ＡlＮ層３と非晶質ＡlＮ１０との成長速度の差は、ＡlＮの成長条件で変えることができる。例えば、成長温度をより高温にするほうが、ドット２上の非晶質ＡlＮ１０の成長が抑えられるため、成長速度の差は大きくなる。成長温度を１１００℃にした場合、例えばＳi基板１直上のＡlＮ層３の膜厚が１４０ｎｍのとき、ドット２上に非晶質ＡlＮ１０が７０ｎｍ形成されるので、深さ６０ｎｍのピット３aが形成される。

なお、ドット２上にピット３aが形成されれば、Ｓi基板１上に形成するＡlＮ層は、例えば高温成長ＡlＮ層/低温成長ＡlＮ層からなる２層ＡlＮのように、複数層からなるＡlＮでもよい。

次に、図４に示すように、ピット３aを有するＡlＮ層３上に、ＭＯＣＶＤ装置を用いたエピタキシャル成長によりＧaＮ系半導体層４を形成する。このＧaＮ系半導体層４には、例えばＧaＮやＡlＧaＮを用いることができる。

上記ＧaＮ系半導体層４によって、ＡlＮ層３表面に形成したピット３aを埋めて平坦にする。このとき、横方向成長するようにＧaＮ系半導体層４を形成すると、ピット３aの上側のＧaＮ系半導体層４の領域の転位が減少する。

なお、ＧaＮ系半導体層４の形成時に、表面が平坦であればよく、ＧaＮ系半導体層４と非晶質ＡlＮ１０との間に空洞があっても構わない。

ここで、ＧaＮ系半導体層４の成長条件が高温、低圧、低V/III比ほど横方向成長しやすい。例えば、ＧaＮ系半導体層４にＧaＮを用いる場合の成長条件は、
成長温度：１１５０℃
成長圧力：１０ｋＰａ
ＮＨ_３流量：０.１ｓｌｍ
ＴＭＧ流量：４９.８ｓｃｃｍ
としている。

次に、図５に示すように、ＧaＮ系半導体層４上には、同じ成長温度、成長圧力の下で、ＡlＮ層(５ｎｍ厚)／Ａl_０.２Ｇa_０.８Ｎ層(２０ｎｍ厚)を８０周期繰り返して積層することにより、膜厚２０００ｎｍの超格子バッファ層５を形成する。

このとき、成長温度＝１１２０℃、成長圧力＝１３.３ｋＰａとし、ＡlＮ層は、ＴＭＡ流量＝９４.１ｓｃｃｍ、およびＮＨ_３流量＝１２.５ｓｌｍの条件下で堆積され、Ａl_０.２Ｇa_０.８Ｎ層は、ＴＭＧ流量＝１６０.４ｓｃｃｍ、ＴＭＡ流量＝７４.１ｓｃｃｍおよびＮＨ_３流量＝１２.５ｓｌｍの条件下で堆積され得る。

次に、図６に示すように、超格子バッファ層５上に、ＭＯＣＶＤ装置を用いたエピタキシャル成長により膜厚１５００ｎｍのＧaＮ層６を形成する。

このＧaＮ層６を形成する工程では、超格子バッファ層５の形成後に基板温度を１１００℃に下げて、ＴＭＧ流量＝４９.８ｓｃｃｍおよびＮＨ_３流量＝１２.５ｓｌｍの条件下で、１３.３ｋＰａの圧力下でＧaＮ層が１.０μｍの厚さに堆積され、さらに９０ｋＰａの圧力下でＧaＮ層０.５μｍの厚さに堆積される。ここで、成長圧力が低い場合にＴＭＧに含まれるカーボンがＧaＮ層内にドープされやすく、成長圧力が高い場合にＴＭＧからＧaＮ層内にカーボンがドープされにくい傾向にある。

次に、図７に示すように、ＧaＮ層６上に、膜厚２０ｎｍのＡlＧaＮバリア層７を形成する。

このとき、ＡlＧaＮバリア層７は、Ａl_０.１６Ｇa_０.８４Ｎ(膜厚：３０ｎｍ)とし、１３.３ｋＰａの圧力下で、ＴＭＧ流量＝４６μｍｏｌ／ｍｉｎ、ＴＭＡ流量＝７μｍｏｌ／ｍｉｎおよび、ＮＨ_３流量＝１２.５ｓｌｍの条件下で堆積され得る。

なお、上記窒化物半導体ウエハの製造方法において、ＧaＮ層６とＡlＧaＮバリア層７との間にＡlＮ特性改善層(膜厚：１ｎｍ)を形成してもよい。

また、ＡlＧaＮバリア層７上にＧaＮからなるキャップ層(膜厚：１ｎｍ)を形成してもよい。

また、上記窒化物半導体ウエハの製造方法では、ＭＯＣＶＤ法を用いて各相を結晶成長させたが、これに限らず、ＨＶＰＥ(ハイドライド気相成長法)法、ＭＢＥ(分子線エピタキシャル)法などを用いてもよく、ＭＯＣＶＤ法、ＨＶＰＥ法、ＭＢＥ法などを組み合わせてもよい。また、各層の成長条件は、この窒化物半導体ウエハを用いて作製する半導体装置の構成などに応じて適宜設定してよい。

上記窒化物半導体ウエハの製造方法では、複数のドット２が形成されたＳi基板１上にＡlＮ層３をエピタキシャル成長により形成して、そのＡlＮ層３に複数のピット３aを形成することによって、転位線が上方へ伝搬するのを止めたり、転位線の伝搬方向を変えて１つの転位線へと集合させたりして、上層のＧaＮ系半導体層４を低転位化している。

詳しくは、ＡlＮ層３内に存在する転位は、Ｓi基板１との界面において発生し、転位線として上方に伝搬する。その転位線を含むＡlＮ層３にドット２に起因するピット３aが形成されることで、ピット３aの中心部に転位線が位置したり、ピット３aの斜面に転位線が位置したりする。

このようなピット３aが形成されたＡlＮ層３上に、ＧaＮ系半導体層４をエピタキシャル成長させるとき、成長条件を制御することによって、ＧaＮ系半導体層４がＡlＮ層３上面からピット３a上を覆うように横方向に成長して、ピット３a内すべてがＧaＮ系半導体で埋められるか、または完全に覆われて空洞として残る。

その結果、ピット３a内すべてをＧaＮ系半導体で埋めるようにＧaＮ系半導体層４が成長する場合は、ピット３a内の傾斜面が再成長界面となって、その界面において転位線は伝搬方向を変え、ピット３aの中央付近で集合した転位線となり、そのピット３a上側のＧaＮ系半導体層４の領域の転位線が減少する。したがって、ピット３aの数が多いほどＡlＮ層３からＧaＮ系半導体層４に伝搬する転位線の数が減少し、ＧaＮ系半導体層４は低転位化される。これにより、ＧaＮ系半導体層４上に積層される半導体層の転位密度も低減できる。

あるいは、ピット３aがＧaＮ系半導体層４により完全に覆われて空洞として残る場合は、ドット２の上側の領域において、ＡlＮ層３からＧaＮ系半導体層４への転位線の伝搬が止まることになり、ピット３a上側のＧaＮ系半導体層４の領域の転位線が減少する。

したがって、ＡlＮ層３とＧaＮ系半導体層４をエッチング工程なしに連続して形成でき、簡単な工程で転位密度を低減できる窒化物半導体ウエハを実現することができる。

また、上記ＧaＮ系半導体層４上に形成された超格子バッファ層５の転位密度を低減できると共に、超格子バッファ層５にピットが形成されることなく平坦性も保たれるので、超格子バッファ層５の結晶性を向上でき、超格子バッファ層５を介したリーク電流を大幅に低減することができる(縦方向耐圧が向上)。

また、図８は上記実施の形態の窒化物半導体ウエハを用いて製作されたパワーデバイスの一例としてのＨＦＥＴの断面模式図を示している。なお、図８では、図１に示す窒化物半導体ウエハと同一の構成部には同一参照番号を付していると共に、ドット２とＡlＮ層３のピット３aを省略している。

このＨＦＥＴは、図８に示すように、ＡlＧaＮバリア層７上にソース電極１１とドレイン電極１２とゲート電極１３を形成している。このソース電極１１とドレイン電極１２とゲート電極１３の製造方法は、特に限定されず、例えば蒸着等の公知の方法を使用する。このソース電極１１とドレイン電極１２との間隔およびゲート電極１３の位置などは、電界効果トランジスタの所望する性能に応じて調整する。また、ソース電極１１とドレイン電極１２を形成した後、窒素雰囲気中で８００℃の熱処理を１分間施すことによって、ＡlＧaＮバリア層７とソース電極１１とのオーミック接触およびＡlＧaＮバリア層７とドレイン電極１２とのオーミック接触が得られる。

次に、ＡlＧaＮバリア層７上に、プラズマＣＶＤ等の公知の方法でＳiＮからなる絶縁膜２０を形成する。なお、ソース電極１１、ドレイン電極１２、ゲート電極１３および絶縁膜２０を形成する順番は、特に限定されず、絶縁膜２０を先に形成してもよい。

上記ＨＦＥＴにおいて、ＧaＮ層６とＡlＧaＮバリア層７との界面に形成された２次元電子ガス(２ＤＥＧ)が発生してチャネル層が形成される。このチャネル層をゲート電極１３に電圧を印加することにより制御して、ソース電極１１とドレイン電極１２とゲート電極１３を有するＨＦＥＴをオンオフさせる。このＨＦＥＴは、ゲート電極１３に負電圧が印加されているときにゲート電極１３下のＧaＮ層６に空乏層が形成されてオフ状態となる一方、ゲート電極１３の電圧がゼロのときにゲート電極１３下のＧaＮ層６に空乏層がなくなってオン状態となるノーマリーオンタイプのトランジスタである。

本発明者は、従来の窒化物半導体ウエハを用いてパワーデバイスであるＨＦＥＴに必要な積層構造を作製して評価したところ、ＡlＮ層上の超格子バッファ層に耐圧不良の原因となるピットが形成されていることを発見した。この超格子バッファ層のピットの部分の膜厚が薄くなっているため、絶縁破壊により耐圧不良を起こしていることが分かった。

さらに、詳しく分析した結果、超格子バッファ層のピットは、Ｓi基板上のＳiＯ_２からなる残留物が起点となって超格子構造が崩れてピットができていることを見出した。このような欠陥は、超格子バッファのピットが超格子バッファ上に形成されるＧaＮ層によって埋められてエピ最表面にピットが残らないため、表面検査器を用いて検出することは不可能であり、窒化物半導体ウエハを用いて製作したデバイスが耐圧不良となるか否かは、耐圧試験前の表面検査で把握することはできない。

このような窒化物半導体ウエハの超格子バッファ層のピットに起因する耐圧不良についての課題は、本発明者により初めて見出されたものであり、これまでにない全く新しい課題である。

図９は上記評価において用いられた窒化物半導体ウエハの要部の断面ＴＥＭ像を示している。図９において、１０１はＳi基板、１０２はＡlＮ層、１０３は超格子バッファ層、１０４はＧaＮ層およびＡlＧaＮバリア層である。なお、１０５および１０６は、ＴＥＭ試料加工時に形成された保護膜である。

図９に示すように、Ｓi基板１０１上のＳiＯ_２からなる残留物(図９では見えない)が起点となって、上側に成長させたＡlＮ層１０２に第１のピットが形成されている。さらに、そのＡlＮ層１０２上に成長させた超格子バッファ層１０３は、ＡlＮ層１０２の第１のピットの存在により積層構造が崩れて、第１のピットよりも大きい第２のピット１０３aが形成されている。

ここで、Ｓi基板１０１上のＳiＯ_２からなる残留物は、Ｓi基板表面を清浄化するため、先ずシリコン表面に酸化被膜を形成した後、この酸化被膜をフッ化水素酸で溶解除去するときに分解されずに表面に残ったものである。

このような窒化物半導体ウエハの欠陥は、高い耐圧(例えば４００Ｖ以上)が必要なパワーデバイスを作製するのに用いる場合に特に問題となる。

本発明者は、このようなＳi基板１０１上のＳiＯ_２からなる残留物によりＡlＮ層にピットが形成される点に着目して、Ｓi基板上に形成した複数のドットを利用することにより、転位密度を低減しつつ、ＡlＮ層上に形成されるＧaＮ系半導体層にピットが形成されるのを防ぐことで、パワーデバイスの作製に適した高耐圧でかつ高品質な窒化物半導体ウエハを実現した。

また、上記窒化物半導体ウエハによれば、ＡlＮ層３上に横方向成長により形成されたＧaＮ系半導体層４により、ＡlＮ層３のピット３aが埋められるかまたは覆われ、ＡlＮ層３のピット３a上側のＧaＮ系半導体層４の領域の転位密度が低減されると共に、そのＧaＮ系半導体層４上に超格子バッファ層５を形成することで、超格子バッファ層５にピットが形成されず、表面が平坦な超格子バッファ層５が得られる。

なお、上記窒化物半導体ウエハを用いて作製した半導体装置において、ＡlＮ層３上にＧaＮ系半導体層４が横方向成長により形成されていることは、ＧaＮ系半導体層４がＡlＮ層３のピット３aを全部または一部を埋めている要部の断面ＴＥＭ像などを解析することにより立証することが可能である。

また、上記ＡlＮ層３に形成されたピット３aの開口部の最大幅を１００ｎｍ以上にしたことによって、ＡlＮ層３上に形成されるＧaＮ系半導体層４の転位密度を低減する顕著な効果が得られる。

また、上記ＧaＮ系半導体層４をＧaＮ層とすることによって、ＧaＮ系半導体層４を制御性よく横方向成長させやすくなり、ＡlＮ層３に形成された複数のピット３aをＧaＮ系半導体層４で確実に覆うことができ、ＧaＮ系半導体層４の表面の平坦化が容易にできる。

また、上記ＧaＮ系半導体層４上に超格子バッファ層５を形成した例えばパワーデバイスでは、ＡlＮ層３に形成された複数のピット３aの影響を受けず、超格子バッファ層５にピットが形成されないため、超格子バッファ層５による絶縁が確実に行われ、耐圧特性の良好なパワーデバイスを実現できる。

また、上記複数のドット２の密度を１×１０^４個／ｃｍ^２以上とすることによって、ＡlＮ層３上に形成されるＧaＮ系半導体層４の転位密度を低減する効果が顕著になる。

また、上記複数のドット２にシリコン酸化物としてのＳiＯ_２を用いることによって、通常の製造プロセスによりＳi基板１表面にＳiＯ_２膜を形成して、そのＳiＯ_２膜を加工することにより、微細なドット２を制御性よく所望の密度で形成することが可能になる。なお、この発明の窒化物半導体ウエハにおいて、シリコン酸化物はＳiＯなどでもよい。

また、Ｓi基板１上に複数のドット２を形成する工程において、ＡlＮ層３を形成する次の工程でのピット３aの開口部の最大幅が１００ｎｍ以上になるように、複数のドット２の外形の最大幅を設定することによって、ＡlＮ層３上に形成されるＧaＮ系半導体層４の転位密度を低減する効果が顕著になると共に、ＡlＮ層３に形成されるピット３aの開口部の大きさを容易に制御できる。

上記実施形態の窒化物半導体ウエハおよび窒化物半導体ウエハの製造方法を用いることによって、高耐圧なパワーデバイスを実現することができる。

上記実施の形態では、Ｓi基板を用いた窒化物半導体ウエハについて説明したが、基板はこれに限らず、サファイア(Ｃ面,Ａ面,Ｒ面)、ＳiＣ(６Ｈ,４Ｈ,３Ｃ)、ＧaＮ、ＡlＮ、スピネル、ＺnＯ，ＧaＡs，ＮＧＯなどの材料を用いてもよい。また、上記基板の面方位は特に限定されず、ジャスト基板(面方位が傾斜されていない基板)でもよいし、オフ角を付与した基板であってもよい。

また、上記実施の形態では、ＧaＮ系半導体層４上に超格子バッファ層５を形成している構造の窒化物半導体ウエハについて説明したが、ＧaＮ系半導体層４とＧaＮ層６の形成前のいずれかの層間に複数層からなるＡl組成の異なるＡlＧaＮ組成傾斜バッファ構造がウエハ反りを軽減するために形成されていても構わない。このようなＡlＧaＮ組成傾斜バッファ構造は、例えば、ＧaＮ系半導体層４と超格子バッファ層５との間に、Ａl_０.７Ｇa_０.３Ｎ、Ａl_０.４Ｇa_０.６Ｎ、およびＡl_０.１Ｇa_０.９Ｎが順に形成され、Ａl_ｘＧa_１−ｘＮのＡl組成ｘがＳi基板側(ＧaＮ系半導体層４側)に大きく、超格子バッファ層５側に順に小さく形成することで、基板反りを緩和することができる。

上記組成傾斜バッファ構造の形成方法は、例えば、成長温度を１１５０℃、成長圧力を１３.３ｋＰａにし、ＴＭＡ(トリメチルアルミニウム)流量＝９０.０ｓｃｃｍ、ＴＭＧ(トリメチルガリウム)流量＝１２.７ｓｃｃｍ、およびＮＨ_３流量＝１２.５ｓｌｍの条件下で、Ａl_０.７Ｇa_０.３Ｎ層が４００ｎｍの厚さに堆積される。続いて、ＴＭＡ流量＝５０.９ｓｃｃｍ、ＴＭＧ流量＝２２.１ｓｃｃｍ、およびＮＨ_３流量＝１２.５ｓｌｍの条件下で、Ａl_０.４Ｇa_０.６Ｎ層が４００ｎｍの厚さに堆積され、さらにＴＭＡ流量＝１６.４ｓｃｃｍ、ＴＭＧ流量＝３０.４、およびＮＨ_３流量＝１２.５ｓｌｍの条件下で、Ａl_０.１Ｇa_０.９Ｎ層が４００ｎｍの厚さに堆積される。これによって、組成傾斜バッファ構造が形成される。

この発明の窒化物半導体ウエハは、２ＤＥＧを利用するＨＦＥＴの製作に用いたが、他の構成の電界効果トランジスタなどの半導体装置であっても同様の効果が得られる。

この発明の具体的な実施の形態について説明したが、この発明は上記実施の形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。

１…Ｓi基板
２…ドット
３…ＡlＮ層
３a…ピット
４…ＧaＮ系半導体層
５…超格子バッファ層
６…ＧaＮ層
７…ＡlＧaＮバリア層
１０…非晶質ＡlＮ
１１…ソース電極
１２…ドレイン電極
１３…ゲート電極
２０…絶縁膜

Claims (11)

1. Ｓi基板と、
   上記Ｓi基板上に形成された複数のドットと、
   上記複数のドットの夫々の上側にピットが形成されるように、上記Ｓi基板上に形成されたＡlＮ層と、
   上記ＡlＮ層に形成された上記ピット内の少なくとも一部を埋めるように、あるいは上記ピットを覆うように、上記ＡlＮ層上に形成されたＧaＮ系半導体層と
   を備えたことを特徴とする窒化物半導体ウエハ。
2. 請求項１に記載の窒化物半導体ウエハにおいて、
   上記ＧaＮ系半導体層は、上記ＡlＮ層上に横方向成長により形成されていることを特徴とする窒化物半導体ウエハ。
3. 請求項１または２に記載の窒化物半導体ウエハにおいて、
   上記ＡlＮ層に形成された上記ピットの開口部の最大幅が１００ｎｍ以上であることを特徴とする窒化物半導体ウエハ。
4. 請求項１から３までのいずれか１つに記載の窒化物半導体ウエハにおいて、
   上記ＧaＮ系半導体層はＧaＮ層であることを特徴とする窒化物半導体ウエハ。
5. 請求項１から４までのいずれか１つに記載の窒化物半導体ウエハにおいて、
   上記ＧaＮ系半導体層上に超格子バッファ層が形成されていることを特徴とする窒化物半導体ウエハ。
6. 請求項１から５までのいずれか１つに記載の窒化物半導体ウエハにおいて、
   上記複数のドットの密度は１×１０^４個／ｃｍ^２以上であることを特徴とする窒化物半導体ウエハ。
7. 請求項１から６までのいずれか１つに記載の窒化物半導体ウエハにおいて、
   上記複数のドットは、シリコン酸化物とＦeまたはＣrのうちの少なくとも１つからなるドットであることを特徴とする窒化物半導体ウエハ。
8. Ｓi基板上に複数のドットを形成する工程と、
   上記複数のドットの夫々の上側にピットが形成されるように、上記Ｓi基板上にＡlＮ層をエピタキシャル成長により形成する工程と、
   上記ＡlＮ層に形成された上記ピット内の全部または一部を埋めるように、上記ＡlＮ層上にエピタキシャル成長によりＧaＮ系半導体層を形成する工程と
   を有することを特徴とする窒化物半導体ウエハの製造方法。
9. 請求項８に記載の窒化物半導体ウエハの製造方法において、
   上記ＡlＮ層上に上記ＧaＮ系半導体層を形成する工程において、上記ＧaＮ系半導体層を横方向成長により形成することを特徴とする窒化物半導体ウエハの製造方法。
10. 請求項８または９に記載の窒化物半導体ウエハの製造方法において、
    上記Ｓi基板上に上記複数のドットを形成する工程において、上記ＡlＮ層を形成する次の工程で上記ピットの開口部の最大幅が１００ｎｍ以上になるように、上記複数のドットの外形の最大幅を設定していることを特徴とする窒化物半導体ウエハの製造方法。
11. 請求項８から１０までのいずれか１つに記載の窒化物半導体ウエハの製造方法において、
    上記ＡlＮ層上に上記ＧaＮ系半導体層を形成する工程の後、上記ＧaＮ系半導体層上に超格子バッファ層をエピタキシャル成長により形成する工程を有することを特徴とする窒化物半導体ウエハの製造方法。