CN110061011B - 薄膜晶体管基板及其制备方法 - Google Patents
薄膜晶体管基板及其制备方法 Download PDFInfo
- Publication number
- CN110061011B CN110061011B CN201910225425.5A CN201910225425A CN110061011B CN 110061011 B CN110061011 B CN 110061011B CN 201910225425 A CN201910225425 A CN 201910225425A CN 110061011 B CN110061011 B CN 110061011B
- Authority
- CN
- China
- Prior art keywords
- oxide semiconductor
- semiconductor layer
- layer
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 56
- 239000010409 thin film Substances 0.000 title claims abstract description 27
- 238000002360 preparation method Methods 0.000 title description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 154
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 40
- 239000001301 oxygen Substances 0.000 claims abstract description 40
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 276
- 239000011241 protective layer Substances 0.000 claims description 37
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 19
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 18
- 238000004544 sputter deposition Methods 0.000 claims description 15
- 239000010408 film Substances 0.000 claims description 14
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 9
- 229910052733 gallium Inorganic materials 0.000 claims description 9
- 229910052738 indium Inorganic materials 0.000 claims description 9
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 9
- 239000011787 zinc oxide Substances 0.000 claims description 9
- 239000012495 reaction gas Substances 0.000 claims description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 3
- 229910001882 dioxygen Inorganic materials 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- 230000008569 process Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000002161 passivation Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 239000000969 carrier Substances 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请涉及一种薄膜晶体管基板及其制备方法，该薄膜晶体管基板包括：基底；栅极，形成于基底上；绝缘层，覆盖栅极；有源层，包括第一氧化物半导体层和第二氧化物半导体层，第一氧化物半导体层形成于绝缘层上，第二氧化物半导体层叠设于第一氧化物半导体层上，第一氧化物半导体层的含氧量高于第二氧化物半导体层的含氧量；以及源极和漏极，形成于第二氧化物半导体层上。在本申请中，有源层包括含氧量相对较高的第一氧化物半导体层和含氧量相对较低的第二氧化物半导体层，可以同时提高沟道区的电子传输能力和降低有源层与绝缘层之间的界面态密度。
Description
技术领域
本申请涉及显示领域，特别是涉及一种薄膜晶体管基板及其制备方法。
背景技术
薄膜晶体管(Thin Film Transistor，以下简称TFT)基板上形成有薄膜晶体管，薄膜晶体管具体包括依次叠设的栅极、绝缘层、有源层以及形成于有源层上的源极和漏极，位于源漏之间的有源区即为沟道区。由于金属氧化物具有迁移率高、大面积均匀性好以及开口率高等诸多优势，目前有源层的材料大多选用金属氧化物。以金属氧化物作为有源层时，为了提高沟道区的电子传输能力，一般形成含氧量较低的有源层，有源层的含氧量越低，有源层中载流子的迁移率越高，其电子传输能力越强。然而，金属氧化物的含氧量越高，其与绝缘层的界面态密度越大，又进一步限制薄膜晶体管的电流开关比，若为降低有源层与绝缘层接触面的界面态密度而减少金属氧化物的含氧量，又会降低沟道区载流子的迁移率。
发明内容
基于此，有必要针对在TFT基板中，薄膜晶体管使用氧化物半导体层作为有源层时，减小有源层与绝缘层之间的界面态密度和提高沟道区载流子的迁移率相矛盾的问题，提出一种薄膜晶体管基板及其制备方法。
一种薄膜晶体管基板，包括：
基底；
栅极，形成于所述基底上；
绝缘层，覆盖所述栅极；
有源层，包括第一氧化物半导体层和第二氧化物半导体层，所述第一氧化物半导体层形成于所述绝缘层上，所述第二氧化物半导体层叠设于所述第一氧化物半导体层上，所述第一氧化物半导体层的含氧量高于所述第二氧化物半导体层的含氧量；以及
源极和漏极，形成于所述第二氧化物半导体层上并与所述第二氧化物半导体层连接。
在其中一个实施例中，所述第一氧化物半导体层为第一铟镓锌氧化物膜层，所述第二氧化物半导体层为第二铟镓锌氧化物膜层。
在其中一个实施例中，所述第一氧化物半导体层的厚度小于所述第二氧化物半导体层的厚度。
在其中一个实施例中，所述第一氧化物半导体层的厚度范围为7nm～12nm，所述第二氧化物半导体层的厚度范围为33nm～48nm。
在其中一个实施例中，还包括：
保护层，覆盖于所述第二氧化物半导体层上，所述保护层形成有贯穿所述保护层的接触孔；所述源极和所述漏极形成于所述保护层上，所述源极和所述漏极通过所述接触孔与所述第二氧化物半导体层连接。
在其中一个实施例中，所述保护层包括氧化铝。
上述TFT基板，有源层包括两层结构，分别为与绝缘层接触的第一氧化物半导体层和叠设于第一氧化物半导体层上的第二半导体层，其中，第一氧化物半导体层的含氧量高于第二氧化物半导体层的含氧量。由于第二氧化物半导体层未与绝缘层直接接触，因此，可适当降低第二氧化物半导体层的含氧量，使第二氧化物半导体层具有较好的迁移率，保证沟道区的电子传输性能，又不会存在因含氧量较低而出现较高的界面态密度的问题。由于第一氧化物半导体层与绝缘层直接接触，设置第一氧化物半导体层的含氧量高于第二氧化物半导体层，可以在基本不影响沟道区的电子传输性能的同时降低有源层与绝缘层的界面态密度。因此，在本申请中，有源层包括第二氧化物半导体层和第一氧化物半导体层，第二氧化物半导体层的含氧量相对较低，可保证沟道区具有较好的电子传输能力，第一氧化物半导体层的含氧量相对较高，可降低有源区与绝缘层之间的界面态密度，从而兼顾沟道区的电子传输能力和有源区与绝缘层之间的界面态密度。
本申请还涉及另一种薄膜晶体管基板，包括：
基底；
栅极，形成于所述基底上；
绝缘层，覆盖所述栅极；
有源层，包括第一氧化物半导体层和第二氧化物半导体层，所述第一氧化物半导体层形成于所述绝缘层上，所述第二氧化物半导体层叠设于所述第一氧化物半导体层上，所述第一氧化物半导体层为第一铟镓锌氧化物膜层，所述第二氧化物半导体层为第二铟镓锌氧化物膜层，所述第一氧化物半导体层的厚度范围为7nm～12nm，所述第二氧化物半导体层的厚度范围为33nm～48nm；
保护层，覆盖于所述第二氧化物半导体层上，所述保护层形成有贯穿所述保护层的接触孔；
源极和漏极，形成于所述保护层上，所述源极和所述漏极通过所述接触孔与所述第二氧化物半导体层连接。
本申请还涉及一种薄膜晶体管基板制备方法，包括：
提供基底并在所述基底上形成栅极，在所述栅极上覆盖绝缘层；
充入反应气体进行第一次磁控溅射，所述反应气体包括氧气，在所述绝缘层上形成第一氧化物半导体层；
降低所述氧气的流量进行第二次磁控溅射，在所述第一氧化物半导体层上形成第二氧化物半导体层；以及
在所述第二氧化物半导体层上形成与所述第二氧化物半导体层接触的源极和漏极。
在其中一个实施例中，在形成所述源极和所述漏极之前，还包括：在所述第二氧化物半导体层上覆盖保护层，在所述保护层上形成贯穿所述保护层的接触孔；
所述源极和所述漏极形成于所述保护层上且通过所述接触孔与所述第二氧化物半导体层连接。
在其中一个实施例中，所述第一次磁控溅射和所述第二次磁控溅射的溅射功率和溅射压强相同，所述溅射功率范围为135W～145W，所述溅射压强范围为0.4Pa～0.5Pa，所述第一次磁控溅射过程中的氧气流量范围为1.5sccm～2.5sccm，所述第二次磁控溅射过程中的氧气流量范围为0.5sccm～1.5sccm，所述第一次磁控溅射的时间范围为75s～129s，所述第二次磁控溅射的时间范围为335s～516s。
附图说明
图1为本申请一实施例中薄膜晶体管基板的局部侧剖图；
图2为本申请一实施例中薄膜晶体管基板的制备流程图；
图3a～图3d为本申请一实施例中对于图2相关步骤的结构状态图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
在本申请中，如图1所示，TFT基板包括基底110和形成于基底110上的栅极120，绝缘层130覆盖于栅极120上，在绝缘层130上形成有源层140，有源层140包括叠设的第一氧化物半导体层141和第二氧化物半导体层142，其中，第一氧化物半导体层141的含氧量高于第二氧化物半导体层142的含氧量，此处的含氧量表示膜层中氧原子浓度，在有源层140上形成源极161和漏极162，源极161和漏极162间隔设置且与有源层140连接，位于源极161与漏极162之间的有源层140为沟道区，通过调控沟道区载流子的迁移率可以调控沟道区的电子传输能力。
在本申请中，有源层140由第一氧化物半导体层141和第二氧化物半导体层142叠设而成，沟道区电子传输能力主要受与源极161和漏极162接触的第二氧化物半导体层142的迁移率的影响，有源层140与绝缘层130之间的界面态密度实际是第一氧化物半导体层141与绝缘层130之间的界面态密度。在本申请中，通过将有源层140设置为双层结构并分别调控各层氧化物半导体层中的含氧量，第二氧化物半导体层142中的含氧量相对较低，使得第二氧化物半导体层142可以具有较高的迁移率，保证沟道区的电子传输能力，且不会造成有源层140与绝缘层130的界面态密度也会随之提高的问题；第一氧化物半导体层141中的含量相对较高，第一氧化物半导体层141的含氧量越高，有源层140与绝缘层130的界面态密度越小，因此可以在提高沟道区电子传输能力的同时使有源层140和绝缘层130之间的界面态密度较小，界面态密度越小，又进一步提高了有源层载流子的迁移率，并提高TFT的电流开关比，降低亚阈值摆幅，也即，本申请解决了增大沟道区电子传输能力与降低有源层和绝缘层之间的界面态密度之间的矛盾。
在一实施例中，第一氧化物半导体层141为第一铟镓锌氧化物(简称IGZO)膜层，第二氧化物半导体层142为第二IGZO膜层，相比于传统的非晶硅，IGZO具有更高的载流子迁移率，因此，使用IGZO膜层作为有源层，可以提高TFT的充放电速率，提高像素的响应速度，实现更快的刷新率。在一实施例中，IGZO膜层中的金属原子比为：In：Ga：Zn＝1:1:1。
在一实施例中，第一氧化物半导体层141的厚度小于第二氧化物半导体层142的厚度，第一氧化物半导体层的厚度越小，对沟道区载流子迁移率的影响越小，因此，即使第一氧化物半导体层141的含氧量较高，对整个沟道区的载流子的迁移率影响较小。在一实施例中，有源层140厚度范围为40nm～60nm，其中，第一氧化物半导体层141的厚度范围为7nm～12nm，第二氧化物半导体层142的厚度范围为33nm～48nm。有源层140的厚度太薄时，TFT输出特性较差，厚度增加，TFT输出特性变好，当厚度增加到一定程度后，TFT的输出特性趋于稳定，在本实施例中，第一氧化物半导体层和第二氧化物半导体层处于该厚度范围内，TFT具有较好的输出特性，且不会占用过多空间。在一实施例中，栅极120的厚度范围可为
绝缘层130的厚度范围可为
源极161和漏极162的厚度范围可为
在一实施例中，如图1所示，TFT基板还包括保护层150，保护层150覆盖于第二氧化物半导体层142上，保护层150上形成有贯穿保护层150的接触孔，源极161和漏极162形成于保护层150上，且源极161和漏极162分别通过接触孔与第二氧化物半导体层142连接。由于形成源漏的工艺具体为覆盖一层金属层，然后通过光刻和刻蚀工艺图案化金属层，形成源极和漏极，在此期间，对金属层刻蚀时，容易将有源层140一同刻蚀掉，在有源层140上覆盖一层保护层150，金属层形成于保护层150上，可以有效避免有源层140在之后的金属刻蚀过程中被一同刻蚀。同时，若将源漏直接形成于有源层上，在刻蚀金属层形成沟道区时，由于刻蚀误差而影响沟道区尺寸精度，在本实施例中，源极161和漏极162形成于保护层150上并分别通过接触孔与有源层140连接，可避免沟道区刻蚀所产生的误差，提高沟道精度。在一实施例中，保护层150包括氧化铝，氧化铝的硬度较大，使用较小厚度的氧化铝作为保护层，便可有效防止金属刻蚀时穿透保护层。在一实施例中，保护层的厚度范围为
该厚度的保护层能在金属刻蚀过程中有效保护沟道区且不会占用过多空间，有利于器件的小型化设计。
在一实施例中，如图1所示，TFT基板还包括钝化层170和像素电极180，其中，钝化层170覆盖源极161和漏极162，且钝化层170上正对漏极162区域开设有过孔，像素电极180形成于钝化层170上，像素电极180通过钝化层170上的过孔与漏极162连接。当TFT基板用于液晶显示面板中，像素电极180与漏极162连接，通过控制薄膜晶体管的开通和关断，控制像素电极180所带电压，像素电极180配合公共电极，即可控制液晶显示面板液晶的转向，使液晶显示面板显示图案。
本申请还涉及另一种TFT基板，如图1所示，包括基板110和形成于基底110上的栅极120，栅极120被绝缘层130覆盖，有源层140形成于绝缘层130上，有源层140包括第一氧化物半导体层141和第二氧化物半导体层142，第一氧化物半导体层141和第二氧化物半导体层142均为IGZO膜层，且第一氧化物半导体层141的厚度范围为7nm～12nm，第二氧化物半导体层142的厚度范围为33nm～48nm，在有源层140上覆盖保护层150，保护层150上形成有接触孔，源极161和漏极162形成于保护层150上并通过接触孔与有源层140连接。其中，TFT基板相关结构的具体描述及对应的有益效果已在上文中详细介绍，在此不再赘述。
本申请还涉及一种TFT基板制备方法，如图2所示，该制备方法包括：
步骤S100：提供基底并在所述基底上形成栅极，在所述栅极上覆盖绝缘层。
如图3a所示，提供基底110，在基底110上形成栅极120，在栅极120上覆盖绝缘层130，绝缘层130可选氧化硅或氮化硅。
步骤S200：充入反应气体进行第一次磁控溅射，所述反应气体包括氧气，在所述绝缘层上形成第一氧化物半导体层。
如图3b所示，往反应腔内充入反应气体，进行第一次磁控溅射，该反应气体包括氧气，在绝缘层130上形成第一氧化物半导体层141。
步骤S300：降低所述氧气的流量进行第二次磁控溅射，在所述第一氧化物半导体层上形成第二氧化物半导体层。
如图3c所示，降低反应气体中氧气的流量，进行第二次磁控溅射，在第一氧化物半导体层141上形成第二氧化物半导体层142，第一氧化物半导体层140和第二氧化物半导体层142共同构成有源层140。
在一实施例中，在形成有源层后，紧接着进行退火，退火的温度可为300℃～350℃，退火时间可为40min～60min。通过退火，可以减小有源层缺陷，进一步提高有源层的导电能力。
步骤S400：在所述第二氧化物半导体层上形成与所述第二氧化物半导体层接触的源极和漏极。
如图3d所示，在第二氧化物半导体层142上形成于第二氧化物半导体层142接触的源极161和漏极162。
上述TFT基板制备方法，在测控溅射过程中调整氧气流量，形成含氧量相对较高的第一氧化物半导体层141和含氧量相对较低的第二氧化物半导体层142，第一氧化物半导体层141和第二氧化物半导体层142共同构成有源层140，其中，第二氧化物半导体层142由于含氧量相对较低，可提高沟道区的电子传输能力，第一氧化物半导体层141由于含氧量相对较高，可降低有源层140与绝缘层130之间的界面态密度，由此可同时实现提升沟道区的电子传输能力和降低有源层与绝缘层之间的界面态密度。其中，TFT基板各层结构的选择和相关参数已在上文介绍，在此不再赘述。
在一实施例中，如图3d所示，在形成源极和漏极之前，还包括：在第二氧化物半导体层142上覆盖保护层150，在保护层150上形成贯穿保护层150的接触孔；源极161和漏极162形成于保护层150上且通过接触孔与第二氧化物半导体层142连接。通过设置保护层150，可保护有源层140在金属层刻蚀过程中被刻蚀掉，源极161和漏极162通过接触孔与有源层140连接，也可提高沟道尺寸精度。
在一实施例中，第一次磁控溅射和第二次磁控溅射的溅射功率和溅射压强相同，只改变氧气流量，具体的，溅射功率的范围为135W～145W，如可选140W，溅射压强范围为0.4Pa～0.5Pa，第一次溅射过程中的氧气流量范围为1.5sccm～2.5sccm，第二次磁控溅射过程中的氧气流量范围为0.5sccm～1.5sccm，第一次磁控溅射时间为75s～129s，第二次磁控溅射的时间范围为335s～516s。通过上述工艺过程形成的有源层140，第一氧化物半导体层141的厚度范围为7nm～12nm，第二氧化物半导体层142的厚度范围为33nm～48nm，且第一氧化物半导体层141的含氧量较高，与绝缘层130之间的界面态密度较小，而第二氧化物半导体层142的含氧量较低，沟道区的载流子迁移率较高，电子传输能力较强，形成的TFT基板的性能较好。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种薄膜晶体管基板，其特征在于，包括：
基底；
栅极，形成于所述基底上；
绝缘层，覆盖所述栅极；
有源层，包括第一氧化物半导体层和第二氧化物半导体层，所述第一氧化物半导体层形成于所述绝缘层上，所述第一氧化物半导体层与所述绝缘层直接接触，所述第二氧化物半导体层叠设于所述第一氧化物半导体层上，所述第一氧化物半导体层的含氧量高于所述第二氧化物半导体层的含氧量，所述第二氧化物半导体层的载流子迁移率高于所述第一氧化物半导体层的载流子迁移率；以及
源极和漏极，形成于所述第二氧化物半导体层上并与所述第二氧化物半导体层连接，所述第二氧化物半导体层与所述源极和漏极直接接触。
2.如权利要求1所述的薄膜晶体管基板，其特征在于，所述第一氧化物半导体层为第一铟镓锌氧化物膜层，所述第二氧化物半导体层为第二铟镓锌氧化物膜层。
3.如权利要求1所述的薄膜晶体管基板，其特征在于，所述第一氧化物半导体层的厚度小于所述第二氧化物半导体层的厚度。
4.如权利要求3所述的薄膜晶体管基板，其特征在于，所述第一氧化物半导体层的厚度范围为7nm～12nm，所述第二氧化物半导体层的厚度范围为33nm～48nm。
5.如权利要求1所述的薄膜晶体管基板，其特征在于，还包括：
保护层，覆盖于所述第二氧化物半导体层上，所述保护层形成有贯穿所述保护层的接触孔；所述源极和所述漏极形成于所述保护层上，所述源极和所述漏极通过所述接触孔与所述第二氧化物半导体层连接。
6.如权利要求5所述的薄膜晶体管基板，其特征在于，所述保护层包括氧化铝。
7.一种薄膜晶体管基板，其特征在于，包括：
基底；
栅极，形成于所述基底上；
绝缘层，覆盖所述栅极；
有源层，包括第一氧化物半导体层和第二氧化物半导体层，所述第一氧化物半导体层形成于所述绝缘层上，所述第一氧化物半导体层与所述绝缘层直接接触，所述第二氧化物半导体层叠设于所述第一氧化物半导体层上，所述第一氧化物半导体层为第一铟镓锌氧化物膜层，所述第二氧化物半导体层为第二铟镓锌氧化物膜层，所述第一氧化物半导体层的厚度范围为7nm～12nm，所述第二氧化物半导体层的厚度范围为33nm～48nm，所述第二氧化物半导体层的载流子迁移率高于所述第一氧化物半导体层的载流子迁移率；
保护层，覆盖于所述第二氧化物半导体层上，所述保护层形成有贯穿所述保护层的接触孔；以及
源极和漏极，形成于所述保护层上，所述源极和所述漏极通过所述接触孔与所述第二氧化物半导体层连接，所述第二氧化物半导体层与所述源极和漏极直接接触。
8.一种薄膜晶体管基板制备方法，其特征在于，包括：
提供基底并在所述基底上形成栅极，在所述栅极上覆盖绝缘层；
充入反应气体进行第一次磁控溅射，所述反应气体包括氧气，在所述绝缘层上形成第一氧化物半导体层，所述第一氧化物半导体层与所述绝缘层直接接触；
降低所述氧气的流量进行第二次磁控溅射，在所述第一氧化物半导体层上形成第二氧化物半导体层，所述第二氧化物半导体层的载流子迁移率高于所述第一氧化物半导体层的载流子迁移率；以及
在所述第二氧化物半导体层上形成与所述第二氧化物半导体层直接接触的源极和漏极。
9.如权利要求8所述的薄膜晶体管基板制备方法，其特征在于，
在形成所述源极和所述漏极之前，还包括：在所述第二氧化物半导体层上覆盖保护层，在所述保护层上形成贯穿所述保护层的接触孔；
所述源极和所述漏极形成于所述保护层上且通过所述接触孔与所述第二氧化物半导体层连接。
10.如权利要求8所述的薄膜晶体管基板制备方法，其特征在于，所述第一次磁控溅射和所述第二次磁控溅射的溅射功率和溅射压强相同，所述溅射功率范围为135W～145W，所述溅射压强范围为0.4Pa～0.5Pa，所述第一次磁控溅射过程中的氧气流量范围为1.5sccm～2.5sccm，所述第二次磁控溅射过程中的氧气流量范围为0.5sccm～1.5sccm，所述第一次磁控溅射的时间范围为75s～129s，所述第二次磁控溅射的时间范围为335s～516s。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910225425.5A CN110061011B (zh) | 2019-03-25 | 2019-03-25 | 薄膜晶体管基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910225425.5A CN110061011B (zh) | 2019-03-25 | 2019-03-25 | 薄膜晶体管基板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110061011A CN110061011A (zh) | 2019-07-26 |
| CN110061011B true CN110061011B (zh) | 2022-04-05 |
Family
ID=67317312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910225425.5A Active CN110061011B (zh) | 2019-03-25 | 2019-03-25 | 薄膜晶体管基板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110061011B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113299668B (zh) * | 2021-05-24 | 2023-09-26 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101330102A (zh) * | 2007-06-20 | 2008-12-24 | 株式会社神户制钢所 | 薄膜晶体管基板和显示器件 |
| CN103688364A (zh) * | 2011-07-29 | 2014-03-26 | 富士胶片株式会社 | 场效晶体管的制造方法及场效晶体管、显示装置、图像传感器及x射线传感器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380558B1 (en) * | 1998-12-29 | 2002-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP6006975B2 (ja) * | 2011-05-19 | 2016-10-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN106409843A (zh) * | 2016-11-25 | 2017-02-15 | 武汉华星光电技术有限公司 | 薄膜晶体管阵列基板及其制造方法、半导体沟道层 |
-
2019
- 2019-03-25 CN CN201910225425.5A patent/CN110061011B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101330102A (zh) * | 2007-06-20 | 2008-12-24 | 株式会社神户制钢所 | 薄膜晶体管基板和显示器件 |
| CN103688364A (zh) * | 2011-07-29 | 2014-03-26 | 富士胶片株式会社 | 场效晶体管的制造方法及场效晶体管、显示装置、图像传感器及x射线传感器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110061011A (zh) | 2019-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6714130B2 (ja) | 半導体装置 | |
| JP7467704B2 (ja) | 半導体装置 | |
| US10079312B2 (en) | Semiconductor device and method for manufacturing the same | |
| US9893204B2 (en) | Semiconductor device having transistor including two oxide semiconductor layers having different lattice constants | |
| JP6329762B2 (ja) | 半導体装置 | |
| US9105608B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR20130073843A (ko) | 반도체 장치 및 반도체 장치의 제작 방법 | |
| US8951899B2 (en) | Method for manufacturing semiconductor device | |
| US8637354B2 (en) | Semiconductor device and manufacturing method thereof | |
| US9214565B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| CN110061064B (zh) | 一种薄膜晶体管及其制作方法、显示基板、面板、装置 | |
| CN110061011B (zh) | 薄膜晶体管基板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |