CN104051652B - 一种柔性薄膜晶体管 - Google Patents

一种柔性薄膜晶体管 Download PDF

Info

Publication number
CN104051652B
CN104051652B CN201410276830.7A CN201410276830A CN104051652B CN 104051652 B CN104051652 B CN 104051652B CN 201410276830 A CN201410276830 A CN 201410276830A CN 104051652 B CN104051652 B CN 104051652B
Authority
CN
China
Prior art keywords
layer
barrier layer
film transistor
thickness
alumina
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410276830.7A
Other languages
English (en)
Other versions
CN104051652A (zh
Inventor
寇浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EverDisplay Optronics Shanghai Co Ltd
Original Assignee
EverDisplay Optronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EverDisplay Optronics Shanghai Co Ltd filed Critical EverDisplay Optronics Shanghai Co Ltd
Priority to CN201410276830.7A priority Critical patent/CN104051652B/zh
Publication of CN104051652A publication Critical patent/CN104051652A/zh
Application granted granted Critical
Publication of CN104051652B publication Critical patent/CN104051652B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种柔性薄膜晶体管,包括:柔性基板;阻挡层,设置于所述柔性基板之上;栅极,设置于所述阻挡层之上;栅极绝缘层,设置于所述阻挡层之上并覆盖所述栅极;有源半导体层,设置于所述栅极绝缘层之上;以及源/漏电极,设置于所述有源半导体层之上并与所述有源半导体层电接触,其中所述阻挡层为包括氮化硅层、氧化硅层和氧化铝层的层叠结构。本发明的柔性薄膜晶体管在阻挡层中加入具有优异阻水/氧性能且缺陷极少的氧化铝层,利用氧化铝层具有较低应力的特性同时形成多层层叠的阻挡层结构,从而缓解薄膜的内应力的积累和叠加,改善了阻挡层与柔性基板的附着性,进而减少薄膜出现脱落的现象。

Description

一种柔性薄膜晶体管
技术领域
本发明涉及半导体领域,特别涉及一种柔性薄膜晶体管。
背景技术
有机发光二极管(OLED)是一种利用有机半导体材料在电流的驱动下产生的可逆变色来实现显示的技术。OLED具有超轻、超薄、高亮度、大视角、低电压、低功耗、快响应、高清晰度、抗震、可弯曲、低成本、工艺简单、使用原材料少、发光效率高和温度范围宽等优点,被认为是最有发展前途的新一代显示技术。
目前有源矩阵有机发光二极管(AMOLED)柔性器件在具备平板显示器件的功能外,由于其所具有的自由卷曲和弯折性能,使其在任何条件下被自由处理;即为采用柔性材料在卷起或者弯曲时,柔性显示器件具有相同的显示性能,成为显示行业新的发展方向。
AMOLED柔性器件中的驱动电路部分为薄膜晶体管,薄膜晶体管通常由基板、阻挡层、栅电极、栅极绝缘层、有源半导体层、源/漏电极几个部分组成,现有的器件中采用双层结构氮化硅/氧化硅薄膜或者单层结构的氮化硅或氧化硅薄膜作为阻挡层,容易出现内应力的叠加和累积,在进行卷起或者弯曲时,会出现整面性的薄膜脱落现象,如图1A和图1B所示,显示区域和外围走线区域出现明显的薄膜脱落现象。这样会导致液晶面板出现黑线、亮线或斑点,甚至直接导致显示屏的毁坏,影响产品良率。
因此,需要对阻挡层进行改进,以抵消薄膜应力产生的影响。
发明内容
针对上述问题,发明人经过长期的深入研究,提出在柔性薄膜晶体管的阻挡层中加入氧化铝层,形成多层结构并控制氧化铝层的厚度比例,从而缓解薄膜的内应力的积累和叠加,进而减少薄膜出现脱落的现象。
本发明提供一种柔性薄膜晶体管,包括:
柔性基板;
阻挡层,设置于所述柔性基板之上;
栅极,设置于所述阻挡层之上;
栅极绝缘层,设置于所述阻挡层之上并覆盖所述栅极;
有源半导体层,设置于所述栅极绝缘层之上;以及
源/漏电极,设置于所述有源半导体层之上并与所述有源半导体层电接触,
其中所述阻挡层为包括氮化硅层、氧化硅层和氧化铝层的层叠结构。
在本发明的一个实施方式中,所述阻挡层包括氮化硅层;氧化硅层,设置于所述氮化硅层之上;以及氧化铝层,设置于所述氧化硅层之上。
在本发明的另一个实施方式中,所述阻挡层的总厚度为
在本发明的另一个实施方式中,所述阻挡层中所述氧化铝层的厚度占所述阻挡层总厚度的1/20~1/5,所述氧化硅层的厚度占所述阻挡层总厚度的1/5~1/2,其余为氮化硅层。
在本发明的另一个实施方式中,所述阻挡层中所述氧化铝层的厚度占所述阻挡层总厚度的1/10~1/8,所述氧化硅层的厚度占所述阻挡层总厚度的1/3,其余为氮化硅层。
在本发明的另一个实施方式中,所述栅极绝缘层为包括氮化硅层、氧化硅层和氧化铝层的层叠结构。
在本发明的另一个实施方式中,所述栅极绝缘层包括氮化硅层;氧化硅层,设置于所述氮化硅层之上;以及氧化铝层,设置于所述氧化硅层之上。
在本发明的另一个实施方式中,所述栅极绝缘层的总厚度为
在本发明的另一个实施方式中,所述栅极绝缘层中所述氧化铝层的厚度占所述栅极绝缘层总厚度的1/20~1/5,所述氧化硅层的厚度占所述栅极绝缘层总厚度的1/5~1/2,其余为所述氮化硅层。
在本发明的另一个实施方式中,所述薄膜晶体管还包括刻蚀阻挡层,所述刻蚀阻挡层设置于所述源/漏电极之上,且所述刻蚀阻挡层包含至少一层氧化铝层。
在本发明的另一个实施方式中,所述刻蚀阻挡层的厚度为
在本发明的另一个实施方式中,所述薄膜晶体管还包括保护层,所述保护层设置于所述栅极绝缘层和所述刻蚀阻挡层之上,且所述保护层包含至少一层氧化铝层。
在本发明的另一个实施方式中,所述保护层的厚度为
本发明的柔性薄膜晶体管在阻挡层中加入具有优异阻水/氧性能且缺陷极少的氧化铝层,利用氧化铝层具有较低应力的特性同时形成多层层叠的阻挡层结构,从而缓解薄膜的内应力的积累和叠加,改善了阻挡层与柔性基板的附着性,进而减少薄膜出现脱落的现象。
附图说明
图1A示出了现有技术中薄膜晶体管显示区域的薄膜脱落;
图1B示出了现有技术中薄膜晶体管外围走线区域的薄膜脱落;
图2示出了根据本发明一个实施方式的薄膜晶体管的结构示意图;
图3示出了根据本发明一个实施方式的薄膜晶体管中阻挡层与基板之间的粘附状态。
其中,附图标记说明如下:
1 柔性基板
2 阻挡层
21 氮化硅层
22 氧化硅层
23 氧化铝层
3 栅极
4 栅极绝缘层
41 氮化硅层
42 氧化硅层
43 氧化铝层
5 有源半导体层
6 源/漏电极
7 刻蚀阻挡层
8 保护层
9 平坦化层
10 接触孔
具体实施方式
下面根据具体实施例对本发明的技术方案做进一步说明。本发明的保护范围不限于以下实施例,列举这些实例仅出于示例性目的而不以任何方式限制本发明。
现参照图2,以说明根据本发明一个实施方式的柔性薄膜晶体管。
如图2所示,柔性薄膜晶体管包括:
柔性基板1;
阻挡层2,设置于柔性基板1之上;
栅极3,设置于阻挡层2之上;
栅极绝缘层4,设置于阻挡层2之上并覆盖栅极3;
有源半导体层5,设置于栅极绝缘层4之上;以及
源/漏电极6,设置于有源半导体层5之上并与有源半导体层5电接触,
其中阻挡层2为包括氮化硅层21、氧化硅层22和氧化铝层23的层叠结构。
目前,柔性薄膜晶体管基板的材料主要有薄玻璃、塑料、金属薄片三种。柔性基板1的材料例如为轻薄、坚固且柔韧性极佳的塑料基板,例如PC、PET、PEN、PES、PI等聚合物基板,其中聚酰亚胺(PI)基板具有柔韧性好、可操作性强等优点,是目前被广泛采用的柔性基板材料。柔性基板1也可为玻璃与聚酰亚胺的组合,例如最下层为玻璃,其上为聚酰亚胺。
聚合物基板本身自由体积分数较小且链段平均自由度较大,决定了其水/氧渗透率较大,容易导致氧气及水汽渗透进入发光器件,从而缩短器件寿命。为解决聚合物基板水/氧渗透的问题,通常在聚合物衬底之上形成阻挡水/氧渗透的阻挡层。
阻挡层2为包括氮化硅层21、氧化硅层22和氧化铝层23的层叠结构,但不限于三层结构,可包括多层氮化硅层21、多层氧化硅层22和多层氧化铝层23。阻挡层2的厚度为例如为氧化铝具有较低的薄膜内应力,同时其介电常数优于氮化硅和氧化硅,因此氧化铝层23在结合氮化硅层21和氧化硅层22构成阻挡层2时能更好地松弛薄膜应力,同时提供良好的介电性能。在阻挡层2中,氮化硅层21通常作为最下层与柔性基板1接触,氧化硅层22作为中间层,而氧化铝层23作为最上层。
在阻挡层2中,氧化铝层23的厚度占阻挡层2总厚度的1/20~1/5,例如为1/10-1/8,氧化硅层22的厚度占阻挡层2总厚度的1/5~1/2,例如为1/3,其余为氮化硅层21。
本发明对阻挡层2中氧化铝层23的厚度变化与薄膜整体应力变化进行了研究,结果如表1所示。
表1阻挡层2中氧化铝层23的厚度占比与薄膜整体应力变化
氧化铝层23的厚度占比 1/5 1/6 1/8 1/10 1/20
薄膜整体应力(MPa) 33.2 27.1 17.2 16.9 28.3
当氧化铝层23的厚度占阻挡层2总厚度的1/10~1/8时,薄膜整体应力最小,因此,当氧化铝层23的厚度占阻挡层2总厚度的1/10~1/8,氧化硅层22的厚度占阻挡层2总厚度的1/3,其余为氮化硅层21时,能明显减少薄膜整体应力。
氮化硅层21和氧化硅层22通常采用PECVD(等离子体增强化学气相沉积)的方法进行制备。制备氮化硅层时,采用350~1200W的功率,在温度为345℃、压强为5~30Torr的条件下,通入100~150sccm的SiH4和500~1500sccm的N2O,以制得氮化硅层21。制备氧化硅层时,采用500~1500W的功率,在温度为320℃、压强为2~10Torr的条件下,通入100~500sccm的SiH4、100~300sccm的NH3和2000~4000sccm的N2,以制得氮化硅层22。
氧化铝薄膜有多种制备技术,其性质取决于制备薄膜的过程参数,不同的应用环境对其性能要求不同,所采用的制备工艺与技术也随之不同。氧化铝薄膜的制备方法主要有物理气相沉积(PVD)、化学气相沉积(CVD)、溶胶凝胶法(sol-gel)、原子层沉积(ALD)等,优选为原子层沉积。
原子层沉积氧化铝薄膜是通过高精度的在线控制,脉冲交替地将有机金属铝源气相前躯体(TMA)和氧化剂(水、氧气或臭氧)通入沉积室,并在基底上化学吸附且反应成膜,利用该技术所沉积的薄膜不但均匀,而且纯度高、保形性好,具有较低的薄膜内应力。
ALD制备一层单分子层的Al2O3的每个周期,包含两个“半反应”,第一个半反应中,三甲基铝(TMA)分子与吸附在表面的羟基团发生反应。在第一个半反应结束的时候,铝原子与甲基团将表面覆盖,而沉积腔室中剩余的TMA分子也不会再与表面反应。而后再经过惰性气体或氧气吹扫腔室后,ALD周期的第二个半反应即会开始。在基底上方将激发形成氧等离子体,含氧自由基并能有效地与甲基团及基底表面的铝反应生成氧化铝。
制备氧化铝层23时,可采用AKT 5500PX TFE CVD系统,在温度为180~230℃、压强为0.1~6Torr的条件下,通入400~1000sccm的TMA和1500~2200sccm的O3作为原料气体,以500~1200W的功率进行沉积,制得氧化铝层23。
在阻挡层2之上设置栅极3。栅极3例如为Cr、Mo、W、或Al等金属,且可通过溅射或蒸镀的方法形成。
在阻挡层2之上设置栅极绝缘层4,栅极绝缘层4覆盖栅极3。TFT对栅极绝缘层有以下几个方面的要求:好的绝缘耐压性能、高的稳定性能以及与有源层之间形成好的界面特性等。现有技术中通常选用氮化硅层、氧化硅层或氮化硅/氧化硅双层结构作为绝缘层,但本发明的薄膜晶体管在栅极绝缘层中加入氧化铝层,可进一步降低薄膜内应力的叠加与累积。
栅极绝缘层4为包括氮化硅层、氧化硅层和氧化铝层的层叠结构,但不限于三层结构,可包括多层氮化硅层41、多层氧化硅层42和多层氧化铝层43。
在本发明的一个实施方式中,采用氮化硅层41、氧化硅层42和氧化铝层43的三层层叠结构作为栅极绝缘层4,其厚度为例如为
栅极绝缘层4直接决定着薄膜晶体管的性能,因此需要将含氢的氮化硅层41置于底层,在其上依次形成氧化硅层42和氧化铝层43,以防止氢的扩散。
栅极绝缘层4中氮化硅层41、氧化硅层42和氧化铝层43的制备方法与阻挡层2中氮化硅层21、氧化硅层22和氧化铝层23的制备方法相同,氧化铝层43的厚度占栅极绝缘层4总厚度的1/20~1/5,例如为1/10-1/8,氧化硅层42的厚度占栅极绝缘层4总厚度的1/5~1/2,例如为1/3,其余为氮化硅层41。
在栅极绝缘层4之上设置有源半导体层5。有源半导体层5为金属氧化物层,例如为IGZO(铟镓锌氧化物)层,且可采用射频磁控溅射法、溶液旋涂法或脉冲激光沉积法等进行制备。IGZO不仅迁移率高,还具有成膜温度低、工艺简单等特性,因此更适合于薄膜晶体管。
在有源半导体层5之上设置源/漏电极6,源/漏电极6与有源半导体层5电接触。源/漏电极6可为本领域常规材料如Mo、MoW、Al等金属层薄膜或如ITO、AZO等透明导电薄膜,且可使用溅射或蒸镀的方法形成。
在本发明的一个实施方式中,在源/漏电极6之上还设置刻蚀阻挡层7,刻蚀阻挡层7包含至少一层氧化铝层,即可为单层氧化铝层、氧化铝/氮化硅的双层结构、氧化铝/氧化硅的双层结构、氧化铝/氮化硅/氧化硅的三层结构等,以利用氧化铝的低应力特性来进一步降低薄膜内应力的叠加与累积。刻蚀阻挡层7可通过化学气相沉积或溅射或是旋涂的方法形成,其厚度为例如为
在本发明的一个实施方式中,在刻蚀阻挡层7和栅极绝缘层4之上还设置保护层8,以阻止空气中水和氧气对器件性能造成影响。如图2所示,保护层8设置于栅极绝缘层4之上,并具有分别覆盖有源半导体层5和刻蚀阻挡层7的两层结构。保护层8包含至少一层氧化铝层,即可为单层氧化铝层、氧化铝/氮化硅的双层结构、氧化铝/氧化硅的双层结构、氧化铝/氮化硅/氧化硅的三层结构等,以利用氧化铝的低应力特性来进一步降低薄膜内应力的叠加与累积。保护层8可通过化学气相沉积或溅射或是旋涂的方法形成,其厚度为例如为
在保护层8之上可设置平坦化层9,平坦化层9的材料包括但不限于旋转涂布式玻璃材料(SOG)、苯环丁烯(BCB)或丙烯酸酯,形成平坦化层9的方法包括但不限于旋转涂布。
在源/漏电极6之上可设置接触孔10,接触孔10穿过保护层8和平坦化层9,从而将源/漏电极6引出。
对本发明的柔性薄膜晶体管进行了性能验证,经过脱粘并进行弯折试验,没有出现明显的脱离现象,表明应力能够很好地释放,阻挡层2与柔性基板1之间的粘附性如图3所示。
综上所述,本发明的柔性薄膜晶体管在阻挡层中加入具有优异阻水/氧性能且缺陷极少的氧化铝层,利用氧化铝层具有较低应力的特性同时形成多层层叠的阻挡层结构,从而缓解薄膜的内应力的积累和叠加,改善了阻挡层与柔性基板的附着性,进而减少薄膜出现脱落的现象。
本领域技术人员应当注意的是,本发明所描述的实施方式仅仅是示范性的,可在本发明的范围内作出各种其他替换、改变和改进。因而,本发明不限于上述实施方式,而仅由权利要求限定。

Claims (12)

1.一种柔性薄膜晶体管,包括:
柔性基板;
阻挡层,设置于所述柔性基板之上;
栅极,设置于所述阻挡层之上;
栅极绝缘层,设置于所述阻挡层之上并覆盖所述栅极;
有源半导体层,设置于所述栅极绝缘层之上;以及
源/漏电极,设置于所述有源半导体层之上并与所述有源半导体层电接触,
其中所述阻挡层为包括氮化硅层、氧化硅层和氧化铝层的层叠结构,
其中所述阻挡层包括:
氮化硅层;
氧化硅层,设置于所述氮化硅层之上;以及
氧化铝层,设置于所述氧化硅层之上。
2.根据权利要求1的柔性薄膜晶体管,其中所述阻挡层的总厚度为
3.根据权利要求2的柔性薄膜晶体管,其中所述阻挡层中所述氧化铝层的厚度占所述阻挡层总厚度的1/20~1/5,所述氧化硅层的厚度占所述阻挡层总厚度的1/5~1/2,其余为氮化硅层。
4.根据权利要求2的柔性薄膜晶体管,其中所述阻挡层中所述氧化铝层的厚度占所述阻挡层总厚度的1/10~1/8,所述氧化硅层的厚度占所述阻挡层总厚度的1/3,其余为氮化硅层。
5.根据权利要求1的柔性薄膜晶体管,其中所述栅极绝缘层为包括氮化硅层、氧化硅层和氧化铝层的层叠结构。
6.根据权利要求5的柔性薄膜晶体管,其中所述栅极绝缘层包括:
氮化硅层;
氧化硅层,设置于所述氮化硅层之上;以及
氧化铝层,设置于所述氧化硅层之上。
7.根据权利要求6的柔性薄膜晶体管,其中所述栅极绝缘层的总厚度为
8.根据权利要求7的柔性薄膜晶体管,其中所述栅极绝缘层中所述氧化铝层的厚度占所述栅极绝缘层总厚度的1/20~1/5,所述氧化硅层的厚度占所述栅极绝缘层总厚度的1/5~1/2,其余为所述氮化硅层。
9.根据权利要求1至8中任一项的柔性薄膜晶体管,还包括刻蚀阻挡层,所述刻蚀阻挡层设置于所述源/漏电极之上,且所述刻蚀阻挡层包含至少一层氧化铝层。
10.根据权利要求9的柔性薄膜晶体管,其中所述刻蚀阻挡层的厚度为
11.根据权利要求9的柔性薄膜晶体管,还包括保护层,所述保护层设置于所述栅极绝缘层和所述刻蚀阻挡层之上,且所述保护层包含至少一层氧化铝层。
12.根据权利要求11的柔性薄膜晶体管,其中所述保护层的厚度为
CN201410276830.7A 2014-06-19 2014-06-19 一种柔性薄膜晶体管 Active CN104051652B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410276830.7A CN104051652B (zh) 2014-06-19 2014-06-19 一种柔性薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410276830.7A CN104051652B (zh) 2014-06-19 2014-06-19 一种柔性薄膜晶体管

Publications (2)

Publication Number Publication Date
CN104051652A CN104051652A (zh) 2014-09-17
CN104051652B true CN104051652B (zh) 2016-08-24

Family

ID=51504251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410276830.7A Active CN104051652B (zh) 2014-06-19 2014-06-19 一种柔性薄膜晶体管

Country Status (1)

Country Link
CN (1) CN104051652B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108428666B (zh) 2018-03-29 2020-07-28 深圳市华星光电半导体显示技术有限公司 柔性tft背板的制作方法及柔性tft背板
CN108493195B (zh) * 2018-03-29 2020-05-29 深圳市华星光电半导体显示技术有限公司 柔性tft背板的制作方法及柔性tft背板
CN108598089B (zh) 2018-04-27 2020-09-29 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
CN108962946B (zh) * 2018-06-29 2020-06-16 武汉华星光电半导体显示技术有限公司 显示面板及其制造方法
CN108998777A (zh) * 2018-07-13 2018-12-14 中国科学院电工研究所 一种放电等离子体沉积复合薄膜抑制金属微粒启举的方法
CN110265407A (zh) * 2019-06-12 2019-09-20 武汉华星光电技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN111864036A (zh) * 2020-07-23 2020-10-30 昆山梦显电子科技有限公司 一种显示面板的制备方法及显示面板
CN111987137A (zh) * 2020-09-10 2020-11-24 深圳市华星光电半导体显示技术有限公司 柔性面板及其制备方法
CN113594266B (zh) * 2021-07-15 2024-01-02 苏州鼎芯光电科技有限公司 一种半导体光电芯片的保护层及其半导体的制备工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102859704A (zh) * 2010-04-23 2013-01-02 株式会社半导体能源研究所 半导体装置的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921948B2 (en) * 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5995698B2 (ja) * 2012-12-06 2016-09-21 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、結晶性酸化物半導体薄膜及びその製造方法、表示装置、並びにx線センサ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102859704A (zh) * 2010-04-23 2013-01-02 株式会社半导体能源研究所 半导体装置的制造方法

Also Published As

Publication number Publication date
CN104051652A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
CN104051652B (zh) 一种柔性薄膜晶体管
US9947757B2 (en) Display device, array substrate, and thin film transistor
US9748518B2 (en) Thin-film packaging method and organic light-emitting device
JP2021144956A (ja) 発光装置
CN103000694B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US9876037B2 (en) Thin-film transistor array substrate and manufacturing method thereof
CN104681629B (zh) 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
US10665721B1 (en) Manufacturing method of flexible TFT backplane and flexible TFT backplane
CN104393017B (zh) 阵列基板的制作方法、阵列基板及显示装置
US20200303428A1 (en) Manufacturing method of flexible thin film transistor backplate and flexible thin film transistor backplate
TW200535262A (en) Method and apparatus of depositing low temperature inorganic films on plastic substrates
CN108231847A (zh) 显示面板及其制造方法、显示装置
US8975534B2 (en) Flexible base material and flexible electronic device
TWI728979B (zh) 薄膜電晶體
US9705104B2 (en) OLED display substrate and manufacture method thereof
US10797081B2 (en) Display panel and display apparatus
WO2014164465A1 (en) Improvement of barrier film performance with n2o dilution process for thin film encapsulation
US10658400B2 (en) Method of manufacturing display device having a multilayered undercoating layer of silicon oxide and silicon nitride
US20220238306A1 (en) Chemical vapor deposition apparatus and method of manufacturing display apparatus using the same
CN106783910A (zh) 柔性oled显示面板阳极制备方法及显示面板制备方法
CN108364958A (zh) Tft基板及其制作方法与oled基板
US20240065075A1 (en) Package structure, display panel, and manufacturing method of display panel
US9245661B2 (en) Conductive film with doped layers, method for producing the same, and array substrate comprising the same
US20170162826A1 (en) Composite barrier layer and manufacturing method thereof
TW202118071A (zh) 保護膜堆疊、使用其之薄膜電晶體以及用以沈積氮化矽材料之方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: 201506, No. nine, No. 1568, Jinshan Industrial Zone, Shanghai, Jinshan District

Patentee after: Shanghai Hehui optoelectronic Co., Ltd

Address before: 201500, building two, building 100, 1, Jinshan Industrial Road, 208, Shanghai, Jinshan District

Patentee before: EverDisplay Optronics (Shanghai) Ltd.

CP03 Change of name, title or address