CN110265407A - 阵列基板、显示面板及阵列基板的制作方法 - Google Patents
阵列基板、显示面板及阵列基板的制作方法 Download PDFInfo
- Publication number
- CN110265407A CN110265407A CN201910507308.8A CN201910507308A CN110265407A CN 110265407 A CN110265407 A CN 110265407A CN 201910507308 A CN201910507308 A CN 201910507308A CN 110265407 A CN110265407 A CN 110265407A
- Authority
- CN
- China
- Prior art keywords
- layer
- inorganic layer
- inorganic
- substrate
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 144
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000000463 material Substances 0.000 claims description 54
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 49
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 39
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 39
- 239000000377 silicon dioxide Substances 0.000 claims description 33
- 239000002210 silicon-based material Substances 0.000 claims description 10
- 229910004205 SiNX Inorganic materials 0.000 abstract description 29
- 239000012528 membrane Substances 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 384
- 239000010408 film Substances 0.000 description 48
- 239000002356 single layer Substances 0.000 description 26
- 229910052681 coesite Inorganic materials 0.000 description 20
- 229910052906 cristobalite Inorganic materials 0.000 description 20
- 229910052682 stishovite Inorganic materials 0.000 description 20
- 229910052905 tridymite Inorganic materials 0.000 description 20
- 239000004642 Polyimide Substances 0.000 description 16
- 229920001721 polyimide Polymers 0.000 description 16
- 238000000034 method Methods 0.000 description 8
- 238000000926 separation method Methods 0.000 description 8
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 8
- 238000012545 processing Methods 0.000 description 6
- 230000003139 buffering effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板、显示面板及阵列基板的制作方法。阵列基板包括层叠设置的衬底层、缓冲层、标记层和薄膜晶体管层；所述缓冲层设于所述衬底层的一面，所述缓冲层中层叠有应力相互抵消的至少两层无机层；所述标记层设于所述缓冲层背离所述衬底层的一面；所述薄膜晶体管层设于所述缓冲层具有标记层的一侧。显示面板包括所述的阵列基板。阵列基板的制作方法包括步骤：基板提供、衬底层制作、缓冲层制作和薄膜晶体管层制作。本发明所述缓冲层的两层无机层巧妙的利用了SiNx薄膜和SiO2薄膜应力方向相反互相抵消，增加缓冲层与衬底层的粘附力，从而保证对位标记不丢失。
Description
技术领域
本发明涉及显示领域，尤其涉及一种阵列基板、显示面板及阵列基板的制作方法。
背景技术
随着科技的进步和时代的发展，人们对手机显示屏的要求也越来越高。当前主流的硬屏显示已不能满足市场的需求，对柔性显示屏的开发就显得尤为重要。相比于硬屏制程，柔性薄膜晶体管液晶显示屏(Thin Film Transistor Liquid Crystal Display，TFT-LCD)的阵列基板制程多了聚酰亚胺(PI)材料的衬底层，而在衬底层上的缓冲层目前为单层SiNx或者单层SiO2，单层SiNx的边缘会相背离衬底层方向翘起呈现张力，单层SiO2的边缘会相朝向衬底层方向弯折呈现压力；当只做单层SiNx或者单层SiO2制作缓冲层时，由于薄膜应力导致SiNx或者SiO2可能与其上方或下方连接的膜层分离导致阵列基板失效。由于在阵列基板制程中缓冲层很容易与衬底层分离，尤其是设置在缓冲层上的对位标记(Mark)也会随着缓冲层与衬底层的分离而丢失，从而造成后续曝光制程因无对位标记可识别而终止。
因此，有必要提供一种新的阵列基板、显示面板及阵列基板的制作方法，以克服现有技术中存在的问题。
发明内容
本发明的目的在于，提供一种阵列基板、显示面板及阵列基板的制作方法，通过改善现有的缓冲层的结构来增加缓冲层与衬底层的粘附力，从而保留了对位标记(Mark)，可解决阵列基板制程中因缓冲层很容易与衬底层粘附力不够引起分离造成对位标记丢失的相关问题。
为了解决上述问题，本发明其中一实施例中提供一种阵列基板，包括层叠设置的衬底层、缓冲层、标记层和薄膜晶体管层。具体地讲，所述缓冲层设于所述衬底层的一面，所述缓冲层中层叠有应力相互抵消的至少两层无机层；所述标记层设于所述缓冲层背离所述衬底层的一面；所述薄膜晶体管层设于所述缓冲层具有标记层的一侧。
进一步地，在所述缓冲层中，所述无机层的层数为奇数层。
进一步地，所述无机层的层数为三层，包括第一无机层、第二无机层和第三无机层。具体地讲，所述第一无机层设于所述衬底层上，其材料为氮化硅；所述第二无机层设于所述第一无机层背离所述衬底层的一面上，其材料为氧化硅；所述第三无机层设于所述第二无机层背离所述第一无机层的一面上，其材料为氮化硅。
进一步地，所述无机层的层数为五层，所述无机层包括第一无机层、第二无机层、第三无机层、第四无机层和第五无机层。具体地讲，所述第一无机层设于所述衬底层上，其材料为氮化硅；所述第二无机层设于所述第一无机层背离所述衬底层的一面上，其材料为氧化硅；所述第三无机层设于所述第二无机层背离所述第一无机层的一面上，其材料为氮化硅；所述第四无机层设于所述第三无机层背离所述衬底层的一面上，其材料为氧化硅；所述第五无机层设于所述第四无机层背离所述第三无机层的一面上，其材料为氮化硅。
进一步地，所述第一无机层、所述第二无机层、所述第三无机层、所述第四无机层和所述第五无机层的膜层厚度相等。
进一步地，所述标记层包括若干对位标记，所述对位标记环绕所述标记层的周边设置。
本发明又一实施例中提供一种阵列基板的制作方法，包括以下步骤：
制作一衬底层；
制作应力相互抵消的至少两层层叠的无机层于所述衬底层上，形成缓冲层；
制作标记层于所述缓冲层背离所述衬底层的一面；以及
制作薄膜晶体管层于所述缓冲层具有标记层的一侧。
进一步地，所述缓冲层的制作步骤包括：
沉积氮化硅材料于所述衬底层上，形成第一无机层；
沉积氧化硅材料于所述第一无机层上，形成第二无机层；以及
沉积氮化硅材料于所述第二无机层上，形成第三无机层。
进一步地，所述缓冲层的制作步骤包括：
沉积氮化硅材料于所述衬底层上，形成第一无机层；
沉积氧化硅材料于所述第一无机层上，形成第二无机层；
沉积氮化硅材料于所述第二无机层上，形成第三无机层；
沉积氮化硅材料于所述第三无机层上，形成第四无机层；以及
沉积氧化硅材料于所述第四无机层上，形成第五无机层。
本发明再一实施例中提供一种显示面板，包括以上所述的阵列基板。
本发明的有益效果在于，提供一种阵列基板、显示面板及阵列基板的制作方法，通过改善现有的缓冲层的结构来增加缓冲层与衬底层的粘附力，从而保留了对位标记(Mark)，可解决阵列基板制程中因缓冲层很容易与衬底层粘附力不够引起分离造成对位标记丢失的相关问题。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本发明第一实施例中一种阵列基板的结构示意图；
图2为本发明第一实施例中所述缓冲层的俯视图，主要表现所述对位标记的分布位置；
图3为本发明第一实施例中所述薄膜晶体管层的结构示意图；
图4为本发明第二实施例中一种阵列基板的结构示意图；
图5为本发明实施例中一种阵列基板的制作方法的流程图；
图6为本发明第一实施例中所述缓冲层的制作流程图；
图7为本发明第二实施例中所述缓冲层的制作流程图。
图中部件标识如下：
1、衬底层，2、缓冲层，3、标记层，4、薄膜晶体管层，5、阴极层，6、保护层，10、对位标记，20、玻璃基板，21a、21b、第一无机层，22a、21b、第二无机层，23a、23b、所述第三无机层，24、第四无机层，25、第五无机层，41、栅极层，42、栅极绝缘层，43、有源层，44、源漏极层，100、阵列基板。
具体实施方式
以下结合说明书附图详细说明本发明的优选实施例，以向本领域中的技术人员完整介绍本发明的技术内容，以举例证明本发明可以实施，使得本发明公开的技术内容更加清楚，使得本领域的技术人员更容易理解如何实施本发明。然而本发明可以通过许多不同形式的实施例来得以体现，本发明的保护范围并非仅限于文中提到的实施例，下文实施例的说明并非用来限制本发明的范围。
本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是附图中的方向，本文所使用的方向用语是用来解释和说明本发明，而不是用来限定本发明的保护范围。
在附图中，结构相同的部件以相同数字标号表示，各处结构或功能相似的组件以相似数字标号表示。此外，为了便于理解和描述，附图所示的每一组件的尺寸和厚度是任意示出的，本发明并没有限定每个组件的尺寸和厚度。
当某些组件，被描述为“在”另一组件“上”时，所述组件可以直接置于所述另一组件上；也可以存在一中间组件，所述组件置于所述中间组件上，且所述中间组件置于另一组件上。当一个组件被描述为“安装至”或“连接至”另一组件时，二者可以理解为直接“安装”或“连接”，或者一个组件通过一中间组件“安装至”或“连接至”另一个组件。
实施例1
请参阅图1所示，本发明第一实施例中提供一种阵列基板100，包括层叠设置的衬底层1、缓冲层2、标记层3和薄膜晶体管层4。具体地讲，所述缓冲层2设于所述衬底层1的一面，所述缓冲层2中层叠有应力相互抵消的至少两层无机层；所述标记层3设于所述缓冲层2背离所述衬底层1的一面；所述薄膜晶体管层4设于所述缓冲层2具有标记层3的一侧。所述衬底层1的材质为聚酰亚胺(PI)或其他缓冲材质，起到缓冲保护的作用。
为了便于应力相互抵消，所述缓冲层2的所述无机层的层数设置为奇数层，本实施例中，设置为三层，包括第一无机层21a、第二无机层22a和第三无机层23a。具体地讲，所述第一无机层21a设于所述衬底层1上，其材料为氮化硅；所述第二无机层22a设于所述第一无机层21a背离所述衬底层1的一面上，其材料为氧化硅；所述第三无机层23a设于所述第二无机层22a背离所述第一无机层21a的一面上，其材料为氮化硅。本实施例中采用氮化硅材料作为第一无机层21a，可使其与衬底层1紧密结合，是因为氮化硅与聚酰亚胺的结合力大于氧化硅与聚酰亚胺的结合力，从而增加缓冲层2与衬底层1的粘附力。若单层SiNx薄膜贴(例如所述第一无机层21a)附于所述衬底层1上时，在单层SiNx薄膜的边缘会相背离所述衬底层1方向翘起呈现张力；若单层SiO2薄膜(例如所述第二无机层22a)设于所述衬底层1上时，在单层SiO2薄膜的边缘会相朝向所述衬底层1方向弯折呈现压力；通过交叠设置SiNx薄膜和SiO2薄膜可将SiNx薄膜产生的张力和SiO2薄膜产生的压力相互抵消，即所述第一无机层21a和所述第二无机层22a的应力相互抵消，所述第二无机层22a和所述第三无机层23a的应力相互抵消，从而减小所述缓冲层2内部产生的应力，避免所述缓冲层2与所述衬底层1的分离。相比于现有的单层SiNx薄膜或者单层SiO2薄膜的缓冲层设计，所述缓冲层2巧妙的利用了SiNx薄膜和SiO2薄膜应力方向相反互相抵消，有效的规避了膜应力带来的影响。
本实施例中，所述第一无机层21a、所述第二无机层22a和所述第三无机层23a的膜层厚度相等。膜层厚度相等可有效将张力和压力相互抵消，从而减小所述缓冲层2内部产生的应力，避免所述缓冲层2与所述衬底层1的分离。
可选地，所述第二无机层22a和所述第三无机层23a重复贴附多次，形成氮化硅薄膜与氧化硅薄膜相互交错的薄膜堆叠结构，亦即形成的所述缓冲层2为3层、5层、7层……的奇数层薄膜堆叠结构。
请参阅图2所示，本实施例中，所述标记层3包括若干对位标记10，所述对位标记10环绕所述标记层3的周边设置，所述对位标记10可分布于所述标记层3的四个边角处，也可分布于所述标记层3的边缘，这样既可满足设置所述对位标记10的要求又可不影响其他功能。一般的，所述对位标记10呈十字形，方便对位对准。因所述缓冲层2与衬底层1不会分离，对位标记10会完整保留，从而利于后续曝光制程依据对位标记10进行识别对位后顺利进行。
请参阅图3所示，本实施例中，所述薄膜晶体管层4包括层叠设置的栅极层41、栅极绝缘层42、有源层43和源漏极层44。具体地讲，所述栅极层41设于所述缓冲层2背离所述衬底层1的一侧；所述栅极绝缘层42设于所述栅极层41背离所述缓冲层2的一侧；所述有源层43设于所述栅极绝缘层42背离所述栅极层41的一侧；所述源漏极层44设于所述有源层43背离所述栅极绝缘层42的一侧。值得说明的是，图3所示的所述薄膜晶体管层4结构仅为举例说明，而不是对本发明保护范围的限定，现有技术所有的所述薄膜晶体管层4结构均属于本发明保护范围。
请参阅图1所示，本实施例中，所述阵列基板100还包括阴极层5和保护层6。具体地讲，所述阴极层5设置于所述薄膜晶体管层4背离所述缓冲层2的一侧；所述保护层6完全包覆于所述阴极层5背离所述薄膜晶体管层4的一侧。保护层6完全包覆于阴极层5的上表面，起到保护薄膜晶体管层4的作用，减少水氧入侵的可能性，提高显示面板的性能。
请参阅图5所示，本发明其中一实施例提供一种阵列基板100的制作方法，其包括步骤S1-S3。
步骤S1：制作一衬底层1。所述衬底层1的材质为聚酰亚胺(PI)或其他缓冲材质，起到缓冲保护的作用。
步骤S2：制作应力相互抵消的至少两层层叠的无机层于所述衬底层1上，形成缓冲层2。这样设置，一方面可有效消除所述缓冲层2内部产生的应力，使张力和压力相互抵消。
步骤S3：制作标记层3于所述缓冲层2背离所述衬底层1的一面。
步骤S4：制作薄膜晶体管层4于所述缓冲层2具有标记层3的一侧。
请参阅图6所示，本实施例中，所述缓冲层2的制作步骤包括S21-S23。
步骤S21：沉积氮化硅材料于所述衬底层1上，形成第一无机层21a；采用氮化硅材料作为第一无机层21a，可使其与衬底层1紧密结合，是因为氮化硅与聚酰亚胺的结合力大于氧化硅与聚酰亚胺的结合力，从而增加缓冲层2与衬底层1的粘附力。
步骤S22：沉积氧化硅材料于所述第一无机层21a上，形成第二无机层22a。
步骤S23：沉积氮化硅材料于所述第二无机层22a上，形成第三无机层23a。
值得说明的是，若单层SiNx薄膜贴(例如所述第一无机层21a)附于所述衬底层1上时，在单层SiNx薄膜的边缘会相背离所述衬底层1方向翘起呈现张力；若单层SiO2薄膜(例如所述第二无机层22a)设于所述衬底层1上时，在单层SiO2薄膜的边缘会相朝向所述衬底层1方向弯折呈现压力；通过交叠设置SiNx薄膜和SiO2薄膜可将SiNx薄膜产生的张力和SiO2薄膜产生的压力相互抵消，即所述第一无机层21a和所述第二无机层22a的应力相互抵消，所述第二无机层22a和所述第三无机层23a的应力相互抵消，从而减小所述缓冲层2内部产生的应力，避免所述缓冲层2与所述衬底层1的分离。相比于现有的单层SiNx薄膜或者单层SiO2薄膜的缓冲层设计，所述缓冲层2巧妙的利用了SiNx薄膜和SiO2薄膜应力方向相反互相抵消，有效的规避了膜应力带来的影响。
实施例2
请参阅图4所示，本发明第二实施例中包括第一实施例的所有技术特征，其区别在于，在本发明第二实施例中所述缓冲层2的所述无机层的层数为五层，具体的，所述缓冲层2包括所述第一无机层21b、所述第二无机层22b、所述第三无机层23b、第四无机层24和第五无机层25。其中，所述第一无机层21b设于所述衬底层1上，其材料为氮化硅；所述第二无机层22b设于所述第一无机层21b背离所述衬底层1的一面上，其材料为氧化硅；所述第三无机层23b设于所述第二无机层22b背离所述第一无机层21b的一面上，其材料为氮化硅；所述第四无机层24设于所述第三无机层23b背离所述衬底层的一面上，其材料为氧化硅；所述第五无机层25设于所述第四无机层24背离所述第三无机层23b的一面上，其材料为氮化硅。采用氮化硅材料作为第一无机层21b，可使其与衬底层1紧密结合，是因为氮化硅与聚酰亚胺的结合力大于氧化硅与聚酰亚胺的结合力，从而增加缓冲层2与衬底层1的粘附力。所述第四无机层24和所述第五无机层25的应力相互抵消，从而减小所述缓冲层2内部产生的应力，避免所述缓冲层2与所述衬底层1的分离。
请参阅图4所示，本实施例中，所述缓冲层2优选设置为五层，其一方面可有效消除所述缓冲层2内部产生的应力，使张力和压力相互抵消，另一方面可减少制作成本并最大程度保证所述阵列基板100的轻薄化。
本实施例中，所述第一无机层21b、所述第二无机层22b和所述第三无机层23b的膜层厚度相等。膜层厚度相等可有效将张力和压力相互抵消，从而减小所述缓冲层2内部产生的应力，避免所述缓冲层2与所述衬底层1的分离。
请参阅图5所示，本发明其中一实施例提供一种阵列基板100的制作方法，其包括步骤S1-S3。
步骤S1：制作一衬底层1。所述衬底层1的材质为聚酰亚胺(PI)或其他缓冲材质，起到缓冲保护的作用。
步骤S2：制作应力相互抵消的至少两层层叠的无机层于所述衬底层1上，形成缓冲层2。这样设置，一方面可有效消除所述缓冲层2内部产生的应力，使张力和压力相互抵消。
步骤S3：制作标记层3于所述缓冲层2背离所述衬底层1的一面。
步骤S4：制作薄膜晶体管层4于所述缓冲层2具有标记层3的一侧。
请参阅图7所示，本实施例中，所述缓冲层2的制作步骤包括S21-S25。
步骤S21：沉积氮化硅材料于所述衬底层1上，形成第一无机层21b；采用氮化硅材料作为第一无机层21b，可使其与衬底层1紧密结合，是因为氮化硅与聚酰亚胺的结合力大于氧化硅与聚酰亚胺的结合力，从而增加缓冲层2与衬底层1的粘附力。
步骤S22：沉积氧化硅材料于所述第一无机层21b上，形成第二无机层22b。
步骤S23：沉积氮化硅材料于所述第二无机层22b上，形成第三无机层23b。
步骤S24：沉积氮化硅材料于所述第三无机层23b上，形成第四无机层24。
步骤S25：沉积氧化硅材料于所述第四无机层24上，形成第五无机层25。
值得说明的是，若单层SiNx薄膜贴(例如所述第一无机层21b)附于所述衬底层1上时，在单层SiNx薄膜的边缘会相背离所述衬底层1方向翘起呈现张力；若单层SiO2薄膜(例如所述第二无机层22b)设于所述衬底层1上时，在单层SiO2薄膜的边缘会相朝向所述衬底层1方向弯折呈现压力；通过交叠设置SiNx薄膜和SiO2薄膜可将SiNx薄膜产生的张力和SiO2薄膜产生的压力相互抵消，即所述第一无机层21b和所述第二无机层22b的应力相互抵消，所述第二无机层22b和所述第三无机层23b的应力相互抵消，述第四无机层24和所述第五无机层25的应力相互抵消，从而减小所述缓冲层2内部产生的应力，避免所述缓冲层2与所述衬底层1的分离。相比于现有的单层SiNx薄膜或者单层SiO2薄膜的缓冲层设计，所述缓冲层2巧妙的利用了SiNx薄膜和SiO2薄膜应力方向相反互相抵消，有效的规避了膜应力带来的影响。
本实施例中，所述缓冲层2优选设置为五层，其一方面可有效消除所述缓冲层2内部产生的应力，使张力和压力相互抵消，另一方面可减少制作成本并最大程度保证所述阵列基板100的轻薄化。
本实施例中，所述沉积氮化硅材料的膜层厚度和所述沉积氧化硅材料的膜层厚度相等，其均采用气相沉积法、原子沉积法、脉冲激光沉积法或溅镀法中的至少一种方式制作。所述第一无机层21b、所述第二无机层22b和所述第三无机层23b、所述第四无机层24和所述第五无机层25的膜层厚度相等可有效将张力和压力相互抵消，从而减小所述缓冲层2内部产生的应力，避免所述缓冲层2与所述衬底层1的分离。
基于同样的发明构思，本发明其中一实施例中提供一种显示面板，包括实施例1或实施例2所述的阵列基板100。本发明主要发明内容在于，在所述阵列基板100的所述缓冲层2中层叠有应力相互抵消的至少两层无机层，所述无机层的材料采用SiNx和SiO2，通过交叠设置SiNx薄膜和SiO2薄膜可将SiNx薄膜产生的张力和SiO2薄膜产生的压力相互抵消，从而减小所述缓冲层2内部产生的应力，避免所述缓冲层2与所述衬底层1的分离。相比于现有的单层SiNx薄膜或者单层SiO2薄膜的缓冲层设计，所述缓冲层2巧妙的利用了SiNx薄膜和SiO2薄膜应力方向相反互相抵消，有效的规避了膜应力带来的影响。本发明通过改善现有的缓冲层的结构来增加所述缓冲层2与所述衬底层1的粘附力，从而保留了所述对位标记10，可解决因所述缓冲层2脱落造成所述对位标记10丢失的相关问题。
其中所述缓冲层2可设置成奇数层薄膜堆叠结构，优选设置为五层，其一方面可有效消除所述缓冲层2内部产生的应力，使张力和压力相互抵消，另一方面可减少制作成本并最大程度保证所述阵列基板100的轻薄化。
本实施例中的显示面板可以为：可穿戴设备、手机、平板电脑、电视机、显示器、笔记本电脑、电子书、电子报纸、数码相框、导航仪等任何具有显示功能的产品或部件。其中可穿戴设备包括智能手环、智能手表、VR(Virtual Reality，即虚拟现实)等设备。
本发明的有益效果在于，提供一种阵列基板、显示面板及阵列基板的制作方法，通过改善现有的缓冲层的结构来增加缓冲层与衬底层的粘附力，从而保留了对位标记(Mark)，可解决阵列基板制程中因缓冲层很容易与衬底层粘附力不够引起分离造成对位标记丢失的相关问题。本发明所述缓冲层巧妙的利用了SiNx薄膜和SiO2薄膜应力方向相反互相抵消，有效的规避了膜应力带来的影响。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种阵列基板，其特征在于，包括
衬底层；
缓冲层，设于所述衬底层的一面，所述缓冲层中层叠有应力相互抵消的至少两层无机层；
标记层，设于所述缓冲层背离所述衬底层的一面；以及
薄膜晶体管层，设于所述缓冲层具有标记层的一侧。
2.根据权利要求1所述的阵列基板，其特征在于，在所述缓冲层中，所述无机层的层数为奇数层。
3.根据权利要求1所述的阵列基板，其特征在于，所述无机层的层数为三层，包括
第一无机层，设于所述衬底层上，其材料为氮化硅；
第二无机层，设于所述第一无机层背离所述衬底层的一面上，其材料为氧化硅；以及
第三无机层，设于所述第二无机层背离所述第一无机层的一面上，其材料为氮化硅。
4.根据权利要求1所述的阵列基板，其特征在于，所述无机层的层数为五层，还包括
第一无机层，设于所述衬底层上，其材料为氮化硅；
第二无机层，设于所述第一无机层背离所述衬底层的一面上，其材料为氧化硅；
第三无机层，设于所述第二无机层背离所述第一无机层的一面上，其材料为氮化硅；
第四无机层，设于所述第三无机层背离所述衬底层的一面上，其材料为氧化硅；以及
第五无机层，设于所述第四无机层背离所述第三无机层的一面上，其材料为氮化硅。
5.根据权利要求1所述的阵列基板，其特征在于，所述标记层包括若干对位标记，所述对位标记环绕所述标记层的周边设置。
6.根据权利要求4或5所述的阵列基板，其特征在于，所述第一无机层、所述第二无机层、所述第三无机层、所述第四无机层和所述第五无机层的膜层厚度相等。
7.一种阵列基板的制作方法，其特征在于，包括以下步骤：
制作一衬底层；
制作应力相互抵消的至少两层层叠的无机层于所述衬底层上，形成缓冲层；
制作标记层于所述缓冲层背离所述衬底层的一面；以及
制作薄膜晶体管层于所述缓冲层具有标记层的一侧。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述缓冲层的制作步骤包括：
沉积氮化硅材料于所述衬底层上，形成第一无机层；
沉积氧化硅材料于所述第一无机层上，形成第二无机层；以及
沉积氮化硅材料于所述第二无机层上，形成第三无机层。
9.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述缓冲层的制作步骤还包括：
沉积氮化硅材料于所述衬底层上，形成第一无机层；
沉积氧化硅材料于所述第一无机层上，形成第二无机层；
沉积氮化硅材料于所述第二无机层上，形成第三无机层；
沉积氮化硅材料于所述第三无机层上，形成第四无机层；以及
沉积氧化硅材料于所述第四无机层上，形成第五无机层。
10.一种显示面板，其特征在于，包括根据权利要求1-6任一项所述的阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910507308.8A CN110265407A (zh) | 2019-06-12 | 2019-06-12 | 阵列基板、显示面板及阵列基板的制作方法 |
| US16/612,419 US20200395391A1 (en) | 2019-06-12 | 2019-09-10 | An array substrate, a display panel and a method for manufacturing the array substrate |
| PCT/CN2019/105085 WO2020248408A1 (zh) | 2019-06-12 | 2019-09-10 | 阵列基板、显示面板及阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910507308.8A CN110265407A (zh) | 2019-06-12 | 2019-06-12 | 阵列基板、显示面板及阵列基板的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110265407A true CN110265407A (zh) | 2019-09-20 |
Family
ID=67917889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910507308.8A Pending CN110265407A (zh) | 2019-06-12 | 2019-06-12 | 阵列基板、显示面板及阵列基板的制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110265407A (zh) |
| WO (1) | WO2020248408A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111584580A (zh) * | 2020-05-15 | 2020-08-25 | 武汉华星光电半导体显示技术有限公司 | 一种柔性显示面板的制备方法及柔性显示面板 |
| CN111739922A (zh) * | 2020-07-03 | 2020-10-02 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN113053918A (zh) * | 2021-03-10 | 2021-06-29 | 武汉华星光电半导体显示技术有限公司 | 柔性基板及其制备方法、显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1964002A (zh) * | 2005-11-12 | 2007-05-16 | 应用材料公司 | 用于制备受控应力的氮化硅膜的方法 |
| CN104051652A (zh) * | 2014-06-19 | 2014-09-17 | 上海和辉光电有限公司 | 一种柔性薄膜晶体管 |
| US9306071B2 (en) * | 2013-01-30 | 2016-04-05 | Samsung Display Co., Ltd. | Organic light-emitting display device including a flexible TFT substrate and stacked barrier layers |
| CN106784384A (zh) * | 2017-01-06 | 2017-05-31 | 昆山工研院新型平板显示技术中心有限公司 | 柔性显示器及其制备方法 |
| CN108428666A (zh) * | 2018-03-29 | 2018-08-21 | 深圳市华星光电半导体显示技术有限公司 | 柔性tft背板的制作方法及柔性tft背板 |
-
2019
- 2019-06-12 CN CN201910507308.8A patent/CN110265407A/zh active Pending
- 2019-09-10 WO PCT/CN2019/105085 patent/WO2020248408A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1964002A (zh) * | 2005-11-12 | 2007-05-16 | 应用材料公司 | 用于制备受控应力的氮化硅膜的方法 |
| US9306071B2 (en) * | 2013-01-30 | 2016-04-05 | Samsung Display Co., Ltd. | Organic light-emitting display device including a flexible TFT substrate and stacked barrier layers |
| CN104051652A (zh) * | 2014-06-19 | 2014-09-17 | 上海和辉光电有限公司 | 一种柔性薄膜晶体管 |
| CN106784384A (zh) * | 2017-01-06 | 2017-05-31 | 昆山工研院新型平板显示技术中心有限公司 | 柔性显示器及其制备方法 |
| CN108428666A (zh) * | 2018-03-29 | 2018-08-21 | 深圳市华星光电半导体显示技术有限公司 | 柔性tft背板的制作方法及柔性tft背板 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111584580A (zh) * | 2020-05-15 | 2020-08-25 | 武汉华星光电半导体显示技术有限公司 | 一种柔性显示面板的制备方法及柔性显示面板 |
| CN111739922A (zh) * | 2020-07-03 | 2020-10-02 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN111739922B (zh) * | 2020-07-03 | 2022-06-14 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN113053918A (zh) * | 2021-03-10 | 2021-06-29 | 武汉华星光电半导体显示技术有限公司 | 柔性基板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020248408A1 (zh) | 2020-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7046136B2 (ja) | 電子機器 | |
| CN110265407A (zh) | 阵列基板、显示面板及阵列基板的制作方法 | |
| US11801657B2 (en) | Flexible display module and manufacturing method thereof | |
| EP4131450A1 (en) | Display panel and display device | |
| CN102693036B (zh) | 制造用于触摸屏的透明电路基板的方法 | |
| US8259265B2 (en) | Liquid crystal display panel, liquid crystal display apparatus and manufacturing method thereof | |
| WO2020155384A1 (zh) | 柔性oled模组堆叠结构及其制备方法 | |
| US20210356781A1 (en) | Liquid crystal display motherboard structure and cutting method thereof | |
| JP2002246605A (ja) | 液晶表示用薄膜トランジスタの製造方法 | |
| US20210295747A1 (en) | Flexible display device | |
| CN105607771A (zh) | 触控面板 | |
| CN104078470A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN106557187A (zh) | 触摸显示装置及其制备方法 | |
| CN109473448A (zh) | 阵列基板及其制备方法、液晶显示面板、显示装置 | |
| CN102629578B (zh) | 一种tft阵列基板及其制造方法和显示装置 | |
| CN201673348U (zh) | 阵列基板、液晶面板和液晶显示器 | |
| CN107980155A (zh) | 触控屏及柔性显示器 | |
| WO2016078110A1 (zh) | 显示面板及显示装置 | |
| CN109061962A (zh) | 显示面板及其制造方法、显示装置 | |
| CN110233155A (zh) | 一种阵列基板及其制作方法、显示面板 | |
| TW388994B (en) | Thin film transistor | |
| CN203337962U (zh) | 显示面板及具有该显示面板的显示装置 | |
| US20210005635A1 (en) | Display substrate, display panel and display device | |
| CN108491105A (zh) | 触控显示装置 | |
| KR20220041270A (ko) | 표시 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190920 |
|
| RJ01 | Rejection of invention patent application after publication |