TWI491049B - 薄膜電晶體及其製造方法、顯示裝置、影像傳感器、ｘ線傳感器以及ｘ線數位攝影裝置 - Google Patents

薄膜電晶體及其製造方法、顯示裝置、影像傳感器、ｘ線傳感器以及ｘ線數位攝影裝置 Download PDF

Info

Publication number
TWI491049B
TWI491049B TW101127463A TW101127463A TWI491049B TW I491049 B TWI491049 B TW I491049B TW 101127463 A TW101127463 A TW 101127463A TW 101127463 A TW101127463 A TW 101127463A TW I491049 B TWI491049 B TW I491049B
Authority
TW
Taiwan
Prior art keywords
region
thin film
film transistor
gate
film
Prior art date
Application number
TW101127463A
Other languages
English (en)
Other versions
TW201308610A (zh
Inventor
Masashi Ono
Masahiro Takata
Masayuki Suzuki
Atsushi Tanaka
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of TW201308610A publication Critical patent/TW201308610A/zh
Application granted granted Critical
Publication of TWI491049B publication Critical patent/TWI491049B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Description

薄膜電晶體及其製造方法、顯示裝置、影像傳感器、X線傳感器以及X線數位攝影裝置
本發明是有關於薄膜電晶體及其製造方法、顯示裝置、影像傳感器、X線傳感器以及X線數位攝影裝置。
近年來，積極研究開發將In-Ga-Zn-O系(以下稱為IGZO)的氧化物半導體薄膜用於活性層(通道層)的薄膜電晶體。氧化物半導體薄膜可實現低溫成膜，且表現出高於非晶矽的高遷移率，而且對可見光為透明，因此可在塑膠板或膜等基板上形成撓性薄膜電晶體。
此處，表1表示將各種電晶體特性的場效遷移率或製程溫度等進行比較而得的結果。
如表1所示，活性層為多晶矽的薄膜電晶體可獲得100cm2/Vs左右的遷移率，但由於製程溫度為450℃以上而非常高，因此僅形成於耐熱性較高的基板上，從而不適於廉價、大面積、撓性化。另外，活性層為非晶矽的薄膜電晶體可在300℃左右的相對較低溫度下形成，因此基板的選擇性與多晶矽相比更寬，但最大僅可獲得1cm2/Vs左右的 遷移率，從而不適於高精細的顯示器用途。另一方面，就低溫成膜的觀點而言，活性層為有機物的薄膜電晶體可在100℃以下形成，因此期待應用於使用耐熱性較低的塑膠膜基板等的撓性顯示器用途等，但遷移率僅可獲得與非晶矽同等程度的結果。
例如在日本專利特開2010-21555號公報中揭示一種薄膜電晶體，其中作為活性層，是在靠近閘極電極之側配置含有IZO、ITO、GZO、或AZO的氧化物的高遷移率層，在遠離閘極電極之側配置含有Zn的氧化物層。
日本專利特開2009-170905號公報中揭示如下的顯示基板：至少在閘極配線上包含含有非晶矽的第1半導體圖案、以及含有Ga、In、Zn、Sn、Co、Ti、及Mg中至少一種元素與氧元素O的第2半導體圖案。
日本專利特開2010-161339號公報中揭示如下的場效型電晶體，其至少具備半導體層、以及相對於上述半導體層經由閘極絕緣層而設置的閘極電極，且上述半導體層包括：含有選自Zn或In的至少1種元素的第1非晶氧化物半導體層、以及含有選自Ge或Si的至少1種元素、選自Zn或In的至少1種元素的第2非晶氧化物半導體層。
另外，K.Koike等，應用物理通訊(Applied Physics Letters)，87(2005)112106中揭示，藉由將電子親和力不同的ZnO與ZnMgO接合，而載體移動層成為單一量子井的異質結構場效電晶體。
日本專利特開2010-21555號公報所揭示的薄膜電晶 體中，斷開電流值較高，且待機中(Vg=0V)的電力消耗較大。
日本專利特開2009-170905號公報所揭示的顯示基板中，作為量子井部的載體移動層是使用遷移率比氧化物半導體低1位數左右的非晶矽，因此無法獲得充分的遷移率。
日本專利特開2010-161339號公報所揭示的薄膜電晶體中，存在斷開電流值變高的情況，對於低消耗電力而言，不充分。
另外，K.Koike等人，應用物理通訊(Applied Physics Letters)，87(2005)112106中，為了獲得高遷移率，而必須藉由分子束磊晶法(Molecular Beam Epitaxy Method，MBE法)的磊晶成長，而製作異質結構場效電晶體(high electron mobility field-effect transistor，HEMT)，極力減小基板與半導體膜層的格子不匹配。因此必須將基板溫度加熱至超過700℃，而使基材的選擇性明顯降低。
即，在低溫(例如400℃以下)難以使高遷移率(例如30cm2/Vs以上)與常關(normally off)並存。
本發明的目的是提供在400℃以下亦可製作，使30cm2/Vs以上的較高的場效遷移率、與成為常關的較低的斷開電流並存的薄膜電晶體及其製造方法、以及由較低的消耗電力而表現良好的特性的顯示裝置、影像傳感器、X線傳感器及X線數位攝影裝置。
為了達成上述目的，而提供以下的發明。
<1>一種薄膜電晶體，其包括：閘極電極；閘極絕緣膜，其與上述閘極電極接觸；氧化物半導體層，其包含第1區域以及第2區域，並且經由上述閘極絕緣膜而與上述閘極電極對向配置，上述第1區域以In(x)Zn(1-x)O(y)(0.4≦x≦0.5、y>0)表示，上述第2區域以In(a)Ga(b)Zn(c)O(d)(b/(a+b)>0.250、c>0、d>0)表示，且相對於上述閘極電極而位於較上述第1區域更遠的位置；源極電極及汲極電極，其相互隔開配置，並可經由上述氧化物半導體層而導通。
<2>如<1>所述之薄膜電晶體，其中上述第2區域以b/(a+b)≦0.875表示。
<3>如<1>或<2>所述之薄膜電晶體，其中上述第2區域的膜厚為超過10nm且小於70nm。
<4>如<1>至<3>中任一項所述之薄膜電晶體，其中上述氧化物半導體層為非晶質。
<5>如<1>至<4>中任一項所述之薄膜電晶體，其中上述薄膜電晶體為底部閘極-頂部接觸型或頂部閘極-底部接觸型。
<6>一種薄膜電晶體的製造方法，其用於製造如<1>至<5>中任一項所述之薄膜電晶體，該製造方法包括：將成膜室內設為第1氧氣分壓/氬氣分壓比，而藉由濺鍍法將上述第1區域成膜的步驟； 將成膜室內設為第2氧氣分壓/氬氣分壓比，而藉由濺鍍法將上述第2區域成膜的步驟。
<7>一種薄膜電晶體的製造方法，其用於製造如<1>至<5>中任一項所述之薄膜電晶體，該製造方法包括：藉由濺鍍法將上述第1區域成膜的步驟；藉由濺鍍法將上述第2區域成膜的步驟；在上述第1區域的成膜中及/或成膜後，對上述第1區域的成膜面照射氧自由基的步驟。
<8>一種薄膜電晶體的製造方法，其用於製造如<1>至<5>中任一項所述之薄膜電晶體，該製造方法包括：藉由濺鍍法將上述第1區域成膜的步驟；藉由濺鍍法將上述第2區域成膜的步驟；在上述第1區域的成膜中及/或成膜後，在臭氧環境中對上述第1區域的成膜面照射紫外線的步驟。
<9>如<6>至<8>中任一項所述之薄膜電晶體的製造方法，其中在將上述第1區域成膜的步驟及將上述第2區域成膜的步驟間，不將氧化物半導體層暴露在大氣中。
<10>如<6>至<9>中任一項所述之薄膜電晶體的製造方法，其中在將上述第1區域及上述第2區域成膜後，在300℃以上的溫度下進行後退火處理。
<11>一種顯示裝置，其具備如<1>至<5>中任一項所述之薄膜電晶體。
<12>一種影像傳感器，其具備如<1>至<5>中 任一項所述之薄膜電晶體。
<13>一種X線傳感器，其具備如<1>至<5>中任一項所述之薄膜電晶體。
<14>一種X線數位攝影裝置，其具備如<13>所述之X線傳感器。
<15>如<14>所述之X線數位攝影裝置，其可實現動畫攝影。
根據本發明，可提供可在400℃以下進行製作，30cm2/Vs以上的較高的場效遷移率與成為常關的較低的斷開電流並存的薄膜電晶體及其製造方法、以及由較低的消耗電力而表現出良好的特性的顯示裝置、影像傳感器、及X線傳感器。
以下，一邊參照隨附的圖式，一邊對本發明的實施形態的薄膜電晶體及其製造方法、以及具備本發明的實施形態的薄膜電晶體的顯示裝置、傳感器及X線傳感器(數位攝影裝置)進行具體說明。另外，圖中對具有相同或相對應的功能的構件(構成要素)賦予相同的符號而適當省略說明。
<薄膜電晶體>
本發明的薄膜電晶體(適當記為「TFT」)包括：閘極電極；閘極絕緣膜，與上述閘極電極接觸；氧化物半導體層，其包含第1區域以及第2區域，並且經由上述閘極絕 緣膜而與上述閘極電極對向配置，上述第1區域以In(x)Zn(1-x)O(y)(0.4≦x≦0.5、y>0)表示，上述第2區域以In(a)Ga(b)Zn(c)O(d)(b/(a+b)>0.250、c>0、d>0)表示，且相對於上述閘極電極而位於較上述第1區域更遠的位置；源極電極及汲極電極，其相互隔開配置，並可經由上述氧化物半導體層而導通。本發明的薄膜電晶體具有對閘極電極施加電壓，從而控制流至氧化物半導體層的電流而切換源極電極與汲極電極間的電流的功能。
本發明的薄膜電晶體具有較高的場效遷移率(30cm2/Vs以上)，並且可達成常關(較佳為斷開電流是1E-9A以下)。
另外，本發明的薄膜電晶體的元件結構中，由於載體移動層(第1區域)未暴露在外部氣體中，因此經時、或依存於驅動環境的元件特性劣化降低。另外，藉由接合將相同的In、Zn作為母材的氧化物半導體系，而與接合不同種半導體時的元件相比，接合界面變得良好，可抑制對於驅動時的電氣應力等的元件劣化。即便與先前的IGZO單膜的TFT相比，驅動穩定性亦更良好。另外，第1區域A1與IGZO系相比，由於陽離子為二元系，因此製造時組成調整較為容易。
本發明中，TFT可形成於基板上，或者在TFT的構成要素(例如電極)發揮出作為基板的功能時，亦可省略另外的基板。另外，TFT與基板可直接接觸，亦可在TFT與基板間設置追加的層或要素。
本發明的TFT的元件結構可為根據閘極電極的位置的所謂底部閘極型(亦稱為逆交錯結構)及頂部閘極型(亦稱為交錯結構)的任一種形態。另外，根據氧化物半導體層與源極電極及汲極電極(適當稱為「源極-汲極電極」。)的接觸部分，可為所謂頂部接觸型、底部接觸型的任一種形態。
所謂頂部閘極型，是將形成有TFT的基板設為最下層時，在閘極絕緣膜的上側配置閘極電極，在閘極絕緣膜的下側形成活性層的形態；所謂底部閘極型，是在閘極絕緣膜的下側配置閘極電極，在閘極絕緣膜的上側形成活性層的形態。另外，所謂底部接觸型，是比活性層更早形成源極-汲極電極而活性層的下面與源極-汲極電極接觸的形態；所謂頂部接觸型，是比源極-汲極電極更早形成活性層而活性層的上面與源極-汲極電極接觸的形態。
另外，本實施形態的TFT除了上述以外，亦可採用各種構成，可為適當在活性層上具備保護層或在基板上具備絕緣層等的構成。
以下，參照圖對本發明的實施形態進行說明。對作為代表例的圖1、圖2所示的TFT進行具體說明，但本發明亦可應用於其他的形態(結構)的TFT。
圖1是示意性表示本發明的第1實施形態的薄膜電晶體1的構成的剖面圖，圖2是示意性表示本發明的第2實施形態的薄膜電晶體2的構成的剖面圖。圖1、圖2的各薄膜電晶體1、薄膜電晶體2中，對共用的要素賦予相同 的符號。
圖1所示的第1實施形態的薄膜電晶體1是底部閘極-頂部接觸型電晶體，圖2所示的第2實施形態的薄膜電晶體2是頂部閘極-底部接觸型電晶體。圖1、圖2所示的實施形態中，閘極電極16、源極電極13及汲極電極14的配置相對於氧化物半導體層12而不同，賦予相同符號的各要素的功能相同，可應用同樣的材料。
本發明的實施形態的薄膜電晶體1、薄膜電晶體2在基板11上具有閘極電極16、閘極絕緣膜15、氧化物半導體層12(活性層)、源極電極13、以及汲極電極14，氧化物半導體層12在膜厚方向自靠近閘極電極16之側起具有第1區域A1與第2區域A2。構成氧化物半導體層12的第1區域A1與第2區域A2為連續成膜，在第1區域A1及第2區域A2間，不插入絕緣層、電極層等氧化物半導體層以外的層，而包含氧化物半導體膜。
以下，亦包括形成有TFT的基板，對本發明的TFT的各構成要素進行詳細敍述。
(基板)
用以形成薄膜電晶體的基板11的形狀、結構、大小等並無特別限制，可根據目的進行適當選擇。基板11的結構可為單層結構，亦可為積層結構。
例如可使用由玻璃或YSZ(釔穩定氧化鋯(yttrium stabilized zirconia))等無機材料、樹脂或樹脂複合材料等形成的基板。其中就輕量的方面、具有撓性的方面而言， 較佳為由樹脂或樹脂複合材料形成的基板。具體可列舉由下述成分形成的基板：聚對苯二甲酸丁二酯、聚對苯二甲酸乙二酯、聚萘二甲酸乙二酯、聚萘二甲酸丁二酯、聚苯乙烯、聚碳酸酯、聚碸、聚醚碸、聚芳酯、烯丙基二甘醇碳酸酯、聚醯胺、聚醯亞胺、聚醯胺醯亞胺、聚醚醯亞胺、聚苯并唑、聚苯硫醚、聚環烯烴、降冰片烯樹脂、聚氯三氟乙烯等氟樹脂、液晶聚合物、丙烯酸系樹脂、環氧樹脂、矽酮樹脂、離子聚合物樹脂、氰酸酯樹脂、交聯反丁烯二酸二酯、環狀聚烯烴、芳香族醚、順丁烯二醯亞胺-烯烴、纖維素、環硫化合物等合成樹脂。
另外可使用：由已述的合成樹脂等與氧化矽粒子的複合塑膠材料形成的基板、由已述的合成樹脂等與金屬奈米粒子、無機氧化物奈米粒子或無機氮化物奈米粒子等的複合塑膠材料形成的基板、由已述的合成樹脂等與碳纖維或碳奈米管的複合塑膠材料形成的基板、由已述的合成樹脂等與玻璃鱗片、玻璃纖維或玻璃珠的複合塑膠材料形成的基板、由已述的合成樹脂等與黏土礦物或具有雲母衍生結晶結構的粒子的複合塑膠材料形成的基板、在較薄的玻璃與已述的任一種合成樹脂間具有至少1次接合界面的積層塑膠基板、由藉由無機層與有機層(已述的合成樹脂)交替積層而具有至少1次以上接合界面的具有障壁性能的複合材料形成的基板、不鏽鋼基板或將不鏽鋼與不同種金屬積層而成的金屬多層基板、鋁基板或藉由對表面實施氧化處理(例如陽極氧化處理)而提高表面的絕緣性的附有氧 化皮膜的鋁基板等。
樹脂基板較佳為耐熱性、尺寸穩定性、耐溶劑性、電絕緣性、加工性、低通氣性、及低吸濕性等優異。樹脂基板可具備：用以防止水分或氧氣透過的氣體阻隔層；或用以提高樹脂基板的平坦性或與下部電極的密接性的底塗層等。
若假定使用撓性基板的情況，基板11的厚度較佳為50μm以上500μm以下。若基板11的厚度為50μm以上，則基板本身的平坦性進一步提高。若基板11的厚度為500μm以下，則基板本身的撓性進一步提高，作為撓性裝置用基板的使用變得更容易。另外，具有充分平坦性及可撓性的厚度因構成基板11的材料而不同，因此必須根據基板材料設定其厚度，其範圍大致為50μm~500μm的範圍。
(閘極電極)
閘極電極16的材料只要具有較高的導電性，則並無特別限制。例如閘極電極的材料可列舉：Al、Mo、Cr、Ta、Ti、Au、Ag等金屬，Al-Nd、氧化錫、氧化鋅、氧化銦、氧化銦錫(Indium Tin Oxide，ITO)、氧化鋅銦(Indium Zinc Oxide，IZO)等金屬氧化物導電膜等。藉由使用上述材料(例如金屬氧化物)形成單層或2層以上的積層結構，而可形成閘極電極。
由上述金屬或金屬氧化物構成閘極電極16時，若考慮成膜性、藉由蝕刻或剝離法(lift-off method)的圖案化性及導電性等，則閘極電極16的厚度較佳為設為10nm以 上、1000nm以下，更佳為50nm以上、200nm以下。
(閘極絕緣膜)
閘極絕緣膜15是將閘極電極16與氧化物半導體12、源極電極13、汲極電極14隔開成絕緣的狀態的層，較佳為具有較高的絕緣性，例如可包含SiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、HfO2等的絕緣膜、或者含有二種以上這些化合物的絕緣膜等。
另外，閘極絕緣膜15為了降低洩漏電流及提高電壓耐性而必須具有充分的厚度，另一方面，若厚度過大，則會導致驅動電壓上升。閘極絕緣膜15的厚度亦取決於材質，較佳為10nm~10μm，更佳為50nm~1000nm，特佳為100nm~400nm。
(氧化物半導體層)
氧化物半導體層12自靠近閘極電極16側起依序包含第1區域A1與第2區域A2，經由閘極絕緣膜15而與閘極電極16對向配置。第1區域A1由以In(x)Zn(1-x)O(y)(0.4≦x≦0.5、y>0)表示的氧化物半導體膜(IZO層)構成。第2區域A2由相對於閘極電極16而位於較第1區域A1更遠之側、即和第1區域A1與閘極絕緣膜15接觸之面相反之側，並以In(a)Ga(b)Zn(c)O(d)(b/(a+b)>0.250、c>0、d>0)表示的氧化物半導體膜(IGZO層)構成。
-第1區域-
構成活性層的氧化物半導體中，通常隨著電子載體濃度的增大，場效遷移率會增大。即，薄膜電晶體中，在靠 近閘極電極、且在施加正的閘極電壓的狀態下成為電流移動層的以In(x)Zn(1-x)O(y)(0≦x≦1、y>0)表示的第1區域(IZO層)，較理想為具有某種程度的載體濃度的氧化物半導體層。
此處，若於第1區域中為0.4≦x，則可獲得對於電晶體驅動而言充分的載體濃度，可製作場效遷移率超過30cm2/Vs的薄膜電晶體。另一方面，在x超過0.5時，雖然可獲得30cm2/Vs以上的場效遷移率，但同時成為載體濃度過量的狀態，而難以夾止(pinch off)，因此導致斷開電流增大。
本發明的薄膜電晶體中，作為靠近閘極電極之側的第1區域，將通常容易成為簡併傳導(degenerate conduction)的IZO層的組成控制為特定的範圍內、即在以In(x)Zn(1-x)O(y)表示的第1區域中控制為0.4≦x≦0.5，而可保持IZO的較高的遷移率，並且可實現較低的斷開電流。另外，將IZO層單獨用於活性層時，難以實現較低的斷開電流，但除了IZO層(第1區域)以外，亦藉由作為相對於閘極電極而位於較第1區域更遠的第2區域來控制IGZO層的組成及膜厚，而可實現超過30cm2/Vs的遷移率、以及1E-9A以下的斷開電流(常關)。
另外，本實施形態的薄膜電晶體1、薄膜電晶體2由於構成氧化物半導體層的第1區域A1及第2區域A2由含有In、Zn、及O的同種材料形成，因此與實質上成為通道層的第1區域A1與Si系等不同種材料接觸的情況相比， 界面的缺陷密度降低，就均勻性、穩定性、可靠性的觀點而言，可提供優異的薄膜電晶體。特別是與氧化物半導體(IGZO)單膜相比，對電氣應力的穩定性良好。
另外，由於成為通道層的第1區域A1未暴露於外部氣體，因此經時或依存於元件放置的環境下的元件特性的劣化降低。
第1區域A1的厚度較佳為設為3nm~20nm，更佳為5nm以上、小於10nm。若第1區域A1的厚度為5nm以上，則可獲得均勻性較高的膜，因此可期待遷移率提高的效果，並且若第1區域A1的厚度小於10nm，則由於總載體數減少而容易夾止。
-第2區域-
氧化物半導體層12中離閘極電極16較遠之側的第2區域A2以In(a)Ga(b)Zn(c)O(d)(b/(a+b)>0.250、c>0、d>0)表示。
另外，本實施形態的薄膜電晶體1、薄膜電晶體2中，源極電極13及汲極電極14主要經由第2區域A2而與氧化物半導體層12連接。因此，以In(a)Ga(b)Zn(c)O(d)(b/(a+b)>0.250、c>0、d>0)表示的第2區域A2若為b/(a+b)>0.875(即富Ga)，則有源極電極13、汲極電極14與氧化物半導體層12的接觸電阻上升，從而場效遷移率減少的傾向。因此，為了製作高遷移率的薄膜電晶體，較理想為第2區域A2為b/(a+b)≦0.875。
另外，第2區域A2中若為b/(a+b)≦0.250，則成為第 2區域A2中費米能階與傳導帶相對變近，電子親和力增大，而容易低電阻化的狀態。若在該狀態下形成與第1區域A1接合的氧化物半導體膜(第2區域A2)，則除了第1區域A1外，在第2區域A2的主體中或表面附近成為可容易實現傳導通路狀態，而有導致斷開電流增大的傾向。因此，以In(a)Ga(b)Zn(c)O(d)(a>0、b>0、c>0、d>0)表示的第2區域A2中必須為b/(a+b)>0.250。
另外，較理想為第2區域A2的厚度超過10nm。而且較理想為第2區域A2的厚度小於70nm。
若第2區域A2的厚度超過10nm，則可獲得S值較小、良好的電晶體特性。若第2區域A2的厚度為10nm以下，則容易引起S值的劣化。特別是若第2區域為30nm以上，則可期待斷開電流的降低。
另一方面，若第2區域A2的厚度為70nm以上，則可期待斷開電流的降低，就S值的觀點而言無問題，但有源極電極13、汲極電極14與第1區域A1的電阻增大，場效遷移率降低的傾向。因此，第2區域A2的膜厚較理想為超過10nm且小於70nm。
另外，就膜的均勻性、圖案化性的觀點而言，氧化物半導體層12整體的膜厚(總膜厚)較佳為10nm~200nm左右，更佳為超過15nm且小於80nm。
(源極-汲極電極)
源極電極13及汲極電極14若任一種具有較高的導電性，則材料、結構並無特別限制。例如源極電極及汲極電 極的材料可列舉：Al、Mo、Cr、Ta、Ti、Au、Ag等金屬，Al-Nd、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等金屬氧化物導電膜等。藉由使用上述材料(例如金屬氧化物)形成單層或2層以上的積層結構，而可形成源極電極13、汲極電極14。
在由上述金屬或金屬氧化物構成源極電極13及汲極電極14時，若考慮成膜性、藉由蝕刻或剝離法的圖案化性及導電性等，則源極電極13及汲極電極14的厚度較佳為設為10nm以上且1000nm以下，更佳為設為50nm以上且100nm以下。
<薄膜電晶體的製造方法>
接著，對圖1所示的底部閘極-頂部接觸型薄膜電晶體1的製造方法進行說明。
(閘極電極的形成)
首先，準備基板11，根據需要在基板11上形成薄膜電晶體1以外的層後，形成閘極電極16。
閘極電極16只要根據考慮與所使用的材料的適性而自例如印刷方式、塗佈方式等濕式方式，真空蒸鍍法、濺鍍法、離子電鍍法等物理性方式，化學氣相沈積(Chemical Vapor Deposition，CVD)、電漿CVD法等化學性方式等中適當選擇的方法進行成膜即可。例如將電極膜成膜後藉由蝕刻或剝離法而圖案化成特定的形狀，形成閘極電極16。此時，較佳為將閘極電極16及閘極配線同時圖案化。
(閘極絕緣膜的形成)
形成閘極電極16後，形成閘極絕緣膜15。
閘極絕緣膜15只要根據考慮與所使用的材料的適性而自印刷方式、塗佈方式等濕式方式，真空蒸鍍法、濺鍍法、離子電鍍法等物理性方式，CVD、電漿CVD法等化學性方式等中適當選擇的方法進行成膜即可。例如閘極絕緣膜15可藉由光微影術及蝕刻而圖案化成特定的形狀。
(氧化物半導體層的形成)
接著，氧化物半導體層12是按照第1區域A1、第2區域A2的順序藉由濺鍍法、脈衝雷射蒸鍍法(Pulsed Laser Deposition，PLD法)、CVD法等氣相成膜法；噴墨法等成膜方法進行成膜。具體而言，在絕緣膜15上分別依序藉由濺鍍等形成作為第1區域A1的成為In(x)Zn(1-x)O(y)(0.4≦x≦0.5、y>0)的IZO膜，並形成作為第2區域A2的成為In(a)Ga(b)Zn(c)O(d)(b/(a+b)>0.250、c>0、d>0)的IGZO膜、更佳為成為0.250<b/(a+b)≦0.875的IGZO膜。
-第1區域的成膜-
以成為如上所述的金屬元素的組成比的方式進行成膜的方法若為濺鍍成膜，則第1區域A1可為組合使用In、Zn、或這些金屬的氧化物或這些金屬的氧化物的複合氧化物的靶的共濺鍍，亦可預先準備已成膜的IZO膜中的金屬元素的組成比為如上所述的複合氧化物靶而進行單獨濺鍍。
成膜中的基板溫度可根據基板而任意選擇，但在使用 樹脂製撓性基板時，為了防止基板變形等，基板溫度較佳為更接近室溫。
在提高第1區域A1的載體密度時，只要相對降低成膜時的成膜室內的氧氣分壓，而降低膜中的氧濃度即可。例如將成膜時的氧氣分壓/氬氣分壓比設為0.005。反之在降低電子載體密度時，只要相對提高成膜時的成膜室內的氧氣分壓(例如將成膜時的氧氣分壓/氬氣分壓比設為0.067。)、或在成膜中或成膜後照射氧自由基、或在臭氧環境中對該成膜面照射紫外線等而提高膜中的氧濃度即可。
-第2區域的成膜-
在形成成為第1區域A1的IZO膜後，進行成為第2區域A2的IGZO膜的成膜。第2區域A2的成膜可為在第1區域A1的成膜後，暫時停止成膜，變更成膜室內的氧氣分壓及施加於靶上的電力後，再次開始成膜的方法，亦可為不停止成膜而快速或緩慢地變更成膜室內的氧氣分壓及施加於靶上的電力的方法。
另外，可為靶在由第1區域A1轉換為第2區域A2成膜時，對用於第1區域A1的成膜的靶停止電力輸入，而對包含In、Ga、Zn的不同的靶進行電力施加的方法，亦可為除了用於第1區域A1的成膜的靶外，進一步對至少包含Ga的其他靶追加進行電力施加的方法。例如形成50nm的以In(a)Ga(b)Zn(c)O(d)(b/(a+b)>0.250、c>0、d>0)、b/(a+b)=0.750表示的IGZO層作為第2區域A2。
將第2區域A2成膜時的基板溫度可根據基板而任意選擇，在使用樹脂製撓性基板時，和與第1區域A1成膜時同樣，基板溫度較佳為更接近室溫。
在提高第2區域A2的載體密度時，只要相對降低成膜時的成膜室內的氧氣分壓，而降低膜中的氧濃度即可。例如將成膜時的氧氣分壓/氬氣分壓比設為0.005。反之在降低電子載體密度時，只要相對提高成膜時的成膜室內的氧氣分壓(例如將成膜時的氧氣分壓/氬氣分壓比設為0.067。)、或在成膜中或成膜後照射氧自由基、或在臭氧環境中對該成膜基板表面照射紫外線等而提高膜中的氧濃度即可。
另外，在藉由氧自由基的照射或臭氧環境中的紫外線照射而提高膜中的氧濃度時，可於第1區域A1及第2區域A2的成膜中及成膜後的這兩種情況下進行，亦可僅在第2區域A2的成膜後進行。另外，氧自由基照射時的基板溫度可根據基板而任意選擇，但在使用撓性基板時，基板溫度較佳為更接近室溫。
在藉由濺鍍法將第一區域A1、第二區域A2成膜時，較佳為氧化物半導體層12不暴露在大氣中而連續成膜。藉由不將氧化物半導體層12暴露在大氣中而成膜，可防止第一區域A1、第二區域A2間的雜質的混入，結果可獲得更優異的電晶體特性。另外，由於可削減成膜步驟數，因而亦可降低製造成本。
另外，本實施形態中，在底部閘極型薄膜電晶體1的 製造時，氧化物半導體層12按照第1區域A1、第2區域A2的順序成膜，在圖2所示的頂部閘極型薄膜電晶體2的製造時，只要按照第2區域A2、第1區域A1的順序成膜即可。
氧化物半導體層12的載體濃度的控制可藉由調變IZO層(第1區域)A1、IGZO層(第2區域)A2的組成來進行，此外，亦可藉由控制成膜時的氧氣分壓來進行。
氧化物半導體層12中的氧濃度的控制具體可藉由分別控制第1區域A1及第2區域A2中成膜時的氧氣分壓來進行。例如，在將氧化物半導體層12濺鍍成膜時，將成膜室內設為第1氧氣分壓/氬氣分壓比，而將第1區域A1成膜，將成膜室內設為第2氧氣分壓/氬氣分壓比，而將第2區域A2成膜。若提高成膜時的氧氣分壓，則可降低載體濃度，隨之可期待斷開電流的降低。另一方面，若降低成膜時的氧氣分壓，則可增大載體濃度，隨之可期待場效遷移率的增大。
另外，藉由在將第1區域A1成膜中及/或成膜後，對第1區域A1的成膜面照射氧自由基，或在臭氧環境中對第1區域A1的成膜面照射紫外線，而亦可促進膜的氧化，並降低第1區域中的氧損失量。
另外，藉由在包含IZO層A1及IGZO層A2的氧化物半導體層12的Zn的一部分中摻雜帶隙更寬的元素離子，而可賦予伴隨著光學帶隙增大的光照射穩定性。具體而言，藉由摻雜Mg而可增大膜的帶隙。例如藉由在第1區 域A1與第2區域A2分別摻雜Mg，而與僅控制In、Ga、Zn的組成比的體系相比，可在保持積層膜的帶分布的狀態下增大帶隙。
例如由於有機電致發光(Organic Electroluminescence，有機EL)所用的藍色發光層顯示在λ=450nm左右具有峰值的較寬的發光，因此在假設IGZO膜的光學帶隙相對較窄，在該區域具有光學吸收時，容易引起電晶體的閾值偏移。因此，特別是用於有機EL驅動用途的薄膜電晶體，較佳為用於活性層的材料的帶隙更大。
另外，第1區域A1及第2區域A2的載體密度亦可藉由摻雜陽離子而任意控制。在欲增加載體密度時，只要摻雜容易成為價數相對較大的陽離子的材料(例如Ti、Zr、Hf、Ta等)即可。但在摻雜價數較大的陽離子時，氧化物半導體膜的構成元素數會增加，因此就成膜製程的簡單化、低成本化的方面而言，較佳為根據氧濃度(氧損失量)來控制載體密度。
另外，就可在300℃以下的溫度下成膜的方面而言，較佳為氧化物半導體層12為非晶質。例如非晶質IZO膜或IGZO膜可在基板溫度200℃以下成膜。氧化物半導體層是否為非晶質，可藉由X線繞射測定而確認。即，藉由X線繞射測定而未檢測出表示結晶結構的明確的峰值時，可判斷該氧化物半導體層為非晶質。
而且，在氧化物半導體層12的形成後亦可實施退火處理。後退火時的環境可根據膜而任意選擇。退火溫度可根 據基板11而任意選擇，但在使用撓性基板時較佳為在更低溫(例如200℃以下)下進行退火。另一方面，在使用玻璃基板等具有較高耐熱性的基板時，可在接近500℃的高溫下實施退火處理。
另外，就形成歐姆接觸(ohmic contact)的方面而言，較佳為在將第1區域及第2區域成膜後，在300℃以上的溫度下進行後退火處理。
但，若對試樣施加超過600℃的溫度，則有可能引起陽離子的相互擴散，而導致第1區域A1與第2區域A2混合，因此較佳為在600℃以下實施退火處理。
以經由閘極絕緣膜15而與後續形成的閘極電極16對向配置的方式，將積層了IZO膜與IGZO膜的氧化物半導體膜圖案化，藉此形成氧化物半導體層12。圖案化可藉由例如光微影術及蝕刻而進行。具體而言，在殘存的部分藉由光微影術而形成光阻圖案，藉由鹽酸、硝酸、稀硫酸、或燐酸、硝酸及乙酸的混合液等酸溶液進行蝕刻而形成圖案。
(源極電極及汲極電極的形成)
在形成氧化物半導體層12後，在氧化物半導體層12上形成用以形成源極電極13、汲極電極14的金屬膜。
源極電極13及汲極電極14均可根據考慮與所使用的材料的適性而自例如印刷方式、塗佈方式等濕式方式，真空蒸鍍法、濺鍍法、離子電鍍法等物理性方式，CVD、電漿CVD法等化學性方式等中適當選擇的方法進行成膜即 可。
例如藉由蝕刻或剝離法將金屬膜圖案化成特定的形狀，而形成源極電極13及汲極電極14。此時，較佳為同時將源極電極13、汲極電極14、與源極電極13、汲極電極14連接的配線(未繪示)圖案化。
根據以上順序，可製作圖1所示的薄膜電晶體1。
本發明的薄膜電晶體是高遷移率與低斷開電流並存的薄膜電晶體，可應用於各種裝置。使用本發明的薄膜電晶體的本發明的顯示裝置及傳感器均由於較低的消耗電力而表現良好的特性。另外，此處所謂「特性」，為顯示裝置時是顯示特性，為傳感器時是感度特性。
<液晶顯示裝置>
圖3表示具有本發明的薄膜電晶體的顯示裝置的一實施形態的液晶顯示裝置的一部分的概略剖面圖，圖4表示其電氣配線的概略構成圖。
如圖3所示，本實施形態的液晶顯示裝置5是如下構成，其包括：頂部閘極-底部接觸型薄膜電晶體2，包含圖2所示的閘極電極16、閘極絕緣膜15、具備第1區域A1與第2區域A2的氧化物半導體層12、源極電極13及汲極電極14；液晶層57，在薄膜電晶體2的閘極電極16上的保護薄膜電晶體2的閘極電極16的鈍化層54上，由畫素下部電極55及其對向上部電極56所夾持；以及RGB彩色濾光片58，與各畫素相對應而用以使其發出不同色的光，並且在薄膜電晶體2的基板11側及彩色濾光片58上 分別具有偏光板59a、偏光板59b。
另外，如圖3、圖4所示，本實施形態的液晶顯示裝置5包括：相互平行的多根閘極配線51、與該閘極配線51交叉的相互平行的資料配線52。此處，閘極配線516與資料配線52電性絕緣。在閘極配線51與資料配線52的交叉部附近具有薄膜電晶體2。
薄膜電晶體2的閘極電極16與閘極配線51連接，薄膜電晶體2的源極電極13與資料配線52連接。另外，薄膜電晶體2的汲極電極14經由設置於閘極絕緣膜15的接觸孔19(在接觸孔19中嵌入導電體)而與畫素下部電極55電性連接。該畫素下部電極55與接地的對向上部電極56一起構成電容器53。
在圖3所示的本實施形態的液晶裝置中，具有頂部閘極型薄膜電晶體，但作為本發明的顯示裝置的液晶裝置中使用的薄膜電晶體並不限定於頂部閘極型，可為底部閘極型薄膜電晶體。
本發明的薄膜電晶體具有較高的遷移率，因此在液晶顯示裝置中，可實現高精細、高速響應、高對比度等高品質顯示，亦適於大畫面化。另外，特別是在氧化物半導體層12(活性層)為非晶質時，可抑制元件特性的變動，而實現在大畫面中無不均的優異的顯示品質。且由於特性偏移少，因此可降低閘極電壓，進而可降低顯示裝置的消耗電力。
另外，根據本發明，構成氧化物半導體層(活性層) 的第1區域A1及第2區域A2可使用能在低溫(例如200℃以下)下成膜的非晶質膜而形成，因此可使用樹脂基板(塑膠基板)作為基板。因此，根據本發明，亦可提供顯示品質優異、撓性的液晶顯示裝置。
<有機EL顯示裝置>
作為具有本發明的TFT的顯示裝置的一實施形態，關於主動矩陣方式的有機EL顯示裝置，圖5表示其一部分的概略剖面圖，圖6表示電氣配線的概略構成圖。
有機EL顯示裝置的驅動方式有單純矩陣方式與主動矩陣方式這2種。單純矩陣方式具有能以低成本製作的優點，但由於逐一選擇掃描線使畫素發光，因此掃描線數與每根掃描線的發光時間成反比例。因此難以實現高精細化、大畫面化。主動矩陣方式是每畫素形成電晶體或電容器，因此製造成本變高，但無如單純矩陣方式般無法使掃描線數增加的問題，因此適於高精細化、大畫面化。
本實施形態的主動矩陣方式的有機EL顯示裝置6在基板60上的鈍化層61a上分別具有頂部閘極-頂部接觸型薄膜電晶體作為驅動用TFT2a及開關用TFT2b。驅動用TFT2a包括：閘極電極16a、閘極絕緣膜15、第1區域A1與第2區域A2、源極電極13a、及汲極電極14a。開關用TFT2b包括：閘極電極16b、閘極絕緣膜15、包含第1區域A1與第2區域A2的氧化物半導體層12、源極電極13b、及汲極電極14b。在驅動用TFT 2a、開關用TFT 2b上具有夾持於下部電極62及上部電極63的有機發光層64，具有 藉由鈍化層61b保護上部電極63的上面的有機EL發光元件65。
另外，如圖5、圖6所示，本實施形態的有機EL顯示裝置6具有：相互平行的多根閘極配線66、與該閘極配線66交叉的相互平行的資料配線67及驅動配線68。此處閘極配線66與資料配線67、驅動配線68電性絕緣。開關用TFT 2b的閘極電極16b與閘極配線66連接，開關用TFT 2b的源極電極13b與資料配線67連接。另外，開關用TFT 2b的汲極電極14b與驅動用TFT 2a的閘極電極16a連接，並且使用電容器69而將驅動用TFT 2a保持為接通狀態。驅動用TFT 2a的源極電極13a與驅動配線68連接，汲極電極14a與有機EL發光元件65連接。
圖5所示的本實施形態的有機EL裝置中，亦具有頂部閘極型的驅動用TFT 2a、開關用TFT 2b，但作為本發明的顯示裝置的有機EL裝置中使用的薄膜電晶體並不限定於頂部閘極型，亦可為底部閘極型薄膜電晶體。
本發明的薄膜電晶體由於具有較高的遷移率，因此能以低消耗電力實現高品質的顯示。另外，根據本發明，構成氧化物半導體層(活性層)的第1區域A1及第2區域A2可使用能在低溫(例如200℃以下)下成膜的非晶質膜而形成，因此可使用樹脂基板(塑膠基板)作為基板。因此，根據本發明，可提供顯示品質優異且撓性的有機EL顯示裝置。
另外，在圖5所示的有機EL顯示裝置中，可將上部 電極63作為透明電極而製成頂部發光型，亦可將下部電極62及驅動用TFT 2a、開關用TFT 2b的各電極作為透明電極，藉此製成底部發光型。
<X線傳感器>
圖7表示本發明的傳感器的一實施形態的X線傳感器的一部分的概略剖面圖，圖8表示其電氣配線的概略構成圖。
本實施形態的X線傳感器7包括：薄膜電晶體2及電容器70，形成於基板11上，且該薄膜電晶體2含有閘極電極16、閘極絕緣膜15、具備第1區域A1與第2區域A2的氧化物半導體層12、源極電極13及汲極電極14；形成於電容器70上的電荷收集用電極71；X線轉換層72；以及上部電極73。薄膜電晶體2上設置有鈍化膜75。
電容器70成為由電容器用下部電極76與電容器用上部電極77夾持絕緣膜78的結構。電容器用上部電極77經由設置於絕緣膜78的接觸孔79，與薄膜電晶體2的源極電極13及汲極電極14的任一電極(圖7中為汲極電極14)連接。
電荷收集用電極71設置於電容器70中的電容器用上部電極77上，與電容器用上部電極77接觸。X線轉換層72為由非晶硒形成的層，以覆蓋薄膜電晶體2及電容器70的方式設置。上部電極73設置於X線轉換層72上，與X線轉換層72接觸。
如圖8所示，本實施形態的X線傳感器7具有相互平 行的多根閘極配線81、與閘極配線81交叉的相互平行的多根資料配線82。此處閘極配線81與資料配線82電性絕緣。在閘極配線81與資料配線82的交叉部附近具有薄膜電晶體2。
圖7、圖8中，薄膜電晶體2的閘極電極16與閘極配線81連接，薄膜電晶體2的源極電極13與資料配線82連接。另外，薄膜電晶體2的汲極電極14與電荷收集用電極71連接，而且該電荷收集用電極71與接地的電容器用下部電極76一起構成電容器70。
本構成的X線傳感器7中，X線於圖7中自上部(上部電極73側)照射，於X線轉換層72中生成電子-電洞對。藉由上部電極73預先對該X線轉換層72施加高電場，從而所生成的電荷蓄積在電容器70中，藉由依序掃描薄膜電晶體2而讀出。
本發明的X線傳感器由於具有接通電流較高、且可靠性優異的薄膜電晶體2，因此S/N(signal noise ratio，信噪比)較高、且感度特性優異，因此在用於X線數位攝影裝置時，可獲得較寬的動態範圍的圖像。
特別是本發明的X線數位攝影裝置不僅可進行靜止畫攝影，而且適合用於可藉由1台進行動畫的透視與靜止畫的攝影的X線數位攝影裝置。而且在薄膜電晶體2中的構成氧化物半導體層(活性層)的第1區域A1及第2區域A2為非晶質時，可獲得均勻性優異的圖像。
另外，圖7所示的本實施形態的X線傳感器中，具有 頂部閘極型薄膜電晶體，但本發明的傳感器中使用的薄膜電晶體並不限定於頂部閘極型，亦可為底部閘極型薄膜電晶體。
[實例]
以下說明實例，但本發明不受這些實例的任何限定。
本發明者等人進行以下實驗來實證：本發明的薄膜電晶體中對於構成氧化物半導體層的第1區域A1及第2區域的IZO層及IGZO層，在特定的組成範圍內可製作高遷移率且低斷開電流的元件。
<TFT特性的IZO層組成依存性>
首先，製作如以下的底部閘極-頂部接觸型薄膜電晶體。
基板是使用在表面上形成有SiO2的氧化膜(厚度：100nm)、並經高濃度摻雜的p型矽基板(三菱綜合材料(Mitsubishi Materials)公司製造)。
氧化物半導體層中，首先將成為In(x)Zn(1-x)O(y)(0≦x≦1、y>0)的IZO膜濺鍍成膜為5nm的厚度作為第1區域。此處，將各例中IZO膜的組成(X)調變成如以下表2所示而形成第1區域。
另一方面，將以In(a)Ga(b)Zn(c)O(d)(b/(a+b)>0.250、c>0、d>0)、b/(a+b)=0.750表示的IGZO膜濺鍍成膜為50nm的厚度作為第2區域。
氧化物半導體層在各區域間不暴露在大氣中而連續進行成膜。各區域的濺鍍是在第1區域中利用使用了In2O3 靶、ZnO靶的共濺鍍(co-sputter)來進行，在第2區域中利用使用了In2O3靶、Ga2O3靶、ZnO靶的三元共濺鍍來進行。各區域的膜厚調整是藉由成膜時間的調整來進行。
將第1區域的詳細的濺鍍條件、及所製作的TFT的特性示於以下表2。第1區域中的到達真空度、成膜壓力、成膜溫度、氧氣/氬氣分壓比為共用，分別為6×10-6Pa、4.4×10-1Pa、室溫、0.067。
第2區域的濺鍍條件如以下所述，於實例1、實例2及比較例1~比較例8為共用。
到達真空度：6×10-6Pa
成膜壓力：4.4×10-1Pa
成膜溫度：室溫
氧氣分壓/氬氣分壓：0.067
In2O3、Ga2O3、ZnO靶的輸入電力比：19.3：70.0：14.5
藉由濺鍍將上述2種氧化物半導體膜積層後，藉由經由金屬遮罩的真空蒸鍍法，將包含Ti(10nm)/Au(40nm)的電極層形成於經積層的膜上。電極層形成後，在300℃、氧氣分壓100%的環境下進行後退火處理。
根據以上所述，製成通道長180μm、通道寬1mm的底部閘極型薄膜電晶體，而獲得下述表2所示的實例1、實例2及比較例1~比較例8的薄膜電晶體。
對於所製作的上述實例1、實例2及比較例1~比較例8，使用半導體參數分析器4156C(安捷倫科技(Agilent Technology)公司製造)，測定電晶體特性(Vg-Id特性) 及遷移率μ的測定。
Vg-Id特性的測定是藉由將汲極電壓(Vd)固定為10V，在-30V~+30V的範圍內掃描閘極電壓(Vg)，測定各閘極電壓(Vg)下的汲極電流(Id)而進行。斷開電流(Ioff)在Vg-Id特性中以Vg=0V時的電流值來定義。
另外，遷移率是根據在將汲極電壓(Vd)固定為1V的狀態下在-30V~+30V的範圍內掃描閘極電壓(Vg)而得的線形區域內的Vg-Id特性，算出線形遷移率而記錄。關於實例1、實例2及比較例3、比較例4、比較例7，將測定結果示於圖9。
另外，關於實例1、實例2、比較例1~比較例8，下述表2及圖10中除了第1區域的組成比外，匯總表示遷移率、斷開電流的結果。
如圖10所示可知，在第2區域的組成、成膜條件相同時，電晶體特性較大地依存於第1區域的組成。特別是可 明確知道，在0.4≦x≦0.5的範圍內，超過30cm2/Vs的場效遷移率、與常關特性(Vg=0V、Id=1E-9以下)並存。
<TFT特性的IGZO層組成依存性>
在將第1區域(A1)的組成設為相同組成時，根據第2區域(A2)的組成調查TFT特性會發生怎樣變化，因此將如以下的底部閘極-頂部接觸型薄膜電晶體製作為實例3~實例7、比較例9、比較例10。基本的電晶體的製作方法與實例1、實例2及比較例1~比較例8相同，但第1區域由IZO(x=0.5)固定，使用以下條件進行成膜。
(第1區域的濺鍍條件)
到達真空度：6×10-6Pa
成膜壓力：4.4×10-1Pa
成膜溫度：室溫
氧氣分壓/氬氣分壓：0.067
In2O3、ZnO靶的輸入電力比：55.3：26.5
第2區域的成膜條件是到達真空度、成膜壓力、成膜溫度、氧氣分壓/氬氣分壓為共用，分別為6×10-6Pa、4.4×10-1Pa、室溫、0.067，將陽離子組成比調變成如以下表3所示而進行成膜。成膜後，藉由以下條件進行退火。
(後退火條件)
退火溫度：300℃
退火時間：1小時
退火環境：氧氣分壓100%
測定遷移率、斷開電流，並示於下述表3。
根據表3可知，在Ga含有率最多、且為b/(a+b)=1.0時(比較例10)，電晶體無法驅動。其原因是，源極-汲極電極與氧化物半導體層的第2區域的接觸電阻增大，並且為b/(a+b)>0.875時，難以製作高遷移率的TFT。因此可知，在將第1區域的組成設為相同組成時，較理想為第2區域中為b/(a+b)≦0.875。
另一方面，在使b/(a+b)減少時，雖然可確保超過40cm2/Vs的高遷移率，但為b/(a+b)=0.250時(比較例9)，為Vth<0。這種情況表示：有可能會使第1區域的載體濃度過度上升，此外，第2區域中形成傳導載體通路而難以夾止。此種Vth<0的電晶體有斷開電流增大的傾向。因此，為了製作高遷移率且斷開電流充分低的電晶體(將後退火溫度設為300℃時)，必須為b/(a+b)>0.250。
因此，在將第1區域的組成設為相同組成時，若將第2區域的組成設為0.250<b/(a+b)≦0.875，則可保持高遷 移率，且可製作斷開電流充分低的TFT。
上述的實例1、實例2中，第2區域的陽離子組成為b/(a+b)=0.75，此時遷移率超過30cm2/Vs且斷開電流為1×10-9A以下，而實現高遷移率與低斷開電流的並存。這種情況意味著，即便IZO組成不同，亦可應用第2區域中的良好的組成範圍。
另外，如表3所示，若在氧化物半導體層的第2區域中使Ga含有率增大，則雖然極少但亦可見到斷開電流降低的現象，另一方面，Ga含有率最大的比較例10(b/(a+b)=1)中無法獲得電晶體動作。認為其原因為：由於增大Ga含有率，而引起第2區域的電阻的增大、或源極-汲極電極與第2區域的接觸電阻的增大，結果源極-汲極電極與第1區域間的電阻增大，因此成為電流幾乎不流通的狀態。因此可知，為了製作高遷移率的薄膜電晶體，較理想為b/(a+b)≦0.875。
相反可知，若使b/(a+b)減少，則成為b/(a+b)=0.25的比較例9中引起斷開電流的增大。認為其原因為：若使b/(a+b)減少，則由於第2區域的電子親和力增大，因而第2區域的載體濃度增大，而成為第2區域中亦容易形成傳導載體通路的狀態，而難以夾止。因此可知，為了製作高遷移率且斷開電流低的薄膜電晶體，而第2區域中必須為b/(a+b)>0.250。
<TFT特性的IGZO層膜厚依存性>
接著，製作如以下的底部閘極、頂部接觸型薄膜電晶 體作為實例8~實例10。基本的組成、構成與實例2相同，除了將第2區域的膜厚變更為10nm、30nm、50nm、70nm以外，以與實例2相同的方式，製作實例8~實例10的薄膜電晶體。將薄膜電晶體的構成與TFT特性示於以下表4。
如此可知，在第2區域的膜厚為10nm以下時，有雖然遷移率變高，但S值惡化，斷開電流增大的傾向。另一方面，若第2區域的膜厚為30nm以上，則S值良好，並可期待斷開電流的降低。因此，在第1區域的組成相同時，第2區域的膜厚若可超過10nm，則較理想為30nm以上。另外，若第2區域的膜厚為70nm以上，則可見到遷移率稍有降低，因此，第2區域的膜厚更理想為小於70nm。
另外，上述實例1、實例2中，第2區域的膜厚為50nm，且高遷移率與低斷開電流並存，因此可知，即便第1區域的IZO組成不同時，良好的膜厚範圍亦相同。
<電晶體的驅動穩定性>
接著，對實例2的電晶體藉由持續施加恆定電壓而進行驅動穩定性評價。比較例11中將氧化物半導體層(活性層)由IGZO(In：Ga：Zn=1：1：1)單膜變更為膜厚50 nm的氧化物半導體膜，除此以外，以與實例2相同的方式，製作通常的IGZO-TFT(比較例11)。
持續施加作為恆定電壓應力的Vg=+15V、Vd=+10V，經過一定的時間後，掃描Vg並評價Vg-Id特性，在Vg-Id特性的評價結束後再次持續施加恆定電壓應力。
將閾值偏移量(△Vth)相對於應力時間示於圖11。另外，根據圖11的△Vth的應力時間依存性的資料點，使用指數近似進行外插，算出108秒後的閾值偏移量，將所得值示於表5。此處，△Vth評價時的Vth是根據Vg-Id曲線與標準化電流值W/L×10-9(A)的交點而算出。表5表示實例2、比較例11的場效遷移率與△Vth。
根據圖11可明確知道，實例2的薄膜電晶體與比較例11的薄膜電晶體相比，對持續驅動的穩定性極高。另外，根據表5可知，藉由使用本發明的TFT，場效遷移率實現具有包含IGZO單膜的氧化物半導體層(活性層)的TFT的2倍以上，且對持續驅動的穩定性亦提高有一位數以上。
<TFT特性的退火溫度依存性>
藉由與實例3相同的條件形成第1區域後，將陽離子組成比調變成如以下表6所示而進行成膜。第2區域的膜 厚設為50nm，第2區域的成膜條件是到達真空度、成膜壓力、成膜溫度、氧氣分壓/氬氣分壓為共用，分別為6×10-6Pa、4.4×10-1Pa、室溫、0.067。成膜後，藉由以下條件進行退火。
(後退火條件)
退火溫度：400℃
退火時間：1小時
退火環境：大氣(氧氣分壓20%)
測定遷移率、斷開電流，並示於下述表6。
如表6所示般，在400℃下退火時，若為b/(a+b)>0.250，則斷開電流為1E-9A以下。
以上所說明的本發明的薄膜電晶體的用途並無特別限定，但本發明的薄膜電晶體例如適合作為如下用途：作為光電裝置的顯示裝置(例如液晶顯示裝置、有機EL(Electro Luminescence)顯示裝置、無機EL顯示裝置等)中的驅動元件。
而且，本發明的薄膜電晶體適合用作使用樹脂基板的可在低溫製程中製作的撓性顯示器等裝置、電荷耦合元件 (Charge Coupled Device，CCD)、互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor，CMOS)等影像傳感器、X線傳感器等各種傳感器、微機電系統(Micro Electro Mechanical System，MEMS)等各種電子裝置中的驅動元件(驅動電路)。
日本專利申請2011-177234的揭示的整體藉由參照而併入本說明書中。
本說明書所記載的所有文獻、專利申請、及技術標準，是藉由參照而併入各文獻、專利申請、及技術標準，與具體且分別記載的情況為同等程度地藉由參照而併入本說明書中。
1、2‧‧‧薄膜電晶體
2a‧‧‧驅動用TFT
2b‧‧‧開關用TFT
5‧‧‧液晶顯示裝置
6‧‧‧有機EL顯示裝置
7‧‧‧X線傳感器
11、60‧‧‧基板
12‧‧‧氧化物半導體層
13、13a、13b‧‧‧源極電極
14、14a、14b‧‧‧汲極電極
15‧‧‧閘極絕緣膜
16、16a、16b‧‧‧閘極電極
19、79‧‧‧接觸孔
51、66、81‧‧‧閘極配線
52、67、82‧‧‧資料配線
53、69、70‧‧‧電容器
54、61a、61b‧‧‧鈍化層
55‧‧‧畫素下部電極
56‧‧‧對向上部電極
57‧‧‧液晶層
58‧‧‧彩色濾光片
59a、59b‧‧‧偏光板
62‧‧‧下部電極
63、73‧‧‧上部電極
64‧‧‧有機發光層
65‧‧‧有機EL發光元件
68‧‧‧驅動配線
71‧‧‧電荷收集用電極
72‧‧‧X線轉換層
75‧‧‧鈍化膜
76‧‧‧電容器用下部電極
77‧‧‧電容器用上部電極
78‧‧‧絕緣膜
A1‧‧‧第1區域(IZO層)
A2‧‧‧第2區域(IGZO層)
圖1是表示本發明的薄膜電晶體的一例(底部閘極-頂部接觸型)的構成的概略圖。
圖2是表示本發明的薄膜電晶體的一例(頂部閘極-底部接觸型)的構成的概略圖。
圖3是表示實施形態的液晶顯示裝置的一部分的概略剖面圖。
圖4是圖3的液晶顯示裝置的電氣配線的概略構成圖。
圖5是表示實施形態的有機EL顯示裝置的一部分的概略剖面圖。
圖6是圖5的有機EL顯示裝置的電氣配線的概略構成圖。
圖7是表示實施形態的X線傳感器陣列的一部分的概 略剖面圖。
圖8是圖7的X線傳感器陣列的電氣配線的概略構成圖。
圖9是表示第1區域的藉由組成調變而成的Vg-Id特性的變化的圖。
圖10是表示第1區域的藉由組成調變而成的遷移率及斷開電流值的圖。
圖11是表示閾值偏移(△Vth)相對於應力時間的變化的圖。
1‧‧‧薄膜電晶體
11‧‧‧基板
12‧‧‧氧化物半導體層
13‧‧‧源極電極
14‧‧‧汲極電極
15‧‧‧閘極絕緣膜
16‧‧‧閘極電極
A1‧‧‧第1區域(IZO層)
A2‧‧‧第2區域(IGZO層)

Claims (14)

  1. 一種薄膜電晶體，其包括：閘極電極；閘極絕緣膜，其與上述閘極電極接觸；氧化物半導體層，其包括第1區域以及第2區域，並且經由上述閘極絕緣膜而與上述閘極電極對向配置，上述第1區域以In(x)Zn(1-x)O(y)(0.4≦x≦0.5、y>0)表示、且厚度為5nm以上、小於10nm，上述第2區域以In(a)Ga(b)Zn(c)O(d)(b/(a+b)>0.250、c>0、d>0)表示、且相對於上述閘極電極而位於較上述第1區域更遠的位置、且厚度為30nm以上、小於70nm；源極電極及汲極電極，其相互隔開配置，並可經由上述氧化物半導體層而導通。
  2. 如申請專利範圍第1項所述之薄膜電晶體，其中上述第2區域為b/(a+b)≦0.875。
  3. 如申請專利範圍第1項所述之薄膜電晶體，其中上述氧化物半導體層為非晶質。
  4. 如申請專利範圍第1項所述之薄膜電晶體，其中上述薄膜電晶體為底部閘極-頂部接觸型或頂部閘極-底部接觸型。
  5. 一種薄膜電晶體的製造方法，其用於製造如申請專利範圍第1項所述之薄膜電晶體，該製造方法包括：將成膜室內設為第1氧氣分壓/氬氣分壓比，而藉由濺鍍法將上述第1區域成膜的步驟； 將成膜室內設為第2氧氣分壓/氬氣分壓比，而藉由濺鍍法將上述第2區域成膜的步驟。
  6. 一種薄膜電晶體的製造方法，其用於製造如申請專利範圍第1項所述之薄膜電晶體，該製造方法包括：藉由濺鍍法將上述第1區域成膜的步驟；藉由濺鍍法將上述第2區域成膜的步驟；在上述第1區域的成膜中及/或成膜後，對上述第1區域的成膜面照射氧自由基的步驟。
  7. 一種薄膜電晶體的製造方法，其用於製造如申請專利範圍第1項所述之薄膜電晶體，該製造方法包括：藉由濺鍍法將上述第1區域成膜的步驟；藉由濺鍍法將上述第2區域成膜的步驟；在上述第1區域的成膜中及/或成膜後，在臭氧環境中對上述第1區域的成膜面照射紫外線的步驟。
  8. 如申請專利範圍第5項至第7項中任一項所述之薄膜電晶體的製造方法，其中在將上述第1區域成膜的步驟及將上述第2區域成膜的步驟間，不將氧化物半導體層暴露在大氣中。
  9. 如申請專利範圍第5項至第7項中任一項所述之薄膜電晶體的製造方法，其中在將上述第1區域及上述第2區域成膜後，在300℃以上的溫度下進行後退火處理。
  10. 一種顯示裝置，其具備如申請專利範圍第1項至第4項中任一項所述之薄膜電晶體。
  11. 一種影像傳感器，其具備如申請專利範圍第1項 至第4項中任一項所述之薄膜電晶體。
  12. 一種X線傳感器，其具備如申請專利範圍第1項至第4項中任一項所述之薄膜電晶體。
  13. 一種X線數位攝影裝置，其具備如申請專利範圍第12項所述之X線傳感器。
  14. 如申請專利範圍第13項所述之X線數位攝影裝置，其可實施動畫攝影。
TW101127463A 2011-08-12 2012-07-30 薄膜電晶體及其製造方法、顯示裝置、影像傳感器、ｘ線傳感器以及ｘ線數位攝影裝置 TWI491049B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011177234A JP5679933B2 (ja) 2011-08-12 2011-08-12 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置

Publications (2)

Publication Number Publication Date
TW201308610A TW201308610A (zh) 2013-02-16
TWI491049B true TWI491049B (zh) 2015-07-01

Family

ID=47714973

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101127463A TWI491049B (zh) 2011-08-12 2012-07-30 薄膜電晶體及其製造方法、顯示裝置、影像傳感器、ｘ線傳感器以及ｘ線數位攝影裝置

Country Status (4)

Country Link
JP (1) JP5679933B2 (zh)
KR (1) KR101529000B1 (zh)
TW (1) TWI491049B (zh)
WO (1) WO2013024646A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6193786B2 (ja) * 2013-03-14 2017-09-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
US9356156B2 (en) * 2013-05-24 2016-05-31 Cbrite Inc. Stable high mobility MOTFT and fabrication at low temperature
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2015059850A1 (ja) * 2013-10-24 2017-03-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
TWI549265B (zh) * 2015-02-11 2016-09-11 友達光電股份有限公司 畫素結構及其製造方法
KR101878161B1 (ko) * 2015-02-12 2018-07-13 주성엔지니어링(주) 박막 트랜지스터 및 그 제조방법
CN106328661B (zh) * 2015-06-29 2019-07-16 中国科学院微电子研究所 一种x射线传感器及其制造方法
JP6747247B2 (ja) * 2016-01-29 2020-08-26 日立金属株式会社 半導体装置および半導体装置の製造方法
CN107026208B (zh) * 2016-01-29 2020-11-13 日立金属株式会社 半导体装置和半导体装置的制造方法
WO2017149428A1 (en) 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
KR20230035146A (ko) * 2016-04-13 2023-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
CN109276268A (zh) * 2018-11-21 2019-01-29 京东方科技集团股份有限公司 X射线探测装置及其制造方法
WO2020103583A1 (zh) * 2018-11-21 2020-05-28 京东方科技集团股份有限公司 射线探测器及其制造方法、电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158663A (ja) * 2007-12-26 2009-07-16 Hitachi Ltd 酸化物半導体装置およびその製造方法
JP2010087223A (ja) * 2008-09-30 2010-04-15 Toppan Printing Co Ltd 薄膜トランジスタおよびアクティブマトリクスディスプレイ
JP2010258196A (ja) * 2009-04-24 2010-11-11 Toppan Printing Co Ltd 薄膜トランジスタおよびアクティブマトリクスディスプレイ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5345359B2 (ja) * 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158663A (ja) * 2007-12-26 2009-07-16 Hitachi Ltd 酸化物半導体装置およびその製造方法
JP2010087223A (ja) * 2008-09-30 2010-04-15 Toppan Printing Co Ltd 薄膜トランジスタおよびアクティブマトリクスディスプレイ
JP2010258196A (ja) * 2009-04-24 2010-11-11 Toppan Printing Co Ltd 薄膜トランジスタおよびアクティブマトリクスディスプレイ

Also Published As

Publication number Publication date
JP2013041944A (ja) 2013-02-28
KR101529000B1 (ko) 2015-06-15
WO2013024646A1 (ja) 2013-02-21
KR20140045948A (ko) 2014-04-17
TW201308610A (zh) 2013-02-16
JP5679933B2 (ja) 2015-03-04

Similar Documents

Publication Publication Date Title
TWI491049B (zh) 薄膜電晶體及其製造方法、顯示裝置、影像傳感器、ｘ線傳感器以及ｘ線數位攝影裝置
TWI543379B (zh) 薄膜電晶體及其製造方法、顯示裝置、影像感測器、ｘ射線感測器以及ｘ射線數位攝影裝置
JP5626978B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5497417B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5606787B2 (ja) 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
TWI613826B (zh) 薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、影像感測器及ｘ線感測器
JP4982620B1 (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5657433B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置
TWI580048B (zh) 場效電晶體的製造方法
TWI575754B (zh) 薄膜電晶體及其製造方法、顯示裝置、影像感測器、ｘ線感測器及ｘ線數位攝影裝置
TWI585986B (zh) 薄膜電晶體的製造方法