KR20170093912A - 산화물 보호막의 제조 방법, 산화물 보호막, 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 및 전자 디바이스 - Google Patents

산화물 보호막의 제조 방법, 산화물 보호막, 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 및 전자 디바이스 Download PDF

Info

Publication number
KR20170093912A
KR20170093912A KR1020177018673A KR20177018673A KR20170093912A KR 20170093912 A KR20170093912 A KR 20170093912A KR 1020177018673 A KR1020177018673 A KR 1020177018673A KR 20177018673 A KR20177018673 A KR 20177018673A KR 20170093912 A KR20170093912 A KR 20170093912A
Authority
KR
South Korea
Prior art keywords
film
protective film
oxide
oxide semiconductor
oxide protective
Prior art date
Application number
KR1020177018673A
Other languages
English (en)
Inventor
마사히로 다카타
아츠시 다나카
후미히코 모치즈키
겐이치 우메다
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20170093912A publication Critical patent/KR20170093912A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Crystal (AREA)

Abstract

용매 및 50atom% 이상이 인듐인 금속 성분을 포함하는 산화물 보호막 전구체 용액을, 기판 상에 형성된 인듐을 포함하는 산화물 반도체막 상에 도포하여 산화물 보호막 전구체막을 형성하는 공정과, 산화물 보호막 전구체막을 산화물 반도체막보다 비저항이 높은 산화물 보호막으로 전화시키는 공정을 포함하는 산화물 보호막의 제조 방법 및 그 응용.

Description

산화물 보호막의 제조 방법, 산화물 보호막, 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 및 전자 디바이스{METHOD FOR PRODUCING OXIDE PROTECTIVE FILM, OXIDE PROTECTIVE FILM, METHOD FOR MANUFACTURING THIN FILM TRANSISTOR, THIN FILM TRANSISTOR AND ELECTRONIC DEVICE}
본 개시는 산화물 보호막의 제조 방법, 산화물 보호막, 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 및 전자 디바이스에 관한 것이다.
산화물 반도체막을 이용한 박막 트랜지스터는 진공 성막법에 의한 제조에 있어서 실용화가 이루어져, 현재 주목받고 있다.
한편, 간편하게, 저온에서, 또한 대기압하에서 높은 반도체 특성을 갖는 산화물 반도체막을 형성하는 것을 목적으로 한, 액상(液相) 프로세스에 의한 산화물 반도체막의 제작에 관하여 연구 개발이 활발히 행해지고 있다(예를 들면, 국제 공개공보 제2009/081862호 참조).
산화물 반도체막을 전자 소자에 이용하는 경우에는 외적 요인(물, 오염 등)에 따라 동작 안정성이 나빠지기 때문에, 산화물 반도체막(활성층)을 보호막으로 덮는 것이 필요하다. 산화물 반도체막과 마찬가지로, 간편하게, 저온에서, 또한 대기압하에서 보호막을 형성하기 위하여, 보호막에 관해서도 액상 프로세스(도포법)에 의하여 형성하는 것이 제안되고 있다(예를 들면, 일본 공개특허공보 2010-103203호 참조).
예를 들면, 국제 공개공보 제2010/38566호에서는, 게이트 절연막 상에, 인듐, 아연, 및 갈륨을 포함하는 용액을 잉크젯법에 의하여 도포하여 반도체 전구체막을 형성하고, 마이크로파 조사에 의하여 산화물 반도체층으로 변환시킨 후, 산화물 반도체층 상의 보호층을 형성하는 부분에 표면 처리층을 형성하며, 산화물 반도체층 상에 폴리실라제인 용액을 잉크젯법에 의하여 도포하여, 추가로 열처리를 실시함으로써, 이산화 규소로 이루어지는 보호층을 형성하는 박막 트랜지스터의 제조 방법이 개시되고 있다.
그러나, 예를 들면 박막 트랜지스터(TFT: Thin Film Transistor)의 제조 공정에 있어서, 액상 프로세스에 의하여 산화물 반도체막(활성층) 상에 보호막을 형성하면, 임곗값 시프트 등, TFT 특성에 큰 영향이 발생하기 쉽다.
예를 들면, 일본 공개특허공보 2010-103203호 및 국제 공개공보 제2010/38566호에는 액상 프로세스에 의하여 산화물 반도체막(활성층) 상에 보호막을 형성하는 것이 개시되어 있지만, 보호막을 형성하기 위한 도포액에 포함되는 금속 성분, 전화 공정의 처리 조건, 도포액에 포함되는 용매종 등을 적절히 선택함으로써 산화물 반도체막에 악영향을 주지 않고 동작 안정성을 향상시키는 것은 고려되어 있지 않다.
본 발명은 산화물 반도체막 상에 액상 프로세스에 의하여 산화물 보호막을 형성해도 산화물 반도체막의 전기 특성의 변화를 작게 억제하고, 또한 산화물 반도체막을 갖는 전자 소자의 반복 동작 안정성의 저하가 억제되는 산화물 보호막의 제조 방법과, 산화물 반도체막의 전기 특성의 변화를 작게 억제하며, 또한 전자 소자의 반복 동작 안정성의 저하가 억제되는 산화물 보호막, 박막 트랜지스터, 박막 트랜지스터의 제조 방법, 및 전자 디바이스를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 이하의 발명이 제공된다.
<1> 용매 및 50atom% 이상이 인듐인 금속 성분을 포함하는 산화물 보호막 전구체 용액을, 기판 상에 형성된 인듐을 포함하는 산화물 반도체막 상에 도포하여 산화물 보호막 전구체막을 형성하는 공정과,
산화물 보호막 전구체막을 산화물 반도체막보다 비저항이 높은 산화물 보호막으로 전화시키는 공정을 포함하는 산화물 보호막의 제조 방법.
<2> 산화물 반도체막에 포함되는 금속 성분의 50atom% 이상이 인듐인 <1>에 기재된 산화물 보호막의 제조 방법.
<3> 용매가 아실기를 갖는 용매를 포함하는 <1> 또는 <2>에 기재된 산화물 보호막의 제조 방법.
<4> 아실기가 아세틸기인 <3>에 기재된 산화물 보호막의 제조 방법.
<5> 용매가 폴리올을 포함하는 <1> 또는 <2>에 기재된 산화물 보호막의 제조 방법.
<6> 용매가 아세틸아세톤 및 에틸렌글라이콜 중 적어도 한쪽을 포함하는 <4> 또는 <5>에 기재된 산화물 보호막의 제조 방법.
<7> 산화물 보호막 전구체 용액에 포함되는 인듐이 인듐 이온인 <1> 내지 <6> 중 어느 하나에 기재된 산화물 보호막의 제조 방법.
<8> 산화물 보호막 전구체 용액이 질산 이온을 포함하는 <1> 내지 <7> 중 어느 하나에 기재된 산화물 보호막의 제조 방법.
<9> 산화물 보호막 전구체막을 산화물 보호막으로 전화시키는 공정에 있어서, 산화물 보호막 전구체막이 가열되고 있는 조건하에서 산화물 보호막 전구체막에 자외선 조사를 행하는 <1> 내지 <8> 중 어느 하나에 기재된 산화물 보호막의 제조 방법.
<10> 산화물 보호막 전구체막을 산화물 보호막으로 전화시키는 공정에 있어서, 기판의 온도를 120℃ 초과로 유지하는 <1> 내지 <9> 중 어느 하나에 기재된 산화물 보호막의 제조 방법.
<11> 산화물 보호막 전구체막을 산화물 보호막으로 전화시키는 공정에 있어서, 기판의 온도를 200℃ 미만으로 유지하는 <10>에 기재된 산화물 보호막의 제조 방법.
<12> 산화물 반도체막은, 용매 및 인듐을 포함하는 산화물 반도체 전구체 용액을 기판 상에 도포하여 산화물 반도체 전구체막을 형성한 후, 산화물 반도체 전구체막을 전화시킨 산화물 반도체막인 <1> 내지 <11> 중 어느 하나에 기재된 산화물 보호막의 제조 방법.
<13> <1> 내지 <12> 중 어느 하나에 기재된 산화물 보호막의 제조 방법에 의하여 제조된 산화물 보호막.
<14> 게이트 전극과, 게이트 절연막과, 인듐을 포함하는 산화물 반도체막과, 산화물 반도체막 중 적어도 일부를 보호하는 <13>에 기재된 산화물 보호막과, 소스 전극과, 드레인 전극을 갖는 박막 트랜지스터.
<15> 게이트 전극과, 게이트 절연막과, 인듐을 포함하는 산화물 반도체막과, 소스 전극과, 드레인 전극과, 산화물 반도체막 중 적어도 일부를 보호하는 산화물 보호막을 갖고, 산화물 반도체막 중의 탄소 농도를 CS, 산화물 보호막 중의 탄소 농도를 CP로 했을 때, 하기의 관계식 (I)을 충족시키는 박막 트랜지스터.
100≥CP/CS≥10 (I)
식 (I)에 있어서 CP 및 CS의 단위는 모두 atoms/cm3이다.
<16> 산화물 반도체막 중의 탄소 농도 CS가 1×1021atoms/cm3 이하인 <15>에 기재된 박막 트랜지스터.
<17> 산화물 보호막 중의 탄소 농도 CP가 1×1022atoms/cm3 이상인 <15> 또는 <16>에 기재된 박막 트랜지스터.
<18> 보텀 게이트 구조를 갖는 <14> 내지 <17> 중 어느 하나에 기재된 박막 트랜지스터.
<19> 산화물 반도체막 상에 소스 전극 및 드레인 전극이 형성되어 있고, 또한 소스 전극과 드레인 전극의 사이에서 노출되는 산화물 반도체막 상에 산화물 보호막이 형성되어 있는 구조를 갖는 <18>에 기재된 박막 트랜지스터.
<20> 기판 상에 게이트 전극을 형성하는 공정과,
기판 및 게이트 전극 상에 게이트 절연막을 형성하는 공정과,
게이트 절연막 상에 인듐을 포함하는 산화물 반도체막을 형성하는 공정과,
산화물 반도체막 상에 소스 전극 및 드레인 전극을 형성하는 공정과,
소스 전극과 드레인 전극의 사이에서 노출되는 산화물 반도체막 상에 <1> 내지 <12> 중 어느 하나에 기재된 산화물 보호막의 제조 방법에 의하여 산화물 반도체막보다 비저항이 높은 산화물 보호막을 형성하는 공정을 갖는 박막 트랜지스터의 제조 방법.
<21> <14> 내지 <19> 중 어느 하나에 기재된 박막 트랜지스터를 구비한 전자 디바이스.
본 발명에 의하면, 산화물 반도체막 상에 액상 프로세스에 의하여 산화물 보호막을 형성해도 산화물 반도체막의 전기 특성의 변화를 작게 억제하고, 또한 산화물 반도체막을 갖는 전자 소자의 반복 동작 안정성의 저하가 억제되는 산화물 보호막의 제조 방법과, 산화물 반도체막의 전기 특성의 변화를 작게 억제하며, 또한 전자 소자의 반복 동작 안정성의 저하가 억제되는 산화물 보호막, 박막 트랜지스터, 박막 트랜지스터의 제조 방법, 및 전자 디바이스가 제공된다.
도 1은 본 개시에 의하여 제조되는 산화물 보호막을 구비한 박막 트랜지스터의 구성의 일례를 나타내는 개략도이다.
도 2는 본 개시에 의하여 제조되는 산화물 보호막을 구비한 박막 트랜지스터의 구성의 다른 예를 나타내는 개략도이다.
도 3은 본 개시에 의하여 제조되는 산화물 보호막을 구비한 박막 트랜지스터의 구성의 다른 예를 나타내는 개략도이다.
도 4는 실시형태의 액정 표시 장치의 일부분을 나타내는 개략도이다.
도 5는 도 4에 나타내는 액정 표시 장치의 전기 배선의 개략도이다.
이하, 첨부 도면을 참조하면서, 본 발명의 실시형태에 대하여 구체적으로 설명한다.
또한, 도면 중, 동일 또는 대응하는 기능을 갖는 부재(구성 요소)에는 동일한 부호를 붙여 적절히 설명을 생략한다. 또, 본 명세서에 있어서 "~"의 기호에 의하여 수치 범위를 나타내는 경우, 하한값 및 상한값으로서 기재되어 있는 수치가 각각 수치 범위에 포함된다.
[산화물 보호막의 제조 방법]
본 개시에 관한 산화물 보호막의 제조 방법은, 용매 및 50atom% 이상이 인듐인 금속 성분을 포함하는 산화물 보호막 전구체 용액을, 기판 상에 형성된 인듐을 포함하는 산화물 반도체막 상에 도포하여 산화물 보호막 전구체막을 형성하는 공정과, 산화물 보호막 전구체막을 산화물 반도체막보다 비저항이 높은 산화물 보호막으로 전화시키는 공정을 포함한다.
이하, 상기의 산화물 보호막 전구체 용액을 "보호막 전구체 용액" 또는 간단히 "용액"이라고 하는 경우가 있고, 상기의 산화물 반도체막을 "반도체막"이라고 하는 경우가 있으며, 상기의 산화물 보호막 전구체막을 "보호막 전구체막"이라고 하는 경우가 있고, 상기의 산화물 보호막을 "보호막"이라고 하는 경우가 있다.
산화물 반도체막 상에 액상 프로세스에 의하여 산화물 보호막을 형성하면, 산화물 보호막을 형성하기 위한 용액과 산화물 반도체막의 반응, 보호막 전구체막으로부터 산화물 보호막으로의 전화, 혹은 산화물 보호막과 산화물 반도체막의 반응에 의하여, 산화물 반도체막의 특성이 변화하기 쉽다고 생각된다. 이로 인하여, 예를 들면 박막 트랜지스터(TFT) 등의 전자 소자의 제조 공정에 있어서, 산화물 반도체막 상에 산화물 보호막을 형성하고, 그 후의 공정에 있어서 산화물 보호막에 의하여 산화물 반도체막을 보호했다고 하더라도, 전자 소자의 전기 특성이 변화하거나, 반복 동작 안정성(이하, 간단히 "동작 안정성"이라고 하는 경우가 있음)이 저하한다고 생각된다.
이에 대하여, 본 개시에 관한 산화물 보호막의 제조 방법에 의하면, 산화물 반도체막 상에 액상 프로세스에 의하여 산화물 보호막을 형성해도 산화물 반도체막의 전기 특성(예를 들면, TFT의 선형 이동도 및 임곗값)의 변화를 작게 억제하고, 또한 산화물 반도체막을 갖는 전자 소자의 반복 동작 안정성의 저하(예를 들면, TFT의 임곗값 시프트)가 억제된다.
그 이유는 확실하지 않지만, 산화물 보호막을 형성하기 위한 산화물 보호막 전구체 용액이, 반도체막에 포함되는 인듐과 동종의 금속 성분인 인듐을 금속 성분 전체에 대하여 50atom% 이상의 비율로 포함함으로써 산화물 보호막 성막 시에 반도체막과, 보호막 전구체막 또는 산화물 보호막의 계면에서의 인듐의 확산이 억제되어 반도체막의 전기 특성의 변화가 억제되고, 한편 산화물 반도체막보다 산화물 보호막의 비저항이 높은 것에 의하여 산화물 보호막에 의한 반도체막의 전기 전도성에 대한 영향이 억제되어, 전자 소자의 반복 동작 안정성이 향상된다고 생각된다.
또한, 본 명세서에 있어서, 산화물 반도체막을 보호하는 산화물 보호막이란, 산화물 반도체막을 형성한 후, 산화물 반도체막에 대한 외기(外氣) 또는 용액에 의한 영향 및 산화물 반도체막 상에 형성되는 다른 층에 의한 영향을 방지 또는 완화하여 산화물 반도체막의 전기 특성의 변화를 억제하기 위하여 마련되는 막으로서, 산화물 반도체막보다 비저항이 높고, 산화물 반도체막 중 적어도 일부와 접촉한 상태에서 적층되는 막이다. 본 개시에 관한 산화물 보호막은, 비저항이 높을수록 바람직하고, 절연막인 것이 보다 바람직하다.
또, 본 실시형태에 있어서, "도전막"이란, 비저항값이 10- 2Ωcm 미만인 막을 의미하고, "반도체막"이란 비저항값이 10- 2Ωcm 이상 107Ωcm 이하인 막을 의미하며, "절연막"이란 비저항값이 107Ωcm 초과인 막을 의미한다.
또한, 막의 비저항값은, 홀 효과·비저항 측정 장치(도요 테크니카사제)를 이용하여 반 데르 포우(van der pauw)법에 의하여 측정할 수 있다.
본 개시에 관한 산화물 보호막의 제조 방법에 의하면, 산화물 반도체막의 본래의 특성이 변화하는 것을 억제하여 전자 소자를 형성하는 것이 가능하다. 이로 인하여, 예를 들면 박막 트랜지스터의 산화물 반도체막을 보호하는 산화물 보호막의 형성에 적용하면, 높은 전자 전달 특성을 갖고, 또 산화물 보호막의 형성에 의하여 동작 안정성이 매우 높은 박막 트랜지스터를 제공하는 것이 가능해진다.
또, 본 개시에 관한 산화물 보호막은, 액상 프로세스로 제조할 수 있기 때문에, 규모가 큰 진공 장치를 이용할 필요가 없는 점, 비교적 저온에서의 형성이 가능하기 때문에 내열성이 낮은 저가의 수지 기판을 이용할 수 있는 점, 원료가 저가인 점 등으로부터 전자 소자의 제작 비용을 큰폭으로 저감 가능해진다.
또, 본 개시의 산화물 보호막의 제조 방법은, 내열성이 낮은 수지 기판에도 적용할 수 있는 점에서 플렉시블 디스플레이 등의 플렉시블 전자 디바이스를 저가로 제작하는 것이 가능해진다.
이하, 본 개시에 관한 산화물 보호막의 제조 방법에 있어서의 각 공정에 대하여 구체적으로 설명한다.
<산화물 보호막 전구체막 형성 공정>
산화물 보호막 전구체막 형성 공정에서는, 용매 및 50atom% 이상이 인듐인 금속 성분을 포함하는 산화물 보호막 전구체 용액을, 기판 상에 형성된 인듐을 포함하는 산화물 반도체막 상에 도포하여 산화물 보호막 전구체막을 형성한다.
(기판)
먼저, 보호 대상이 되는 막으로서 기판 상에 인듐을 포함하는 산화물 반도체막이 형성된 피도포물(산화물 반도체막 부착 기판)을 준비한다.
기판의 형상, 구조, 크기 등에 대해서는 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있다. 기판의 구조는 단층 구조여도 되고, 적층 구조여도 된다.
기판을 구성하는 재료로서는 특별히 한정은 없고, 유리, YSZ(Yttria-Stabilized Zirconia; 이트리아 안정화 지르코니아) 등의 무기 재료, 수지(유기 재료), 또는 무기 재료와 유기 재료의 복합 재료로 이루어지는 기판 등을 이용할 수 있다. 그 중에서도 경량인 점, 가요성을 갖는 점에서 수지 기판 또는 복합 재료로 이루어지는 기판이 바람직하다.
구체적으로는, 수지 기판으로서 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리뷰틸렌나프탈레이트, 폴리스타이렌, 폴리카보네이트, 폴리설폰, 폴리에터설폰, 폴리아릴레이트, 알릴다이글라이콜카보네이트, 폴리아마이드, 폴리이미드, 폴리아마이드이미드, 폴리에터이미드, 폴리벤즈아졸, 폴리페닐렌설파이드, 폴리사이클로올레핀, 노보넨 수지, 폴리클로로트라이플루오로에틸렌 등의 불소 수지, 액정 폴리머, 아크릴 수지, 에폭시 수지, 실리콘 수지, 아이오노머 수지, 사이아네이트 수지, 가교 푸마르산 다이에스터, 환상 폴리올레핀, 방향족 에터, 말레이미드·올레핀, 셀룰로스, 에피설파이드 화합물 등의 합성 수지 기판을 들 수 있다.
복합 재료로 이루어지는 기판으로서는, 산화 규소 입자를 포함하는 복합 플라스틱 재료, 금속 나노 입자, 무기 산화물 나노 입자, 또는 무기 질화물 나노 입자 등을 포함하는 복합 플라스틱 재료, 카본 섬유, 또는 카본 나노 튜브 등을 포함하는 복합 플라스틱 재료, 유리 플레이크, 유리 파이버, 또는 유리 비즈 등을 포함하는 복합 플라스틱 재료, 점토 광물 또는 운모 파생 결정 구조를 갖는 입자를 포함하는 복합 플라스틱 재료, 두께가 얇은 유리와 앞서 설명한 것 어떤 합성 수지의 사이에 적어도 하나의 접합 계면을 갖는 적층 플라스틱 재료, 무기층과 유기층을 교대로 적층함으로써 적어도 하나 이상의 접합 계면을 갖고, 배리어 성능을 갖는 복합 재료 등의 기판을 들 수 있다.
무기 재료로 이루어지는 기판으로서는, 스테인리스 기판 혹은 스테인리스와 이종 금속을 적층한 금속 다층 기판, 알루미늄 기판 혹은 표면에 산화 처리(예를 들면 양극 산화 처리)를 실시함으로써 표면의 절연성을 향상시킨 산화 피막이 부착된 알루미늄 기판, 산화막 부착 실리콘 기판 등을 이용할 수 있다.
또, 수지 기판은 내열성, 치수 안정성, 내용제성, 전기 절연성, 가공성, 저통기성, 저흡습성 등이 우수한 것이 바람직하다. 수지 기판은, 수분 및 산소의 투과를 방지하기 위한 가스 배리어층, 수지 기판의 평탄성 및 하부 전극과의 밀착성을 향상시키기 위한 언더코트층 등을 구비하고 있어도 된다.
본 개시에서 이용하는 기판의 두께에 특별히 제한은 없지만, 50μm 이상 500μm 이하인 것이 바람직하다. 기판의 두께가 50μm 이상이면, 기판 자체의 평탄성이 보다 향상된다. 또, 기판의 두께가 500μm 이하이면, 기판 자체의 가요성이 보다 향상되어, 플렉시블 디바이스용 기판으로서의 사용이 보다 용이해진다.
(산화물 반도체막)
기판 상에 형성된 인듐을 포함하는 산화물 반도체막은, 인듐과 산소를 포함하고, 반도체막으로서 기능하는 전자 전달 특성을 갖는 막이면 특별히 한정되지 않는다. 용이하게 높은 전자 전달 특성을 얻는 데 있어서, 산화물 반도체막에 포함되는 금속 성분의 50atom% 이상이 인듐인 것이 바람직하다.
산화물 반도체막을 구성하는 재료로서, 구체적으로는 산화 인듐(In2O3), In-Ga-Zn-O(IGZO), In-Zn-O(IZO), In-Ga-O(IGO), In-Sn-O(ITO), In-Sn-Zn-O(ITZO) 등을 들 수 있다.
산화물 반도체막은 기판에 직접 접하고 있을 필요는 없고, 필요에 따라 기판과 산화물 반도체막의 사이에 절연막, 도전막 등의 막을 갖고 있어도 된다.
산화물 반도체막의 성막 방법에 제한은 없고, 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, 화학 기상 증착(CVD: Chemical Vapor Deposition), 플라즈마 CVD법 등의 화학적 방식 등 중에서 사용하는 재료와의 적성을 고려하여 선택할 수 있다. 대기압하에서 간편하게 막 형성이 가능한 점에서 습식 방식을 이용하는 것이 바람직하다.
산화물 반도체막을 형성하기 위한 도포액(산화물 반도체 전구체 용액)을 습식 방식으로 기판 상에 도포하는 방법으로서는, 스프레이 코트법, 스핀 코트법, 블레이드 코트법, 딥 코트법, 캐스트법, 롤 코트법, 바 코트법, 다이 코트법, 미스트법, 잉크젯법, 디스펜서법, 스크린 인쇄법, 볼록판 인쇄법, 및 오목판 인쇄법 등을 들 수 있다. 특히, 미세 패턴을 용이하게 형성하는 관점에서, 잉크젯법, 디스펜서법, 볼록판 인쇄법, 및 오목판 인쇄법으로부터 선택되는 적어도 1종의 도포법을 이용하는 것이 바람직하다.
산화물 반도체 전구체 용액에 이용하는 용매로서는, 용질로서 이용하는 금속 원자 함유 화합물이 용해되는 용매이면 특별히 제한되지 않고, 물, 알코올 용매(메탄올, 에탄올, 프로판올, 에틸렌글라이콜 등), 아마이드 용매(N,N-다이메틸폼아마이드 등), 케톤 용매(아세톤, N-메틸피롤리돈, 설포레인, N,N-다이메틸이미다졸리딘온 등), 에터 용매(테트라하이드로퓨란, 메톡시에탄올 등), 나이트릴 용매(아세토나이트릴 등), 그 외 상기 이외의 헤테로 원자 함유 용매 등을 들 수 있다. 용매는 1종 단독으로 이용해도 되고, 2종 이상을 혼합하여 이용해도 된다. 특히, 용해성 및 도포성의 향상, 비용 및 환경 부하의 경감의 관점에서, 메탄올, 메톡시에탄올, 및 물로부터 선택되는 적어도 1종을 이용하는 것이 바람직하다.
또, 저온에서 치밀한 산화물 반도체막을 얻는 관점에서, 용매 및 인듐을 포함하는 산화물 반도체 전구체 용액을 기판 상에 도포하여 산화물 반도체 전구체막을 형성한 후, 산화물 반도체 전구체막을 전화시킨 산화물 반도체막인 것이 바람직하다.
산화물 반도체 전구체막을 산화물 반도체막으로 전화시키는 방법으로서는, 산화물 반도체 전구체막이 가열되고 있는 조건하에서 자외선 조사를 행함으로써 산화물 반도체막으로 전화시키는 것이 바람직하다. 또한, 산화물 반도체 전구체막을 산화물 반도체막으로 전화시킬 때의 기판의 가열 온도, 자외선 조사 등의 조건은, 후술하는 산화물 보호막 전구체막을 산화물 보호막으로 전화시키는 공정과 동일한 조건을 적용할 수 있다.
(산화물 보호막 전구체 용액)
산화물 반도체막 상에 산화물 보호막 전구체막을 형성하기 위한 산화물 보호막 전구체 용액을 준비한다. 본 개시에서는, 산화물 보호막 전구체 용액으로서, 용매 및 50atom% 이상이 인듐인 금속 성분을 포함하는 산화물 보호막 전구체 용액을 이용한다. 용액에 포함되는 금속 성분의 50atom% 이상이 인듐인 금속 조성으로 함으로써, 인듐을 포함하는 산화물 반도체막과의 반응이 매우 적은 산화물 보호막을 형성할 수 있다.
산화물 보호막 전구체 용액에 포함되는 금속 성분에 차지하는 인듐의 비율은 높은 것이 바람직하고, 인듐 이외의 금속 성분을 포함하지 않는 것이 바람직하지만, 비저항이 보다 높은 산화물 보호막을 형성하는 관점에서, 산화물 보호막 전구체 용액은, 필요에 따라 인듐 이외의 다른 금속 성분을 함유해도 된다. 인듐 이외의 금속 성분으로서, 아연, 주석, 갈륨 및 알루미늄을 들 수 있다.
본 개시에 있어서 제조하는 산화물 보호막의 비저항(절연성)은, 예를 들면 산화물 보호막 전구체 용액에 포함되는 각 금속 성분의 종류 및 함유량, 산화물 보호막 전구체 용액에 포함되는 금속 성분 이외의 종류 및 함유량, 전화 공정에 있어서의 분위기에 포함되는 산소 농도, 보호막의 두께 등에 따라 변화한다.
한편, 본 발명자들은, 특히 산화물 보호막 전구체 용액에 포함되는 용매의 종류가 산화물 보호막의 비저항(절연성)에 크게 영향을 주는 것을 발견했다. 산화물 보호막의 비저항(절연성)을 높게 하는 관점에서, 본 개시에서 이용하는 산화물 보호막 전구체 용액은, 용매로서 아실기를 갖는 용매 및 폴리올 중 적어도 한쪽을 포함하는 것이 바람직하다.
여기에서, 아실기란, 카복실산으로부터 OH를 제거한 R-CO-의 골격을 갖는 기를 의미하고, 구체적으로는 아세틸기, 폼일기, 프로피온일기, 벤조일기, 아크릴로일기 등을 들 수 있다. 아실기 중에서도 얻어지는 산화물 보호막의 비저항 등의 관점에서 아세틸기를 갖는 용매가 바람직하다. 아세틸기를 갖는 용매로서는, 아세틸아세톤, 아세트산, 아세토아세트산, 아세토페논 등을 들 수 있고, 용해성, 습윤성 등의 관점에서 아세틸아세톤이 바람직하다.
또, 폴리올이란, 분자 골격 중에 수산기(-OH)를 2개 이상 포함하는 화합물을 의미한다. 구체적으로는 에틸렌글라이콜, 프로필렌글라이콜, 다이에틸렌글라이콜, 뷰테인다이올, 글리세린 등을 들 수 있고, 용해성, 습윤성 등의 관점에서 에틸렌글라이콜이 바람직하다.
본 개시에서 이용하는 산화물 보호막 전구체 용액은, 용매로서 아세틸아세톤 및 에틸렌글라이콜 중 적어도 한쪽을 포함하는 것이 바람직하다. 산화물 보호막 전구체 용액이 아세틸아세톤 및 에틸렌글라이콜 중 적어도 한쪽의 용매를 포함함으로써, 산화물 보호막에 포함되는 금속 성분의 50atom% 이상이 인듐이더라도, 산화물 보호막의 도전성이 억제되어, 반도체가 아닌, 절연성의 보호막으로서 기능시키는 것이 가능해진다.
산화물막의 도전성은, 일반적으로 막 중의 산소 결함의 영향이 크고, 산소 결함이 적을수록 도전성이 저하되는 경향이 있다. 상기의 용매를 이용하여 보호막 전구체막을 형성하여 산화물 보호막으로 전화시킨 경우, 산소가 주된 금속 성분인 인듐과 결합하기 쉬워져, 산소 결함이 저감되어 있다고 추측된다. 한편, 본 발명자들의 실험에 의하면, 상기의 용매를 이용하여 본 개시에 관한 보호막 전구체막을 형성한 경우, 산화물 보호막 중의 탄소 농도가 높아지는 것을 알 수 있었다. 막 중에 단순한 불순물로서 탄소가 포함되어 있으면 전자 소자의 전기 특성에 영향을 주어 동작 안정성이 저하되지만, 인듐과 결합하여 막 중에 존재함으로써 산화물 반도체막의 전자 전달 특성에 대한 영향이 억제되어, 전자 소자의 동작 안정성에 기여하고 있다고 추측된다.
산화물 보호막 전구체 용액에 포함되는 인듐은, 용액의 조제가 용이한 점, 산화물 보호막의 평탄성 등의 점에서, 인듐 이온으로서 포함되는 것이 바람직하다. 또한, 본 개시에 있어서의 인듐 이온은, 용매 분자 등의 배위자가 배위한 인듐 착이온이어도 된다. 또, 용액에 포함할 수 있는 인듐 이외의 다른 금속 성분도 이온으로서 포함되는 것이 바람직하다.
본 개시에서 이용하는 산화물 보호막 전구체 용액은, 금속 성분의 원료로서 금속 원자 함유 화합물(용질)이 이용된다. 금속 원자 함유 화합물로서는 금속염, 금속 할로젠화물, 유기 금속 화합물 등을 들 수 있다.
산화물 보호막 전구체 용액은, 원료가 되는 금속염 등의 용질을, 용액이 원하는 농도가 되도록 칭량하고, 용매 중에서 교반, 용해시켜 얻어진다. 교반을 행하는 시간 및 교반 중 용액의 온도는 용질이 충분히 용해되면 특별히 제한은 없다.
금속염으로서는, 질산염, 황산염, 인산염, 탄산염, 아세트산염, 옥살산염 등, 금속 할로젠화물로서는, 염화물, 아이오딘화물, 브로민화물 등, 유기 금속 화합물로서는, 금속 알콕사이드, 유기산염, 금속 β-다이케토네이트 등을 각각 들 수 있다.
산화물 보호막 전구체 용액은, 인듐 외에 질산 이온을 포함하는 것이 바람직하고, 적어도 질산 인듐을 용해시킨 용액인 것이 보다 바람직하다. 질산 인듐을 용해시킨 용액을 도포하여 얻어진 산화물 보호막 전구체막은, 비교적 저온에서, 용이하게 치밀한 인듐 함유 산화물 보호막으로 전화시킬 수 있다. 또한, 질산 인듐은 수화물(水和物)이어도 된다.
산화물 보호막 전구체 용액 중의 금속 성분의 합계 농도는, 목표로 하는 점도, 막두께, 비저항 등에 따라 선택할 수 있다. 산화물 보호막의 평탄성 및 생산성의 관점에서 0.01mol/L 이상 0.5mol/L 이하인 것이 바람직하다.
(도포)
다음으로, 산화물 보호막 전구체 용액을 산화물 반도체막 상에 도포한다.
산화물 보호막 전구체 용액을 도포하는 방법으로서는, 스프레이 코트법, 스핀 코트법, 블레이드 코트법, 딥 코트법, 캐스트법, 롤 코트법, 바 코트법, 다이 코트법, 미스트법, 잉크젯법, 디스펜서법, 스크린 인쇄법, 볼록판 인쇄법, 오목판 인쇄법 등을 들 수 있다. 특히, 선택적으로 산화물 반도체막 상에 패턴을 형성하는 관점에서, 잉크젯법, 디스펜서법, 볼록판 인쇄법, 및 오목판 인쇄법으로부터 선택되는 적어도 1종의 도포법을 이용하는 것이 바람직하다.
(건조)
산화물 반도체막 상에 산화물 보호막 전구체 용액을 도포한 후, 자연 건조시켜 산화물 보호막 전구체막으로 해도 되지만, 가열 처리에 의하여 도포막을 건조시켜, 산화물 보호막 전구체막을 얻는 것이 바람직하다. 건조에 의하여, 도포막의 유동성을 저감시켜, 최종적으로 얻어지는 산화물 보호막의 평탄성을 향상시킬 수 있다. 또, 적절한 건조 온도(예를 들면, 35℃ 이상 100℃ 이하)를 선택함으로써, 최종적으로 보다 치밀한 산화물 보호막을 얻을 수 있다. 가열 처리의 방법은 특별히 한정되지 않고, 핫플레이트 가열, 전기로 가열, 적외선 가열, 마이크로파 가열 등으로부터 선택할 수 있다.
건조는 막의 평탄성을 균일하게 유지하는 관점에서, 기판 상에 용액을 도포 후, 5분 이내에 개시하는 것이 바람직하다.
또, 건조를 행하는 시간은 특별히 제한은 없지만, 막의 균일성, 생산성의 관점에서 15초 이상 10분 이하인 것이 바람직하다.
또, 건조에 있어서의 분위기에 특별히 제한은 없지만, 제조 비용 등의 관점에서 대기압하, 대기 중에서 행하는 것이 바람직하다.
<산화물 보호막으로의 전화 공정>
산화물 보호막으로의 전화 공정(이하, "전화 공정"이라고 하는 경우가 있음)에서는, 산화물 보호막 전구체막을 산화물 반도체막보다 비저항이 높은 산화물 보호막으로 전화시킨다.
산화물 보호막 전구체막을 산화물 보호막으로 전화시키는 방법에 특별히 제한은 없고, 가열, 플라즈마, 자외광, 마이크로파 등을 이용하는 수법을 들 수 있고, 보다 저온에서 산화물 보호막으로의 전화를 행하는 관점에서, 산화물 보호막 전구체막이 가열되고 있는 조건하에서 자외선 조사를 행하는 수법이 바람직하다.
전화할 때의 분위기는 산소 농도가 8% 이하(80000ppm 이하)인 것이 바람직하고, 3% 이하(30000ppm 이하)인 것이 보다 바람직하다. 산소 농도가 80000ppm 이하이면 보다 치밀한 산화물 보호막이 얻어지기 쉽고, 전자 디바이스로서의 반복 동작 안정성이 향상되기 쉽다.
전화 공정에 있어서의 분위기 중의 산소 농도를 상기 농도 범위로 조정하는 수단으로서는, 예를 들면 기판 상의 산화물 보호막 전구체막을 전화시키는 처리실 내에 공급하는 질소 가스 등의 불활성 가스의 유속을 조정하는 방법, 처리실 내에 공급하는 가스 중의 산소 농도를 조정하는 방법, 사전에 처리실 내를 진공으로 배기하고, 거기에 원하는 산소 농도의 가스를 충전하는 방법 등을 들 수 있다.
전화 공정에 있어서의 기판 온도는 200℃ 미만인 것이 바람직하고, 또한 120℃ 초과인 것이 보다 바람직하다. 200℃ 미만이면 내열성이 낮은 수지 기판에 대한 적용이 용이해지고, 120℃ 초과이면, 단시간에 치밀한 산화물 보호막을 얻을 수 있다.
전화 공정에 있어서의 기판에 대한 가열 수단은 특별히 한정되지 않고, 핫플레이트 가열, 전기로 가열, 적외선 가열, 마이크로파 가열 등으로부터 선택하면 된다. 또, 단시간에 치밀한 산화물 보호막을 얻는 관점에서 전화 공정에 있어서 기판이 승온 또는 강온하는 속도를 ±0.5℃/min 이내로 하는 것이 바람직하고, 기판 온도는 일정하게 유지하는 것이 보다 바람직하다.
전화 공정은, 생산성의 관점에서, 5초 이상 120분 이하인 것이 바람직하다.
또, 높은 전자 전달 특성을 달성하는 관점에서, 자외선 조사 중의 기판이 승온 또는 강온하는 속도를 ±0.5℃/min 이내로 하는 것이 바람직하고, 자외선 조사 중의 기판 온도를 일정하게 하는 것이 보다 바람직하다. 자외선 조사 중의 기판 온도는, 기판을 가열하는 핫플레이트 등의 가열 수단의 출력을 조정하는 것 등에 의하여 제어할 수 있다. 또한, 기판의 온도는, 열전대 부착 Si 기판에 의하여 기판의 표면 온도를 측정할 수 있다.
산화물 보호막 전구체막의 막면에는 파장 300nm 이하의 자외광을 10mW/cm2 이상의 조도로 조사하는 것이 바람직하다. 상기 파장 범위의 자외광을 상기 조도 범위로 조사함으로써 보다 짧은 시간에 산화물 보호막 전구체막으로부터 산화물 보호막으로의 전화를 행할 수 있다.
또한, 자외선의 조도는, 이용하는 광원의 선택, 집광 기구, 감광 필터 등에 의하여 조정할 수 있다.
전화 공정에서 이용하는 자외선의 광원으로서는, UV(Ultraviolet) 램프, 레이저 등을 들 수 있다. 대면적에 균일하게, 저가의 설비로 자외선 조사를 행하는 관점에서 UV 램프가 바람직하다. UV 램프로서는, 예를 들면 엑시머 램프, 중수소(重水素) 램프, 저압 수은 램프, 고압 수은 램프, 초고압 수은 램프, 메탈할라이드 램프, 헬륨 램프, 카본 아크 램프, 카드뮴 램프, 무전극 방전 램프 등을 들 수 있고, 특히 저압 수은 램프를 이용하면 산화물 보호막 전구체막으로부터 산화물 보호막으로의 전화를 용이하게 행할 수 있는 점에서 바람직하다.
이상의 공정을 거쳐, 인듐을 포함하는 산화물 반도체막 상에 인듐을 포함하는 산화물 보호막을 간편하게 제조할 수 있다.
[박막 트랜지스터의 제조 방법 및 박막 트랜지스터]
본 개시에 의하여 제조된 산화물 보호막은, 산화물 반도체막의 반도체 특성의 저하를 억제하고, 높은 동작 안정성을 부여할 수 있는 점에서, 박막 트랜지스터(TFT: Thin Film Transistor)에 있어서의 활성층(반도체층)을 보호하는 산화물 보호막으로서 적합하게 이용할 수 있다.
이하, 본 개시에 관한 제조 방법을 이용하여 제작된 산화물 보호막을 박막 트랜지스터의 활성층을 보호하는 산화물 보호막으로서 이용하는 실시형태에 대하여 설명한다. 또한, 본 개시에 관한 산화물 보호막의 제조 방법 및 그것에 의하여 제조되는 산화물 보호막은, TFT의 제작에 있어서의 이용에 한정되지 않는다.
일반적으로, TFT의 소자 구조는, TFT가 형성되어 있는 기판을 최하층으로 했을 때에, 게이트 절연막의 상측에 게이트 전극이 배치되고, 게이트 절연막의 하측에 활성층이 형성된, 이른바 스태거 구조(톱 게이트형 또는 톱 게이트 구조라고도 불림)와, 게이트 절연막의 하측에 게이트 전극이 배치되고, 게이트 절연막의 상측에 활성층이 형성된 역스태거 구조(보텀 게이트형 또는 보텀 게이트 구조라고도 불림)가 있다.
또, 활성층과, 소스 전극 및 드레인 전극(적절히, "소스·드레인 전극"이라고 함)의 접촉 부분에 근거하여, 소스·드레인 전극이 반도체층보다 먼저 형성되어 반도체층의 하면이 소스·드레인 전극에 접촉하는 보텀 콘택트형(보텀 콘택트 구조)과, 반도체층이 소스·드레인 전극보다 먼저 형성되어 반도체층의 상면이 소스·드레인 전극에 접촉하는 톱 콘택트형(톱 콘택트 구조)이 있다.
본 개시에 관한 산화물 보호막의 제조 방법을 박막 트랜지스터에 적용하는 경우, 박막 트랜지스터의 소자 구조는 특별히 한정되지 않지만, 보텀 게이트 구조의 TFT를 제조할 때, 활성층이 되는 산화물 반도체막을 형성한 후, 외기, 용액, 상층 등에 의하여 산화물 반도체막의 전기 특성이 영향을 받기 쉽다. 이로 인하여, 본 개시에 관한 산화물 보호막의 제조 방법은, 보텀 게이트 구조의 TFT를 제조할 때에, 산화물 반도체막을 보호하는 보호막의 형성에 적용함으로써, 효과가 표면화되기 쉽다.
이하, 본 개시에 관한 산화물 보호막의 제조 방법을 적용하여 제조하는 전자 소자의 대표예로서, 게이트 전극과, 게이트 절연막과, 인듐을 포함하는 산화물 반도체막과, 산화물 반도체막 중 적어도 일부를 보호하는 상술한 실시형태에 관한 산화물 보호막과, 소스 전극과, 드레인 전극을 갖는 박막 트랜지스터 및 그 제조 방법에 대하여 설명한다.
본 개시에 관한 박막 트랜지스터의 제조 방법은, 바람직하게는 기판 상에 게이트 전극을 형성하는 공정과, 기판 및 게이트 전극 상에 게이트 절연막을 형성하는 공정과, 게이트 절연막 상에 인듐을 포함하는 산화물 반도체막을 형성하는 공정과, 산화물 반도체막 상에 소스 전극 및 드레인 전극을 형성하는 공정과, 소스 전극과 드레인 전극의 사이에서 노출되는 산화물 반도체막 상에 상술한 실시형태에 관한 산화물 보호막의 제조 방법에 의하여 산화물 반도체막보다 비저항이 높은 산화물 보호막을 형성하는 공정을 갖는다.
도 1은 본 개시에 관한 TFT의 구성의 일례를 나타내는 개략도이다. 도 1에 나타내는 TFT(10)에서는, 보텀 게이트 구조 및 톱 콘택트 구조를 갖고, 기판(12)의 한쪽의 주면(主面) 상에 게이트 전극(14)과, 게이트 절연막(16)과, 활성층으로서 인듐을 포함하는 산화물 반도체막(18)이 순서대로 적층되어 있다. 활성층(18)의 표면 상에는 소스 전극(20) 및 드레인 전극(22)(적절히, "소스·드레인 전극"이라고 함)이 간극을 갖고 마련되어 있으며, 또한 소스 전극(20)과 드레인 전극(22)의 간극으로부터 노출되는 산화물 반도체막(18) 상에는 산화물 반도체막(18)을 보호하는 산화물 보호막(24)이 마련되어 있다.
도 2는, 본 개시에 관한 TFT의 구성의 다른 예를 나타내는 개략도이다. 도 2에 나타내는 TFT(30)도 보텀 게이트 구조를 갖고, 기판(12), 게이트 전극(14), 게이트 절연막(16), 산화물 반도체막(18)의 배치는 도 1에 나타내는 TFT(10)와 동일하다. 산화물 반도체막(18) 상에는 산화물 보호막(24)이 마련되고, 또한 산화물 보호막(24) 상에 소스 전극(20) 및 드레인 전극(22)이 간극을 갖고 마련되어 있다.
도 3은, 본 개시에 관한 TFT의 구성의 다른 예를 나타내는 개략도이다. 도 3에 나타내는 TFT(40)도 보텀 게이트 구조 및 보텀 콘택트 구조를 갖고, 기판(12), 게이트 전극(14), 게이트 절연막(16)의 배치는 도 1에 나타내는 TFT(10)와 동일하다. 게이트 절연막(16) 상에는, 소스 전극(20) 및 드레인 전극(22)이 간극을 갖고 마련되고, 소스 전극(20)과 드레인 전극(22)에 접촉하여 산화물 반도체막(18)이 마련되어 있다. 또한 산화물 반도체막(18) 상에는 산화물 보호막(24)이 마련되어 있다.
도 1~도 3에 나타내는 구성의 TFT(10, 30, 40) 중, 간편하게 제조할 수 있는 점, 산화물 보호막(24)에 의하여 산화물 반도체막(18)을 효과적으로 보호하는 점, 선형 이동도, 임곗값 시프트(반복 동작 안정성) 등의 TFT 특성이 우수한 점에서, 도 1에 나타내는 TFT(10)와 같이, 보텀 게이트 구조이고, 또한 산화물 반도체막(18) 상에 소스 전극(20) 및 드레인 전극(22)이 형성되어 있으며, 또한 소스 전극(20)과 드레인 전극(22)의 사이에서 노출되는 산화물 반도체막(18) 상에 산화물 보호막(24)이 형성되어 있는 구조를 갖는 것이 특히 바람직하다.
이하, 대표예로서, 주로 도 1에 나타내는 TFT(10)의 구성 및 제조 방법에 대하여 상세하게 설명한다. 또한, 이하의 설명에서는, 부호는 적절히 생략한다.
(게이트 전극)
기판 상에 게이트 전극을 형성한다. 게이트 전극은 높은 도전성을 갖는 재료를 이용하고, 예를 들면 Al, Mo, Cr, Ta, Ti, Au, Ag 등의 금속, Al-Nd, Ag 합금, 산화 주석, 산화 아연, 산화 인듐, 산화 인듐 주석(ITO), 산화 아연 인듐(IZO), In-Ga-Zn-O(IGZO) 등의 금속 산화물의 도전막을 이용하여 형성할 수 있다. 게이트 전극으로서는 이들 도전막을 단층 구조 또는 2층 이상의 적층 구조로 하여 이용할 수 있다.
게이트 전극은, 예를 들면 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD, 플라즈마 CVD법 등의 화학적 방식 등 중에서 사용하는 재료와의 적성을 고려하여 적절히 선택한 방법에 따라 성막한다.
게이트 전극을 형성하기 위한 도전막의 막두께는, 성막성, 에칭 또는 리프트 오프법에 의한 패터닝성, 도전성 등을 고려하면, 10nm 이상 1000nm 이하로 하는 것이 바람직하고, 50nm 이상 200nm 이하로 하는 것이 보다 바람직하다.
성막 후, 에칭 또는 리프트 오프법에 의하여 소정의 형상으로 패터닝하여, 게이트 전극을 형성해도 되고, 잉크젯법 등에 의하여 직접 패턴 형성해도 된다. 이때, 게이트 전극 및 게이트 배선을 동시에 패터닝하는 것이 바람직하다.
(게이트 절연막)
게이트 전극 및 배선을 형성한 후, 게이트 절연막을 형성한다. 게이트 절연막은 높은 절연성을 갖는 막이 바람직하고, 예를 들면 SiO2, SiNx, SiON, Al2O3, Y2O3, Ta2O5, HfO2 등의 절연막, 또는 이들 화합물을 적어도 2개 이상 포함하는 절연막으로 해도 되고, 단층 구조여도 되며 적층 구조여도 된다.
게이트 절연막은, 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD, 플라즈마 CVD법 등의 화학적 방식 등 중에서 사용하는 재료와의 적성을 고려하여 적절히 선택한 방법에 따라 성막한다.
게이트 절연막은 리크 전류의 저하 및 전압 내성의 향상을 위한 두께를 가질 필요가 있는 한편, 게이트 절연막의 두께가 너무 크면 구동 전압의 상승을 초래한다. 게이트 절연막은 재질에 따라서도 다르지만, 게이트 절연막의 두께는 10nm 이상 10μm 이하가 바람직하고, 50nm 이상 1000nm 이하가 보다 바람직하며, 100nm 이상 400nm 이하가 특히 바람직하다.
(산화물 반도체막)
게이트 절연막 상에 산화물 반도체막을 포함하는 활성층을 패턴 형성한다. 활성층의 패턴 형성은, 상술한 잉크젯법, 디스펜서법, 볼록판 인쇄법, 및 오목판 인쇄법에 의하여 미리 활성층의 패턴을 갖는 산화물 반도체 전구체막을 형성하여 산화물 반도체막으로 전화해도 되고, 산화물 반도체막을 포토리소그래피 및 에칭에 의하여 활성층의 형상으로 패터닝해도 된다. 포토리소그래피 및 에칭에 의하여 패턴 형성을 행하기 위해서는 잔존시키는 부분에 포토리소그래피에 의하여 레지스트 패턴을 형성하고, 염산, 질산, 희류산, 또는 인산, 질산 및 아세트산의 혼합액 등의 산 용액에 의하여 에칭함으로써 패턴을 형성한다.
산화물 반도체막(활성층)의 막두께는, 평탄성 및 막 형성에 필요로 하는 시간의 관점에서 5nm 이상 50nm 이하인 것이 바람직하다.
(소스·드레인 전극)
활성층 상에 소스·드레인 전극을 형성한다. 소스·드레인 전극은 각각 전극으로서 기능하도록 높은 도전성을 갖는 재료를 이용하고, Al, Mo, Cr, Ta, Ti, Au, Ag 등의 금속, Al-Nd, Ag 합금, 산화 주석, 산화 아연, 산화 인듐, 산화 인듐 주석(ITO), 산화 아연 인듐(IZO), In-Ga-Zn-O(IGZO) 등의 금속 산화물의 도전막 등을 이용하여 형성할 수 있다.
소스·드레인 전극의 형성은, 예를 들면 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD, 플라즈마 CVD법 등의 화학적 방식 등 중에서 사용하는 재료와의 적성을 고려하여 적절히 선택한 방법에 따라 성막하면 된다.
소스·드레인 전극의 막두께는, 성막성, 에칭 또는 리프트 오프법에 의한 패터닝성, 도전성 등을 고려하면, 10nm 이상 1000nm 이하로 하는 것이 바람직하고, 50nm 이상 100nm 이하로 하는 것이 보다 바람직하다.
소스·드레인 전극은 에칭 또는 리프트 오프법에 의하여 소정의 형상으로 패터닝하여 형성해도 되고, 잉크젯법 등에 의하여 직접 패턴 형성해도 된다. 이때, 소스·드레인 전극의 모든 층 및 이들 전극에 접속하는 배선을 동시에 패터닝하는 것이 바람직하다.
(산화물 보호막)
산화물 반도체막 상에 산화물 보호막을 상술한 실시형태의 수법에 따라 형성한다.
산화물 보호막은, 산화물 반도체막을 형성한 후에 산화물 반도체막 상에 형성한다. 산화물 반도체막의 성막에 계속해서 성막해도 되고, 산화물 반도체막을 활성층의 형상으로 패터닝한 후에 산화물 보호막을 성막해도 된다.
또, 산화물 보호막은, 도 1에 나타내는 TFT(10)와 같이, 소스·드레인 전극의 형성 후에 소스·드레인 전극 간에 노출되는 산화물 반도체막 상에 형성해도 되고, 도 2에 나타내는 TFT(30)와 같이, 소스·드레인 전극의 형성 전에 산화물 반도체막 상에 형성해도 된다. 혹은, 도 3에 나타내는 TFT(40)와 같이, 소스·드레인 전극의 형성 후에, 산화물 반도체막을 형성하고, 산화물 반도체막 상에 산화물 보호막을 형성해도 된다.
본 개시에 의하여 제조되는 박막 트랜지스터에 있어서의 산화물 반도체막 중의 탄소 농도를 CS(atom/cm3), 산화물 보호막 중의 탄소 농도를 CP(atom/cm3)로 했을 때, 이하의 관계식 (I-1)을 충족시키는 것이 바람직하다.
CP/CS≥10 (I-1)
식 (I-1)을 충족시킴으로써, 높은 선형 이동도를 갖고, 반복 동작 안정성이 향상된 (임곗값 시프트가 작은)박막 트랜지스터를 얻을 수 있다.
이러한 관점에서, 하기 식 (I)을 충족시키는 것이 보다 바람직하다.
100≥CP/CS≥10 (I)
산화물 반도체막 중의 탄소 농도 CS에 대하여, 산화물 보호막 중의 탄소 농도 CP가 상기 관계식 (I)을 충족시킴으로써, 산화물 보호막의 도전성이 억제되어, 반도체가 아닌, 절연성의 보호막으로서 기능시키는 것이 가능해진다.
상기 관계식을 충족시키는 산화물 반도체막 및 산화물 보호막을 얻는 수법으로서는, 산화물 반도체막과 산화물 보호막을 다른 성막 방법에 의하여 형성하는 수법(예를 들면 산화물 반도체막을 진공 성막으로, 산화물 보호막을 용액 프로세스로 성막함), 산화물 반도체막과 산화물 보호막을 함께 용액 프로세스로 성막하는 경우에는 다른 용매종의 용액을 이용하는 수법 등을 들 수 있다.
산화물 반도체막 중의 탄소 농도 CS는 1×1021atoms/cm3 이하인 것이 바람직하다. 상기 탄소 농도 범위로 함으로써 높은 전자 전달 특성을 갖는 산화물 반도체막이 얻어지기 쉽다.
산화물 보호막 중의 탄소 농도 CP는 1×1022atoms/cm3 이하인 것이 바람직하다. 상기 탄소 농도 범위로 함으로써 높은 동작 안정성이 얻어지기 쉽다.
산화물 반도체막 및 산화물 보호막 중의 각각의 탄소 농도, 질소 농도, 및 수소 농도는 2차 이온 질량 분석법(Secondary Ion Mass Spectrometry: SIMS)에 의한 측정으로 구할 수 있다. 또한, SIMS는 그 원리상, 시료 표면 근방 및 이종 재료의 계면 근방에 있어서 정확한 데이터를 얻는 것이 곤란한 것이 알려져 있다. 막 중의 불순물 농도의 두께 방향의 분포를 SIMS로 분석하는 경우, 측정 대상이 되는 막이 존재하는 범위에 있어서, 극단적인 강도 변동이 없고, 대략 일정한 강도가 얻어지는 영역의 값을 채용한다.
산화물 보호막의 막두께는, 산화물 반도체막을 보호하고, 또한 평탄성 및 막 형성에 필요로 하는 시간의 관점에서, 5nm 이상 50nm 이하인 것이 바람직하다.
[전자 디바이스]
이상에서 설명한 본 개시에 관한 박막 트랜지스터의 용도에는 특별히 한정은 없지만, 본 개시에 관한 박막 트랜지스터는 높은 TFT 특성을 나타내는 점에서, 예를 들면 전기 광학 장치(예를 들면 액정 표시 장치, 유기 EL(Electro Luminescence) 표시 장치, 무기 EL 표시 장치 등의 표시 장치 등)에 있어서의 구동 소자로서, 내열성이 낮은 수지 기판 상에 형성한 플렉시블 디스플레이에 이용하는 경우에 적합하다.
또, 본 개시에 관한 전자 소자는 X선 센서 등의 각종 센서, MEMS(Micro Electro Mechanical System) 등 다양한 전자 디바이스에 있어서의 구동 소자(구동 회로)로서 적합하게 이용된다.
본 개시에 의하여 제조되는 박막 트랜지스터를 적용함으로써, 전기 특성이 우수한 전자 디바이스의 제조 비용을 억제할 수 있다.
이하, 본 개시에 관한 전자 디바이스의 대표예로서, 본 실시형태에 의하여 제조되는 박막 트랜지스터를 구비한 액정 표시 장치에 대하여 구체적으로 설명한다.
<액정 표시 장치>
본 발명의 일 실시형태인 액정 표시 장치에 대하여, 도 4에 그 일부분의 개략 단면도를 나타내고, 도 5에 전기 배선의 개략 구성도를 나타낸다.
도 4에 나타내는 바와 같이, 본 실시형태의 액정 표시 장치(100)는, 도 1에 나타낸 보텀 게이트 구조의 TFT(10)와, 패시베이션층(102) 상의 화소 하부 전극(104) 및 그 대향 상부 전극(106) 사이에 있는 액정층(108)과, 각 화소에 대응시켜 다른 색을 발색시키기 위한 R(적색) G(녹색) B(청색)의 컬러 필터(110)를 구비하고, TFT(10)의 기판(12)측 및 RGB 컬러 필터(110) 상에 각각 편광판(120a, 120b)을 구비한 구성이다.
또, 도 5에 나타내는 바와 같이, 본 실시형태의 액정 표시 장치(100)는, 서로 평행한 복수의 게이트 배선(112)과, 게이트 배선(112)과 교차하는, 서로 평행한 데이터 배선(114)을 구비하고 있다. 여기에서 게이트 배선(112)과 데이터 배선(114)은 전기적으로 절연되어 있다. 게이트 배선(112)과 데이터 배선(114)의 교차부 부근에, TFT(10)가 구비되어 있다.
TFT(10)의 게이트 전극(14)은 게이트 배선(112)에 접속되어 있고, TFT(10)의 소스 전극(20)은 데이터 배선(114)에 접속되어 있다. 또, TFT(10)의 드레인 전극(22)은 패시베이션층(102)에 마련된 콘택트 홀(116)을 통하여(콘택트 홀(116)에 도전체가 매립되어) 화소 하부 전극(104)에 접속되어 있다. 이 화소 하부 전극(104)은, 접지된 대향 상부 전극(106)과 함께 커패시터(118)를 구성하고 있다.
또한, 상기 실시형태의 액정 표시 장치(100)에 있어서는, 도 1에 나타내는 구조의 TFT를 구비하지만, TFT는 도 1에 나타내는 구조의 TFT에 한정되지 않고, 예를 들면 도 2에 나타내는 구조의 TFT여도 된다.
또, 본 개시에 관한 전자 디바이스는 도 4 및 도 5에 나타내는 구성을 갖는 액정 표시 장치에 한정되지 않고, 본 개시에 관한 산화물 보호막의 제조 방법은, 유기 EL 표시 장치, X선 센서 등의 다른 전자 디바이스에도 적용할 수 있다.
실시예
이하에 실시예를 설명하지만, 본 발명은 이들 실시예에 의하여 한정되지 않는다.
<실시예 1>
이하와 같은 순서로 TFT를 제작하여, 평가를 행했다.
기판 상에 이하의 수법으로 산화물 반도체막을 형성했다.
질산 인듐(In(NO3)3·xH2O, 순도: 4N, (주)고준도 가가쿠 겐큐쇼제)을 2-메톡시에탄올(시약 특급, 와코 준야쿠 고교사제) 중에 용해시켜, 0.1mol/L 농도의 질산 인듐 용액(산화물 반도체 전구체 용액)을 제작했다.
기판으로서 열산화막 부착 p형 실리콘 기판을 이용하여, 열산화막을 게이트 절연막으로서 이용하는 간이형 TFT를 제작했다. 열산화막 부착 p형 실리콘 평방 25mm의 기판 상에, 제작한 질산 인듐 용액을 1500rpm의 회전 속도로 30초 스핀 코트한 후, 60℃로 가열된 핫플레이트 상에서 5분간 건조를 행했다.
얻어진 산화물 반도체 전구체막을, 하기 조건으로 산화물 반도체막으로 전화시켰다.
장치로서는 저압 수은 램프를 구비한 진공 자외(VUV: Vacuum Ultraviolet) 드라이 프로세서(오크 세이사쿠쇼사제, VUE-3400-F)를 이용했다.
시료를 장치 내의, 표면 온도 160℃로 가열된 핫플레이트 상에 세팅한 후, 5분간 대기했다. 그동안, 장치 처리실 내에 30L/min의 질소를 플로시킴으로써, 처리실 내의 산소 농도를 27000ppm로 했다. 또한, 장치 처리실 내의 산소 농도는 산소 농도계(요코가와 덴키사제, OX100)를 사용하여 측정했다.
5분간의 대기 후, 장치 내의 셔터를 개방하고, 90분간, 160℃의 가열 처리하에서의 자외선 조사 처리를 산화물 반도체 전구체막에 행함으로써 산화물 반도체막을 얻었다. 가열 처리하에서의 자외선 조사 처리 동안, 50L/min의 질소를 계속 플로시켰다.
시료 위치에서의 파장 254nm를 피크 파장으로 하는 자외선 조도는, 자외선 적산 광량계(하마마쓰 포토닉스사제, 컨트롤러 C9536, 센서 헤드 H9536-254, 200nm 초과 300nm 이하 정도의 범위에 분광 감도를 가짐)를 이용하여 측정하고, 105mW/cm2였다. 또, 파장 185nm를 피크 파장으로 하는 자외선 조도는, 자외선 적산 광량계(하마마쓰 포토닉스사제, 컨트롤러 C9536, 센서 헤드 H9536-185, 150~200nm 정도의 범위에 분광 감도를 가짐)를 이용하여 측정하였고, 8.2mW/cm2였다.
상기 얻어진 산화물 반도체막 상에 소스·드레인 전극을 증착에 의하여 성막했다. 소스·드레인 전극의 성막은, 메탈 마스크를 이용한 패턴 성막으로 제작하여, Ti막을 50nm의 두께로 성막했다. 소스·드레인 전극의 사이즈는 각각 평방 1mm로 하고, 전극 간 거리는 0.2mm로 했다.
다음으로, 소스·드레인 전극 간의 산화물 반도체막 상에 산화물 보호막을 잉크젯법을 이용하여 형성했다.
산화물 보호막 전구체 용액으로서는, 질산 인듐(In(NO3)3·xH2O, 순도: 4N, (주)고준도 가가쿠 겐큐쇼제)을 에틸렌글라이콜(시약 특급, 와코 준야쿠 고교사제) 중에 용해시켜, 0.3mol/L 농도의 질산 인듐 용액을 제작했다.
산화물 보호막 전구체 용액(질산 인듐 용액)을 후지필름사제 머티리얼 프린터 DMP-2831을 이용하여, 소스·드레인 전극 간 전체를 덮는 2mm×0.4mm의 산화물 보호막 전구체막을 패턴 형성했다. 잉크 카트리지는 실온으로 하고, 기판을 배치한 가열 기능 탑재 스테이지는 60℃로 가열하여 잉크젯에 의하여 질산 인듐 용액을 도포했다.
이어서, 산화물 보호막 전구체막을 산화물 보호막으로 전화시켰다. 산화물 보호막으로의 전화 공정은, 상술한 산화물 반도체막으로의 전화 공정과 동일한 가열 처리하(90분간, 160℃)에서의 자외선 조사에 의한 산화물 반도체막의 전화 공정과 동일한 조건으로 행했다.
이상의 공정을 거쳐, 박막 트랜지스터를 제작했다.
<실시예 2>
산화물 보호막 전구체 용액의 용매로서 아세틸아세톤(시약 특급, 와코 준야쿠 고교사제)을 이용하여 산화물 반도체막 상에 산화물 보호막을 제작한 것 이외에는 실시예 1과 동일한 수법으로 박막 트랜지스터를 제작했다.
<비교예 1>
보호막 전구체 용액으로서, NN120-20(폴리실라제인 20질량%, 자일렌 80질량%, AZ 일렉트로닉 머티리얼즈사제)을 AZ-시너(Thinner)(아세트산 2-에톡시에틸)로 2배 희석시켜, 폴리실라제인 용액을 얻었다. 이 폴리실라제인 용액을 이용하여 산화물 반도체막 상에 산질화 규소 보호막을 제작한 것 이외에는 실시예 1과 동일한 수법으로 박막 트랜지스터를 제작했다.
<비교예 2>
소스·드레인 전극 형성 후에 산화물 보호막을 형성하지 않는 것 이외에는 실시예 1과 동일한 수법으로 박막 트랜지스터를 제작했다.
<실시예 3>
산화물 보호막 전구체 용액으로서, 실시예 1에서 이용한 0.3mol/L 농도의 질산 인듐 용액과, 질산 아연(Zn(NO3)2·6H2O, 순도: 3N, (주)고준도 가가쿠 겐큐쇼제)을 에틸렌글라이콜에 용해시켜 제작한 0.3mol/L 농도의 질산 아연 용액을 1:1의 비율로 혼합하고, 용액 중에 포함되는 금속 성분의 50atom%가 인듐인 산화물 보호막 전구체 용액을 제작했다. 이 산화물 보호막 전구체 용액을 이용한 것 이외에는 실시예 1과 동일한 수법으로 산화물 반도체막 상에 산화물 보호막을 제작하여, 박막 트랜지스터를 제작했다.
<비교예 3>
산화물 보호막 전구체 용액으로서, 실시예 1에서 이용한 0.3mol/L 농도의 질산 인듐 용액과, 실시예 3에서 이용한 0.3mol/L 농도의 질산 아연 용액을 1:4의 비율로 혼합하고, 용액 중에 포함되는 금속 성분의 20atom%가 인듐인 산화물 보호막 전구체 용액을 제작했다. 이 산화물 보호막 전구체 용액을 이용한 것 이외에는 실시예 1과 동일한 수법으로 산화물 반도체막 상에 산화물 보호막을 제작하여, 박막 트랜지스터를 제작했다.
[평가]
(TFT 특성의 평가)
실시예 및 비교예에서 제작한 박막 트랜지스터에 대하여, 반도체 파라미터·애널라이저 4156C(애질런트 테크놀로지사제)를 이용하여, 트랜지스터 특성 Vg-Id의 측정을 행했다. Vg-Id 특성의 측정은, 드레인 전압(Vd)을 +1V로 고정하고, 게이트 전압(Vg)을 -15V~+30V의 범위 내에서 변화시켜, 각 게이트 전압에 있어서의 드레인 전류(Id)를 측정함으로써 행했다.
또, -15V~+30V~-15V의 게이트 전압 스위프 종료 후, 1분 경과 후 재차 -15V~+30V~-15V의 스위프를 행하는 작업을 10회 반복하여, 1회째의 스위프 시의 임곗값(Vth)과 10회째의 스위프 시의 Vth의 차를 임곗값 시프트(ΔVth)로서 구했다.
표 1에 실시예 및 비교예에서 이용한 보호막 전구체 용액에 포함되는 금속 성분의 총량에 대한 인듐(In)의 비율 및 용매종 그리고 Vg-Id 특성으로부터 구한 선형 이동도, Vth, ΔVth를 나타낸다.
[표 1]
Figure pct00001
실시예 1~3에 대해서는 보호막 형성 전의 특성(비교예 2)과 동등한 선형 이동도와 Vth를 나타내고 있고, 보호막 형성에 의하여 산화물 반도체막의 특성이 거의 변화하고 있지 않는 것을 알 수 있다.
또한 산화물 보호막의 형성 전에는 반복 구동에 의한 임곗값 시프트(ΔVth)가 매우 컸던 것에 대하여, 산화물 보호막의 형성에 의하여 ΔVth가 큰폭으로 저감되어 있는 것을 알 수 있다. 비교예 1의 폴리실라제인 용액을 이용한 산화물 보호막의 형성에서는 보호막의 형성에 의하여 임곗값(Vth)이 큰폭으로 마이너스 방향으로 시프트했다.
산화물 보호막에 있어서의 금속 성분 중 인듐의 함유량이 50atom% 이상이면 ΔVth가 -2V보다 작은 안정적인 동작이 가능하지만, 인듐 함유량이 20atom%(비교예 3)가 되면 ΔVth가 큰 불안정한 동작이 되는 것을 알 수 있다.
(탄소 농도의 평가)
실시예 1 및 비교예 1의 조건으로 제작한 산화물 보호막에 대하여 SIMS 분석을 행했다. 측정 장치는 알박 파이(ULVAC PHI)사제 파이 어뎁트(PHI ADEPT)1010을 이용하고, 측정 조건으로서는 1차 이온종은 Cs+, 1차 가속 전압은 1.0kV, 검출 영역은 140μm×140μm로 했다.
표 2에 SIMS에 의하여 추측된, 실시예 1~3 및 비교예 1, 3의 산화물 보호막 중의 탄소 농도 CP를 나타낸다.
또한, 각 예에 있어서의 산화물 반도체막 중의 탄소 농도 CS는 5.0×1020[atoms/cm3]이다. 산화물 반도체막 중의 탄소 농도 CS(atoms/cm3)와 산화물 보호막 중의 탄소 농도 CP(atoms/cm3)의 비(CP/CS)도 표 2에 나타낸다.
[표 2]
Figure pct00002
즉, 산화물 반도체막 중의 탄소 농도 CS와 산화물 보호막 중의 탄소 농도 CP의 관계가, 실시예 1~3에서는, 100≥CP/CS≥10이었는데, 비교예 1에서는, CP/CS<10이고, 비교예 3에서는, CP/CS>100이었다.
이상으로부터, 산화물 보호막 중의 탄소 농도 CP와 산화물 반도체막 중의 탄소 농도 CS의 비가, 특히 TFT의 동작 안정성(ΔVth)에 크게 영향을 주고 있고, 100≥CP/CS≥10의 관계를 충족시킴으로써, TFT의 동작 안정성이 향상된다고 생각된다.
2015년 1월 28일에 출원된 일본 특허출원 2015-014626의 개시는 그 전체가 참조로 본 명세서에 원용된다.
본 명세서에 기재된 모든 문헌, 특허, 특허출원, 및 기술 규격은, 개개의 문헌, 특허, 특허출원, 및 기술 규격이 참조로 원용되는 것이 구체적이고 또한 개개에 기재된 경우와 동일한 정도로, 본 명세서 중에 참조로 원용된다.

Claims (21)

  1. 용매 및 50atom% 이상이 인듐인 금속 성분을 포함하는 산화물 보호막 전구체 용액을, 기판 상에 형성된 인듐을 포함하는 산화물 반도체막 상에 도포하여 산화물 보호막 전구체막을 형성하는 공정과,
    상기 산화물 보호막 전구체막을 상기 산화물 반도체막보다 비저항이 높은 산화물 보호막으로 전화시키는 공정을 포함하는 산화물 보호막의 제조 방법.
  2. 청구항 1에 있어서,
    상기 산화물 반도체막에 포함되는 금속 성분의 50atom% 이상이 인듐인 산화물 보호막의 제조 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 용매가 아실기를 갖는 용매를 포함하는 산화물 보호막의 제조 방법.
  4. 청구항 3에 있어서,
    상기 아실기가 아세틸기인 산화물 보호막의 제조 방법.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 용매가 폴리올을 포함하는 산화물 보호막의 제조 방법.
  6. 청구항 4 또는 청구항 5에 있어서,
    상기 용매가 아세틸아세톤 및 에틸렌글라이콜 중 적어도 한쪽을 포함하는 산화물 보호막의 제조 방법.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 산화물 보호막 전구체 용액에 포함되는 인듐이 인듐 이온인 산화물 보호막의 제조 방법.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 산화물 보호막 전구체 용액이 질산 이온을 포함하는 산화물 보호막의 제조 방법.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 산화물 보호막 전구체막을 상기 산화물 보호막으로 전화시키는 공정에 있어서, 상기 산화물 보호막 전구체막이 가열되고 있는 조건하에서 상기 산화물 보호막 전구체막에 자외선 조사를 행하는 산화물 보호막의 제조 방법.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서,
    상기 산화물 보호막 전구체막을 상기 산화물 보호막으로 전화시키는 공정에 있어서, 상기 기판의 온도를 120℃ 초과로 유지하는 산화물 보호막의 제조 방법.
  11. 청구항 10에 있어서,
    상기 산화물 보호막 전구체막을 상기 산화물 보호막으로 전화시키는 공정에 있어서, 상기 기판의 온도를 200℃ 미만으로 유지하는 산화물 보호막의 제조 방법.
  12. 청구항 1 내지 청구항 11 중 어느 한 항에 있어서,
    상기 산화물 반도체막은, 용매 및 인듐을 포함하는 산화물 반도체 전구체 용액을 상기 기판 상에 도포하여 산화물 반도체 전구체막을 형성한 후, 상기 산화물 반도체 전구체막을 전화시킨 산화물 반도체막인 산화물 보호막의 제조 방법.
  13. 청구항 1 내지 청구항 12 중 어느 한 항에 기재된 산화물 보호막의 제조 방법에 의하여 제조된 산화물 보호막.
  14. 게이트 전극과, 게이트 절연막과, 인듐을 포함하는 산화물 반도체막과, 상기 산화물 반도체막 중 적어도 일부를 보호하는 청구항 13에 기재된 산화물 보호막과, 소스 전극과, 드레인 전극을 갖는 박막 트랜지스터.
  15. 게이트 전극과, 게이트 절연막과, 인듐을 포함하는 산화물 반도체막과, 소스 전극과, 드레인 전극과, 상기 산화물 반도체막 중 적어도 일부를 보호하는 산화물 보호막을 갖고, 상기 산화물 반도체막 중의 탄소 농도를 CS, 상기 산화물 보호막 중의 탄소 농도를 CP로 했을 때, 하기의 관계식 (I)을 충족시키는 박막 트랜지스터.
    100≥CP/CS≥10 (I)
    식 (I)에 있어서 CP 및 CS의 단위는 모두 atoms/cm3이다.
  16. 청구항 15에 있어서,
    상기 산화물 반도체막 중의 탄소 농도 CS가 1×1021atoms/cm3 이하인 박막 트랜지스터.
  17. 청구항 15 또는 청구항 16에 있어서,
    상기 산화물 보호막 중의 탄소 농도 CP가 1×1022atoms/cm3 이상인 박막 트랜지스터.
  18. 청구항 14 내지 청구항 17 중 어느 한 항에 있어서,
    보텀 게이트 구조를 갖는 박막 트랜지스터.
  19. 청구항 18에 있어서,
    상기 산화물 반도체막 상에 상기 소스 전극 및 상기 드레인 전극이 형성되어 있고, 또한 상기 소스 전극과 상기 드레인 전극의 사이에서 노출되는 상기 산화물 반도체막 상에 상기 산화물 보호막이 형성되어 있는 구조를 갖는 박막 트랜지스터.
  20. 기판 상에 게이트 전극을 형성하는 공정과,
    상기 기판 및 상기 게이트 전극 상에 게이트 절연막을 형성하는 공정과,
    상기 게이트 절연막 상에 인듐을 포함하는 산화물 반도체막을 형성하는 공정과,
    상기 산화물 반도체막 상에 소스 전극 및 드레인 전극을 형성하는 공정과,
    상기 소스 전극과 상기 드레인 전극의 사이에서 노출되는 상기 산화물 반도체막 상에 청구항 1 내지 청구항 12 중 어느 한 항에 기재된 산화물 보호막의 제조 방법에 의하여 상기 산화물 반도체막보다 비저항이 높은 산화물 보호막을 형성하는 공정을 갖는 박막 트랜지스터의 제조 방법.
  21. 청구항 14 내지 청구항 청구항 19 중 어느 한 항에 기재된 박막 트랜지스터를 구비한 전자 디바이스.
KR1020177018673A 2015-01-28 2015-12-04 산화물 보호막의 제조 방법, 산화물 보호막, 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 및 전자 디바이스 KR20170093912A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-014626 2015-01-28
JP2015014626 2015-01-28
PCT/JP2015/084179 WO2016121230A1 (ja) 2015-01-28 2015-12-04 酸化物保護膜の製造方法、酸化物保護膜、薄膜トランジスタの製造方法、薄膜トランジスタ、及び電子デバイス

Publications (1)

Publication Number Publication Date
KR20170093912A true KR20170093912A (ko) 2017-08-16

Family

ID=56542865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177018673A KR20170093912A (ko) 2015-01-28 2015-12-04 산화물 보호막의 제조 방법, 산화물 보호막, 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 및 전자 디바이스

Country Status (4)

Country Link
JP (1) JP6246952B2 (ko)
KR (1) KR20170093912A (ko)
TW (1) TWI683324B (ko)
WO (1) WO2016121230A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6852296B2 (ja) * 2016-07-19 2021-03-31 株式会社リコー 電界効果型トランジスタの製造方法
CN111051059A (zh) * 2017-09-01 2020-04-21 富士胶片株式会社 前体薄膜、两面导电性薄膜的制造方法、触摸面板传感器
JP2019165040A (ja) * 2018-03-19 2019-09-26 株式会社リコー 酸化インジウムを含む膜の製造方法、及び電界効果型トランジスタの製造方法
CN111180309A (zh) * 2018-11-12 2020-05-19 广东聚华印刷显示技术有限公司 氧化物半导体薄膜及其制备方法、薄膜晶体管的制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5644111B2 (ja) * 2007-12-26 2014-12-24 コニカミノルタ株式会社 金属酸化物半導体およびその製造方法、半導体素子、薄膜トランジスタ
JP5288142B2 (ja) * 2008-06-06 2013-09-11 出光興産株式会社 酸化物薄膜用スパッタリングターゲットおよびその製造法
KR101396102B1 (ko) * 2009-12-04 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2012117439A1 (ja) * 2011-02-28 2012-09-07 パナソニック株式会社 薄膜半導体装置及びその製造方法
JP5700291B2 (ja) * 2011-03-24 2015-04-15 凸版印刷株式会社 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置
JP6028961B2 (ja) * 2012-03-22 2016-11-24 国立研究開発法人産業技術総合研究所 トランジスタ用酸化物半導体膜の製造方法
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
JP6015389B2 (ja) * 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
WO2014136636A1 (ja) * 2013-03-06 2014-09-12 住友化学株式会社 薄膜トランジスタ

Also Published As

Publication number Publication date
WO2016121230A1 (ja) 2016-08-04
TWI683324B (zh) 2020-01-21
TW201628023A (zh) 2016-08-01
JPWO2016121230A1 (ja) 2017-07-13
JP6246952B2 (ja) 2017-12-13

Similar Documents

Publication Publication Date Title
KR101634482B1 (ko) 박막 트랜지스터의 제조 방법
JP6180908B2 (ja) 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP6181306B2 (ja) 金属酸化物膜の製造方法
KR20170093912A (ko) 산화물 보호막의 제조 방법, 산화물 보호막, 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 및 전자 디바이스
KR20150119360A (ko) 금속 산화물막 및 그 제조 방법, 박막 트랜지스터, 표시 장치, 이미지 센서 그리고 x 선 센서
JP6096102B2 (ja) 金属酸化物半導体膜の製造方法
JP6134980B2 (ja) 金属酸化物薄膜及びその製造方法、並びにその製造方法に用いる金属酸化物薄膜形成用塗布溶液
JP6177711B2 (ja) 金属酸化物膜の製造方法、金属酸化物膜、薄膜トランジスタ、及び電子デバイス
JP6061831B2 (ja) 金属酸化物膜の製造方法及び薄膜トランジスタの製造方法
KR101967564B1 (ko) 금속 산화물 반도체막의 제조 방법과, 금속 산화물 반도체막, 박막 트랜지스터 및 전자 디바이스
JP6271760B2 (ja) 金属酸化物膜の製造方法及び薄膜トランジスタの製造方法
JP6195986B2 (ja) 金属酸化物半導体膜の製造方法及び薄膜トランジスタの製造方法
JP6086854B2 (ja) 金属酸化物膜の製造方法、金属酸化物膜、薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application