KR20140078543A - 자발적 연소 반응이 발생하는 인듐아연 산화물계 반도체 잉크 조성물 및 이를 통해 제조되는 무기 반도체 박막 - Google Patents

자발적 연소 반응이 발생하는 인듐아연 산화물계 반도체 잉크 조성물 및 이를 통해 제조되는 무기 반도체 박막 Download PDF

Info

Publication number
KR20140078543A
KR20140078543A KR1020130149940A KR20130149940A KR20140078543A KR 20140078543 A KR20140078543 A KR 20140078543A KR 1020130149940 A KR1020130149940 A KR 1020130149940A KR 20130149940 A KR20130149940 A KR 20130149940A KR 20140078543 A KR20140078543 A KR 20140078543A
Authority
KR
South Korea
Prior art keywords
metal
ink composition
thin film
indium
inorganic
Prior art date
Application number
KR1020130149940A
Other languages
English (en)
Inventor
조성윤
이창진
강영훈
Original Assignee
한국화학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국화학연구원 filed Critical 한국화학연구원
Priority to PCT/KR2013/011357 priority Critical patent/WO2014092414A1/ko
Publication of KR20140078543A publication Critical patent/KR20140078543A/ko
Priority to US14/736,789 priority patent/US9969896B2/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/52—Electrically conductive inks
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/02—Printing inks
    • C09D11/03—Printing inks characterised by features other than the chemical nature of the binder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/56—Organo-metallic compounds, i.e. organic compounds containing a metal-to-carbon bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/28—Nitrogen-containing compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 목적은 자발적 연소 반응이 발생하는 인듐아연 산화물계 반도체 잉크 조성물 및 이를 통해 제조되는 무기 반도체 박막을 제공하는 데 있다. 이를 위하여, 본 발명은 산화재료인 금속 A의 질화물(nitrate)과 연료재료인 금속 B의 화학식 1로 표현되는 착화물을 포함하고, 상기 금속 A 및 금속 B는 각각 인듐, 갈륨, 아연, 티타늄, 알루미늄, 리튬 및 지르코늄으로 이루어진 군으로부터 선택되는 1종의 금속이며, 금속 A와 금속 B는 서로 상이한 것을 특징으로 하는 반도체 잉크 조성물을 제공한다. 본 발명에 따른 자발적 연소 반응이 발생하는 인듐아연 산화물계 반도체 잉크 조성물 및 이를 통해 제조되는 무기 반도체 박막은 트랜지스터 소자의 채널 재료로 이용될 수 있고, 이에 따라 전기적 성능이 향상된 무기 박막 트랜지스터를 제조할 수 있다. 또한, 용액공정에 적합하여 박막으로의 제조가 용이하고 저온공정이 가능하며, 연료재료와 산화재료가 배위된 두 금속 전구체를 혼합함으로써 발생하는 자발적인 연소반응에 의하여 조밀하고 균일한 박막을 제조할 수 있고, 이에 따라 신뢰도가 우수한 무기 박막 트랜지스터를 제조할 수 있다.

Description

자발적 연소 반응이 발생하는 인듐아연 산화물계 반도체 잉크 조성물 및 이를 통해 제조되는 무기 반도체 박막{Indium zinc oxide semiconductor ink composition generating self-combustion reaction and the inorganic semiconductor film thereof}
본 발명은 자발적 연소 반응이 발생하는 인듐아연 산화물계 반도체 잉크 조성물 및 이를 통해 제조되는 무기 반도체 박막에 관한 것이다.
최근 산화물 반도체가 가지는 다양한 특성들에 관심이 커지면서 많은 연구가 이루어지고 있다. 특히 산화물 반도체는 박막 트랜지스터 (TFT)의 활성층으로 응용이 되고 있으며, 이에 사용되는 무기 산화물 반도체로는 산화아연(ZnO), 산화 인듐, 산화 인듐아연 (IZO), 산화 인듐갈륨아연 (IGZO), 산화 인듐주석아연 (IZTO) 등등이 있다. 이러한 산화물 반도체는 산화물 화학결합의 특성상 3 eV이상의 상대적으로 큰 밴드갭을 가지고 있어 가시광선 영역에서 투명한 특성을 보이며, 실리콘에 비해 저온에서의 성장, 비교적 적은 비용으로 용액공정의 가능 및 높은 이동도를 얻을 수 있는 장점이 있다.
박막 트랜지스터 소자는 디스플레이 정보기기에서 요구되는 핵심 부품이며, 하나의 픽셀(pixel)을 스위칭하여 디스플레이 정보기기의 화소 계조 표현에 필수적이다. 전자 정보 산업에서 큰 시장을 형성하고 있다. 현재 산화물 반도체는 주로 진공 기반의 장비인 스퍼터링, 원자층 증착 (ALD), 펄스레이져 증착 (PLD), 유기 금속 화학 기상 증착 (MOCVD) 방법 등이 널리 사용되고 있다.
그러나 최근 디스플레이 장치 등의 전자제품들이 저렴한 가격대를 형성함에 따라, 근래의 전자 정보 산업은 초저가 및 대면적 공정과 대량생산이 중요해지고 있다. 따라서 높은 공정비용을 수반하는 노광 또는 진공 증착 공정을 대체하기 위하여, 용액 기반의 공정을 개발할 필요가 있다. 이러한 용액 기반의 공정을 이용한 박막 트랜지스터 소자 제조는 유기 반도체를 기반으로 한 연구가 많으나, 유기 박막 트랜지스터는 이동도, 점멸비, 전류밀도와 같은 박막 트랜지스터의 기본적 특성뿐만 아니라 오랜 수명을 유지할 수 있는 내구성 및 전기적 신뢰성의 관점에서 해결해야할 많은 문제점들이 남아있는 실정이다.
한편, 용액공정을 이용하여 무기 산화물 반도체를 제작하고자 하는 새로운 경향이 나타나기 시작하였으며, 이는 산화 인듐, 산화 인듐주석 (ITO), 알루미늄 및 갈륨이 첨가된 산화 아연 막과 같은 다양한 재료를 대상으로 저온 공정을 개발하기 위한 연구들이 활발히 수행되었다. 용액 공정으로는 졸-겔법 (sol-gel), 유기 금속 분해법 (MOD), 화학욕조법 (CBD) 등이 있다.
무기 산화물 반도체 제작에 주로 사용되는 졸-겔법은 적절한 pH를 가지는 금속 전구체 용액을 스핀 코팅이나 잉크젯 인쇄를 통하여 기판 위에 도포한 후 열처리를 한다. 열처리 과정 중 무기 전구체는 가수 분해 (hydrolysis) 및 응축 (condensation) 반응을 하게 되며, 이들 반응으로부터 발생하는 금속과 산소의 결합으로 인하여 금속 산화물을 형성하게 된다. 보통 무기 전구체로는 금속 알콕사이드 (alkoxide), 금속 아세테이트 (acetate), 금속 질화물(nitrate), 금속 할라이드 (halide)등이 있다.
그러나 우수한 전기적 특성을 얻기 위해서는 졸-겔 산화물 반도체 공정 온도는 아직 비교적 높은 편이다. ZnO의 경우 300 ℃ 이상, IZO의 경우 400 ℃ 이상, 그리고 IGZO의 경우는 450 ℃ 이상의 열처리 공정의 온도가 필요한 것으로 보고되고 있다. (Adv. Mater. 2012, 24, 2945)
이러한 무기 반도체 재료의 열처리 공정상 단점을 해결하기 위한 많은 연구가 보고되고 있다. Shrringhaus 등의 연구에 따르면, 질소 분위기인 글로브 박스(glove box) 안에서 인듐, 갈륨, 아연 알콕사이드 전구체를 이용하여 275 ℃로 열처리하여 이동도 ~10 cm2V-1s-1을 얻었으며, Park 등의 연구에 따르면, 질소 분위기인 박스 안에서 인듐, 갈륨, 아연 아세테이트 및 나이트레이트 전구체를 이용하여 deep-UV 노광 및 200 ℃의 열처리 공정을 통해 산화 알루미늄 절연체 기판위에서 이동도 ~10 cm2V-1s-1을 얻을 수 있다(Nature 2011, 10, 45., Nature Lett. 2012, 489, 128).
그러나 이와 같은 방법들은 필수적으로 질소 분위기, 특수한 장비, 또는 high-k 게이트 절연체 없이는 실험적으로 재현이 되지 않으므로 실용적인 측면에서 산업적인 활용도가 떨어질 수 있다는 문제점이 있다.
Marks 등의 연구결과에 따르면, 최근 인듐, 아연 나이트레이트 전구체에 연료(fuel) 재료인 유레아 (Urea)와 산화(oxidizer) 재료인 암모늄 질산 (NH4NO3)을 첨가하여 연소반응 (combustion reaction)을 이용할 수 있는 금속 전구체 조성물을 제조하였으며, 이를 이용하여 300 ℃의 열처리와 함께 이동도 ~3 cm2V-1s-1을 얻었다. 연소반응을 이용하여 저온공정에서 높은 이동도를 얻었지만, 금속 산화물 전구체 외에 연료재료, 산화재료 및 base 용액 등을 추가적으로 첨가해야하며 정량적인 첨가 없이는 재현에 어려운 문제점이 있다(J. Am. Chem. Soc. 2012, 134, 9593, Nature Mater. 2011, 10, 382, J. Am. Chem. Soc. 2012, 134, 11583).
이에 본 발명자들은 우수한 특성을 나타내는 산화인듐아연 반도체 박막의 제조방법을 연구하던 중 연료재료와 산화재료가 배위된 금속 전구체를 발견하였으며, 별도의 첨가물 없이 두 금속 전구체를 혼합함으로써, 전하 이동도 및 점멸비 특성이 향상된 산화인듐아연 반도체 박막을 제조할 수 있는 무기 반도체 잉크 조성물을 개발하고, 본 발명을 완성하였다.
본 발명의 목적은 자발적 연소 반응이 발생하는 인듐아연 산화물계 반도체 잉크 조성물 및 이를 통해 제조되는 무기 반도체 박막을 제공하는 데 있다.
이를 위하여, 본 발명은
산화재료인 금속 A의 질화물(nitrate);
연료재료인 금속 B의 하기 화학식 1로 표현되는 착화물을 포함하고,
상기 금속 A 및 금속 B는 각각 인듐, 갈륨, 아연, 티타늄, 알루미늄, 리튬 및 지르코늄으로 이루어진 군으로부터 선택되는 1종의 금속이며, 금속 A와 금속 B는 서로 상이한 것을 특징으로 하는 반도체 잉크 조성물을 제공한다.
[화학식 1]
Figure pat00001
(상기에서 R1, R2 및 R3는 각각 독립적으로 수소 또는 C1 내지 C2 알킬이고, 여기서 C1 내지 C2 알킬은 하나 이상의 F로 치환될 수 있다.)
또한, 본 발명은
상기의 무기반도체 잉크 조성물을 기판 상부로 인쇄 또는 코팅하여 막을 제조하는 단계(단계 1); 및
상기 단계 1에서 제조된 막을 열처리하는 단계(단계 2);를 포함하는 반도체 잉크 조성물을 이용한 반도체 박막의 제조방법을 제공한다.
또한, 본 발명은
상기의 제조방법을 통해 기판 상부에 형성된 반도체 박막을 제공한다.
나아가, 본 발명은
기판(게이트전극) 및 상기의 제조방법으로 제조되는 반도체 박막이 순차적으로 적층되고, 상기 산화아연 반도체 박막 상부 또는 하부에 소스(source)와 드레인(drain) 전극이 적층되되, 상기 소스와 드레인 전극은 일정 간격으로 이격되어 있는 것을 특징으로 하는 무기 박막 트랜지스터를 제공한다.
본 발명에 따른 자발적 연소 반응이 발생하는 인듐아연 산화물계 반도체 잉크 조성물 및 이를 통해 제조되는 무기 반도체 박막은 트랜지스터 소자의 채널 재료로 이용될 수 있고, 이에 따라 전기적 성능이 향상된 무기 박막 트랜지스터를 제조할 수 있다. 또한, 용액공정에 적합하여 박막으로의 제조가 용이하고 저온공정이 가능하며, 연료재료와 산화재료가 배위된 두 금속 전구체를 혼합함으로써 발생하는 자발적인 연소반응에 의하여 조밀하고 균일한 박막을 제조할 수 있고, 이에 따라 신뢰도가 우수한 무기 박막 트랜지스터를 제조할 수 있다.
도 1은 본 발명에 따라 제조된 무기 박막 트랜지스터를 나타낸 개략도이고;
도 2는 본 발명의 실시예 3 및 비교예 1 내지 비교예 3의 무기 반도체 잉크 조성물로 제조된 무기 박막 트랜지스터의 전류 전달 특성을 나타낸 그래프이고;
도 3은 본 발명의 실시예 3 및 비교예 1 내지 비교예 3의 무기 반도체 잉크 조성물의 저온에서의 발열 특성을 나타낸 그래프이다.
본 발명은
산화재료인 금속 A의 질화물(nitrate);
연료재료인 금속 B의 하기 화학식 1로 표현되는 착화물을 포함하고,
상기 금속 A 및 금속 B는 각각 인듐, 갈륨, 아연, 티타늄, 알루미늄, 리튬 및 지르코늄으로 이루어진 군으로부터 선택되는 1종의 금속이며, 금속 A와 금속 B는 서로 상이한 것을 특징으로 하는 반도체 잉크 조성물을 제공한다.
[화학식 1]
Figure pat00002
(상기에서 R1, R2 및 R3는 각각 독립적으로 수소 또는 C1 내지 C2 알킬이고, 여기서 C1 내지 C2 알킬은 하나 이상의 F로 치환될 수 있다.)
이하, 본 발명을 상세히 설명한다.
본 발명에 따르면, 상기 산화재료와 연소재료가 배위된 두 금속 전구체를 혼합함으로써 자발적인 연소반응이 발생할 수 있고, 이로 인해 조밀하고 균일한 박막을 제조할 수 있다. 상기 산화재료 및 연소재료의 금속 A 및 금속 B는 인듐, 갈륨, 아연, 티타늄, 알루미늄, 리튬 및 지르코늄으로 이루어진 군으로부터 선택되는 1종의 금속인 것이 바람직하나, 이때 상금 금속 A와 금속 B는 서로 상이한 것이 바람직하다.
종래의 기술에 따르면 카바하이드라자이드(carbohydrazide), 유레아(urea), 시트르산(citric acid) 및 글라이신(glycine)으로 이루어진 군으로부터 선택되는 1종을 연소재료로서 산화물 전구체 조성물에 추가하여 사용할 수 있었으나, 상기와 같은 물질을 추가적으로 조성물 용액에 정량적으로 첨가하여야 하고 이에 따른 트랜지스터 소자의 성능 구현에 있어 재현성 문제가 발생할 수 있으므로, 실용적인 측면에서 산업적인 활용도가 떨어질 수 있다는 문제점이 있었다.
그러나 본 발명에 따른 상기 화학식 1의 착화물을 포함하는 금속 전구체를 사용하는 경우 추가적인 첨가물 및 장비 없이도 우수한 전기적 특성을 나타내는 전구체를 제조할 수 있다는 장점이 있다.
이때, 일례로써 상기 연료재료로는 징크 아세틸아세토네이트 하이드레이트(Zinc acetylacetonate hydrate, (Zn(C5H7O2)2·xH2O)), 인듐 아세틸아세토네이트 하이드레이트(Indium acetylacetonate hydrate, (In(C5H7O2)3·xH2O)), 갈륨 아세틸아세토네이트 (Gallium acetylacetonate, (Ga(C5H7O2)3)), 징크 시트레이트 디하이드레이트 (Zinc citrate dihydrate, (Zn3(C6H5O7)2·2H2O)), 징크 헥사플루오로아세틸아세토네이트 디하이드레이트 (Zinc hexafluoroacetylacetonate dihydrate, (Zn(C5HF6O2)2·2H2O)) 및 글리신 징크 솔트 모노하이드레이트 (Glycine zinc salt monohydrate, (ZnC4H10N2O5)) 등을 사용할 수 있다.
본 발명에 따른 반도체 잉크 조성물은
산화재료로서 금속 C의 질화물(nitrate);
연료재료로서 금속 C의 상기 화학식 1로 표현되는 착화물로부터 선택되는 1종 이상을 더 포함하고,
상기 금속 C는 인듐, 갈륨, 아연, 티타늄, 알루미늄, 리튬 및 지르코늄으로 이루어진 군으로부터 선택되는 1종의 금속이며, 금속 C는 상기 금속 A 및 금속 B와 서로 상이한 것이 바람직하다.
본 발명에 따른 반도체 잉크 조성물은 산화재료 1종과 연료재료 1종을 혼합한 2종의 물질의 혼합물일 수 있으나 이에 한정되는 것은 아니다. 2종의 산화재료 및 1종의 연소재료, 1종의 산화재료 및 2종의 연소재료를 혼합하여 사용할 수 있고, 또한 2종의 산화재료 및 2종의 연소재료를 혼합하여 사용할 수 있다. 이때, 산화재료 및 연료재료는 각각 서로 다른 금속을 포함하는 것이 바람직하다(실시예 1 내지 실시예 33 참조).
본 발명에 따른 반도체 잉크 조성물은 안정제로서 모노에틸렌아민(MEA, monoethyleneamine)을 더 포함할 수 있다. 상기 반도체 잉크 조성물은 전구체 물질이 균질하게 분산된 용액을 기판 상부에 코팅한 후 열처리함으로써 균질한 반도체 산화물 박막을 제조할 수 있고 이에 따라 신뢰도가 우수한 무기 박막 트랜지스터를 제조할 수 있다. 이에, 안정제로서 모노에틸렌아민(MEA, monoethyleneamine)을 더 포함함으로써 전구체 물질이 용매에 더욱 안정하게 분산된 용액을 얻을 수 있고, 이에 따라 균질한 반도체 산화물 박막을 제조할 수 있다.
이때, 상기 금속 A 및 금속 B가 아연 또는 인듐인 경우 아연:인듐이 1:0.7 내지 1:10의 몰비로 혼합되는 것이 바람직하다. 구체적으로, 아연질화물과 인듐 아세틸아세토네이트의 혼합물인 경우 또는 아연 아세틸아세토네이트와 인듐 질화물의 혼합물인 경우 아연:인듐이 1:0.7 내지 1: 5의 몰비로 혼합되는 것이 더욱 바람직하다.
또한, 상기 금속 A 및 금속 B가 인듐 또는 갈륨일 때, 구체적으로 인듐 아세틸아세토네이트 및 갈륨 질화물의 혼합물이거나 또는 갈륨 아세틸아세토네이트 및 인듐 질화물의 혼합물인 경우인 경우에는 인듐:갈륨이 1:0.1 내지 1:0.7의 몰비로 혼합되는 것이 바람직하다. 더욱 바람직하게는 인듐:갈륨이 1:0.2 내지 1:0.5의 몰비로 혼합되는 것이 좋다.
나아가, 상기 금속 C가 갈륨일 때, 구체적으로 아연 아세틸아세토네이트 및 인듐 질화물의 혼합물 또는 갈륨 아세틸아세토네이트 및 인듐 질화물의 혼합물에 갈륨 아세틸아세토네이트, 갈륨 질화물이 더 포함되는 경우에는 아연: 인듐: 갈륨이 1: 1 - 3 : 0.1 - 2의 몰비로 혼합되는 것이 바람직하다.
상기 제시된 혼합비율로 제조된 무기 반도체 잉크 조성물을 이용하면 전하이동도 및 점멸비(on/off ratio)가 우수한 무기 박막 트랜지스터를 제조할 수 있다(표 1 및 표 3 참조).
본 발명에 따른 반도체 잉크 조성물에 있어서, 상기 반도체 잉크 조성물은 용매를 더 포함하고, 산화재료, 연료재료 및 용매의 혼합물의 농도는 0.05 내지 0.25 M인 것이 바람직하다.
상기 반도체 잉크 조성물의 농도는 용매에 대한 전구체 물질의 몰농도를 나타낸다. 종래의 반도체 잉크 조성물이 약 0.30 M 내지 0.50 M의 농도인 것에 비해, 본 발명에 따른 반도체 잉크 조성물은 약 0.1 M의 농도로서 약 3 배 내지 5 배 정도 묽은 농도를 가지므로 원료비용이 절감될 수 있는 효과가 있다.
상기 용매는 이소프로필알코올, 클로로벤젠, N-메틸 피롤리돈, 에탄올 아민, 에탄올, 메탄올, 2-메톡시에탄올 및 이들의 혼합물로 이루어지는 군으로부터 선택되는 1종인 것이 바람직하나 이에 한정되는 것은 아니다.
또한, 본 발명은
상기의 무기반도체 잉크 조성물 용액을 기판 상부로 인쇄 또는 코팅하여 막을 제조하는 단계(단계 1); 및
상기 단계 1에서 제조된 막을 열처리하는 단계(단계 2);를 포함하는 반도체 잉크 조성물을 이용한 반도체 박막의 제조방법을 제공한다.
본 발명에 따른 반도체 잉크 조성물을 이용한 반도체 박막의 제조방법에 있어서, 상기 단계 1은 상기의 무기반도체 잉크 조성물을 기판 상부로 인쇄 또는 코팅하여 막을 제조하는 단계이다.
이때, 상기 단계 1의 인쇄 또는 코팅은 잉크젯 프린팅, 롤 프린팅, 그라비아 프린팅, 에어로졸 프린팅, 스크린 프린팅, 롤(roll) 코팅, 스핀 코팅, 바(bar) 코팅, 스프레이 코팅 및 딥(dip) 코팅으로 이루어지는 군으로부터 선택되는 방법인 것이 바람직하다. 본 발명에 따른 산화아연 반도체 박막은 상기 인쇄 및 코팅 방법들 중 용이한 방법을 선택하여 제조될 수 있고, 스핀 코팅을 이용하는 것이 바람직하나 이에 제한되는 것은 아니다.
본 발명에 따른 반도체 잉크 조성물을 이용한 반도체 박막의 제조방법에 있어서, 상기 단계 2는 상기 단계 1에서 제조된 막을 열처리하는 단계이다.
상기 단계 2는 상기 단계 1에서 기판 상부로 코팅된 박막을 열처리하여 반도체 박막을 제조하고, 제조된 반도체 박막 내부에 산화인듐아연 나노구조가 균질하게 형성되어 우수한 전하 이동도 등의 전기적 특성을 나타낸다. 또한, 두 금속 전구체 용액이 혼합되어 발생하는 자발적인 연소반응에 의하여 조밀하고 균일한 박막을 제조할 수 있고, 이에 따라 신뢰도가 향상될 수 있다는 장점이 있다.
본 발명에서 제안되는 연소 반응의 대표적 화학 반응식은 하기와 같다.
5 Zn(C5H7O2)2·xH2O + 16 In(NO3)3·xH2O
→ 5 ZnO 8 In2O3 (s) + 24 N2 (g) + 5 CO2 (g) + x H2O (g)
상기 화학 반응식과 같이 산화재료와 연료재료의 화학 반응에 의해 이산화탄소와 물이 형성되는 연소반응이 진행되며 이에 수반하여 열이 발생한다.
상기 자발적인 연소반응은 본 발명에 따른 무기 반도체 잉크 조성물로부터 반도체 박막을 형성하는 중요한 특징인 바, 산화 특성이 있는 금속 전구체 (산화재료)와 연소 특성이 있는 금속 전구체 (연소재료)의 연소반응을 통해 발생하는 내부 발열이 전구체로부터 산화물로의 전환에 필요한 에너지로 이용될 수 있다. 이에 따라 산화물 형성을 위해 가해지는 외부 에너지, 즉 열처리에 필요한 온도를 상당 부분 낮출 수 있다. 따라서 산화물 반도체의 용액 공정에 있어 큰 단점으로 여겨지는 높은 공정 온도를 감소시킬 수 있다.
본 발명에 따른 반도체 잉크 조성물을 이용한 반도체 박막의 제조방법에 있어서, 상기 단계 2의 열처리는 200 ℃ 내지 350 ℃에서 수행되는 것이 바람직하나 이에 한정되는 것은 아니다.
본 발명에 따르면 산화재료와 연료재료가 혼합됨에 따라 자발적인 연소반응이 일어나고 그에 따른 발열반응에 의해 산화물 형성 온도가 낮아진다. 따라서 산화물이 용이하게 형성되므로, 상기 반도체 박막을 포함하는 트랜지스터의 전기적 특성이 크게 향상될 수 있어 유용하다는 장점이 있다.
본 발명은 상기의 제조방법을 통해 기판 상부에 형성된 반도체 박막을 제공한다. 본 발명에 따른 제조방법으로 제조되는 반도체 박막은 무기 박막 트랜지스터의 N-형 반도체 박막으로 이용될 수 있으며, 이에 따라 무기 박막 트랜지스터의 전하 이동도, 점멸비(on/off ratio) 등의 전기적 특성을 향상시킬 수 있다.
나아가, 본 발명은
기판(게이트전극) 및 상기의 반도체 박막이 순차적으로 적층되고, 상기 산화아연 반도체 박막 상부 또는 하부에 소스(source)와 드레인(drain) 전극이 적층되되, 상기 소스와 드레인 전극은 일정 간격으로 이격되어 있는 것을 특징으로 하는 무기 박막 트랜지스터를 제공한다. 본 발명에 무기 박막 트랜지스터의 개략도는 도 1에 나타내었다.
본 발명에 따른 무기 박막 트랜지스터는 막 내부에 상기 반도체 박막을 포함함으로써, 전하 이동도, 점멸비 등의 전기적 특성이 우수하다. 또한 메모리, 디스플레이 등 여러 전자소자에 적용될 수 있고, 특히 산화아연 박막의 높은 투과도로 인하여 디스플레이 소자에 적용시킬 수 있다.
이때, 상기 기판은 실리콘(Si) 웨이퍼, 유리기판, 플라스틱 기판 등이 이용될 수 있으며, 무기 박막 트랜지스터를 적용할 제품에 맞추어 기판을 선택한다. 예를 들어, 상기 기판이 실리콘(Si) 웨이퍼 기판인 경우 무기 박막 트랜지스터를 메모리 소자에 적용할 수 있고, 유리기판인 경우 디스플레이 소자에 적용할 수 있으며, 플라스틱 기판인 경우 플렉서블(flexible)한 특성이 요구되는 전자소자에 적용할 수 있다.
이하 본 발명을 실시예를 통하여 더욱 구체적으로 설명한다. 단, 하기 실시예들은 본 발명의 설명을 위한 것일 뿐 본 발명의 범위가 하기 실시예에 의하여 한정되는 것은 아니다.
<실시예 1-33> 무기 반도체 잉크 조성물의 제조 1
출발 물질로 인듐 나이트레이트 하이드레이트 (Indium nitrate hydrate, (In(NO3)3·xH2O)), 징크 나이트레이트 헥사하이드레이트 (Zinc nitrate hexahydrate, (Zn(NO3)2·6H2O)), 갈륨 나이트레이트 하이드레이트 (Gallium nitrate hydrate, (Ga(NO3)3·xH2O)), 징크 아세틸아세토네이트 하이드레이트(Zinc acetylacetonate hydrate, (Zn(C5H7O2)2·xH2O)), 인듐 아세틸아세토네이트 하이드레이트(Indium acetylacetonate hydrate, (In(C5H7O2)3·xH2O)), 갈륨 아세틸아세토네이트 (Gallium acetylacetonate, (Ga(C5H7O2)3))을 사용하였으며, 용매는 2-메톡시에탄올을 사용하였다. 이때, 상기 구성성분은 하기 표 1과 같은 농도로 혼합되어 균질하고 투명한 용액을 얻기 위하여 상온의 온도에서 하루 동안 교반하여 무기 반도체 잉크 조성물을 제조하였다.

구분		 구성 성분(비율)
Zn
(ACAC)		 Zn
(Nitrate)		 In
(ACAC)		 In
(Nitrate)		 Ga
(ACAC)		 Ga
(Nitrate)
실시예 1 0.017 M 0.085 M
실시예 2 0.034 M 0.068 M
실시예 3 0.051 M 0.051 M
실시예 4 0.068 M 0.034 M
실시예 5 0.085 M 0.017 M
실시예 6 0.017 M 0.085 M
실시예 7 0.034 M 0.068 M
실시예 8 0.051 M 0.051 M
실시예 9 0.068 M 0.034 M
실시예 10 0.085 M 0.017 M
실시예 11 0.017 M 0.085 M
실시예 12 0.034 M 0.068 M
실시예 13 0.051 M 0.051 M
실시예 14 0.068 M 0.034 M
실시예 15 0.085 M 0.017 M
실시예 16 0.017 M 0.085 M
실시예 17 0.034 M 0.068 M
실시예 18 0.051 M 0.051 M
실시예 19 0.068 M 0.034 M
실시예 20 0.085 M 0.017 M
실시예 21 0.008 M 0.05 M 0.042 M
실시예 22 0.017 M 0.05 M 0.034 M
실시예 23 0.025 M 0.05 M 0.025 M
실시예 24 0.034 M 0.05 M 0.017 M
실시예 25 0.042 M 0.05 M 0.008 M
실시예 26 0.05 M 0.05 M 0.025 M
실시예 27 0.05 M 0.05 M 0.025 M
실시예 28 0.05 M 0.025 M 0.05 M
실시예 29 0.06 M 0.005 M 0.06 M
실시예 30 0.05 M 0.05 M 0.025 M
실시예 31 0.05 M 0.05 M 0.012 M 0.012 M
실시예 32 0.05 M 0.05 M 0.025 M
실시예 33 0.05 M 0.05 M 0.012 M 0.012 M
<비교예 1-7> 무기 반도체 잉크 조성물의 제조 2
출발 물질로 인듐 나이트레이트 하이드레이트(Indium nitrate hydrate, (In(NO3)3·xH2O)), 징크 나이트레이트 헥사하이드레이트 (Zinc nitrate hexahydrate, (Zn(NO3)2·6H2O)), 갈륨 나이트레이트 하이드레이트 (Gallium nitrate hydrate, (Ga(NO3)3·xH2O)), 징크 아세틸아세토네이트 하이드레이트 (Zinc acetylacetonate hydrate (Zn(C5H7O2)2·xH2O)), 인듐 아세틸아세토네이트 하이드레이트 (Indium acetylacetonate hydrate, (In(C5H7O2)3·xH2O)), 갈륨 아세틸아세토네이트 (Gallium acetylacetonate (Ga(C5H5O2)3)), 염화 인듐 (InCl3), 염화 아연 (ZnCl2)을 사용하였으며, 용매는 2-메톡시에탄올을 사용하였다. 이때, 상기 구성성분은 하기 표 2와 같은 농도로 혼합되어 균질하고 투명한 용액을 얻기 위하여 상온의 온도에서 하루 동안 교반하여 무기 반도체 잉크 조성물을 제조하였다

구분		 구성 성분(비율)
Zn
(ACAC)		 Zn
(Nitrate)		 Zn
(Chloride)		 In
(ACAC)		 In
(Nitrate)		 In
(Chloride)		 Ga
(ACAC)		 Ga
(Nitrate)
비교예 1 0.05 M 0.05 M
비교예 2 0.05 M 0.05 M
비교예 3 0.05 M 0.05 M
비교예 4 0.068 M 0.034 M
비교예 5 0.068 M 0.034 M
비교예 6 0.05 M 0.05 M 0.025 M
비교예 7 0.05 M 0.05 M 0.025 M
<실험예 1> 박막 트랜지스터의 전류전달특성
상기 제조예 및 실시예들의 무기 반도체 잉크 조성물들을 스핀코팅을 통하여 이산화 실리콘이 300 nm 증착된 실리콘 기판 상부로 코팅한 후 핫플레이트(hotplate)에서 350 ℃의 온도로 1시간 동안 열처리하여 반도체 박막을 제조하였다. 상기 반도체 박막 상부로 증발 증착기(evaporator)를 이용하여 폭(width)/길이(length)가 3000 μm / 50 μm크기의 소스와 드레인 전극을 150 nm 두께로 증착하여 무기 박막 트랜지스터를 제조하였고, 제조된 무기 박막 트랜지스터의 전하 이동도 및 점멸비(on/off ratio)를 측정하였으며, 그 결과는 하기 표 3 및 도 3에 나타내었다. 이때, 도 3은 본 발명의 실시예 3에서 제조된 무기 박막 반도체 잉크를 이용한 박막 트랜지스터의 전류전달특성을 나타낸 그래프이다.
전하 이동도
(cm2/V·s)		 점멸비
(on/off ratio)
실시예 1





IZO		 7.79 ~107
실시예 2 8.49 ~108
실시예 3 13.8 ~108
실시예 4 1.78 ~108
실시예 5 0.31 ~104
실시예 6 3.25 ~106
실시예 7 6.78 ~106
실시예 8 7.23 ~108
실시예 9 3.41 ~106
실시예 10 0.37 ~104
실시예 11





IGO		 N/A N/A
실시예 12 N/A N/A
실시예 13 N/A N/A
실시예 14 1.47 ~106
실시예 15 1.07 ~106
실시예 16 N/A N/A
실시예 17 N/A N/A
실시예 18 N/A N/A
실시예 19 2.17 ~106
실시예 20 3.07 ~106
실시예 21







IGZO		 1.55×10-4 ~103
실시예 22 0.09 ~105
실시예 23 1.45 ~106
실시예 24 2.25 ~107
실시예 25 6.07 ~107
실시예 26 0.24 ~106
실시예 27 0.46 ~106
실시예 28 0.11 ~106
실시예 29 0.13 ~106
실시예 30 0.22 ~106
실시예 31 0.16 ~106
실시예 32 0.18 ~106
실시예 33 0.12 ~106
비교예 1

IZO		 0.72 ~106
비교예 2 1.63 ~107
비교예 3 2.20 ~107
비교예 4
IGO		 N/A N/A
비교예 5 1.24×10-4 ~103
비교예 6
IGZO		 1.55×10-4 ~103
비교예 7 2.22×10-4 ~103
표 3 에 나타낸 바와 같이, 본 발명에 따른 실시예 1 내지 실시예 3의 경우, 동일한 종류의 IZO 전구체를 사용하는 비교예 1 내지 비교예 3의 전하 이동도(비교예 2의 경우 2.20 cm2/V·s)보다 상대적으로 우수한 것을 확인할 수 있고, 이를 통해 전구체 물질에 포함된 아연:인듐이 1:0.7 내지 1:10의 몰비로 혼합되는 것이 바람직하고, 1:0.7 내지 1:5의 몰비로 혼합되는 것이 더욱 바람직함을 알 수 있다.
또한, 본 발명에 따른 실시예 6 내지 실시예 9의 경우에도, 비교예 1 내지 비교예 3의 전하 이동도(비교예 2의 경우 2.20 cm2/V·s)보다 상대적으로 우수한 것을 확인할 수 있고, 이를 통해 전구체 물질에 포함된 아연:인듐이 1:0.7 내지 1:5의 몰비로 혼합되는 것이 바람직함을 알 수 있다.
특히, 본 발명에 따른 실시예 3 및 실시예 8과 같이 아연:인듐이 1:1의 몰 비로 혼합되는 경우 더욱 우수한 전하이동도를 나타내는 것을 확인할 수 있다. 특히, 본 발명에 따른 실시예 3의 경우 최대 13.8 cm 2/V·s 로 현저히 우수한 전하이동도 값을 나타내는 것을 확인하였다.
한편, 본 발명에 따른 실시예 21 내지 33과 같이 3종 이상의 전구체 물질이 혼합되는 경우, 아연: 인듐: 갈륨이 1: 1 - 3 : 0.1 - 2의 몰 비가 되도록 혼합되는 것이 바람직함을 알 수 있다. 이 경우, 질화물과 아세틸아세토네이트를 혼합하지 않고 질화물 또는 아세틸아세토네이트만으로 이루어진 전구체로부터 제조된 비교예 1 내지 비교예 7의 무기 반도체 잉크 조성물에 비해 무기 박막 트랜지스터를 제조하였을 때 전하 이동도 및 점멸비가 상대적으로 높은 것을 확인할 수 있다.
따라서, 본 발명에 따른 무기반도체 잉크 조성물을 이용하면 전기적 특성이 향상된 무기 박막 트랜지스터를 제조할 수 있음을 알 수 있다.
<실험예 2> 무기 반도체 잉크 전구체의 열특성
본 발명에 따라 제조된 무기 반도체 잉크의 열특성에 대하여 알아보기 위하여, 비교예 1 내지 비교예 3 및 실시예 3에서 제조된 무기 반도체 잉크를 건조하여 용매를 제거한 후 열질량 및 시차열분석기(SDT 2060, TA instruments, USA)를 이용하여 열조사 (10℃/분)에 따른 질량변화 및 조성물의 발열 및 흡열거동을 관찰하였고, 그 결과를 도 3에 나타내었다.
도 3에 나타낸 바와 같이, 비교예 1 내지 비교예 3의 경우 유기 성분이 완전히 분해되는 온도가 약 300 ℃ 이상이고, 특히 비교예 2의 경우 약 400 내지 500 ℃ 부근인 것을 확인할 수 있다. 이를 통해 비교예의 경우에는 강한 발열현상이 발생하지 않아 연소반응이 일어나지 않음을 알 수 있다. 실시예 3의 경우 약 200 ℃ 부근에서 급격한 무게감소와 강한 발열을 보임을 확인할 수 있어, 이를 통해 연소반응이 진행됨을 알 수 있다.
또한, 실시예 3의 경우 비교예 1 내지 비교예 3보다 전기적 특성이 우수한 것을 상기 표 3을 통해 확인할 수 있는데, 이는 산화재료인 질화물과 연료재료인 아세틸아세토네이트가 혼합된 후 열처리됨에 따라 자발적인 연소반응이 발생하므로 가수분해, 응축반응, 전구체의 유기물 분해 등의 산화물 반응에 필요한 온도가 낮아지고 이에 따라 산화물 박막이 용이하게 형성될 수 있기 때문이다.
따라서, 본 발명에 따르면 산화재료와 연료재료가 혼합됨에 따라 자발적인 연소반응이 일어나고 그에 따라 산화물 형성 온도가 낮아져 산화물이 용이하게 형성되므로, 전기적 특성이 크게 향상될 수 있어 유용하다는 장점이 있다.
1: 기판(게이트 전극)
2: 본 발명에 따른 무기 반도체 막
3: 소스 전극 (Al)
4: 드레인 전극

Claims (10)

  1. 산화재료인 금속 A의 질화물(nitrate);
    연료재료인 금속 B의 하기 화학식 1로 표현되는 착화물을 포함하고,
    상기 금속 A 및 금속 B는 각각 인듐, 갈륨, 아연, 티타늄, 알루미늄, 리튬 및 지르코늄으로 이루어진 군으로부터 선택되는 1종의 금속이며, 금속 A와 금속 B는 서로 상이한 것을 특징으로 하는 반도체 잉크 조성물:

    [화학식 1]
    Figure pat00003

    (상기에서 R1, R2 및 R3는 각각 독립적으로 수소 또는 C1 내지 C2 알킬이고, 여기서 C1 내지 C2 알킬은 하나 이상의 F로 치환될 수 있다.)
  2. 제 1 항에 있어서,
    상기 반도체 잉크 조성물은
    산화재료로서 금속 C의 질화물(nitrate);
    연료재료로서 금속 C의 상기 화학식 1로 표현되는 착화물로부터 선택되는 1종 이상을 더 포함하고,
    상기 금속 C는 인듐, 갈륨, 아연, 티타늄, 알루미늄, 리튬 및 지르코늄으로 이루어진 군으로부터 선택되는 1종의 금속이며, 금속 C는 상기 금속 A 및 금속 B와 서로 상이한 것을 특징으로 하는 반도체 잉크 조성물.
  3. 제 1 항에 있어서,
    상기 반도체 잉크 조성물은 안정제로서 모노에탄올아민을 더 포함하는 것을 특징으로 하는 반도체 잉크 조성물.
  4. 제 1 항에 있어서,
    상기 금속 A 및 금속 B가 아연 또는 인듐일 때, 아연:인듐이 1:0.7 내지 1:10의 몰비인 것을 특징으로 하는 반도체 잉크 조성물.
  5. 제 1 항에 있어서,
    상기 반도체 잉크 조성물은 용매를 더 포함하고, 산화재료, 연료재료 및 용매의 혼합물의 농도는 0.05 내지 0.25 M인 것을 특징으로 하는 반도체 잉크 조성물.
  6. 제 1 항의 무기반도체 잉크 조성물 용액을 기판 상부로 인쇄 또는 코팅하여 막을 제조하는 단계(단계 1); 및
    상기 단계 1에서 제조된 막을 열처리하는 단계(단계 2);를 포함하는 반도체 잉크 조성물을 이용한 반도체 박막의 제조방법.
  7. 제 6 항에 있어서,
    상기 단계 1의 인쇄 또는 코팅은 잉크젯 프린팅, 롤 프린팅, 그라비아 프린팅, 에어로졸 프린팅, 스크린 프린팅, 롤(roll) 코팅, 스핀 코팅, 바(bar) 코팅, 스프레이 코팅 및 딥(dip) 코팅으로 이루어지는 군으로부터 선택되는 방법인 것을 특징으로 하는 반도체 잉크 조성물을 이용한 반도체 박막의 제조방법.
  8. 제 6 항에 있어서,
    상기 단계 2의 열처리는 200 ℃ 내지 350 ℃에서 수행되는 것을 특징으로 하는 반도체 잉크 조성물을 이용한 반도체 박막의 제조방법.
  9. 제 6 항의 제조방법을 통해 기판 상부에 형성된 반도체 박막.
  10. 기판(게이트전극) 및 제 9 항의 반도체 박막이 순차적으로 적층되고, 상기 산화아연 반도체 박막 상부에 소스(source)와 드레인(drain) 전극이 적층되되, 상기 소스와 드레인 전극은 일정 간격으로 이격되어 있는 것을 특징으로 하는 무기 박막 트랜지스터.
KR1020130149940A 2012-12-14 2013-12-04 자발적 연소 반응이 발생하는 인듐아연 산화물계 반도체 잉크 조성물 및 이를 통해 제조되는 무기 반도체 박막 KR20140078543A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2013/011357 WO2014092414A1 (ko) 2012-12-14 2013-12-09 자발적 연소 반응이 발생하는 인듐아연 산화물계 반도체 잉크 조성물 및 이를 통해 제조되는 무기 반도체 박막
US14/736,789 US9969896B2 (en) 2012-12-14 2015-06-11 Indium-zinc-oxide semiconductor ink composition in which a spontaneous combustion reaction occurs, and inorganic semiconductor thin film produced thereby

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120146086 2012-12-14
KR20120146086 2012-12-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020150062582A Division KR101531606B1 (ko) 2015-05-04 2015-05-04 자발적 연소 반응이 발생하는 인듐아연 산화물계 반도체 잉크 조성물 및 이를 통해 제조되는 무기 반도체 박막

Publications (1)

Publication Number Publication Date
KR20140078543A true KR20140078543A (ko) 2014-06-25

Family

ID=51130129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130149940A KR20140078543A (ko) 2012-12-14 2013-12-04 자발적 연소 반응이 발생하는 인듐아연 산화물계 반도체 잉크 조성물 및 이를 통해 제조되는 무기 반도체 박막

Country Status (2)

Country Link
US (1) US9969896B2 (ko)
KR (1) KR20140078543A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016032212A1 (ko) * 2014-08-25 2016-03-03 한국화학연구원 폴리실라잔 화합물을 포함하는 박막 트랜지스터 게이트 절연막 및 이를 포함하는 박막 트랜지스터
EP3056471A1 (en) * 2015-02-13 2016-08-17 Basf Se Process for producing indium-, gallium-, metal- and oxygen-containing particles

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179242A (ja) * 2001-12-12 2003-06-27 National Institute Of Advanced Industrial & Technology 金属酸化物半導体薄膜及びその製法
US8529802B2 (en) * 2009-02-13 2013-09-10 Samsung Electronics Co., Ltd. Solution composition and method of forming thin film and method of manufacturing thin film transistor using the solution composition
KR101664180B1 (ko) 2010-03-22 2016-10-12 삼성디스플레이 주식회사 양자점 제조 방법
CN102870040B (zh) * 2010-03-25 2015-07-08 康涅狄格大学 用于固态器件的共轭聚合物的形成
KR101669953B1 (ko) 2010-03-26 2016-11-09 삼성전자 주식회사 산화물 박막, 산화물 박막의 형성 방법 및 산화물 박막을 포함하는 전자 소자
KR101265227B1 (ko) * 2010-04-28 2013-05-24 한국과학기술원 박막트랜지스터용 금속 산화물 반도체 제조용 용액 조성물
JP5240532B2 (ja) * 2010-06-08 2013-07-17 住友金属鉱山株式会社 金属酸化物膜の製造方法
KR101447638B1 (ko) * 2010-08-26 2014-10-07 연세대학교 산학협력단 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자
JP5916761B2 (ja) * 2011-01-28 2016-05-11 ノースウェスタン ユニバーシティ 金属酸化物薄膜およびナノ材料から誘導される金属複合薄膜の低温製造
KR101275856B1 (ko) * 2011-06-21 2013-06-18 한국과학기술연구원 금속 산화물 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터 제조 방법
KR101301215B1 (ko) * 2011-12-27 2013-08-29 연세대학교 산학협력단 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자
KR101476907B1 (ko) * 2012-04-10 2014-12-26 포항공과대학교 산학협력단 일체형 전도성 기판 및 이를 채용한 전자 소자
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
US20150087110A1 (en) * 2013-09-21 2015-03-26 Northwestern University Low-Temperature Fabrication of Spray-Coated Metal Oxide Thin Film Transistors
US9670232B2 (en) * 2014-02-06 2017-06-06 Transtron Solutions Llc Molecular precursor compounds for zinc-group 13 mixed oxide materials
US9404002B2 (en) * 2014-02-06 2016-08-02 Transtron Solutions Llc Molecular precursor compounds for indium gallium zinc oxide materials
US9455142B2 (en) * 2014-02-06 2016-09-27 Transtron Solutions Llc Molecular precursor compounds for ABIGZO zinc-group 13 mixed oxide materials

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016032212A1 (ko) * 2014-08-25 2016-03-03 한국화학연구원 폴리실라잔 화합물을 포함하는 박막 트랜지스터 게이트 절연막 및 이를 포함하는 박막 트랜지스터
KR20160028366A (ko) * 2014-08-25 2016-03-11 한국화학연구원 폴리실라잔 화합물을 포함하는 박막 트랜지스터 게이트 절연막 및 이를 포함하는 박막 트랜지스터
EP3056471A1 (en) * 2015-02-13 2016-08-17 Basf Se Process for producing indium-, gallium-, metal- and oxygen-containing particles

Also Published As

Publication number Publication date
US9969896B2 (en) 2018-05-15
US20150275017A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
US9115422B2 (en) Compositions containing indium alkoxide, method for the production thereof, and use thereof
US7094651B2 (en) Hydrazine-free solution deposition of chalcogenide films
US8134150B2 (en) Hydrazine-free solution deposition of chalcogenide films
Pasquarelli et al. Solution processing of transparent conductors: from flask to film
KR101284587B1 (ko) Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법
TWI509102B (zh) 製造含氧化銦之層的方法，藉由該方法製得之含氧化銦之層及其用途
US9309595B2 (en) Method for the production of metal oxide-containing layers
US9650396B2 (en) Indium oxoalkoxides for producing coatings containing indium oxide
US9315901B2 (en) Method for the production of layers containing indium oxide
US20130116463A1 (en) Indium oxoalkoxides for producing coatings containing indium oxide
TW201235506A (en) Process for producing indium oxide-containing layers
JPWO2018101278A1 (ja) 酸化物又は酸窒化物絶縁体膜形成用塗布液、酸化物又は酸窒化物絶縁体膜、電界効果型トランジスタ、及びそれらの製造方法
US20150170913A1 (en) Method for producing indium oxide-containing layers
KR101531606B1 (ko) 자발적 연소 반응이 발생하는 인듐아연 산화물계 반도체 잉크 조성물 및 이를 통해 제조되는 무기 반도체 박막
KR20140078543A (ko) 자발적 연소 반응이 발생하는 인듐아연 산화물계 반도체 잉크 조성물 및 이를 통해 제조되는 무기 반도체 박막
KR101664958B1 (ko) 산화물 박막 형성용 용액 조성물 및 상기 산화물 박막을 포함하는 전자 소자
RU2659030C2 (ru) Составы для получения содержащих оксид индия слоев, способы получения указанных слоев и их применение
KR20110025334A (ko) 저온 공정이 가능한 용액 공정용 산화물 반도체를 위한 결정화 제어 방법
KR101715083B1 (ko) 폴리실라잔 화합물을 포함하는 박막 트랜지스터 게이트 절연막 및 이를 포함하는 박막 트랜지스터
KR101763711B1 (ko) 금속 산화물 전구체 화합물, 이를 포함하는 코팅액 및 이를 사용하여 제작된 산화물 박막 트랜지스터 소자
WO2014092414A1 (ko) 자발적 연소 반응이 발생하는 인듐아연 산화물계 반도체 잉크 조성물 및 이를 통해 제조되는 무기 반도체 박막
KR101440006B1 (ko) 자발적 연소 반응이 발생하는 금속 산화물계 유전체 조성물 및 이를 통해 제조되는 게이트 절연막
KR102682396B1 (ko) 금속 산화물 박막용 용액 조성물 및 이를 사용한 금속 산화물 박막의 제조 방법
Sanctis Multinary metal oxide semiconductors-A study of different material systems and their application in thin-film transistors
KR20130062478A (ko) 금속산화물 반도체 잉크 조성물 및 이를 이용한 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
A107 Divisional application of patent
WITB Written withdrawal of application