CN107078098B

CN107078098B - 使用n沟道和p沟道氮化镓晶体管的cmos电路

Info

Publication number: CN107078098B
Application number: CN201480082938.0A
Authority: CN
Inventors: H·W·田; S·达斯古普塔; M·拉多萨夫列维奇; R·周
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2014-11-18
Filing date: 2014-11-18
Publication date: 2021-04-06
Anticipated expiration: 2034-11-18
Also published as: TW201630123A; US20170243866A1; KR102333752B1; KR20170084044A; TWI673829B; CN107078098A; US10573647B2; EP3221886A1; WO2016080961A1; EP3221886A4

Abstract

CMOS电路可以使用p沟道氮化镓晶体管和n沟道氮化镓晶体管来形成，其中，p沟道氮化镓晶体管和n沟道氮化镓晶体管两者都形成在单个分层结构上，该单个分层结构包括沉积在第一氮化镓层上的极化层和沉积在极化层上的第二氮化镓层。在同一层结构上具有n沟道氮化镓晶体管和p沟道氮化镓晶体管两者可以实现电路包括从低电源电压跨越到高电源电压的逻辑、数字、和模拟电路的“全氮化镓晶体管”的实施方式。

Description

使用N沟道和P沟道氮化镓晶体管的CMOS电路

技术领域

本描述的实施例总体上涉及微电子器件的领域，并且更具体来说，涉及使用n沟道和p沟道氮化镓晶体管形成CMOS(互补型金属氧化物半导体)电路和结构。

背景技术

微电子产业持续力图产生越来越快和越来越小的微电子封装体以用在各种电子产品中，包括但不限于，计算机服务器产品和便携式产品，例如膝上计算机/上网本计算机、电子平板设备、智能电话、数码相机、等等。实现这些目标的一条路径是制造片上系统(SoC)器件，其中，电子系统中的所有部件都制造在单个芯片上。在这样的SoC器件中，功率管理集成电路(PMIC)和射频集成电路(RFIC)是关键的功能块，并且在确定功率效率和这些SoC设备的形状因数方面与逻辑和存储器集成电路一样重要。因此，对于SoC器件，存在缩小和/或改进PMIC和RFIC的效率、以及逻辑和存储器集成电路的持续努力。

附图说明

在说明书的总结部分中详细指出并明显请求保护本公开内容的主题。结合附图，根据以下描述和所附权利要求，本公开内容的前述和其它特征将变得显而易见。应当理解的是，附图仅根据本公开内容描绘了若干实施例，并因此不应当被认为限制其范围。通过使用附图，本公开内容将被描述为具有另外的特征和细节，以使得可以更容易地确定本公开内容的优点，在附图中：

图1是本领域中已知的氮化镓电路的示意图。

图2是根据本描述的实施例的氮化镓电路的示意图。

图3-图9是根据本描述的一个实施例的制造的氮化镓电路结构的横截面侧视图。

图10是根据本描述的另一实施例的氮化镓电路结构的横截面侧视图。

图11和图12是根据本描述的又一实施例的氮化镓电路结构的横截面侧视图。

图13是根据本描述的又一实施例的氮化镓电路结构的横截面侧视图。

图14是根据本描述的另一实施例的氮化镓电路结构的横截面侧视图。

图15是根据本描述的实施例的制造氮化镓电路结构的工艺的流程图。

图16例示了根据本描述的一个实施方式的计算设备。

具体实施方式

在以下具体实施方式中，参照了附图，附图通过例示的方式示出了其中可以实施所请求保护的主题的具体实施例。足够详细地描述了这些实施例，以使得本领域技术人员能够实施该主题。应当理解的是，各个实施例尽管不同，但是并不一定彼此排斥。例如，在不脱离所请求保护的主题的精神和范围的情况下，可以在其它实施例内实现本文中结合一个实施例所描述的特定特征、结构、或特性。本说明书内对“一个实施例”或“实施例”的提及表示结合实施例所描述的特定特征、结构、或特性包括在包含在本描述内的至少一个实施方式中。因此，使用短语“一个实施例”或“在实施例中”不一定全都指代相同的实施例。此外，应当理解的是，在不脱离所请求保护的主题的精神和范围的情况下，可以修改每个所公开的实施例内的单独元件的位置或布置。因此，以下具体实施方式并不在限制性的意义上理解，并且主题的范围仅由所附权利要求连同所附权利要求所赋予的等同方式的全部范围来限定、适当地理解。在附图中，贯穿若干视图，类似的附图标记指代相同或类似的元件或功能，并且本文中所描绘的元件并不一定彼此按比例缩放，相反，可以放大或缩小个体的元件，以便在本描述的背景中更容易地理解元件。

如本文中使用的术语“在……上方”、“到”、“位于……之间”以及“在……上”可以指代一层相对于其它层的相对位置。一层“在”另一层“上方”或“上”或者接合“到”另一层可以与另一层直接接触，或者可以具有一个或多个中间层。“位于”多层“之间”的一个层可以与多层直接接触，或者可具有一个或多个中间层。

本描述的实施例涉及使用p沟道氮化镓晶体管和n沟道氮化镓晶体管形成的CMOS电路，其中，p沟道氮化镓晶体管和n沟道氮化镓晶体管两者都形成在单个分层结构上，该单个分层结构包括沉积在第一氮化镓层上的极化层和沉积在极化层上的第二氮化镓层。在同一层结构上具有n沟道氮化镓晶体管和p沟道氮化镓晶体管两者可以实现电路包括从低电源电压跨越到高电源电压的逻辑、数字、和模拟电路的“全氮化镓晶体管”的实施方式。

当与硅的带隙(大约1.1eV)比较时，氮化镓具有相对宽的带隙(例如，大约3.4eV)。因此，当与类似尺寸的基于硅的晶体管比较时，氮化镓晶体管可以在经受击穿前承受大电场，例如所施加的电压、漏极电压、等等。这也使得当在与相当的基于硅的晶体管相同的电源电压下操作时，氮化镓晶体管能够缩放到更小的物理尺寸。

氮化镓具有高电子迁移率(例如，大约1000cm²/Vs)，这使得它成为用于形成n沟道氮化镓晶体管的非常好的材料，这是因为n沟道氮化镓晶体管采用2D电子气作为其运输沟道。氮化镓具有比其电子迁移率弱一个数量级(例如，大约100cm²/Vs)的空穴迁移率(零应变)。然而，它仍然是用于形成p沟道氮化镓晶体管的好材料，这是因为p沟道氮化镓晶体管采用 2D空穴气作为其运输沟道，这是因为空穴迁移率仍可与未应变的硅空穴迁移率相比较。

如图1中示出的，氮化镓电路100(例如逻辑或控制电路)通常使用耗尽模式的n沟道氮化镓晶体管结合增强模式的n沟道氮化镓晶体管来实现。然而，如本领域技术人员将认识到的，由于耗尽模式n沟道氮化物晶体管作为电阻器而导致稳态漏电在这样的电路中可能是高的。本描述的实施例的CMOS氮化镓电路200可以包括利用p沟道氮化镓晶体管替代的图1中的耗尽模式的n沟道氮化镓晶体管，如图2中示出的。

图3-图9例示了根据本描述的一个实施例的制造氮化镓电路结构的方法。如图3中示出的，分层结构210可以被形成为具有设置在第一氮化镓层202上的极化层204和设置在极化层204上的第二氮化镓层206，其中，极化层204包括氮化铝镓、氮化铝铟、氮化铝铟镓、氮化铝、等等材料。如本领域技术人员将理解的，由于通过自发和压电极化在第一氮化镓层202 与极化层204之间形成陡峭的异质结界面214，极化层204可以具有在第一氮化镓层202中形成2D电子气212(一般用负“-”符号标识)的三元晶体结构。以类似的方式，第二氮化镓层206在极化层204上的沉积在邻近第二氮化镓层206与极化层204之间的界面218处在第二氮化镓层206内形成2D空穴气216(一般用正“+”符号标识)。2D空穴气216由于形成 2D电子气212而形成，2D电子气212在第一氮化镓层202附近使极化层 204转变为正(标记为“σ+”)，由此在第二氮化镓层206附近使极化层204 转变为负(标记为“σ-”)。如本领域技术人员将认识到的，高达大约2E13 每cm²的非常高的电荷密度可以通过这样的机制来形成，而不需要使用杂质掺杂物，这允许保留高迁移率。如本领域技术人员将认识到的，极化层 204也可以用作2D电子气212与2D空穴气216之间的电绝缘，这通过导带(conduction)和价带键合偏移(valence bonds offsets)、以及通过内建极化场来实现。

如图4中示出的，例示了利用沉积在第一氮化镓层202上的极化层204 和沉积在极化层204上的第二氮化镓层206而形成的分层结构210，其中极化层204为氮化铟镓等材料。如本领域技术人员将理解的，当极化层204 为氮化铟镓等材料时，2D电子气212形成在极化层204中。以类似的方式，第二氮化镓层206在极化层204上的沉积在极化层204内形成2D空穴气 216。再次，极化层204也可以用作2D电子气212与2D空穴气216之间的电绝缘，这在极化层204为氮化铟镓等材料的实施例中仅通过内建极化场来实现。此外，尽管在图3中示出的实施例中，2D电子气212和2D空穴气216形成在不同位置中，然而实现相同结果和机制。因此，为了简洁明了起见，图5-图9将例示图3中的2D电子气212和2D空穴气216的位置。

如图5中示出的，分层结构210的被标识用于随后形成p沟道氮化镓晶体管的部分220可以用硬掩模222(例如，氮化硅)来图案化。如图6 中示出的，在被标识用于随后形成n沟道氮化镓电路结构的未掩盖部分224 中的第二氮化镓层206可以被去除，例如通过蚀刻，并且极化层204的一部分可以被去除，例如通过蚀刻，以形成极化层中间表面226，以使得极化层中间表面226从平面的角度来看位于第一氮化镓层202与极化层204之间的界面214与第二氮化镓层206与极化层204之间的剩余界面218之间。在一个实施例中，中间表面226与第一氮化镓层202和极化层204之间的界面214之间的厚度T可以小于大约20nm。

如图7中例示的，n沟道氮化镓晶体管230可以形成在第二硬掩模228 被图案化在被标识用于随后形成p沟道氮化镓电路结构的部分220上之后的部分224中。n沟道氮化镓晶体管230可以包括相对的源极/漏极结构232 (一个是源极结构，并且另一个是漏极结构)，其中，栅极区234限定在它们之间。栅极电介质236可以形成在栅极区234中，并且栅极电极238可以形成在栅极电介质236上，以使得栅极电介质236与栅极电极238电隔离。在一个实施例中，n沟道氮化镓晶体管230为增强模式晶体管。因此，如示出的，极化层204的一部分可以被去除以破坏2D电子气212，以使得其不会延伸通过n沟道氮化镓晶体管230的栅极长度L_g，以实现增强模式操作。

在一个实施例中，通过借助对极化层中间表面上的硬掩模(未示出)(例如，氮化硅、氧化硅、等等)进行图案化而形成，来形成源极/漏极结构232，并且可以通过任何已知技术(例如蚀刻)来形成凹陷部(未示出)以延伸通过极化层204并能够到第一氮化镓层202中。在一个实施例中，可以用基于氯的化学品、利用等离子体蚀刻来形成凹陷部(未示出)。源极/漏极结构232(例如包括N+氮化铟镓、N+氮化镓、N+氮化铟、和它们的任何分等级的组合)可以通过从第一氮化镓层202的外延再生长来形成在凹陷部(未示出)中。在一个实施例中，再生长工艺可以包括外延晶体生长技术，例如金属有机化学气相沉积(MOCVD)或分子束外延(MBE)。在形成源极/漏极结构232之后，金属242可以形成在源极/漏极结构232上。

栅极电介质236可以由任何公知的栅极电介质材料构成，包括但不限于二氧化硅(SiO₂)、氮氧化硅(SiO_xN_y)、氮化硅(Si₃N₄)、以及诸如氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钽硅、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钽坑、以及铌锌酸铅之类的高k电介质材料。栅极电介质236可以通过公知的技术(例如，化学气相沉积(“CVD”)、物理气相沉积(“PVD”)、和原子层沉积(“ALD”))来形成。栅极电极238可以由任何适当的栅极电极材料构成。在本公开内容的实施例中，栅极电极238可以由包括但不限于多晶硅、钨、钌、钯、铂、钴、镍、铪、锆、钛、钽、铝、碳化钛、碳化锆、碳化钽、碳化铪、碳化铝、其它金属碳化物、金属氮化物、以及金属氧化物的材料构成。如本领域技术人员将理解的，栅极电极238可以由公知的技术来形成，例如通过均厚沉积栅极电极材料，并随后用公知的光刻和蚀刻技术来图案化栅极电极材料。

如图8中例示的，p沟道氮化镓晶体管250可以形成在已经去除第二硬掩模228(见图5)并且第三硬掩模244被图案化在n沟道氮化镓晶体管230 上方之后的部分226中。P沟道氮化镓晶体管250可以包括相对的源极/漏极结构252(一个为源极结构，并且另一个为漏极结构)，其中栅极区254 限定在它们之间，并且p掺杂的氮化镓层262可以可选地形成在栅极区254 上方，以增加接入(access)电阻，如本领域技术人员将理解的。栅极电介质256可以形成在栅极区254中，并且栅极电极258可以形成在栅极电介质256上，以使得栅极电介质256与栅极电极258电隔离。在一个实施例中，p沟道氮化镓晶体管250是增强模式晶体管。因此，如示出的，p掺杂的氮化镓层262的部分可以被去除(如果存在)，并且凹陷部266可以形成在第二氮化镓层206中，以使得栅极电介质256可以至少部分地嵌入在第二氮化镓层206中。如本领域技术人员将理解的，形成凹陷部266和嵌入栅极电介质256可破坏2D空穴气216的部分，以使得其不会延伸通过p 沟道氮化镓晶体管250的栅极长度L_g，以实现增强模式操作。此外，至少部分嵌入的栅极电介质256可以将栅极电介质256和栅极电子258置于较接近于2D空穴气216，以实现薄的等同的栅极电介质厚度，以用于较大的驱动和静电控制，如本领域技术人员将理解的。

在一个实施例中，可以通过借助对极化层中间表面上的硬掩模(未示出)(例如，氮化硅、氧化硅、等等)进行图案化而形成，来形成源极/漏极结构252，并且可以通过任何已知技术(例如蚀刻)来形成凹陷部(未示出)以延伸到第二氮化镓层206中。在一个实施例中，可以用基于氯的化学品、利用等离子体蚀刻来形成凹陷部(未示出)。源极/漏极结构252(例如包括P+氮化铟镓、P+氮化镓、P+氮化铟、和它们的任何分等级的组合) 可以通过从第二氮化镓层206的外延再生长来形成在凹陷部(未示出)中。在一个实施例中，再生长工艺可以包括外延晶体生长技术，例如金属有机化学气相沉积(MOCVD)或分子束外延(MBE)。P沟道氮化镓晶体管250 的源极/漏极结构252的再生长可引起单轴压缩应变，该单轴压缩应变可提高空穴迁移率并提高接触电阻。在形成源极/漏极结构252之后，金属264 可以形成在源极/漏极结构252上。

栅极电介质256可以由任何公知的栅极电介质材料构成，包括但不限于二氧化硅(SiO₂)、氮氧化硅(SiO_xN_y)、氮化硅(Si₃N₄)、以及诸如氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钽硅、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钽坑、以及铌锌酸铅之类的高k电介质材料。栅极电介质256可以通过公知的技术(例如，化学气相沉积(“CVD”)、物理气相沉积(“PVD”)、和原子层沉积(“ALD”))来形成。栅极电极258可以由任何适当的栅极电极材料构成。在本公开内容的实施例中，栅极电极258可以由包括但不限于多晶硅、钨、钌、钯、铂、钴、镍、铪、锆、钛、钽、铝、碳化钛、碳化锆、碳化钽、碳化铪、碳化铝、其它金属碳化物、金属氮化物、以及金属氧化物的材料构成。如本领域技术人员将理解的，栅极电极258可以由公知的技术来形成，例如通过均厚沉积栅极电极材料，并随后用公知的光刻和蚀刻技术来图案化栅极电极材料。

如图9中例示的，第三硬掩模244(见图8)可以被去除，并且至少一个层间电介质层272可以沉积在n沟道氮化镓晶体管230和p沟道氮化镓晶体管250上方。n沟道源极/漏极接触部274可以被形成为穿过层间电介质层272以接触n沟道氮化镓晶体管源极/漏极结构232的金属242，并且 p沟道源极/漏极接触部276可以被形成为穿过层间电介质层272以接触p沟道氮化镓晶体管源极/漏极结构252的金属264。n沟道晶体管栅极接触部282可以被形成为穿过层间电介质层272以接触栅极电极236，并且p 沟道晶体管栅极接触部284可以被形成为穿过层间电介质层272以接触栅极电极256。如图9中进一步示出的，如本领域技术人员将理解的，导电迹线286可以被形成为适当地连接n沟道氮化镓晶体管230和p沟道氮化镓晶体管250的部件，由此形成CMOS氮化镓电路结构200。用于形成层间电介质层272、n沟道源极/漏极接触部274、p沟道源极/漏极接触部276、 n沟道晶体管栅极接触部282、p沟道晶体管栅极接触部284、以及导电迹线286的材料和工艺对本领域技术人员来说是公知的，并且为了简洁起见，本文中将不再描述或例示。

如本领域技术人员将理解的，为了最小化互连损耗并实现较小的覆盖区，以及本领域中公知的其它缩放优点，n沟道氮化镓晶体管230和p沟道氮化镓晶体管250应当彼此接近。在一实施例中，n沟道氮化镓晶体管230 和p沟道氮化镓晶体管250可以由单个栅极节距(例如，小于大约100nm) 分隔开。

应当理解的是，n沟道氮化镓晶体管230和p沟道氮化镓晶体管250 的部件不需要单独制造，相反，取决于工艺需求(例如，温度)，可以进行掩模、脱掩模、以及再掩模的步骤，以同时形成n沟道氮化镓晶体管230 和p沟道氮化镓晶体管250两者的部件，包括但不限于栅极电介质236/256、栅极电极238/258、等等。

如图10中示出的，在本描述的另一实施例中，第一氮化镓层202可以形成在应变材料层290上，该应变材料层290具有比第一氮化镓层202的晶格结构小的晶格结构，这可引起双轴压缩应变以提高2D空穴气216的迁移率。应变材料层290可以包括但不限于氮化铝、氮化铝铟、氮化铝镓、等等。

在本描述的另一实施例中(如在图11中示出的)，p沟道氮化镓晶体管 250可以叠置在n沟道氮化镓晶体管230的顶部上，从而可以共享公共栅极 302，以形成叠置的CMOS氮化镓电路结构300。叠置的CMOS氮化镓电路结构300可以具有比图3-图10中示出的CMOS氮化镓电路结构200实施例紧密的规模集成。如图12中示出的(其为沿着图11中的线12-12的横截面视图)，公共栅极302可以包括围绕包括第一氮化镓层202、第二氮化镓层206、以及它们之间的极化层204的至少一个叠置体310的栅极电介质304、以及围绕栅极电介质304的栅极电极306。底部填充电介质312可以设置在公共栅极302下方，以用于其电隔离。在一实施例中，2D电子气 212(见图11)和2D空穴气216(见图11)的耗尽的效率可以通过将叠置体310的宽度W减小到小于大约20nm来提高。因此，如示出的，针对每个CMOS氮化镓电路结构300可以制造多于一个叠置体310，以实现其有效操作。用于形成图11和图12中例示的CMOS氮化镓电路结构300的材料和工艺对本领域技术人员是公知的，并且为了简洁起见，在本文中将不再描述或例示。

在另一实施例中，图3中的分层结构210可以被翻转，并且n沟道氮化镓晶体管部件和p沟道氮化镓晶体管部件的制造可以颠倒以形成图13中的CMOS氮化镓电路结构320或图14中的CMOS氮化镓电路结构330。

如本领域技术人员将认识到的，本描述的实施例可不仅与所有片上系统产品(例如，将需要诸如用于DC到DC转换之类的直接电池高电压切换晶体管的那些产品)相关，而且还可适用于制造控制和驱动电路，以及逻辑外设，例如微处理器、静态随机存取存储器、以及通信处理器。

图15是根据本描述的实施例的制造CMOS电路结构的工艺400的流程图。如框402中阐述的，可以通过在第一氮化镓层上沉积极化层并在极化层上沉积第二氮化镓层来形成层结构。第一氮化镓层和第二氮化镓层中的一个的一部分以及极化层的一部分可以被去除，以形成极化层中间表面，如框404中阐述的。如框406中阐述的，p沟道晶体管和n沟道晶体管中的一个可以形成在极化中间表面上。p沟道晶体管和n沟道晶体管中的另一个可以形成在第一氮化镓层和第二氮化镓层中的一个的剩余部分上，如框408 中阐述的。

图16例示了根据本描述的一个实施方式的计算设备500。计算设备500 容纳板502。板502可以包括多个部件，包括但不限于处理器504和至少一个通信芯片506A、506B。处理器504可以物理和电气地耦合到板502。在一些实施方式中，至少一个通信芯片506A、506B也物理和电气地耦合到板502。在另外的实施方式中，通信芯片506A、506B是处理器504的部分。

取决于其应用，计算设备500可以包括其它部件，这些部件可以或可以不物理和电气耦合到板502。这些其它部件可以包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、相机、以及大容量储存设备(例如硬盘驱动、压缩盘(CD)、数字多功能盘(DVD) 等等)。

通信芯片506A、506B实现无线通信，以便将数据传送到计算设备500 以及从计算设备500传送数据。术语“无线”及其派生词可用于描述可通过使用经由非固态介质的经调制的电磁辐射来通信数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示相关联的设备不包含任何导线，尽管在一些实施例中它们可能不含有。通信芯片206可以实现多个无线标准或协议中的任何标准或协议，包括但不限于Wi-Fi(IEEE 802.11 系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、 HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、 DECT、蓝牙、它们的派生物、以及被命名为3G、4G、5G、及之后的任何其它无线协议。计算设备500可以包括多个通信芯片306A、306B。例如，第一通信芯片506A可以专用于较短距离的无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片506B可以专用于较长距离的无线通信，例如GPS、 EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其它。

计算设备500的处理器504可以包括如上所述的由p沟道氮化镓晶体管和n沟道氮化镓晶体管构成的CMOS电路。术语“处理器”可以指代对来自寄存器和/或存储器的电子数据进行处理以便将该电子数据转换成可以储存在寄存器和/或存储器中的其它电子数据的任何器件或器件的一部分。

在不同实施方式中，计算设备500可以是膝上计算机、上网本、笔记本、超极本、智能电话、平板设备、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数字视频录像机。在另外的实施方式中，计算设备300可以是处理数据的任何其它电子设备。

应当理解的是，本描述的主题不一定限于图1-图16中所例示的具体应用。主题可应用于其它微电子器件和组件应用，以及任何其它适当的晶体管应用，如本领域技术人员将理解的。

以下示例涉及另外的实施例，其中，示例1是一种CMOS电路结构，该CMOS电路结构包括分层结构，该分层结构包括被极化层分隔开的第一氮化镓层和第二氮化镓层，其中，分层结构包括极化层中间表面；p沟道晶体管和n沟道晶体管中的一个，其邻近极化层中间表面形成；以及p沟道晶体管和n沟道晶体管中的另一个，其形成在第一氮化镓层和第二氮化镓层中的一个上。

在示例2中，示例1的主题可以可选地包括：p沟道晶体管为增强模式晶体管。

在示例3中，示例1和示例2中的任一个的主题可以可选地包括：n 沟道晶体管为增强模式晶体管。

在示例4中，示例1至3中的任一个的主题可以可选地包括：极化层选自由以下材料构成的组：氮化铝镓、氮化铝铟、氮化铟镓、氮化铝、以及氮化铝镓。

在示例5中，示例1至4中的任一个的主题可以可选地包括应变材料层，其中，第一氮化镓层邻接应变材料层。

在示例6中，示例5的主题可以可选地包括：应变材料层选自由以下材料构成的组：氮化铝、氮化铝铟、氮化铝镓、以及氮化铝铟镓。

在示例7中，示例1至6中的任一个的主题可以可选地包括：分层结构包括邻近极化层的位于第一氮化镓层内的2D电子气以及位于第二氮化镓层内的2D空穴气；并且其中，n沟道晶体管邻近极化层中间表面形成，并且p沟道晶体管邻近第二氮化镓层形成。

在示例8中，示例7的主题可以可选地包括凹陷部，该凹陷部位于第二氮化镓层中，破坏2D空穴气的部分。

在示例9中，示例1至6中的任一个的主题可以可选地包括：分层结构包括邻近极化层的位于第一氮化镓层内的2D电子气以及位于第二氮化镓层内的2D空穴气；并且其中，p沟道晶体管邻近极化层中间表面形成，并且n沟道晶体管邻近第一氮化镓层形成。

在示例10中，示例9的主题可以可选地包括凹陷部，凹陷部位于第一氮化镓层中，破坏2D电子气的部分。

以下示例涉及另外的实施例，其中，示例11是一种制造CMOS电路结构的方法，包括形成分层结构，包括在第一氮化镓层上沉积极化层以及在极化层上沉积第二氮化镓层；去除第一氮化镓层和第二氮化镓层中的一个的部分以及极化层的部分以形成极化层中间表面；在极化层中间表面上形成p沟道晶体管和n沟道晶体管中的一个；以及在第一氮化镓层和第二氮化镓层中的一个的剩余部分上形成p沟道晶体管和n沟道晶体管中的另一个。

在示例12中，示例11的主题可以可选地包括：形成p沟道晶体管包括形成p沟道增强模式晶体管。

在示例13中，示例11至12中的任一个的主题可以可选地包括：形成 n沟道晶体管包括形成n沟道增强模式晶体管。

在示例14中，示例11至13中的任一个的主题可以可选地包括：沉积极化层包括沉积选自由以下材料构成的组的材料：氮化铝镓、氮化铝铟、氮化铟镓、氮化铝、以及氮化铝铟镓。

在示例15中，示例11至14中的任一个的主题可以可选地包括：在应变材料层上沉积第一氮化镓层。

在示例16中，示例15的主题可以可选地包括：应变材料层选自由以下材料构成的组：氮化铝、氮化铝铟、氮化铝镓、以及氮化铝铟镓。

在示例17中，示例11至16中的任一个的主题可以可选地包括：形成分层结构包括邻近极化层在第一氮化镓层内形成2D电子气，以及在第二氮化镓层内形成2D空穴气；并且其中，n沟道晶体管邻近极化层中间表面形成，并且p沟道晶体管邻近第二氮化镓层形成。

在示例18中，示例17的主题可以可选地包括：在第二氮化镓层中形成凹陷部，以破坏2D空穴气的部分。

在示例19中，示例11至16中的任一个的主题可以可选地包括：形成分层结构包括邻近极化层在第一氮化镓层内形成2D电子气，以及在第二氮化镓层内形成2D空穴气；并且其中，p沟道晶体管邻近极化层中间表面形成，并且n沟道晶体管邻近第一氮化镓层形成。

在示例20中，示例19的主题可以可选地包括：在第一氮化镓层中形成凹陷部，以破坏2D电子气的部分。

以下示例涉及另外的实施例，其中，示例21是一种电子系统，包括板和附接到该板的微电子器件，其中，微电子器件包括至少一个CMOS电路结构，该CMOS电路结构包括分层结构，该分层结构包括被极化层分隔开的第一氮化镓层和第二氮化镓层，其中，分层结构包括极化层中间表面；p 沟道晶体管和n沟道晶体管中的一个，其邻近极化层中间表面形成；以及p 沟道晶体管和n沟道晶体管中的另一个，其形成在第一氮化镓层和第二氮化镓层中的一个上。

在示例22中，示例21的主题可以可选地包括：分层结构包括邻近极化层位于第一氮化镓层内的2D电子气以及位于第二氮化镓层内的2D空穴气；并且其中，n沟道晶体管邻近极化层中间表面形成，并且p沟道晶体管邻近第二氮化镓层形成。

在示例23中，示例22的主题可以可选地包括凹陷部，该凹陷部位于第二氮化镓层中，破坏2D空穴气的部分。

在示例24中，示例21的主题可以可选地包括：分层结构包括邻近极化层位于第一氮化镓层内的2D电子气以及位于第二氮化镓层内的2D空穴气；并且其中，p沟道晶体管邻近极化层中间表面形成，并且n沟道晶体管邻近第一氮化镓层形成。

在示例25中，示例24的主题可以可选地包括凹陷部，凹陷部位于第一氮化镓层中，破坏2D电子气的部分。

已经详细描述了本描述的实施例，应当理解的是，由所附权利要求限定的本描述并非被以上描述中阐述的具体细节限定，这是因为在不脱离其精神和范围的情况下，其许多明显变形是可行的。

Claims

1.一种CMOS电路结构，包括：

分层结构，所述分层结构包括由极化层分隔开的第一氮化镓层和第二氮化镓层，其中，所述分层结构包括极化层中间表面，并且其中，所述极化层中间表面与所述第一氮化镓层和所述极化层之间的界面之间的厚度小于20nm；

p沟道晶体管和n沟道晶体管中的一个，其邻近所述极化层中间表面形成，其中，所述p沟道晶体管和n沟道晶体管中的所述一个包括延伸穿过所述极化层的源极/漏极结构；以及

所述p沟道晶体管和n沟道晶体管中的另一个，其形成在所述第一氮化镓层和所述第二氮化镓层中的一个上，其中，所述p沟道晶体管和n沟道晶体管中的所述另一个包括延伸穿到所述第一氮化镓层和所述第二氮化镓层中的所述一个中的源极/漏极结构。

2.根据权利要求1所述的CMOS电路结构，其中，所述p沟道晶体管为增强模式晶体管。

3.根据权利要求1或2所述的CMOS电路结构，其中，所述n沟道晶体管为增强模式晶体管。

4.根据权利要求1所述的CMOS电路结构，其中，所述极化层选自由以下材料构成的组：氮化铝镓、氮化铝铟、氮化铟镓、氮化铝、以及氮化铝铟镓。

5.根据权利要求1所述的CMOS电路结构，还包括应变材料层，其中，所述第一氮化镓层邻接所述应变材料层。

6.根据权利要求5所述的CMOS电路结构，其中，所述应变材料层选自由以下材料构成的组：氮化铝、氮化铝铟、氮化铝镓、以及氮化铝铟镓。

7.根据权利要求1所述的CMOS电路结构，其中，所述分层结构包括邻近所述极化层位于所述第一氮化镓层内的2D电子气和位于所述第二氮化镓层内的2D空穴气；并且其中，所述n沟道晶体管邻近所述极化层中间表面形成，并且所述p沟道晶体管邻近所述第二氮化镓层形成。

8.根据权利要求7所述的CMOS电路结构，还包括凹陷部，所述凹陷部位于所述第二氮化镓层中，破坏所述2D空穴气的部分。

9.根据权利要求1所述的CMOS电路结构，其中，所述分层结构包括邻近所述极化层位于所述第一氮化镓层内的2D电子气和位于所述第二氮化镓层内的2D空穴气；并且其中，所述p沟道晶体管邻近所述极化层中间表面形成，并且所述n沟道晶体管邻近所述第一氮化镓层形成。

10.根据权利要求9所述的CMOS电路结构，还包括凹陷部，所述凹陷部位于所述第一氮化镓层中，破坏所述2D电子气的部分。

11.一种制造CMOS电路结构的方法，包括：

形成分层结构，所述形成分层结构包括在第一氮化镓层上沉积极化层以及在所述极化层上沉积第二氮化镓层；

去除所述第一氮化镓层和所述第二氮化镓层中的一个的部分以及所述极化层的部分以形成极化层中间表面，其中，所述极化层中间表面与所述第一氮化镓层和所述极化层之间的界面之间的厚度小于20nm；

在所述极化层中间表面上形成p沟道晶体管和n沟道晶体管中的一个，其中，所述p沟道晶体管和n沟道晶体管中的所述一个包括延伸穿过所述极化层的源极/漏极结构；以及

在所述第一氮化镓层和所述第二氮化镓层中的一个的剩余部分上形成所述p沟道晶体管和所述n沟道晶体管中的另一个，其中，所述p沟道晶体管和n沟道晶体管中的所述另一个包括延伸穿到所述第一氮化镓层和所述第二氮化镓层中的所述一个中的源极/漏极结构。

12.根据权利要求11所述的方法，其中，形成所述p沟道晶体管包括形成p沟道增强模式晶体管。

13.根据权利要求11或12所述的方法，其中，形成所述n沟道晶体管包括形成n沟道增强模式晶体管。

14.根据权利要求11所述的方法，其中，沉积所述极化层包括沉积选自由以下材料构成的组的材料：氮化铝镓、氮化铝铟、氮化铟镓、氮化铝、以及氮化铝铟镓。

15.根据权利要求11所述的方法，还包括：在应变材料层上沉积所述第一氮化镓层。

16.根据权利要求15所述的方法，其中，所述应变材料层选自由以下材料构成的组：氮化铝、氮化铝铟、氮化铝镓、以及氮化铝铟镓。

17.根据权利要求11所述的方法，其中，形成所述分层结构包括邻近所述极化层在所述第一氮化镓层内形成2D电子气，以及在所述第二氮化镓层内形成2D空穴气；并且其中，所述n沟道晶体管邻近所述极化层中间表面形成，并且所述p沟道晶体管邻近所述第二氮化镓层形成。

18.根据权利要求17所述的方法，还包括：在所述第二氮化镓层中形成凹陷部，以破坏所述2D空穴气的部分。

19.根据权利要求11所述的方法，其中，形成所述分层结构包括邻近所述极化层在所述第一氮化镓层内形成2D电子气，以及在所述第二氮化镓层内形成2D空穴气；并且其中，所述p沟道晶体管邻近所述极化层中间表面形成，并且所述n沟道晶体管邻近所述第一氮化镓层形成。

20.根据权利要求19所述的方法，还包括：在所述第一氮化镓层中形成凹陷部，以破坏所述2D电子气的部分。

21.一种电子系统，包括：

板；以及

附接到所述板的微电子器件，其中，所述微电子器件包括至少一个CMOS电路结构，所述CMOS电路结构包括：

22.根据权利要求21所述的电子系统，其中，所述分层结构包括邻近所述极化层位于所述第一氮化镓层内的2D电子气和位于所述第二氮化镓层内的2D空穴气；并且其中，所述n沟道晶体管邻近所述极化层中间表面形成，并且所述p沟道晶体管邻近所述第二氮化镓层形成。

23.根据权利要求22所述的电子系统，还包括凹陷部，所述凹陷部位于所述第二氮化镓层中，破坏所述2D空穴气的部分。

24.根据权利要求21所述的电子系统，其中，所述分层结构包括邻近所述极化层位于所述第一氮化镓层内的2D电子气和位于所述第二氮化镓层内的2D空穴气；并且其中，所述p沟道晶体管邻近所述极化层中间表面形成，并且所述n沟道晶体管邻近所述第一氮化镓层形成。

25.根据权利要求24所述的电子系统，还包括凹陷部，所述凹陷部位于所述第一氮化镓层中，破坏所述2D电子气的部分。