JP2002033485A - Ｔｆｔ型液晶表示装置およびその製造方法 - Google Patents
Ｔｆｔ型液晶表示装置およびその製造方法Info
- Publication number
- JP2002033485A JP2002033485A JP2000359901A JP2000359901A JP2002033485A JP 2002033485 A JP2002033485 A JP 2002033485A JP 2000359901 A JP2000359901 A JP 2000359901A JP 2000359901 A JP2000359901 A JP 2000359901A JP 2002033485 A JP2002033485 A JP 2002033485A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- forming
- silicon film
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 多結晶珪素膜を薄してもトランジスタのソー
スおよびドレイン領域の抵抗が増加することなく、トラ
ンジスタ特性を低下させることのないＴＦＴ型液晶表示
装置を提供すること。 【解決手段】 ＭＩＳ型トランジスタの半導体層におい
て、ゲート電極に相対するチャンネル部の膜厚が、ソー
ス電極部およびドレイン電極部の膜厚より薄い構造を有
するＴＦＴ型液晶表示装置とその製造方法であって、第
１の半導体層を形成する工程と、第１の半導体層の一部
をエッチングする工程と、第１の半導体層を覆う第２の
半導体層を形成する工程とを有することを特徴とするＴ
ＦＴ型液晶表示装置の製造方法。また、前記半導体層の
一部を途中までエッチングすることによっても膜厚に差
を設けることができる。
スおよびドレイン領域の抵抗が増加することなく、トラ
ンジスタ特性を低下させることのないＴＦＴ型液晶表示
装置を提供すること。 【解決手段】 ＭＩＳ型トランジスタの半導体層におい
て、ゲート電極に相対するチャンネル部の膜厚が、ソー
ス電極部およびドレイン電極部の膜厚より薄い構造を有
するＴＦＴ型液晶表示装置とその製造方法であって、第
１の半導体層を形成する工程と、第１の半導体層の一部
をエッチングする工程と、第１の半導体層を覆う第２の
半導体層を形成する工程とを有することを特徴とするＴ
ＦＴ型液晶表示装置の製造方法。また、前記半導体層の
一部を途中までエッチングすることによっても膜厚に差
を設けることができる。
Description
【０００１】
【発明の属する技術分野】本発明はＴＦＴ型液晶表示装
置およびその製造方法に関する。
置およびその製造方法に関する。
【０００２】
【従来の技術】近年、半導体回路の利用範囲が広がり、
例えばＴＦＴ(thin film transister)型液晶表示装置は
パーソナルコンピュータおよび電子式カメラなどに広く
使用されている。さらに、その使いやすさから使用環境
が広がり、高密度・高性能のＴＦＴ型液晶表示装置が要
求されている。また、さらなる特性向上のため、非晶質
珪素膜を用いたＴＦＴ型液晶表示装置から多結晶珪素膜
を用いたＴＦＴ型液晶表示装置へと開発が進み、近年で
は周辺回路を取り込んだＮチャンネル型トランジスタと
Ｐチャンネル型トランジスタを併せ持つＣＭＯＳ型のＴ
ＦＴ液晶表示装置が主流になりつつある。
例えばＴＦＴ(thin film transister)型液晶表示装置は
パーソナルコンピュータおよび電子式カメラなどに広く
使用されている。さらに、その使いやすさから使用環境
が広がり、高密度・高性能のＴＦＴ型液晶表示装置が要
求されている。また、さらなる特性向上のため、非晶質
珪素膜を用いたＴＦＴ型液晶表示装置から多結晶珪素膜
を用いたＴＦＴ型液晶表示装置へと開発が進み、近年で
は周辺回路を取り込んだＮチャンネル型トランジスタと
Ｐチャンネル型トランジスタを併せ持つＣＭＯＳ型のＴ
ＦＴ液晶表示装置が主流になりつつある。
【０００３】以下に、図面を参照しながら、上述の多結
晶珪素膜を用いた従来のＴＦＴ型液晶表示装置の製造方
法を説明する。図３の（ａ）〜（ｃ）は、従来の多結晶
珪素膜を用いたＴＦＴ型液晶表示装置の製造方法を説明
するための工程図であって、各工程におけるＴＦＴ素子
の概略断面図を表している。ＴＦＴ素子の形成は、図３
の（ａ）に示すように、まずガラス基板１の表面に厚さ
約６０ｎｍの多結晶珪素膜２からなるパターンと厚さ約
１００ｎｍのゲート絶縁膜３を形成する。そして、図３
の（ｂ）に示すように、厚さ約３００ｎｍのアルミニウ
ム（Ａｌ）膜からなるトランジスタのゲート配線パター
ン４を形成し、イオン注入方法でゲート絶縁膜３を通し
て多結晶珪素膜２にリン原子を約３Ｅ１５個／ｃｍ2注
入して、Ｎチャンネル型トランジスタのソース、ドレイ
ン（ソース電極部、ドレイン電極部）５を形成する。そ
の後、図３の（ｃ）に示すように、層間絶縁膜として厚
さ約３５０ｎの二酸化珪素膜６を形成した後、配線接続
のためのコンタクトホール７と配線電極８を所定のパタ
ーンにエッチング形成する。
晶珪素膜を用いた従来のＴＦＴ型液晶表示装置の製造方
法を説明する。図３の（ａ）〜（ｃ）は、従来の多結晶
珪素膜を用いたＴＦＴ型液晶表示装置の製造方法を説明
するための工程図であって、各工程におけるＴＦＴ素子
の概略断面図を表している。ＴＦＴ素子の形成は、図３
の（ａ）に示すように、まずガラス基板１の表面に厚さ
約６０ｎｍの多結晶珪素膜２からなるパターンと厚さ約
１００ｎｍのゲート絶縁膜３を形成する。そして、図３
の（ｂ）に示すように、厚さ約３００ｎｍのアルミニウ
ム（Ａｌ）膜からなるトランジスタのゲート配線パター
ン４を形成し、イオン注入方法でゲート絶縁膜３を通し
て多結晶珪素膜２にリン原子を約３Ｅ１５個／ｃｍ2注
入して、Ｎチャンネル型トランジスタのソース、ドレイ
ン（ソース電極部、ドレイン電極部）５を形成する。そ
の後、図３の（ｃ）に示すように、層間絶縁膜として厚
さ約３５０ｎの二酸化珪素膜６を形成した後、配線接続
のためのコンタクトホール７と配線電極８を所定のパタ
ーンにエッチング形成する。
【０００４】しかし、このような製造方法により、トラ
ンジスタの特性を向上させるために多結晶珪素膜２を薄
く形成した場合、トランジスタのソースおよびドレイン
領域の抵抗が大きくなり、逆にトランジスタ特性を低下
させるという問題があった。さらに、配線接続のための
コンタクトホール７をドライエッチングで形成すると
き、多結晶珪素膜２が薄いとエッチングされすぎてコン
タクトホールの下部の半導体層がなくなってしまうとい
う問題があった。
ンジスタの特性を向上させるために多結晶珪素膜２を薄
く形成した場合、トランジスタのソースおよびドレイン
領域の抵抗が大きくなり、逆にトランジスタ特性を低下
させるという問題があった。さらに、配線接続のための
コンタクトホール７をドライエッチングで形成すると
き、多結晶珪素膜２が薄いとエッチングされすぎてコン
タクトホールの下部の半導体層がなくなってしまうとい
う問題があった。
【０００５】
【発明が解決しようとする課題】したがって、本発明
は、多結晶珪素膜を薄くしてもトランジスタのソースお
よびドレイン領域の抵抗が増加することなく、トランジ
スタ特性を低下させることのないＴＦＴ型液晶表示装置
を提供することを目的とする。
は、多結晶珪素膜を薄くしてもトランジスタのソースお
よびドレイン領域の抵抗が増加することなく、トランジ
スタ特性を低下させることのないＴＦＴ型液晶表示装置
を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記問題点を解決すべ
く、本発明は、ＭＩＳ型トランジスタの半導体層におい
て、ゲート電極に相対するチャンネル部の膜厚が、ソー
ス電極部およびドレイン電極部の膜厚より薄い構造を有
することを特徴とするＴＦＴ型液晶表示装置を提供す
る。かかる本発明のＴＦＴ型液晶表示装置は、第１の半
導体層を形成する工程と、ＭＩＳ型トランジスタの半導
体層において、ゲート電極に相対するチャンネル部の膜
厚が、ソース電極部およびドレイン電極部の膜厚より薄
い構造を有するＴＦＴ型液晶表示装置の製造方法であっ
て、第１の半導体層を形成する工程と、第１の半導体層
の一部をエッチングする工程と、第１の半導体層を覆う
第２の半導体層を形成する工程とを有する製造方法によ
り製造することができる。すなわち、２段階の工程で半
導体層を形成することにより、薄い部分と厚い部分とを
有する半導体層を得るのである。この場合、第１の半導
体層および第２の半導体層として多結晶珪素膜を形成す
るのが好ましい。
く、本発明は、ＭＩＳ型トランジスタの半導体層におい
て、ゲート電極に相対するチャンネル部の膜厚が、ソー
ス電極部およびドレイン電極部の膜厚より薄い構造を有
することを特徴とするＴＦＴ型液晶表示装置を提供す
る。かかる本発明のＴＦＴ型液晶表示装置は、第１の半
導体層を形成する工程と、ＭＩＳ型トランジスタの半導
体層において、ゲート電極に相対するチャンネル部の膜
厚が、ソース電極部およびドレイン電極部の膜厚より薄
い構造を有するＴＦＴ型液晶表示装置の製造方法であっ
て、第１の半導体層を形成する工程と、第１の半導体層
の一部をエッチングする工程と、第１の半導体層を覆う
第２の半導体層を形成する工程とを有する製造方法によ
り製造することができる。すなわち、２段階の工程で半
導体層を形成することにより、薄い部分と厚い部分とを
有する半導体層を得るのである。この場合、第１の半導
体層および第２の半導体層として多結晶珪素膜を形成す
るのが好ましい。
【０００７】また、前記ＴＦＴ型液晶表示装置は、第１
の半導体層として非晶質珪素膜を形成する工程と、第１
の半導体層を所定のパターンに形成する工程と、第１の
半導体層を覆う第２の半導体層として非晶質珪素膜を形
成する工程と、レーザの照射によって第１および第２の
半導体層を構成する非晶質珪素を多結晶珪素に転化させ
る工程とにより製造するのも好ましい。また、第１の半
導体層として多結晶珪素膜を形成する工程と、第１の半
導体層を所定のパターンに形成する工程と、第１の半導
体層を覆う第２の半導体層として多結晶珪素膜を形成す
る工程とによりＴＦＴ型液晶表示装置を製造するのも好
ましい。
の半導体層として非晶質珪素膜を形成する工程と、第１
の半導体層を所定のパターンに形成する工程と、第１の
半導体層を覆う第２の半導体層として非晶質珪素膜を形
成する工程と、レーザの照射によって第１および第２の
半導体層を構成する非晶質珪素を多結晶珪素に転化させ
る工程とにより製造するのも好ましい。また、第１の半
導体層として多結晶珪素膜を形成する工程と、第１の半
導体層を所定のパターンに形成する工程と、第１の半導
体層を覆う第２の半導体層として多結晶珪素膜を形成す
る工程とによりＴＦＴ型液晶表示装置を製造するのも好
ましい。
【０００８】さらに、前記ＴＦＴ型液晶表示装置は、第
１の半導体層として非晶質珪素膜を形成する工程と、レ
ーザの照射によって第１の半導体層を構成する非晶質珪
素を多結晶珪素に転化させながら、第１の半導体層を所
定のパターンに形成する工程と、第１の半導体層を覆う
第２の半導体層として非晶質珪素膜を形成する工程と、
レーザの照射によって第２の半導体層を構成する非晶質
珪素を多結晶珪素に転化させる工程とにより製造するの
も好ましい。
１の半導体層として非晶質珪素膜を形成する工程と、レ
ーザの照射によって第１の半導体層を構成する非晶質珪
素を多結晶珪素に転化させながら、第１の半導体層を所
定のパターンに形成する工程と、第１の半導体層を覆う
第２の半導体層として非晶質珪素膜を形成する工程と、
レーザの照射によって第２の半導体層を構成する非晶質
珪素を多結晶珪素に転化させる工程とにより製造するの
も好ましい。
【０００９】また、前ＴＦＴ型液晶表示装置は、半導体
層を形成する工程と、前記半導体層の一部を途中までエ
ッチングして前記半導体層の厚さに差を設ける工程とを
有する製造方法によっても製造することができる。なか
でも、半導体層として非晶質珪素膜を形成する工程と、
前記半導体層上に所定のパターンに形成する工程と、前
記半導体層の一部を途中までエッチングして前記半導体
層の厚さに差を設ける工程と、前記非晶質半珪素膜を多
結晶珪素膜に転化させる工程とによりＴＦＴ型液晶表示
装置の製造するのが好ましい。
層を形成する工程と、前記半導体層の一部を途中までエ
ッチングして前記半導体層の厚さに差を設ける工程とを
有する製造方法によっても製造することができる。なか
でも、半導体層として非晶質珪素膜を形成する工程と、
前記半導体層上に所定のパターンに形成する工程と、前
記半導体層の一部を途中までエッチングして前記半導体
層の厚さに差を設ける工程と、前記非晶質半珪素膜を多
結晶珪素膜に転化させる工程とによりＴＦＴ型液晶表示
装置の製造するのが好ましい。
【００１０】また、半導体層として多結晶珪素膜を形成
する工程と、前記半導体層上に所定のパターンに形成す
る工程と、前記半導体の途中までエッチングして前記半
導体層の厚さに差を設ける工程とによって製造すること
もできる。この場合、半導体層として非晶質珪素膜を形
成した後、前記非晶質珪素膜を多結晶珪素膜に転化して
もよい。
する工程と、前記半導体層上に所定のパターンに形成す
る工程と、前記半導体の途中までエッチングして前記半
導体層の厚さに差を設ける工程とによって製造すること
もできる。この場合、半導体層として非晶質珪素膜を形
成した後、前記非晶質珪素膜を多結晶珪素膜に転化して
もよい。
【００１１】
【発明の実施の形態】上述のように、本発明のＴＦＴ型
液晶表示装置は、ＭＩＳ型トランジスタの半導体層にお
いて、ゲート電極に相対するチャンネル部とソース電極
部およびドレイン電極部の膜厚を変えることを特徴とす
る。そのために、ＭＩＳ型トランジスタの第１の半導体
層を形成する工程と、その第１の半導体層の一部をエッ
チングする工程と、第１の半導体層を覆う第２の半導体
層を形成する工程とを備えた製造方法により製造するの
である（実施の形態１）。また、前記ＴＦＴ型液晶表示
装置は、半導体層を形成する工程と、この半導体層の一
部を厚さ方向において途中までエッチングする工程とを
備えた製造方法によっても製造することができる（実施
の形態２）。
液晶表示装置は、ＭＩＳ型トランジスタの半導体層にお
いて、ゲート電極に相対するチャンネル部とソース電極
部およびドレイン電極部の膜厚を変えることを特徴とす
る。そのために、ＭＩＳ型トランジスタの第１の半導体
層を形成する工程と、その第１の半導体層の一部をエッ
チングする工程と、第１の半導体層を覆う第２の半導体
層を形成する工程とを備えた製造方法により製造するの
である（実施の形態１）。また、前記ＴＦＴ型液晶表示
装置は、半導体層を形成する工程と、この半導体層の一
部を厚さ方向において途中までエッチングする工程とを
備えた製造方法によっても製造することができる（実施
の形態２）。
【００１２】本発明のＴＦＴ型液晶表示装置は、上記し
た構成によって、ゲート電極に相対する部分の半導体層
を薄く形成することにより、ＭＩＳ型トランジスタの特
性を向上させることができ、トランジスタのソースおよ
びドレイン領域の半導体層を厚く形成することにより、
抵抗値が大きくなることを防止し、さらに配線接続のた
めのコンタクトホールをドライエッチングで形成すると
き、多結晶珪素膜がエッチングされすぎてコンタクトホ
ール下部の半導体層が薄くなったり失われたりすること
を防ぐことができる。以下に、本発明に係るＴＦＴ型液
晶表示装置の構造および製造方法について、図面を参照
しながら説明する。
た構成によって、ゲート電極に相対する部分の半導体層
を薄く形成することにより、ＭＩＳ型トランジスタの特
性を向上させることができ、トランジスタのソースおよ
びドレイン領域の半導体層を厚く形成することにより、
抵抗値が大きくなることを防止し、さらに配線接続のた
めのコンタクトホールをドライエッチングで形成すると
き、多結晶珪素膜がエッチングされすぎてコンタクトホ
ール下部の半導体層が薄くなったり失われたりすること
を防ぐことができる。以下に、本発明に係るＴＦＴ型液
晶表示装置の構造および製造方法について、図面を参照
しながら説明する。
【００１３】実施の形態１ 図１の（ａ）〜（ｃ）は、本発明に係るＴＦＴ型液晶表
示装置の製造方法を説明するための工程図であって、各
工程におけるＴＦＴ素子の概略断面図を示している。Ｔ
ＦＴ素子の形成は、図１の（ａ）に示すように、まずガ
ラス基板１の表面に第１の半導体層１２として、例えば
プラズマＣＶＤ方法で非晶質珪素膜（例えば、厚さ約４
０ｎｍ）を形成する。ついで、フォトリソグラフィー手
法でレジストパターンを形成し、ドライエッチングによ
って第１の半導体層を所定のパターンに形成したあと、
例えばプラズマＣＶＤ方法で第２の半導体層２２として
非晶質珪素膜（例えば、厚さ約５０ｎｍ）を形成する。
示装置の製造方法を説明するための工程図であって、各
工程におけるＴＦＴ素子の概略断面図を示している。Ｔ
ＦＴ素子の形成は、図１の（ａ）に示すように、まずガ
ラス基板１の表面に第１の半導体層１２として、例えば
プラズマＣＶＤ方法で非晶質珪素膜（例えば、厚さ約４
０ｎｍ）を形成する。ついで、フォトリソグラフィー手
法でレジストパターンを形成し、ドライエッチングによ
って第１の半導体層を所定のパターンに形成したあと、
例えばプラズマＣＶＤ方法で第２の半導体層２２として
非晶質珪素膜（例えば、厚さ約５０ｎｍ）を形成する。
【００１４】その後、真空排気しながら、例えば約４５
０℃、１時間の熱処理を行って非晶質珪素膜からなる第
１の半導体層１２および第２の半導体層２２中に含まれ
ている水素の量を減少させる。なお、熱処理の条件は、
非晶質珪素の状態でプロセス全体のバランスを損なわ
ず、脱水素を行うことのできる範囲で適宜選択すること
が可能である。そして、エキシマレーザを照射して第１
の半導体層１２および第２の半導体層２２を構成する非
晶質珪素を多結晶珪素膜に転化させる（図１の
（ａ））。
０℃、１時間の熱処理を行って非晶質珪素膜からなる第
１の半導体層１２および第２の半導体層２２中に含まれ
ている水素の量を減少させる。なお、熱処理の条件は、
非晶質珪素の状態でプロセス全体のバランスを損なわ
ず、脱水素を行うことのできる範囲で適宜選択すること
が可能である。そして、エキシマレーザを照射して第１
の半導体層１２および第２の半導体層２２を構成する非
晶質珪素を多結晶珪素膜に転化させる（図１の
（ａ））。
【００１５】また、レーザを照射して非晶質珪素を多結
晶珪素に転化させてから、同時に第１の半導体層を所定
のパターンに形成してもよい。具体的には、まずガラス
基板１の表面に第１の半導体層１２として、例えばプラ
ズマＣＶＤ方法で非晶質珪素膜（例えば厚さ約４０ｎ
ｍ）を形成する。ついで、真空排気しながら、例えば約
４５０℃で１時間の熱処理を行って非晶質珪素膜からな
る第１の半導体層に含まれている水素の量を減少させ
る。そして、エキシマレーザを照射して第１の半導体層
１２を多結晶珪素膜に転化させる。そのあと、フォトリ
ソグラフィー方法でレジストパターンを形成し、ドライ
エッチングによって第１の半導体層１２を所定のパター
ンに形成したあと、例えばプラズマＣＶＤ方法で第２の
半導体層２２を形成して、前記第１の半導体層１２を多
結晶化およびパターン形成した方法と同じ手順で形成す
る。
晶珪素に転化させてから、同時に第１の半導体層を所定
のパターンに形成してもよい。具体的には、まずガラス
基板１の表面に第１の半導体層１２として、例えばプラ
ズマＣＶＤ方法で非晶質珪素膜（例えば厚さ約４０ｎ
ｍ）を形成する。ついで、真空排気しながら、例えば約
４５０℃で１時間の熱処理を行って非晶質珪素膜からな
る第１の半導体層に含まれている水素の量を減少させ
る。そして、エキシマレーザを照射して第１の半導体層
１２を多結晶珪素膜に転化させる。そのあと、フォトリ
ソグラフィー方法でレジストパターンを形成し、ドライ
エッチングによって第１の半導体層１２を所定のパター
ンに形成したあと、例えばプラズマＣＶＤ方法で第２の
半導体層２２を形成して、前記第１の半導体層１２を多
結晶化およびパターン形成した方法と同じ手順で形成す
る。
【００１６】つぎに、第２の半導体層２２をエッチング
によって所定のパターンに形成し、二酸化珪素膜からな
るゲート絶縁膜（例えば、厚さ約１００ｎｍ）１３を形
成した後、アルミニウム（Ａｌ）膜（例えば、厚さ約３
００ｎｍ）で第１の半導体層１２の開口部１４の部分を
覆うようにトランジスタのゲート配線パターン１６を形
成し、イオン注入法でゲート絶縁膜１３を通して第１の
半導体層１２および第２の半導体層２２を構成する多結
晶珪素膜にリン原子（その他、ホウ素原子などでもよ
い。）を、例えば約３Ｅ１５個／ｃｍ2注入して、Ｎチ
ャンネルトランジスタのソースおよびドレイン２５を形
成する（図１の（ｂ））。その後、層間絶縁膜として、
二酸化珪素膜２６（例えば、厚さ約３５０ｎｍ）を形成
し、配線接続のためのコンタクトホール２７と配線電極
２８を所定のパターンにエッチング形成する（図１の
（ｃ））。
によって所定のパターンに形成し、二酸化珪素膜からな
るゲート絶縁膜（例えば、厚さ約１００ｎｍ）１３を形
成した後、アルミニウム（Ａｌ）膜（例えば、厚さ約３
００ｎｍ）で第１の半導体層１２の開口部１４の部分を
覆うようにトランジスタのゲート配線パターン１６を形
成し、イオン注入法でゲート絶縁膜１３を通して第１の
半導体層１２および第２の半導体層２２を構成する多結
晶珪素膜にリン原子（その他、ホウ素原子などでもよ
い。）を、例えば約３Ｅ１５個／ｃｍ2注入して、Ｎチ
ャンネルトランジスタのソースおよびドレイン２５を形
成する（図１の（ｂ））。その後、層間絶縁膜として、
二酸化珪素膜２６（例えば、厚さ約３５０ｎｍ）を形成
し、配線接続のためのコンタクトホール２７と配線電極
２８を所定のパターンにエッチング形成する（図１の
（ｃ））。
【００１７】以上のように構成されたＴＦＴ型液晶表示
装置について、その動作を説明する。まず図１の（ｂ）
は、本実施の形態の方法により形成されるＴＦＴ型液晶
表示装置の主要工程におけるトランジスタ素子の断面を
示すものである。上記した構成によって、ゲート配線パ
ターン１６に相対する部分の半導体層１２を薄く形成す
ることにより、ＭＩＳ型トランジスタの特性を向上させ
ることができ、トランジスタのソースおよびドレイン領
域の半導体層１２を厚く形成することにより、抵抗値が
大きくなることを防止し、さらに配線接続のためのコン
タクトホール２７をドライエッチングで形成するとき、
多結晶珪素膜がエッチングされすぎてコンタクトホール
下部の半導体層１２が薄くなったり失われたりすること
を防止することができる。
装置について、その動作を説明する。まず図１の（ｂ）
は、本実施の形態の方法により形成されるＴＦＴ型液晶
表示装置の主要工程におけるトランジスタ素子の断面を
示すものである。上記した構成によって、ゲート配線パ
ターン１６に相対する部分の半導体層１２を薄く形成す
ることにより、ＭＩＳ型トランジスタの特性を向上させ
ることができ、トランジスタのソースおよびドレイン領
域の半導体層１２を厚く形成することにより、抵抗値が
大きくなることを防止し、さらに配線接続のためのコン
タクトホール２７をドライエッチングで形成するとき、
多結晶珪素膜がエッチングされすぎてコンタクトホール
下部の半導体層１２が薄くなったり失われたりすること
を防止することができる。
【００１８】なお、本実施の形態において、第１の半導
体層１２の開口部１４の部分を覆うようにトランジスタ
のゲート配線パターン１６を形成したが、ゲート配線パ
ターンが開口部１４を覆わなくても効果は同じである。
また、トップゲート型のＭＯＳトランジスタ構造で、第
１および第２の半導体層をプラズマＣＶＤ方で非晶質珪
素膜を形成後、エキシマレーザ等により多結晶化した
が、これに限定されるものではなく、ボトムゲート型の
ＭＯＳトランジスタ構造であってもよい。また、第１の
半導体層と第２の半導体層をそれぞれ多結晶化しても、
多結晶珪素膜を直接形成しても、得られるＴＦＴ型液晶
表示装置の効果は同じであり、２層でなく３層以上の複
数の半導体層で形成しても同様である。さらに、ゲート
配線の材料も上述のアルミニウムに限定されるものでは
なく、他の金属膜であってもよい。また、注入されるホ
ウ素およびリンなどの不純物の種類ならびに注入量も特
に限定されるものではない。
体層１２の開口部１４の部分を覆うようにトランジスタ
のゲート配線パターン１６を形成したが、ゲート配線パ
ターンが開口部１４を覆わなくても効果は同じである。
また、トップゲート型のＭＯＳトランジスタ構造で、第
１および第２の半導体層をプラズマＣＶＤ方で非晶質珪
素膜を形成後、エキシマレーザ等により多結晶化した
が、これに限定されるものではなく、ボトムゲート型の
ＭＯＳトランジスタ構造であってもよい。また、第１の
半導体層と第２の半導体層をそれぞれ多結晶化しても、
多結晶珪素膜を直接形成しても、得られるＴＦＴ型液晶
表示装置の効果は同じであり、２層でなく３層以上の複
数の半導体層で形成しても同様である。さらに、ゲート
配線の材料も上述のアルミニウムに限定されるものでは
なく、他の金属膜であってもよい。また、注入されるホ
ウ素およびリンなどの不純物の種類ならびに注入量も特
に限定されるものではない。
【００１９】実施の形態２ 図２の（ａ）〜（ｃ）は、本発明に係る他のＴＦＴ型液
晶表示装置の製造方法を説明するための工程図であっ
て、各工程におけるＴＦＴ素子の概略断面図を示してい
る。ＴＦＴ素子の形成は、図２の（ａ）に示すように、
まずガラス基板１の表面に半導体層３０として、例えば
プラズマＣＶＤ法で非晶質珪素膜（例えば、厚さ約１０
０ｎｍ）を形成する。ついで、所定のパターン３１を形
成したあと、ドライエッチングで約５０ｎｍエッチング
し、所定の部分の半導体層の途中までエッチングし、そ
の部分の厚さを例えば約５０ｎｍにする。
晶表示装置の製造方法を説明するための工程図であっ
て、各工程におけるＴＦＴ素子の概略断面図を示してい
る。ＴＦＴ素子の形成は、図２の（ａ）に示すように、
まずガラス基板１の表面に半導体層３０として、例えば
プラズマＣＶＤ法で非晶質珪素膜（例えば、厚さ約１０
０ｎｍ）を形成する。ついで、所定のパターン３１を形
成したあと、ドライエッチングで約５０ｎｍエッチング
し、所定の部分の半導体層の途中までエッチングし、そ
の部分の厚さを例えば約５０ｎｍにする。
【００２０】その後、真空排気しながら、例えば約４５
０℃、１時間の熱処理を行って半導体層３０中に含まれ
ている水素の量を減少させる。このとき、上記実施の形
態１と同様に、熱処理の条件は、非晶質珪素の状態でプ
ロセス全体のバランスを損なわず、脱水素を行うことの
できる範囲で適宜選択することが可能である。そして、
エキシマレーザを照射して半導体層３０を構成する非晶
質珪素膜を多結晶珪素膜に転化させる（図２の
（ａ））。
０℃、１時間の熱処理を行って半導体層３０中に含まれ
ている水素の量を減少させる。このとき、上記実施の形
態１と同様に、熱処理の条件は、非晶質珪素の状態でプ
ロセス全体のバランスを損なわず、脱水素を行うことの
できる範囲で適宜選択することが可能である。そして、
エキシマレーザを照射して半導体層３０を構成する非晶
質珪素膜を多結晶珪素膜に転化させる（図２の
（ａ））。
【００２１】ついで、半導体層３０を所定のパターンに
形成し、二酸化珪素膜でゲート絶縁膜３３（例えば、約
１００ｎｍ）を形成する。その後、アルミニウム（Ａ
ｌ）膜（例えば、約３００ｎｍ）で、半導体層３０の薄
く形成した部分３２にトランジスタのゲート配線パター
ン３４を形成し、イオン注入法でゲート絶縁膜３３を通
して多結晶珪素膜にリン原子（その他、ホウ素原子など
でもよい。）を、例えば約３Ｅ１５個／ｃｍ2注入し
て、Ｎチャンネルトランジスタのソースおよびドレイン
３５を形成する（図２の（ｂ））。その後、層間絶縁膜
として、二酸化珪素膜３６（例えば、厚さ約３５０ｎ
ｍ）を形成し、配線接続のためのコンタクトホール３７
と配線電極３８を所定のパターンにエッチング形成する
（図２の（ｃ））。
形成し、二酸化珪素膜でゲート絶縁膜３３（例えば、約
１００ｎｍ）を形成する。その後、アルミニウム（Ａ
ｌ）膜（例えば、約３００ｎｍ）で、半導体層３０の薄
く形成した部分３２にトランジスタのゲート配線パター
ン３４を形成し、イオン注入法でゲート絶縁膜３３を通
して多結晶珪素膜にリン原子（その他、ホウ素原子など
でもよい。）を、例えば約３Ｅ１５個／ｃｍ2注入し
て、Ｎチャンネルトランジスタのソースおよびドレイン
３５を形成する（図２の（ｂ））。その後、層間絶縁膜
として、二酸化珪素膜３６（例えば、厚さ約３５０ｎ
ｍ）を形成し、配線接続のためのコンタクトホール３７
と配線電極３８を所定のパターンにエッチング形成する
（図２の（ｃ））。
【００２２】以上のように構成されたＴＦＴ型液晶表示
装置について、その動作を説明する。まず図２の（ａ）
は、本発明の方法により形成されるＴＦＴ型液晶表示装
置の主要工程におけるトランジスタ素子の断面を示すも
のである。上記した構成によって、ゲート配線パターン
３４に相対する部分の半導体層３０を薄く形成すること
により、ＭＩＳ型トランジスタの特性を向上させること
ができ、トランジスタのソースおよびドレイン領域の半
導体層３０を厚く形成することにより、抵抗値が大きく
なることを防止し、さらに配線接続のためのコンタクト
ホール３７をドライエッチングで形成するとき、多結晶
珪素膜がエッチングされすぎてコンタクト下部の半導体
層３０が薄くなったり失われたりすることを防止するこ
とができる。
装置について、その動作を説明する。まず図２の（ａ）
は、本発明の方法により形成されるＴＦＴ型液晶表示装
置の主要工程におけるトランジスタ素子の断面を示すも
のである。上記した構成によって、ゲート配線パターン
３４に相対する部分の半導体層３０を薄く形成すること
により、ＭＩＳ型トランジスタの特性を向上させること
ができ、トランジスタのソースおよびドレイン領域の半
導体層３０を厚く形成することにより、抵抗値が大きく
なることを防止し、さらに配線接続のためのコンタクト
ホール３７をドライエッチングで形成するとき、多結晶
珪素膜がエッチングされすぎてコンタクト下部の半導体
層３０が薄くなったり失われたりすることを防止するこ
とができる。
【００２３】なお、本実施の形態において、トップゲー
ト型のＭＯＳトランジスタ構造で、半導体層３０をプラ
ズマＣＶＤ方法で非晶質珪素膜を形成後、エキシマレー
ザなどにより多結晶化できるが、これに限定されるもの
ではなく、工程の形成順を逆にして形成したボトムゲー
ト型のＭＩＳトランジスタ構造であってもよく、半導体
層として多結晶珪素膜を直接形成しても効果は同じであ
り、また非晶質珪素膜を多結晶化してから半導体層の一
部をエッチングして厚さの差を形成しても同様である。
さらに、半導体層の厚さも所望する特性に合わせて形成
すればよく、これに限定されるものではない。また、ゲ
ート配線の材料をＡｌ膜としたが、これに限定されるも
のではなく、他の金属膜であっても効果は同じであり、
ゲートパターンの形成も、半導体層を薄く形成した部分
を覆わないようにしても効果は同じである。また、注入
される硼素及び燐等の不純物および注入量も限定される
ものではない。
ト型のＭＯＳトランジスタ構造で、半導体層３０をプラ
ズマＣＶＤ方法で非晶質珪素膜を形成後、エキシマレー
ザなどにより多結晶化できるが、これに限定されるもの
ではなく、工程の形成順を逆にして形成したボトムゲー
ト型のＭＩＳトランジスタ構造であってもよく、半導体
層として多結晶珪素膜を直接形成しても効果は同じであ
り、また非晶質珪素膜を多結晶化してから半導体層の一
部をエッチングして厚さの差を形成しても同様である。
さらに、半導体層の厚さも所望する特性に合わせて形成
すればよく、これに限定されるものではない。また、ゲ
ート配線の材料をＡｌ膜としたが、これに限定されるも
のではなく、他の金属膜であっても効果は同じであり、
ゲートパターンの形成も、半導体層を薄く形成した部分
を覆わないようにしても効果は同じである。また、注入
される硼素及び燐等の不純物および注入量も限定される
ものではない。
【００２４】
【発明の効果】以上のように本発明は上記した構成によ
って、ゲート電極に相対する部分の半導体層を薄く形成
することにより、ＭＩＳ型トランジスタの特性を向上さ
せることができ、トランジスタのソースおよびドレイン
領域の半導体層を厚く形成することにより、抵抗値が大
きくなることを防止し、さらに配線接続のためのコンタ
クトホールをドライエッチングで形成するとき、多結晶
珪素膜がエッチングされすぎてコンタクトホール下部の
半導体層が薄くなったり失われたりすることを防ぎ、信
頼性の高いＴＦＴ型液晶表示装置を実現することができ
る。
って、ゲート電極に相対する部分の半導体層を薄く形成
することにより、ＭＩＳ型トランジスタの特性を向上さ
せることができ、トランジスタのソースおよびドレイン
領域の半導体層を厚く形成することにより、抵抗値が大
きくなることを防止し、さらに配線接続のためのコンタ
クトホールをドライエッチングで形成するとき、多結晶
珪素膜がエッチングされすぎてコンタクトホール下部の
半導体層が薄くなったり失われたりすることを防ぎ、信
頼性の高いＴＦＴ型液晶表示装置を実現することができ
る。
【図１】本発明の一実施の形態におけるＴＦＴ型液晶表
示装置の製造方法の説明図
示装置の製造方法の説明図
【図２】本発明の一実施の形態におけるＴＦＴ型液晶表
示装置の製造方法の説明図
示装置の製造方法の説明図
【図３】従来のＴＦＴ型液晶表示装置の製造方法の説明
図
図
１ ガラス基板 ２ 多結晶珪素膜 ３、１３ ゲート絶縁膜 ４、１６ ゲート配線パターン ５、２５ Ｎチャンネル型トランジスタのソース、ドレ
イン （ソース電極部、ドレイン電極部） ６、２６ 二酸化珪素膜 ７、２７ コンタクトホール ８、２８ 配線電極 １２ 第１の半導体層 １４ 開口部 ２２ 第２の半導体層
イン （ソース電極部、ドレイン電極部） ６、２６ 二酸化珪素膜 ７、２７ コンタクトホール ８、２８ 配線電極 １２ 第１の半導体層 １４ 開口部 ２２ 第２の半導体層
Claims (10)
- 【請求項１】 ＭＩＳ型トランジスタの半導体層におい
て、ゲート電極に相対するチャンネル部の膜厚が、ソー
ス電極部およびドレイン電極部の膜厚より薄い構造を有
することを特徴とするＴＦＴ型液晶表示装置。 - 【請求項２】 ＭＩＳ型トランジスタの半導体層におい
て、ゲート電極に相対するチャンネル部の膜厚が、ソー
ス電極部およびドレイン電極部の膜厚より薄い構造を有
するＴＦＴ型液晶表示装置の製造方法であって、第１の
半導体層を形成する工程と、第１の半導体層の一部をエ
ッチングする工程と、第１の半導体層を覆う第２の半導
体層を形成する工程とを有することを特徴とするＴＦＴ
型液晶表示装置の製造方法。 - 【請求項３】 第１の半導体層および第２の半導体層と
して多結晶珪素膜を形成することを特徴とする請求項２
記載のＴＦＴ型液晶表示装置の製造方法。 - 【請求項４】 第１の半導体層として非晶質珪素膜を形
成する工程と、第１の半導体層を所定のパターンに形成
する工程と、第１の半導体層を覆う第２の半導体層とし
て非晶質珪素膜を形成する工程と、レーザの照射によっ
て第１および第２の半導体層を構成する非晶質珪素を多
結晶珪素に転化させる工程とを有することを特徴とする
請求項２記載のＴＦＴ型液晶表示装置の製造方法。 - 【請求項５】 第１の半導体層として多結晶珪素膜を形
成する工程と、第１の半導体層を所定のパターンに形成
する工程と、第１の半導体層を覆う第２の半導体層とし
て多結晶珪素膜を形成する工程とを有することを特徴と
する請求項２記載のＴＦＴ型液晶表示装置の製造方法。 - 【請求項６】 第１の半導体層として非晶質珪素膜を形
成する工程と、レーザの照射によって第１の半導体層を
構成する非晶質珪素を多結晶珪素に転化させて、第１の
半導体層を所定のパターンに形成する工程と、第１の半
導体層を覆う第２の半導体層として非晶質珪素膜を形成
する工程と、レーザの照射によって第２の半導体層を構
成する非晶質珪素を多結晶珪素に転化させる工程とを有
することを特徴とする請求項２記載のＴＦＴ型液晶表示
装置の製造方法。 - 【請求項７】 ＭＩＳ型トランジスタの半導体層におい
て、ゲート電極に相対するチャンネル部の膜厚が、ソー
ス電極部およびドレイン電極部の膜厚より薄い構造を有
するＴＦＴ型液晶表示装置の製造方法であって、半導体
層を形成する工程と、前記半導体層の一部を途中までエ
ッチングして前記半導体層の厚さに差を設ける工程とを
有することを特徴とするＴＦＴ型液晶表示装置の製造方
法。 - 【請求項８】 半導体層として非晶質珪素膜を形成する
工程と、前記半導体層上に所定のパターンに形成する工
程と、前記半導体層の一部を途中までエッチングして前
記半導体層の厚さに差を設ける工程と、前記非晶質半珪
素膜を多結晶珪素膜に転化させる工程とを有することを
特徴とする請求項７記載のＴＦＴ型液晶表示装置の製造
方法。 - 【請求項９】 半導体層として多結晶珪素膜を形成する
工程と、前記半導体層上に所定のパターンに形成する工
程と、前記半導体の途中までエッチングして前記半導体
層の厚さに差を設ける工程とを有することを特徴とする
請求項７記載のＴＦＴ型液晶表示装置の製造方法。 - 【請求項１０】 半導体層として非晶質珪素膜を形成し
た後、前記非晶質珪素膜を多結晶珪素膜に転化させる工
程と、前記半導体層上に所定のパターンに形成する工程
と、前記半導体の途中までエッチングして前記半導体層
の厚さに差を設ける工程とを有することを特徴とする請
求項９記載のＴＦＴ型液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000359901A JP2002033485A (ja) | 2000-05-12 | 2000-11-27 | Ｔｆｔ型液晶表示装置およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000140268 | 2000-05-12 | ||
| JP2000-140268 | 2000-05-12 | ||
| JP2000359901A JP2002033485A (ja) | 2000-05-12 | 2000-11-27 | Ｔｆｔ型液晶表示装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002033485A true JP2002033485A (ja) | 2002-01-31 |
Family
ID=26591782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000359901A Pending JP2002033485A (ja) | 2000-05-12 | 2000-11-27 | Ｔｆｔ型液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002033485A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004047566A (ja) * | 2002-07-09 | 2004-02-12 | Sharp Corp | 電界効果型トランジスタ、その製造方法及び画像表示装置 |
| JP2007184517A (ja) * | 2006-01-09 | 2007-07-19 | Jiaotong Univ | 交互に配置されたソース／ドレイン及び薄いチャネルのｔｆｔ構造及びその製造方法 |
| US7745828B2 (en) | 2007-01-11 | 2010-06-29 | Samsung Electronics Co., Ltd. | Organic light emitting device and manufacturing method thereof |
-
2000
- 2000-11-27 JP JP2000359901A patent/JP2002033485A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004047566A (ja) * | 2002-07-09 | 2004-02-12 | Sharp Corp | 電界効果型トランジスタ、その製造方法及び画像表示装置 |
| JP4723787B2 (ja) * | 2002-07-09 | 2011-07-13 | シャープ株式会社 | 電界効果型トランジスタ、その製造方法及び画像表示装置 |
| JP2007184517A (ja) * | 2006-01-09 | 2007-07-19 | Jiaotong Univ | 交互に配置されたソース／ドレイン及び薄いチャネルのｔｆｔ構造及びその製造方法 |
| US7745828B2 (en) | 2007-01-11 | 2010-06-29 | Samsung Electronics Co., Ltd. | Organic light emitting device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020168802A1 (en) | SiGe/SOI CMOS and method of making the same | |
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11135779A (ja) | 半導体装置及びその製造方法 | |
| JP3153911B2 (ja) | 半導体装置の製法 | |
| JP2002033485A (ja) | Ｔｆｔ型液晶表示装置およびその製造方法 | |
| JP3346284B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3013628B2 (ja) | 半導体装置 | |
| JPH11354808A (ja) | 薄膜トランジスタの製造方法 | |
| JP2001007219A (ja) | 半導体装置及びその製造方法 | |
| JPH0348664B2 (ja) | ||
| JPH04233758A (ja) | 半導体装置とその製造方法 | |
| JPH11238847A (ja) | 半導体装置及びその製造方法 | |
| JPH05218439A (ja) | 半導体装置およびその製造方法 | |
| JPH04311066A (ja) | 半導体装置の製造方法 | |
| JP2002270853A (ja) | Ｔｆｔ型液晶表示装置およびその製造方法 | |
| JPH098238A (ja) | 半導体メモリ装置及びその製造方法 | |
| JPH0290569A (ja) | 半導体装置の製造方法 | |
| JPS63299278A (ja) | 薄膜半導体装置の製造方法 | |
| JPS6159539B2 (ja) | ||
| JPH05136168A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04221856A (ja) | 半導体装置 | |
| JPS62265764A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JPS5935186B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH08111511A (ja) | 半導体装置の製造方法 | |
| JP2005183773A (ja) | 半導体装置及びその作製方法 |