JPS63299278A - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JPS63299278A JPS63299278A JP13146487A JP13146487A JPS63299278A JP S63299278 A JPS63299278 A JP S63299278A JP 13146487 A JP13146487 A JP 13146487A JP 13146487 A JP13146487 A JP 13146487A JP S63299278 A JPS63299278 A JP S63299278A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- source
- polycrystalline silicon
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000010409 thin film Substances 0.000 title claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000010408 film Substances 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000000137 annealing Methods 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 9
- 238000010894 electron beam technology Methods 0.000 abstract description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 230000035515 penetration Effects 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、半導体装置に係わり、特にパンチスルーを防
ぎ、素子特性を向上させるようにしだ薄膜半導体装置の
製造方法に関する。
ぎ、素子特性を向上させるようにしだ薄膜半導体装置の
製造方法に関する。
（従来の技術）
従来より絶縁膜基板上に半導体装置を形成することによ
っては■ラッチアップフリーで、■耐放射線性に優れ、
■奇生容量が少なく高速動作が可能な半導体装置を形成
することができる。又、薄膜トランジスタを容易に作成
することができる。
っては■ラッチアップフリーで、■耐放射線性に優れ、
■奇生容量が少なく高速動作が可能な半導体装置を形成
することができる。又、薄膜トランジスタを容易に作成
することができる。
また素子を微細化するこ泥は回路の動作速度、消費電力
、集積度の点で非常に有利であることも知られている。
、集積度の点で非常に有利であることも知られている。
しかしながら、素子の微細化は、ショートチャネル効果
によるバンチスルーが現象の発生という問題を生じ、こ
れにより素子の特性の低下を招く。
によるバンチスルーが現象の発生という問題を生じ、こ
れにより素子の特性の低下を招く。
又、薄膜トランジスタにおいてはソース・ドレインと接
続する電極等のコンタクトの突き後は等のつ薄膜トラン
ジスタで顕在化する問題であるソー。
続する電極等のコンタクトの突き後は等のつ薄膜トラン
ジスタで顕在化する問題であるソー。
ス、ドレインの突き汰は現象を無くし得るトランジスタ
の製造方法を提供するものである。
の製造方法を提供するものである。
エネルギービームを照射して、溶融することにより、ト
ランジスタのソース、トレインを前記溝部に埋め込むよ
うに形成して、溝の間の絶縁膜上に形成されるチャネル
部分のみ薄膜化する事を特徴とするものである。
ランジスタのソース、トレインを前記溝部に埋め込むよ
うに形成して、溝の間の絶縁膜上に形成されるチャネル
部分のみ薄膜化する事を特徴とするものである。
（作 用）
絶縁膜上の多結晶半導体膜または非晶質半導体膜をビー
ムアニールによって再結晶化させる場合に半導体膜は液
状に溶融しているために、絶縁膜上に形成された溝部に
半導体融液が流れ込み、溝部の半導体膜厚は他の部分に
比べて半導体の膜厚が増加する。絶縁膜上の前記溝部を
ソース、ドレイン領域とし、このソース、ドレイン間の
前記絶縁膜上の半導体膜をチャネル部とすると、前記チ
ャネル部の半導体膜は、エネルギービームによる溶融に
より、薄膜化することができる。チャネル部分のみを薄
膜化した電界効果形半導体素子形成が可能で必る。
ムアニールによって再結晶化させる場合に半導体膜は液
状に溶融しているために、絶縁膜上に形成された溝部に
半導体融液が流れ込み、溝部の半導体膜厚は他の部分に
比べて半導体の膜厚が増加する。絶縁膜上の前記溝部を
ソース、ドレイン領域とし、このソース、ドレイン間の
前記絶縁膜上の半導体膜をチャネル部とすると、前記チ
ャネル部の半導体膜は、エネルギービームによる溶融に
より、薄膜化することができる。チャネル部分のみを薄
膜化した電界効果形半導体素子形成が可能で必る。
（実施例）
以下、本発明の詳細についてＮチャネルＭＯ３ＦＥＴを
例にとり、図面を用いて説明する。第１図は、本発明に
よる一実施例を示す製造工程断面図である。
例にとり、図面を用いて説明する。第１図は、本発明に
よる一実施例を示す製造工程断面図である。
まず、第１図■のように半導体基板■上にスパッタ法ま
たはＣＶＤ法によりシリコン酸化膜■を仝面に例えば１
μｍの厚さに堆積した。次に第１図０の様に通常のパタ
ーンニング工程を用いて後述するＭＯＳＦＥＴのソース
、ドレイン領域となる前記酸化膜■部分を溝■を例えば
５０００人の深さに形成する。しかる後、前記酸化膜■
全面に多結晶シリコン膜に）を３０００人の厚さに堆積
した。次いで第１図（Ｃ）のようにエネルギービームと
して加速電圧１２ＫｅＶ 、ビーム電流２ｍＡの電子ビ
ーム０を図の左から右の方向に走査し、多結晶シリコン
膜に）を単結晶化シリコンＩＩ！ （４ａ）とした。こ
の時、電子ビーム■により溶融した多結晶シリコンに）
はシリコン酸化膜■上に形成された溝■に流れ込み、シ
リコン酸化膜■′上の多結晶シリコン膜に）の膜厚は薄
くなる。溶融化した多結晶シリコンは、固化すると単結
晶シリコンとなるが、ＭＯＳＦＥＴのソース、ドレイン
部（４ｂ）は７０００人の厚さに、チャネル部（４Ｃ）
は２０００人の厚さに形成される。
たはＣＶＤ法によりシリコン酸化膜■を仝面に例えば１
μｍの厚さに堆積した。次に第１図０の様に通常のパタ
ーンニング工程を用いて後述するＭＯＳＦＥＴのソース
、ドレイン領域となる前記酸化膜■部分を溝■を例えば
５０００人の深さに形成する。しかる後、前記酸化膜■
全面に多結晶シリコン膜に）を３０００人の厚さに堆積
した。次いで第１図（Ｃ）のようにエネルギービームと
して加速電圧１２ＫｅＶ 、ビーム電流２ｍＡの電子ビ
ーム０を図の左から右の方向に走査し、多結晶シリコン
膜に）を単結晶化シリコンＩＩ！ （４ａ）とした。こ
の時、電子ビーム■により溶融した多結晶シリコンに）
はシリコン酸化膜■上に形成された溝■に流れ込み、シ
リコン酸化膜■′上の多結晶シリコン膜に）の膜厚は薄
くなる。溶融化した多結晶シリコンは、固化すると単結
晶シリコンとなるが、ＭＯＳＦＥＴのソース、ドレイン
部（４ｂ）は７０００人の厚さに、チャネル部（４Ｃ）
は２０００人の厚さに形成される。
しかる後第１図ゆの様にシリコン窒化膜（へ）をＭＯ３
ＦＥＴ形成予定領域にパターンニングする。
ＦＥＴ形成予定領域にパターンニングする。
その後、水素燃焼酸化法等によりシリコン窒化膜をマス
クとしてＭＯ３ＦＥＴ形成予定領域以外を酸化してフィ
ールド酸化膜■を形成した。
クとしてＭＯ３ＦＥＴ形成予定領域以外を酸化してフィ
ールド酸化膜■を形成した。
次に第１図（ｅ）のように前記シリコン窒化膜（へ）を
剥離して酸素雰囲気中での熱酸化法によりゲート酸化膜
■を４００人形成して、通常のＮチャネル間Ｏ８ＦＥＴ
の形成方法に従い第１図（わの様にゲート電極（９）、
シリコン酸化膜０Φ、ＡＩ配線（６）を形成した。
剥離して酸素雰囲気中での熱酸化法によりゲート酸化膜
■を４００人形成して、通常のＮチャネル間Ｏ８ＦＥＴ
の形成方法に従い第１図（わの様にゲート電極（９）、
シリコン酸化膜０Φ、ＡＩ配線（６）を形成した。
この実施例によればＭＯＳＦＥＴのチャネル部分の膜厚
を、例えば２０００人の薄くでき、又、同時にソース、
ドレイン領域を例えば７０００人の厚さに形成すること
ができるのでソース、トレインコンタクトの突き扱は等
もなく容易に薄膜トランジスタを形成できる。
を、例えば２０００人の薄くでき、又、同時にソース、
ドレイン領域を例えば７０００人の厚さに形成すること
ができるのでソース、トレインコンタクトの突き扱は等
もなく容易に薄膜トランジスタを形成できる。
本発明によれば、ＭｏＳトランジスタのチャネルとなる
部分の膜厚は薄くでき、ソース、ドレインの膜厚は厚く
できるので、ソース、トレインコンタクトの突き復けを
防止することができる。
部分の膜厚は薄くでき、ソース、ドレインの膜厚は厚く
できるので、ソース、トレインコンタクトの突き復けを
防止することができる。
第１図は、本発明の一実施例を示す製造工程断面図であ
る。 ■・・・・・・半導体基板、 ■・・・・・・シリコン酸化膜、 ■・・・・・・ＭＯＳＦＥＴのソース、ドレイン形成領
域の溝、 （イ）、 （４ｂ）、 （４ｃ）・・・・・・多結晶シ
リコン酸、■・・・・・・電子ビーム、 ■・・・・・・シリコン窒化膜、 ■・・・・・・フィールド酸化膜、 （８）・・・・・・ゲート酸化膜、 （９）・・・・・・ゲート電極、 ０の・・・・・・シリコン酸化膜、 ■・・・・・・ＡＩ配線。 出願人 工業技術院長 飯 塚 幸 三第１図
る。 ■・・・・・・半導体基板、 ■・・・・・・シリコン酸化膜、 ■・・・・・・ＭＯＳＦＥＴのソース、ドレイン形成領
域の溝、 （イ）、 （４ｂ）、 （４ｃ）・・・・・・多結晶シ
リコン酸、■・・・・・・電子ビーム、 ■・・・・・・シリコン窒化膜、 ■・・・・・・フィールド酸化膜、 （８）・・・・・・ゲート酸化膜、 （９）・・・・・・ゲート電極、 ０の・・・・・・シリコン酸化膜、 ■・・・・・・ＡＩ配線。 出願人 工業技術院長 飯 塚 幸 三第１図
Claims (1)
- 半導体基板上に形成した絶縁膜の表面に少なくとも２つ
以上の凹型の溝を形成し、その後、前記絶縁膜全面に多
結晶半導体膜または非晶質半導体膜を堆積しする工程と
、次いでビームアニール法を用いて前記多結晶半導体膜
または非晶質半導体膜を溶融し、前記溝部に電界効果型
半導体素子のソース・ドレイン領域となる前記溶解化さ
れた半導体膜を埋め込み、かつ、前記凹型の溝の間の絶
縁膜上の溶融化された前記半導体膜をチャンネル部とし
て、前記チャンネル部を薄膜化するようにしたことを特
徴とする薄膜半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13146487A JPS63299278A (ja) | 1987-05-29 | 1987-05-29 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13146487A JPS63299278A (ja) | 1987-05-29 | 1987-05-29 | 薄膜半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63299278A true JPS63299278A (ja) | 1988-12-06 |
| JPH0560669B2 JPH0560669B2 (ja) | 1993-09-02 |
Family
ID=15058573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13146487A Granted JPS63299278A (ja) | 1987-05-29 | 1987-05-29 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63299278A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008252068A (ja) * | 2007-03-08 | 2008-10-16 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2009033134A (ja) * | 2007-06-29 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法、並びに電子機器 |
| JP2009049398A (ja) * | 2007-07-26 | 2009-03-05 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
1987
- 1987-05-29 JP JP13146487A patent/JPS63299278A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008252068A (ja) * | 2007-03-08 | 2008-10-16 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| KR101447020B1 (ko) * | 2007-03-08 | 2014-10-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그 제작 방법 |
| EP1968111A3 (en) * | 2007-03-08 | 2014-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9130051B2 (en) | 2007-03-08 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including semiconductor layer over insulating layer and manufacturing method thereof |
| JP2009033134A (ja) * | 2007-06-29 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法、並びに電子機器 |
| JP2009049398A (ja) * | 2007-07-26 | 2009-03-05 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0560669B2 (ja) | 1993-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7851858B2 (en) | MOSFET having SOI and method | |
| JPS63299278A (ja) | 薄膜半導体装置の製造方法 | |
| JPH05343686A (ja) | 半導体装置およびその製造方法 | |
| JP2729422B2 (ja) | 半導体装置 | |
| JP3346284B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH04323851A (ja) | 半導体装置 | |
| JPH11121757A (ja) | 半導体装置およびその製造方法 | |
| JP2672596B2 (ja) | 半導体装置の製造方法 | |
| JPS61100967A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03173175A (ja) | 半導体装置 | |
| JPH04233758A (ja) | 半導体装置とその製造方法 | |
| JPH06151854A (ja) | Ｓｏｉ型ｍｏｓトランジスタの製造方法 | |
| JPH06196689A (ja) | 絶縁ゲート電界効果半導体装置およびその製造方法 | |
| JPS613461A (ja) | 半導体装置の製造方法 | |
| JP2002033485A (ja) | Ｔｆｔ型液晶表示装置およびその製造方法 | |
| JPH05235290A (ja) | 半導体装置及びその製造方法 | |
| JPH069245B2 (ja) | 電界効果型半導体装置 | |
| JPH06181312A (ja) | 半導体装置及びその製造方法 | |
| JP2001148482A (ja) | 電界効果型半導体装置の製造方法 | |
| JPS62217668A (ja) | 半導体装置 | |
| JPH0212837A (ja) | 半導体装置及びその製造方法 | |
| JPH0775237B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS62254470A (ja) | 接合型薄膜トランジスタの製造方法 | |
| JPH0246761A (ja) | 半導体集積回路装置 | |
| JPH0588543B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |