TWI293209B - Electronic devices comprising bottom-gate tfts and their manufacture - Google Patents

Electronic devices comprising bottom-gate tfts and their manufacture Download PDF

Info

Publication number
TWI293209B
TWI293209B TW092110018A TW92110018A TWI293209B TW I293209 B TWI293209 B TW I293209B TW 092110018 A TW092110018 A TW 092110018A TW 92110018 A TW92110018 A TW 92110018A TW I293209 B TWI293209 B TW I293209B
Authority
TW
Taiwan
Prior art keywords
gate
layer
active
amorphous
active layer
Prior art date
Application number
TW092110018A
Other languages
English (en)
Other versions
TW200403857A (en
Inventor
David Young Nigel
Original Assignee
Tpo Hong Kong Holding Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tpo Hong Kong Holding Ltd filed Critical Tpo Hong Kong Holding Ltd
Publication of TW200403857A publication Critical patent/TW200403857A/zh
Application granted granted Critical
Publication of TWI293209B publication Critical patent/TWI293209B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1293209 96年08月Π日補充修正修正頁 九、發明說明： 【發明所屬之技術領域】 本發明與包含薄膜電晶體（以下稱為”TFT")，特別是多晶 矽（polycrystalline silicon)(以下簡稱為 p〇lysiUc〇n)底閘極 TFT之電子裝置有關，母個裝置都具有：一閘極，一閘極絕 緣層，以及覆蓋著閘極之一多晶矽活性層。該裝置可能 是·譬如說，主動矩陣型（active matrix)顯示裝置，感測器 陣列（sensing array)或薄膜資料儲存裝置。本發明也與用來 製造這樣一種包含底閘極TFT之電子裝置的方法有/關。 【先前技術】 對發展適於大面積電子技術應用（諸如：在美國專利第 5，130,829號中所描述之主動矩陣型平板顯示器（flat panel displays)中的疋址電路’睛多加引用該專利）的多晶石夕τρτ 逐漸感興趣。大體上，多晶矽TFT提供一種比利用非晶石夕 活性層所製造之TFT還快的定址速度（addressing speed)。 多晶矽活性層照慣例都是藉由退火處理過程來形成的，其 中·猎由譬如说疋雷射來溶化非晶碎層，進而容許冷卻重 組成多晶結構。在TFT陣列的情形下，在退火處理過程之 剞或之後’可此將活性層施以圖案設計成為適於每個TFT 的個別活性島（active island)。將針對由雷射退火處理所產 生之矽的多晶化（polycrystallisation)之更詳細描述載示 於：由布勞勒頓（S.D. Brotherton)等人所撰寫之標題為，，在 雷射晶化多晶碎薄膜電晶體中之溶化深度的影響”的論文 中；該論文刊載於1997年版之應用物理學刊第82章第8 節，第4086到4094頁中，請多加引用。 1293209 96年08月Π日補充修正修正頁 針對此篇描述，術語"非晶的"(amorphous)與其中組成原 子都被卩过機疋位的材料有關。術语’’多晶的”(p〇iyCryStanine) 與包括許多單晶體(monocrystal)的材料有關，單晶體具有 其組成原子之規則重複晶格結構(lattice structure)。此術語 特別是與多晶矽有關，多晶矽一般是藉由熔化和冷卻非晶 砍來形成。針對多晶砍的典型晶粒大小（grain size)住於〇 . 1 微米（μπι)至5微米之間。然而，當在某些條件之下晶化時， 砍就會具有基於顯微標度（microscopic scale)之晶粒大 小’典型為0到0.5微米。術語”微晶的”(microcryStaiiine) 與具有基於顯微標度之晶粒大小的結晶材料（crystalline material)有關。 對製造具有低臨限電壓的TFT特別感興趣。包含這些裝 置（devices)的電路能夠以較低的電壓操作；並且由於豆尺 寸小’故而能夠以較南的速度操作。藉由減少形成在TFT 的閘極與多晶矽活性層之問的閘極絕緣層或介電質 (dielectrics)之厚度，就能夠達成低臨限電壓。然而，當閘 極絕緣層變得比較薄時，針對在閘極絕緣層的表面與其鄰 接層之間的平滑界面（smooth interface)之要求就會愈多。 多晶化(polycrystallise)非晶矽層所需的退火處理過程會 使其頂面變得格外粗糙。在由馬庫洛克(McCulloch)等人所 撰寫的論文中更加詳細地描述此事；該論文刊載於1995 年版之應用物理文獻弟66章弟16節，第2060到2062頁 中，請多加引用。 在頂閘極式(t〇P-gated)TFT裝置中，其中：閘極覆蓋著 活性層，而活性層的粗糙頂面則鄰接著閘極絕緣層。這樣 會限制使用薄閘極絕緣層，因為··在界面處的變形 (deformities)會造成一些薄弱點（weak spots)，在該處可能 1293209 96年08月17日補充修正修正頁 發生絕緣破壞(electrical breakdown)。 可能會想到：底閘極式（bottom-gated)TFT裝置（其中： 活性層覆蓋著閘極，而活性層的粗糙（頂）面則與閘極絕緣 層相距遙遠)應該比頂閘極式TFT裝置更適合使用較薄的 閘極絕緣層。然而，墊底閘極(underlying gate)之表面的粗 糙度(roughness)也可能是一項限制因素。當在退火處理過 程期間經由一些上層而承受熱傳導時，由諸如銘之類的金 屬所形成的閘極會變形或熔化是為人所熟知的。在這種過 程期間’使最初形成為非晶砍的活性層承受一種能量射束 (energy beam)，它會溶化石夕遍及該層整個厚度。閘極材料 的完整性（integrity)必須在歷經這種退火處理過程之後存 留下來。然而’導因於某些慣用金屬的低溶點（melUng point)，可能使閘極熔化或蒸發。這樣會導致小丘形成 (hillock formation)，因而造成，，出現尖峯，，（spiking)，其中金 屬閘極的頂面會變粗糙達到貫穿閘極絕緣層而造成TFT 之絕緣破壞的私度。而且’在裝置堆疊（device stack)中的 兩層之間機械性質上的差異，可能會藉由加熱、機械應力 (mechanical stress)或黏合破壞（adhesi〇n faiiure)而使閘極 分層（delaminate)。 將其中内谷當作引用資料包括於本文中的美國專利第 6,025,218號描述了一種用來製造具有積層（iaminate(j)底閘 極電極之TFT裝置的方法，該電極包括：一金屬膜，以及 一低導電膜。在描述於美國專利第6,〇25,218號中之一實 施例申，閘極包括一種積層導體，它具有：一金屬膜，以 及可能包含非晶矽之一半導體膜。絕緣膜會覆蓋至少一部 为積層‘體’並且延伸在一半導體島（semic〇nduct〇r island) 之下。據稱該半導體膜會提供：在晶化該島之半導體材料 1293209 96年08月17日補充修正修正頁 期間，保護積層導體之金屬膜免於承受能量射束。然而， 基於顯微標度，薄膜金屬具有粗糙表面，它導因於在沈積 期間形成許多分離微晶（Separate crystamtes)，因而賦予該 金屬膜多晶特性。金屬膜之粗糙度的垂直標度可能是薄膜 厚度的10到25%。此外，薄金屬膜可能會形成針孔 (pin-noled)。更重要地，從一晶粒到另一晶粒的表面變化 可能形成有些角度（大曲率值=(127/(1}5：2，其中··在二維 模型中’ y疋縱向參數（verticai parameter)，而X則是橫向 參數(lateral parameter))。這樣會造成引起諸多局部高場點 (field points)的覆盖範圍問題(coverage problems);即使像 在美國專利第6,025,218號中那樣藉由半導體層來保護， 該場點也可能會導致橫跨薄覆蓋閘極絕緣層的絕緣破壞。 【發明内容】 本發明之一目的是提供一種用來製造包含底閘極多晶 石夕TFT之電子裝置的改良方法，它至少會部分地減緩與使 用較薄閘極絕緣層有關聯的諸多前述問題。 根據本發明之一觀點，提供一種用來製造包含底閘極 TFT之電子裝置的方法，該方法包括下列步驟： 將摻雜非晶石夕閘極層形成在基底上，該閘極層界定閘極； -將閘極絕緣層形成在閘極之上； -將非晶矽活性層形成在閘極絕緣層之上，並且覆蓋著至 少一部分閘極；以及 _退火處理非晶矽活性層以形成多晶矽層。 這樣會導致具有低臨限電壓之改良式底閘極TFT。藉由 將換雜非晶石夕用於閘極層，就能夠將平滑薄膜直接地沈積 在基底上，因而容許與覆蓋（overlying)閘極絕緣層形成平 1293209 96年08月17日補充修正修正頁 滑界面，對具有低臨限電壓之TFT而言是必要的。摻雜非 晶矽具有一種比慣用於閘極的大多數金屬還高的熔點。因 此，之所以減少導致出現尖峯之小丘形成的風險是因為： 即使加熱此層，在退火處理過程期間，閘極材料也較少有 可能變形。閘極材料的機械性質與在裝置堆疊中之其它層 的機械性質類似。有利地，這樣會減少當加熱時之閘極分 層的風險。 藉由導因於退火處理過程期間加熱閘極材料的固相晶 化（solid phase crystallisation)，非晶矽活性層的退火處理可 月b會k成至少閘極層之一上表面區域變成微晶的。微晶層 之表面仍然平滑。有利地，這樣能夠增加閘極層材料的傳 導率（conductivity) 〇 摻雜非晶矽閘極層不需要被非晶矽活性層完全覆蓋，因 而可能遺留一部分曝露於能量射束之下。然後，閘極層的 曝露部分可能會藉由退火處理過程而變成多晶的。有利 地，可能使用此方法來減少譬如說針對閘極之連接電阻， 這樣就會減少閘極的充電時間。 隶好疋’使閘極的邊緣形成錐體(tapereCJ)，使得它們都 朝著基底向外傾斜。此方法避免階躍（step)覆蓋範圍問題， 並且保證藉由閘極絕緣層來妥適覆蓋閘極；因而當使用相 對薄的閘極絕緣層時，該方法特別重要。最好是，在閘極 之其中至少一個錐形邊緣(tapered edges)與基底之問所形 成的角度為10。至30。之間。可能使用譬如說是乾式餘刻 法(dry etching)來形成錐形邊緣。 閘極絕緣層可能包括：氧化矽，氮化矽，氧化鈕(tantalum oxide) ’氧化銘，氧化鈦（titanium〇xide)，氧化給如加以瓜 oxide)，氧化錘(zirconium〇xide)，這些材料其中任何材料 1293209 的合金，或者具有高介電f el 96物肋日_正修正頁 它適合材料。 数（dielectnc constant)的任何其 在-較佳實施例中，摻雜非晶㈣ (nmm 1 /Λ 4〇Ϊ 米之間’而非晶石夕活性層的厚度則為ι〇奈米至、: 厚度。這樣會獲得具有低臨限電壓之TFT::;=内的 對低功率主動矩陣縣置之陣財是特別有^使=針 ::將TFT之尺寸按比例減小“η二:二制 造出較高解析度主動矩陣型裝置。 更谷卉衣 =法可能進-步包括：用來形成—種覆蓋著 分夕曰曰石夕活性層之頂閘極的步职譬如說，頂_ = 觸孔(contact hole)而與底閘極接觸）。此步驟合^，之接 間極（dUal-gate) TFT，它會提供：甚至比^應的單= (Smgle-gate)TFT還要低的臨限電壓，以及較高的接 (on-current)和較低的斷開電流(〇ff_current)。 电抓 電子裝置可能包括一種適於主動矩陣型裝置的 、， 板（active plate)，諸如：液晶顯示器，電致發光顯八: (electroluminescent display)，感測器陣列或資料 = 置。主動平板可能包括佈置成行列的諸多TFT之陣，子裝 對這些用途而言’該方法可能進一步包括用來形成 έ針 導體(row conductors)的步驟，每個列導體都會和在相組列 中的許多閘極接觸。可能在閘極層之前就形成這』同= 體，使得它們位於閘極層與基底之間。兩者擇其列^ 能將列導體形成在TFT之上，並且透過接觸孔^接丄可 各個的閘極。在主動平板中的每個列導體都可能執行它們 !2932〇9 96年08月17日補充修正修正頁 =導體（address _d_r)般之功能，它用來供應位址訊號 从對應列巾的諸多TFT之閘極。料體可能獨立地或附帶 也作為支援(back up)由摻雜非晶矽閘極層所形成的列導體 之用。 根據本發明之另一觀點，提供一種包含底閘極之電 子衣置，它包括·在基底上面的摻雜非晶矽之閘極，在該 閘極之上的閘極絕緣層，以及在該閘極絕緣層之上的多晶 石夕活性層，該多晶秒活性層包括已退火處理（a·—)非晶 層。 【貫施方式】 一部分顯示於圖1中的主動平板1〇包括：佈置成行列 的諸多TFT 12之陣列，每個TFT都位於諸多列和行導體 Η和16之交集（crossing sets)的交又點處。為了簡單起見， 雖然只顯示四個TFT 12，但是主動平板1G可能包括幾百 個列和行。主動平板可能形成-種諸如絲矩陣型顯示裝 ，之類的絲輯型裝置的-部分，該裝置具有對應顯示 像素陣列’每個顯示像素(display pixel)都與主動平板1〇 之一 TFT有關聯。當作實例’顯示於圖丨中駐動平板 ίο形成一種具有液晶單元陣列（array 〇f LC ceiis)之 AMLCD(主動矩陣型液晶顯示器）的一部分，且苴中一 ⑽材料層被包从线平板1G與承載著公用電極的: 動平板(passive plate)(未示出）之間。每個液晶單元都且有 承載於主動平板1G上之—關聯像素電極(咖丨decode) 18 ’並且連接到-個別TFT 12。於是，施加跨接於每個液 晶，元(即：在每個像素電極18與公用電極之間)的電壓能 夠糟由其M TFT I2加以控制。這種電路的—般操作以及 11 1293209 96年08月17日補充修正修正頁 驅動顯示像素的方式會遵循慣例（conventi〇nal practice)， 就像在譬如說是美國專利第5，130,829號中所描述的那 樣，要獲得這些方面的進一步資訊，請多加引用該專利。 TFT 12都是FET(場效電晶體），並且每個TFT都具有： 一源極區22，將它連接到關聯行導體16 ; —汲極區（drain region)24，將它連接到關聯像素電極μ ; —閘極26，將 它連接到關聯列導體14 ;以及一多晶矽活性層28，它會 提供延伸源極區與汲極區之間且覆蓋著閘極26之通道。 圖1是依照用來圖解說明本發明的兩個替換性實施例的 這樣一種方式加以概略地緣製。 圖2A到2D顯示：在一種裝置之第一實施例的各種製造 階段之關於圖1的線段Π-Η之截面，該裝置是藉由一種根 據本發明的方法來製造。圖3顯示：關於相同裝置的線段 IIMII之截面。使用一些傳統薄膜處理技術來形成電路， 該技術涉及：例如藉由CVD(化學蒸汽沈積）方法加以沈積 在基底30上的各種絕緣、導電以及半導體電層之沈積和 照相石版印刷術圖案設計（photolithographic patterning)。使 用公用沈積層來同時形成在陣列中的諸多TFT。 首先參考圖3,藉由沈積和圖案設計一種姑且說鋁之金 屬層來將一組金屬列導體14形成在基底30上。雖然能夠 使用其它絕緣材料，諸如：聚合物(polymer)，紙或石英； 但是此處基底30是由玻璃製成的。也能夠使用非絕緣材 料諸如·金屬或石夕·，如果至少使其上表面成為絕緣的話。 現在參考圖2A和圖3，將摻雜非晶矽閘極層26,形成在 基底上’該閘極層具有平滑上表面並且界定閘極26。就每 個TFT而言，形成閘極26的方法是：將摻雜（譬如說是n+) 非晶石夕層直接沈積在基底30之上，以及在金屬列導體14 12 1293209 96年08月17日補充修正修正頁 ^在該組中的其它列導體14之上，賴-種5奈米至1〇 # ί之間的厚度。然後將此層施以圖案設計’以便留下覆 =者各個金屬列導體14的那些部分 ，進而提供：以向外 十口於關如列導體的整體延伸（illtegral eXteilSi〇n)之形 現的閘極26。㈣’譬如說是使用乾式關方法，將 :以錐體刻，使得：_在其朝著基底的邊緣 傾斜。在間極之錐形邊緣與基底之間所形成的角 Γ、 〇至3〇。之間。這樣會使妥適覆蓋諸多覆蓋層更容 按卜來 π 示，將具有實質上均勻厚度纪 夂在閘極26之上。完成此事的方法是: 米基底的整個表面之上，達到—種在1杳 間的严/U範圍内且最好是在1奈米至5奈米之 合容^ 晶残極上表面的平滑度(咖他_ 氧化錯，或者且/人乳乳化鈦’氧化铪， 擇其一地門、f f)1電常數的任何其它適合枋料。兩者 (pSeUd〇blnary all )， 假一兀合金 材料的-種組合。4者心上的&些材料其中任何 其後’將本質（未摻雜 層32之上，因而嘈广曰川生層28形成在閘極絕緣 在基底30之3=一部分閑極％，其方法是： 丄’九積該層達到一種在1〇本半 ”是在40奈米左右的厚度，如圖、2c、=奈米之 後’使用譬如說是罩幕層（臓 二=示。然 28|的各個區域來形成適 TF =雜非晶石夕層 22和24。然後，仴b £和汲極區： &火處理非晶♦活性層28>形成多晶石夕 13 1293209 96年08月17曰補充修正修正頁 活性層28。這種退火處理非晶石夕以形成多晶石夕是為人所熟 知的，因而能夠使用在這方面的諸多傳統方法。一般說 來，能量射束100會輻照(irradiate)非晶矽層28,的表面， 以便加熱該層遍及其整個厚度。能量射束100包括：由準 分子雷射（excimer laser)所產生的一種紫外線波長之脈衝 雷射光束（pulsed laser beam)。紫外線波長（ultra_vi〇let wavelength)之脈衝雷射光束100具有已知的優點是允許： 控制其在石夕層28'中的吸收深度（absorption depth);以及當 因吸收這種脈衝雷射能量而加熱時，也會控制此層的熔化 深度(melt depth)。諸多有用的雷射波長是：來自氪氟(KrF) 雷射之248奈米（nm)，或者來自氙氯(XeC1)雷射之3〇8奈 米的波長，或者來自氙氟(XeF)雷射之351奈米的波長。 間極26之摻雜非晶矽材料具有與非晶矽層28，之溶點類 似的炫點。因此，選擇炫化深度，使得：實質上非晶石夕層 28的整個厚度被熔化而沒有溶化閘極26，於是沒有分層 的風險。一旦冷卻，非晶矽層28，就會變成多晶的，如在 圖2D中之28處所表示，其上表面會變粗糙，就像一般說 來當以這種方式使用雷射來晶化非晶矽膜時的情形那 樣。然後，將多晶石夕活性層28施以圖案設計，以便留下 延伸遍及閘極26的各個部分，該部分位在構成TFT之活 性層島的TFT之位置處，如圖2D和圖3中所顯示，各自 具有在閘極兩側的源極區和汲極區：22和24。 圖4顯示：在基底30上之閘極層26,以及使用以上描述 的方法來沈積和退火處理之已圖案設計多晶矽層的一 部分之高度放大透視S.E.M圖像。將會察覺到·· S.E.M圖 像只疋顯示表面地形（surface t〇p0graphy)。暗條紋（dark stripe)疋已圖案設計活性島28之一侧向圖（side-〇n view)， 1293209 96年08月17日補充修正修正頁 並且提供指示各層之相對厚度。能夠看出的是：甚至在承 文，射退火處理過程的條件之後，閘極層％，仍然平滑。 也能夠看出多晶矽層28的粗链(頂）矣 透過_之繼起加熱操作，藉由Γ相晶化，樹層 28’的退火處理會造成至少閘㈣％，之—上表碰域變成 微晶的。然而，在改善閘極26的傳導率方面，此方法可 能是有益的。 藉由使用適於閘極層之非晶石夕來確保在問極％與間極 絕緣層32之_平滑界面，使得姑且說厚度為幾奈米之 杈薄閘極絕緣層能夠被使用，於是會減少TFT的臨限電 然後，將比較厚絕緣層34沈積在整個基底之上。此層 4寸別疋可作為隔開在完成結構中之諸多行列專體的交又 點（crossover points)處的列導體14和行導體16之用。然 後’將接觸孔36形成在該閘極層34中，向下達到適於每 個TFT 12之多晶矽活性島28的源極區和汲極區：22和 24。接下來，將譬如說是鋁之金屬膜沈積在基底之上，並 且施以圖案設計，以便形一組金屬行導體16和一組像素 電極18。在反射型（reflective-type)AMLCD的情形下，行 導體16和像素電極18都是由一種諸如銘的反射材料所形 成。在透射型（transmissive type) AMLCD的情形下，貝^是 使用诸如ITO (姻錫氧化物）之透明導電材料。每個行導體 16都是透過個別接觸孔36而與在相同行中的諸多TFT之 源極區22接觸。每個像素電極18都是透過其個別接觸孔 36而與其個別TFT之汲極區24接觸。此方法完成了適於 主動矩陣型裝置之主動平板10的諸多TFT之製造。 圖5顯示：一種裝置之第二實施例之關於圖1的線段 15 1293209 96年08月17日補充修正修正頁 III-III之截面，該裝置是藉由一種根據本發明的方法來製 造。依照像以上描述之第一實施例那樣的相同方式來實 現：閘極層26’，閘極絕緣層32以及非晶矽層28’的沈積和 圖案設計。然而，在本實施例中，在退火處理過程之前， 將非晶矽層28’施以圖案設計成一些島。 參考圖5，將非晶矽層28’施以圖案設計，以便留下構成 TFT之活性層島的各個部分，它延伸遍及在TFT之每個置 處的閘極26。接下來，將對應於第一實施例中之100的能 量射束指向基底。就像在第一實施例中的那樣，能量射束 最好是一種雷射光束。閘極材料具有與每個非晶矽島28’ 之熔點類似的熔點。因此，最好是選擇熔化深度，使得： 實質上每個非晶矽島28’的整個厚度被熔化而沒有熔化閘 極26。如前，一旦冷卻，非晶石夕島28’就會變成多晶的， 其上表面現在會變粗糙。然而，退火處理過程會造成未被 非晶矽活性層（一些島）覆蓋之閘極層26’的那些部分變成 多晶的。因此，藉由雷射退火處理來使一些多晶矽島28 的頂面和閘極層的諸多曝露區域都變粗糙。金屬列導體14 的表面也可能因來自雷射的加熱而變形。如圖5所顯示， 此事對這些列導體之功能運作的影響微不足道。圖6顯 示：該裝置的一部分之高度放大透視S.E.M圖像，其中： 在退火處理過程之前，將非晶矽層28’施以圖案設計。就 像在圖4中的那樣，能夠看出閘極層26’的一部分以反覆 蓋多晶矽島28。然而；閘極層26’的現在曝露部分會呈現 部分多晶的，因而在62處能夠看出粗糙表面。在多晶石夕 島28下面的閘極26(在圖6中看不見）仍然是非晶的，或者 至少是部分微晶的，它具有平滑表面。 再度參考圖5，繼退火處理過程之後，將比較厚絕緣層 16 1293209 96年08月17日補充修正修正頁 34,積在^個基底之上。此層可作為隔開在完成結構中的 ^列導體i 4和行導體i 6之用。就像在第—實施例中的 那樣’然後將接觸孔36形成在該絕緣層34巾，向 適於每個TFT 12之多轉活性島28的源極區和没極區。 、除了在第-實補巾卿成的那些制狀外，還會形 成一接觸孔37，向下達到適於每個TFT之閘極層％,，該 層與每:個別閘極26接觸。然後沈積—種譬如^是銘或 ITO的導電膜，並且施以圖案設計，以便形成：諸多行導 體16,像素電極18以及適於每個τρΓ之頂閘極允。頂閘 極56覆盍著至少-部分多晶;^活性層28以及底閘極％， 其中絕緣層34可作為適於這種第二閘極的閘極絕緣層之 用。 能夠由與行導體16相同的沈積層來形成頂閘極％，使 得：當與第一實施例比較時，並沒有額外的沈積步驟。頂 閘極是透過接觸孔37而與底閘極接觸。此方法提供一種 具有佈置成行列的諸多雙閘極TFT之陣列的主動平板 1〇。藉由將此額外閘極包含於每個TFT中，就會改善該裝 置之操作特性。 "^ ^ 顯然在上描述的兩個實施例中閘極層26，覆蓋著金屬列 導體14，但這不是必要的。換成是，閘極層26，可能包括 閘極26，它會延伸下去，並且與金屬列導禮14接觸。兩 者擇其一地，在完成TFT之後，可能將一組金屬列導體形 成在主動平板之上，並且使其與諸多行導體16和像素電 極18絕緣，進而透過另外一連串的接觸孔而與在其各個 列中的許多閘極26接觸。 圖7是：藉由一種根據本發明的方法來製造的一種主動 矩陣型液晶顯示器（active matrix liquid crystal display，簡 17 1293209 96年08月17日補充修正修正頁 稱AMLCD)裝置之簡化電路圖。該裝置包括一種根據本發 明來製造的主動平板1〇,並且具有佈置成行列的諸多底閘 極TFT 12之陣列。主動平板也會承載諸多列導體和行導 體· 14和16 ;以及一些像素電極18，將每個像素電極連 接到一關聯TFT 12。一液晶（liquid crysta卜簡稱LC)材料· 層被包夾在主動平板1〇與形成對應於TFT陣列之顯示像 · 素(display pixel)陣列的被動平板7〇之間。將諸多像素電 極18承載於鄰接LC層之主動平板的表面上。被動平板包 括一絕緣基底，並且在其鄰接IX：層的内表面上承載一種 譬如說是ITO的透明導電層，該層會連續地延伸遍及對應 # 於諸多LC單元72之陣列的區域之顯示區域，並且可作為 適於顯示像素之一公用電極之用。透過列導體和行導體·· 14和16 ’藉由分別為74和76的列和行位址電路(address circuitry)來定址每個像素。位址電路可能被定位遠離主動 平板10，如圖7中所顯示，或者被整合在基底3〇上；它 是由一些與像素陣列之TFT類似且同時製造出的TFT所 形成。 雖然上述諸多實施例都被描述成與AMLCD有關，但是 | 本發明同樣適用於其它主動矩陣型顯示裝置，諸如：電致 發光顯不器’電泳顯不！§(electrophoretic displays)，以及 電鉻顯示器（electro-chromic displays)。本發明也可適用於 其它種類的主動矩陣陣列裝置，諸如感測器陣列裝置，其 中矩陣感測元件(matrix sensing elements)包括：譬如說是 像在圖像感測陣列裝置(image sensing array devices)中那 樣的光學感測元件，或者是像素在觸動（touch)或指紋 (fingerprint)感測陣列裝置中那樣的壓力或電容性 (capacitive)感測元件；且其中：透過諸多TFT以及列和行 18 1293209 、，· ^ 96年08月Π日補充修正修正頁 導二方式來定址諸多感測元件之矩陣陣列。 合：而ST的。'I月’對熟習於此技藝者而言，其它修改將 ϋ邱A Ρ 7些修改可能涉及在包含底閘^ T F Τ及其 點，；U/· Γ置的領域中已經為人所熟知的其它特 換成是使ΐ該特點文中已經描述的諸多特點之外，也可能 【圖式簡單說明】 參考諸夕附圖，現在將要詳細地描述本發明的諸多實 例。 圖1是：適於主動矩陣型裝置的主動平板之一實施例的 一部分之概略平面圖，該主動平板是藉由一種根據本發明 的方法來製造的； 圖2Α到2D顯示··在一種裝置之第一實施例的各種製造 ρ白I又之關於圖1的線段ιυ之截面（cross-secti〇ns)，該裝 置是藉由一種根據本發明的方法來製造的； 圖3顯示·一種裝置之第一實施例之關於圖1的線段 IIMII之戴面，該裝置是藉由一種根據本發明的方法來製 造的； 圖4顯示：一種裝置之第一實施例的一部分之高度放大 透視掃描電子顯微術(Scanning Electron Microscopy，簡稱 SEM)圖像，該裝置是藉由一種根據本發明的方法來製造 的； 圖5顯示：一種裝置之第二實施例之關於圖1的線段 ΙΙΜΙΙ 之截面，該裝置是藉由一種根據本發明的方法來製造的； 圖6顯示：一種裝置之第二實施例的一部分之高度放大 1293209 96年08月17日補充修正修正頁 透視SEM圖像，該裝置是藉由一種根據本發明的方法來 製造的；以及 圖7是：藉由一種根據本發明的方法來製造的一種主動 矩陣型液晶顯示裝置之簡化電路圖。 應該注意的是：這些附圖都只是概略圖而已，因而未依 照比例繪製。在諸多附圖中，為了清晰和方便起見，已經 將這些附圖中的幾個部分之相對尺寸和比例加以誇大顯 示或減縮尺寸。使用相同參考數字遍及諸多附圖，以便表 示相同或相似的部分。 【圖式代表符號說明】 10 主動平板 12 (底閘極）導膜電晶體 14 列導體 16 行導體 18 像素電極 22 源極區 24 >及極區 26 閘極，底閘極 26f 閘極層 28 多晶石夕活性層，活性島，多晶石夕島 28’ 非晶矽活性層 30 基底 32 閘極絕緣層 34 絕緣層 36, 37接觸孔 56 頂閘極 1293209 96年08月17日補充修正修正頁 62 粗才造表面 70 被動平板 72 液晶（LC)單元 74 列位址電路 76 行位址電路 100 能量射束 21

Claims (1)

1293209 96年08月17日補充修正修正頁 十、申請專利範園： I 一種用來製造包含底閘極TFT(12)之電子裝置 之方法，該方法包括下列步驟： -將摻#非晶矽閘極層（26，）形成在基底㈠〇) 上’該閘極層界定閘極（26); 將閘極絕緣層（32)形成在閘極之上； 將非晶矽活性層（28，）形成在閘極絕緣層之 上，並且覆蓋著至少一部分閘極；以及 處理非晶矽活性層以形成多晶矽活性 ^ (—28)，退火處理會造成未被非晶矽活性 後盖的一部分閘極層變成多晶的。 2.根據申請專利範圍第！項之方法，i 活性層的退火處理會造成至少.二二b曰矽 表面區域變成微晶的。 木層之一上 3.根據曱 閘 …叫 π ▲ 厶 jp之- 極層厚度為5奈米至1〇奈米之間 4 ·根據申請專利範圍第1或第2 中：使閘極形成錐體，使得閘極邊， 底向外傾斜。 k緣都朝著 其中在閘極 所形成的角 根據申請專利範圍第4項之方法 之至少一個錐形邊緣與基底之 度為10。至3〇。之間。 间 22 5· 1293209 96年08月17日補充修正修正頁 6. 根據申請專利範圍第1或第2項之方法，其中 閘極絕緣層厚度為1奈米至40奈米之間。 7. 根據申請專利範圍第1或第2項之方法，其中 閘極絕緣層厚度為1奈米至5奈米之間。 8. 根據申請專利範圍第1或第2項之方法，其中 非晶矽活性層厚度為10奈米至100奈米之間。 9. 根據申請專利範圍第1或第2項之方法，其中 該方法進一步包括以下步驟： 一形成覆蓋著至少一部分多晶矽活性層的頂 閘極（5 6)。 10. 根據申請專利範圍第1或第2項之方法，其中 電子裝置包括一種適於主動矩陣型裝置的主 動平板（1 〇)，該主動平板包括佈置成行列的諸 多TFT之陣列。 11. 根據申請專利範圍第10項之方法，其中該方 法進一步包括以下步驟： 一形成一組列導體（14)，每個列導體都會和在 相同列中的許多閘極接觸。 1 2.根據申請專利範圍第1或第2項之方法，其中 電子裝置包括一種主動矩陣型顯示裝置。 23 1293209 96年08月17曰補充修正修正頁 13·種包含底閘極TFT(12)之電子裝置，它包 括·在基底（30)上面的摻雜非晶矽之閘極 (26)，在該閘極之上的閘極絕緣層（32)，以及 在該閘極絕緣層之上的多晶矽活性層（28)，該 夕曰曰矽活性層包括已退火處理非晶矽活性 層退火處理會造成未被非晶矽活性層覆蓋的 一部分閘極變成多晶的。 14 於主動矩陣型裝置的主動平板⑽，該 ^動平^包括根據申請專利範圍第13項之裝 f τΐτ Λ動平板包括佈置成行列的諸多底閘 極1 Ρ Τ之陣列。 種主動矩陣型顯示裝置 15. 陣型匕括一適於主動矩 TFT(12)之電子麥f，夕勺紅十板包括底閘極 的摻雜非日&又置 括.在基底（3〇)上面 J L雜非晶石夕之閘極（26 極絕緣層(32)，以乂 f该閘極之上的閘 :石夕活性層(28)，該多晶石夕活性層 崦理非晶矽活性層，退火處生 ^ ' 矽活性層覆蓋的一部分閘極：二成未被非晶 之陣:反匕括佈置成行列的諸多底閘極加 1293209 96年08月17日補充修正修正頁 七、 指定代表圖： (一） 本案指定代表圖為：圖3。 (二） 本代表圖之元件符號簡單說明： 14列導體 26閘極，底閘極 261閘極層 28多晶矽活性層，活性島，多晶矽島 30基底 32閘極絕緣層 34絕緣層 八、 本案若有化學式時，請揭示最能顯示發明特徵的化 學式：
TW092110018A 2002-05-02 2003-04-29 Electronic devices comprising bottom-gate tfts and their manufacture TWI293209B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GBGB0210065.9A GB0210065D0 (en) 2002-05-02 2002-05-02 Electronic devices comprising bottom gate tft's and their manufacture

Publications (2)

Publication Number Publication Date
TW200403857A TW200403857A (en) 2004-03-01
TWI293209B true TWI293209B (en) 2008-02-01

Family

ID=9935947

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092110018A TWI293209B (en) 2002-05-02 2003-04-29 Electronic devices comprising bottom-gate tfts and their manufacture

Country Status (9)

Country Link
US (1) US7101740B2 (zh)
EP (1) EP1504475A1 (zh)
JP (1) JP4520294B2 (zh)
KR (1) KR20040105249A (zh)
CN (1) CN100438076C (zh)
AU (1) AU2003225490A1 (zh)
GB (1) GB0210065D0 (zh)
TW (1) TWI293209B (zh)
WO (1) WO2003094244A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437743B2 (en) 2010-10-07 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Thin film element, semiconductor device, and method for manufacturing the same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4299717B2 (ja) * 2004-04-14 2009-07-22 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとその製造方法
KR101087398B1 (ko) * 2004-06-30 2011-11-25 엘지디스플레이 주식회사 액정표시장치의 패드 구조 및 그 제조방법
KR101209041B1 (ko) 2005-11-25 2012-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2007212815A (ja) * 2006-02-10 2007-08-23 Seiko Epson Corp 電気光学装置、電気光学装置用基板、及び電気光学装置の製造方法、並びに電子機器
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
JP5245287B2 (ja) * 2007-05-18 2013-07-24 ソニー株式会社 半導体装置の製造方法、薄膜トランジスタ基板の製造方法および表示装置の製造方法
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US8357980B2 (en) * 2007-10-15 2013-01-22 Hewlett-Packard Development Company, L.P. Plasmonic high-speed devices for enhancing the performance of microelectronic devices
TWI367565B (en) * 2008-02-05 2012-07-01 Chimei Innolux Corp Double-layered active area structure with a polysilicon layer and a microcrystalline silicon layer, method for manufactruing the same and its application
KR101763414B1 (ko) * 2010-10-01 2017-08-16 삼성디스플레이 주식회사 박막 트랜지스터 및 그것을 구비한 평판 표시 장치
KR102005485B1 (ko) 2011-11-04 2019-07-31 삼성디스플레이 주식회사 표시 패널
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR20150011219A (ko) * 2013-07-22 2015-01-30 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 기판
CN108206137A (zh) * 2016-12-16 2018-06-26 中华映管股份有限公司 薄膜晶体管及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03161977A (ja) * 1989-11-21 1991-07-11 Seiko Epson Corp 薄膜半導体装置及びその製造方法
EP0608503B1 (en) * 1989-02-14 1997-05-28 Seiko Epson Corporation A semiconductor device and its manufacturing method
JP2624341B2 (ja) * 1989-09-25 1997-06-25 松下電子工業株式会社 薄膜トランジスタの製造方法
US5153690A (en) * 1989-10-18 1992-10-06 Hitachi, Ltd. Thin-film device
JPH03280474A (ja) * 1990-03-28 1991-12-11 Seiko Epson Corp 半導体装置及びその製造方法
US5821563A (en) * 1990-12-25 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device free from reverse leakage and throw leakage
JP3207448B2 (ja) * 1991-03-27 2001-09-10 株式会社半導体エネルギー研究所 画像読み取り装置
JPH04309235A (ja) * 1991-04-08 1992-10-30 Seiko Epson Corp 半導体装置の製造方法
US5266507A (en) * 1992-05-18 1993-11-30 Industrial Technology Research Institute Method of fabricating an offset dual gate thin film field effect transistor
TW218424B (zh) * 1992-05-21 1994-01-01 Philips Nv
US5461250A (en) * 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
JPH07122752A (ja) * 1993-10-25 1995-05-12 Seiko Epson Corp 薄膜トランジスタの製造方法
JP3227980B2 (ja) * 1994-02-23 2001-11-12 ソニー株式会社 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5612235A (en) * 1995-11-01 1997-03-18 Industrial Technology Research Institute Method of making thin film transistor with light-absorbing layer
US5793072A (en) * 1996-02-28 1998-08-11 International Business Machines Corporation Non-photosensitive, vertically redundant 2-channel α-Si:H thin film transistor
JP3424891B2 (ja) * 1996-12-27 2003-07-07 三洋電機株式会社 薄膜トランジスタの製造方法および表示装置
JP4175437B2 (ja) * 1997-09-16 2008-11-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6013930A (en) * 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
JP2000036602A (ja) * 1998-07-17 2000-02-02 Sony Corp 薄膜トランジスタ及びその製造方法と表示装置
JP2000111945A (ja) * 1998-10-01 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6338988B1 (en) * 1999-09-30 2002-01-15 International Business Machines Corporation Method for fabricating self-aligned thin-film transistors to define a drain and source in a single photolithographic step
JP2001217423A (ja) * 2000-02-01 2001-08-10 Sony Corp 薄膜半導体装置及び表示装置とその製造方法
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP2002026326A (ja) * 2000-06-26 2002-01-25 Koninkl Philips Electronics Nv ボトムゲート形薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437743B2 (en) 2010-10-07 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Thin film element, semiconductor device, and method for manufacturing the same
TWI556317B (zh) * 2010-10-07 2016-11-01 半導體能源研究所股份有限公司 薄膜元件、半導體裝置以及它們的製造方法
US9917197B2 (en) 2010-10-07 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Thin film element, semiconductor device, and method for manufacturing the same

Also Published As

Publication number Publication date
CN1650435A (zh) 2005-08-03
CN100438076C (zh) 2008-11-26
US7101740B2 (en) 2006-09-05
KR20040105249A (ko) 2004-12-14
GB0210065D0 (en) 2002-06-12
EP1504475A1 (en) 2005-02-09
TW200403857A (en) 2004-03-01
AU2003225490A1 (en) 2003-11-17
JP2005524978A (ja) 2005-08-18
JP4520294B2 (ja) 2010-08-04
US20050176226A1 (en) 2005-08-11
WO2003094244A1 (en) 2003-11-13

Similar Documents

Publication Publication Date Title
TWI293209B (en) Electronic devices comprising bottom-gate tfts and their manufacture
JP2814049B2 (ja) 半導体装置およびその作製方法
JP5060738B2 (ja) 画像表示装置
US7611932B2 (en) Method of manufacturing a thin film transistor
TW272319B (zh)
CN101226311A (zh) 显示装置
KR100769775B1 (ko) 반도체 장치 및 그 제조 방법
KR20010078219A (ko) 박막 반도체 장치 및 표시 장치와 그 제조 방법
TWI322446B (en) Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask
US20070187676A1 (en) Organic electro-luminescent display and method of fabricating the same
JPH08264802A (ja) 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ
TWI312085B (zh)
US8603869B2 (en) Method of fabricating thin film transistor having amorphous and polycrystalline silicon
TWI288845B (en) Array substrate, liquid crystal display, and method of manufacturing array substrate
JP3105408B2 (ja) 液晶表示素子
JP3784478B2 (ja) 表示装置及び表示装置の作製方法
KR20060099870A (ko) 캡핑막을 구비하는 박막 트랜지스터 및 그 제조 방법
TWI306667B (en) Method of fabricating planarized poly-silicon thin film transistors
WO2019171590A1 (ja) 薄膜トランジスタおよびその製造方法
JP5090693B2 (ja) 表示装置とその製造方法
KR100700011B1 (ko) 박막트랜지스터의 제조방법 및 그에 의해 제조된박막트랜지스터를 구비하는 평판표시장치
JPH0784285A (ja) 液晶表示装置
JP2000029068A (ja) 液晶表示装置
JP2007142059A (ja) 表示装置の製造方法
KR20170041962A (ko) 박막 트랜지스터 표시판의 제조 방법 및 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees