KR20020010525A - 박막트랜지스터 제조를 위한 시스템, 박막트랜지스터제조방법, 다결정실리콘 평가방법과, 다결정실리콘 검사를위한 장치 - Google Patents

박막트랜지스터 제조를 위한 시스템, 박막트랜지스터제조방법, 다결정실리콘 평가방법과, 다결정실리콘 검사를위한 장치 Download PDF

Info

Publication number
KR20020010525A
KR20020010525A KR1020010045109A KR20010045109A KR20020010525A KR 20020010525 A KR20020010525 A KR 20020010525A KR 1020010045109 A KR1020010045109 A KR 1020010045109A KR 20010045109 A KR20010045109 A KR 20010045109A KR 20020010525 A KR20020010525 A KR 20020010525A
Authority
KR
South Korea
Prior art keywords
polysilicon film
film
spatial structure
energy density
metal pattern
Prior art date
Application number
KR1020010045109A
Other languages
English (en)
Other versions
KR100792538B1 (ko
Inventor
와다히로유끼
타카토쿠마코토
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20020010525A publication Critical patent/KR20020010525A/ko
Application granted granted Critical
Publication of KR100792538B1 publication Critical patent/KR100792538B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B23K26/032—Observing, e.g. monitoring, the workpiece using optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

본 발명에서, 다결정실리콘막의 상태가 평가되고, 다결정실리콘막에 대한 제조마진이 그 평가된 상태로부터 판정된다. 엑시머레이저 어닐링장치의 파워는 제조마진에 기초하여 설정된다. 상기 어닐링장치는 비정질실리콘막을 어닐링하여, 비정질실리콘막을 다결정실리콘막으로 변환한다. 이렇게 형성된 다결정실리콘막의 표면공간구조는 어닐링 동안에 비정질실리콘막에 가해진 에너지에 의존하여 직선성 또는 주기성이나, 또는 그 둘 모두를 보인다. 다결정실리콘막의 영상데이터가 처리되고, 그것에 의해 다결정실리콘막의 표면영상의 자기상관함수를 이용하여, 수치로 직선성 및/또는 주기성을 판정한다. 소스 및 드레인영역인 다결정실리콘막의 부분의 표면영상의 자기상관함수와 게이트전극 위에 위치한 다결정실리콘막 부분의 자기상관함수 사이의 차이가 얻어진다. 다결정실리콘막의 제조마진은 이러한 차이로부터 계산된다.

Description

박막트랜지스터 제조를 위한 시스템, 박막트랜지스터 제조방법, 다결정실리콘 평가방법과, 다결정실리콘 검사를 위한 장치 {System for Manufacturing a Thin-Film Transistor, Method of Manufacturing a Thin-Film Transistor, Method of Evaluating Polysilicon, and Apparatus for Inspecting Polysilicon}
본 발명은 기판과 다결정실리콘막 사이에 형성된 게이트전극을 갖는 버텀게이트(bottom-gate) 구조의 박막트랜지스터를 제조하기 위한 시스템과 방법에 관한 것이다. 본 발명은 또한 다결정실리콘막 평가방법과 다결정실리콘막을 검사하기 위한 장치에 관한 것이다.
최근에는, 다결정실리콘으로 제조된 채널층을 갖는 박막트랜지스터가 실용되고 있다. 다결정실리콘으로 제조된 채널층을 갖는 박막트랜지스터는 매우 높은 전계이동도를 보인다. 예를 들어, 액정표시장치의 구동회로에 이용될 때, 이 박막트랜지스터는 높은 색질의 영상을 표시하는 것과, 고속으로 동작하는 것을 가능하게 하고, 소형화를 실현하게 한다.
최근에는, 소위 '저온 다결정화 처리'가 개발되었다. 이 처리에서는, 엑시머레이저가 비정질실리콘에 열을 가하여 다결정실리콘막을 형성한다. 그 처리는 막막트랜지스터 제조방법에 적용될 수 있어서, 유리기판에 열손상을 억제하고 대면적의 저렴한 내열성 유리기판을 이용하는 것이 가능하다.
저온 다결정화처리에 이용될 수 있는 엑시머레이저는 불안정한 파워를 출력한다. 엑시머레이저가 형성하는 다결정실리콘막의 그레인(grain)크기는 부득이 하게 대단히 변동한다. 다결정실리콘막은 늘 원하는 그레인크기를 가질수 있는 것은 아니다. 실리콘 결정이 너무 작아서, 소위 "선형에러(linear error)"로 될 수 있다. 반면에, 실리콘 결정이 너무 커서 소위 "기입에러(write error)"로도 될 수 있다.
엑시머레이저로 비정질실리콘을 어닐링하는 대부분의 처리에서, 비정질실리콘에 전달된 에너지를 나타내는 데이터는 엑시머레이저에 피드백된다. 그 정보에 기초하여, 엑시머레이저의 에너지밀도가 최적의 것으로 변경된다.
광학적 또는 감각적 검사가 결과적으로 형성된 다결정실리콘막을 평가하는데 유용한 유일한 방법이다. 감각적 방법에서는, 막의 표면을 분광엘립소미터(spectral ellipsometer), 주사전자현미경(scanning electron microscope) 등을 이용하여 촬영하고, 그 사진을 검사하여 막의 결정상태를 판정한다. 즉, 막의 결정상태가 비접촉으로 객관적인 검사에 의해 판단될 수 없다.
본 발명은 앞서 언급한 것을 고려하여 이루어졌다. 본 발명의 목적은 매우 정밀하게 객관적, 비접촉, 자동적 검사에 의해 평가되었던 막의 결정상태에 기초하여 최적화된 에너지밀도를 갖는 레이저광선을 방사하는 레이저 어닐링장치를 이용하여 형성된 다결정막을 갖는 박막트랜지스터를 제조하기 위한 시스템 및 방법을 제공하는 것이다. 본 발명의 또 다른 목적은 그러한 다결정실리콘막을 평가하는 방법을 제공하는 것이다. 또 다른 목적은 그러한 다결정실리콘막을 검사하기 위한 장치를 제공하는 것이다.
본 발명에 따른 박막트랜지스터 제작을 위한 시스템은 기판상에 금속패턴을 형성하고 상기 금속패턴을 형성한 기판상에 비정질실리콘막을 형성하는 막형성장치와; 비정질실리콘막을 어닐링하여 상기 비정질실리콘막을 채널층으로써 작용하는 다결정실리콘막으로 변환시키기 위한 레이저어닐링장치와; 상기 다결정실리콘막의 표면의 공간구조를 관찰하기 위한 관찰수단과; 상기 관찰수단에 의해 관찰된 상기 표면의 공간구조를 평가하여, 다결정실리콘막의 상태를 판단하기 위한 다결정실리콘 검사장치를 포함한다. 상기 다결정실리콘 검사장치는 상기 금속패턴 위에 형성된 다결정실리콘막의 일부의 표면공간구조와, 상기 다결정실리콘막의 다른 부분의 표면공간구조를 수치로 평가한다. 상기 다결정실리콘 검사장치는 상기 금속패턴 위에 형성된 다결정실리콘막 일부의 수치와 다결정실리콘막의 다른부분의 수치 사이의 차를 계산한다. 상기 다결정실리콘 검사장치는 상기 계산된 차이로부터 다결정실리콘막의 상태를 판단한다. 상기 레이저어닐링장치는 레이저광선의 에너지밀도를 제어하기 위한 제어파라미터로서 상기 차이를 이용하고, 상기 막형성장치는 다결정실리콘막의 두께를 제어하기 위한 제어파라미터로서 상기 차이를 이용한다.
이 시스템에 있어서, 금속패턴 위에 형성된 다결정실리콘막의 일부의 표면공간구조는 수치로 평가되고, 다결정실리콘막의 다른 부분의 표면공간구조도 역시 수치로 평가된다. 그 다음에, 금속패턴 위에 형성된 다결정실리콘막의 일부의 수치와 다결정실리콘막의 다른 부분의 수치 사이의 차이가 계산된다. 레이저광선의 에너지밀도 또는 다결정실리콘막의 두께는 제어파라미터로서의 차이를 이용하여 설정된다.
본 발명에 따른 박막트랜지스터의 제조방법에 있어서, 레이저어닐링장치는 비정질실리콘막을 어닐링하여, 상기 비정질실리콘막을 채널층으로 작용하는 다결정실리콘막으로 변환시킨다. 상기 방법은 기판상에 금속패턴을 형성하는 것과; 상기 기판상에 비정질실리콘막을 형성하여, 상기 금속패턴을 덮는 것과; 레이저광선의 다른 에너지밀도로 하나 또는 그 이상의 기판상에 형성된 상기 비정질실리콘막의 복수의 부분에 레이저어닐링을 행하여, 다결정실리콘막을 형성하는 것과; 금속패턴 위에 형성된 다결정실리콘막의 상기 부분의 표면공간구조를 수치로 평가하는 것과; 상기 다결정실리콘막의 다른 부분의 표면공간구조를 수치로 평가하는 것과; 상기 금속패턴 위에 형성된 다결정실리콘막의 일부의 수치와, 다결정실리콘막의 다른 부분의 수치사이의 차이를 계산하는 것과; 상기 에너지밀도와 상기 두께를 제어하기 위한 제어파라미터로서 상기 차이를 이용하여 레이저광선의 에너지밀도 또는 다결정실리콘막의 두께를 제어하는 것을 포함한다.
박막트랜지스터의 제조방법에 있어서, 레이저어닐링장치의 수단에 의해, 금속패턴 위에 형성된 다결정실리콘막의 일부의 표면공간구조는 수치로 평가되고, 다결정실리콘막의 다른 부분의 표면공간구조도 역시 수치로 평가된다. 금속패턴 위에 형성된 다결정실리콘막의 일부의 수치와 다결정실리콘막의 다른 부분의 수치 사이의 차이가 계산된다. 레이저광선의 에너지밀도 또는 다결정실리콘막의 두께는 제어파라미터로서의 상기 차이를 이용하여 설정된다.
본 발명에 따르면 채널층으로서 작용하는 다결정실리콘막의 평가방법이 제공되고 기판, 기판상에 형성된 금속패턴과 채널층인, 기판상에 비정질실리콘막을 형성하여 상기 비정질실리콘막에 레이저어닐링을 실행함으로써 형성된 상기 다결정실리콘막으로 구성되는 박막트랜지스터가 제공된다. 상기 방법은 금속패턴 위에 형성된 다결정실리콘막의 일부의 표면공간구조를 수치로 평가하는 것과; 상기 다결정실리콘막의 다른 부분의 표면공간구조를 수치로 평가하는 것과; 상기 금속패턴 위에 형성된 다결정실리콘막의 부분의 수치와 다결정실리콘막의 다른 부분의 수치 사이의 차이를 계산하는 것과; 상기 계산된 차이에 기초하여 다결정실리콘막을 평가하는 것을 포함한다.
다결정실리콘막의 평가방법에 있어서, 레이저어닐링으로 형성된 다결정실리콘막의 표면공간구조는 수치로 평가된다. 금속패턴 위에 형성된 상기 다결정실리콘막의 부분의 수치 사이의 차이에 기초하여 다결정실리콘막의 상태가 평가되고, 다결정실리콘막의 다른 부분의 수치가 계산된다.
본 발명에 따라 채널층으로서 작용하고 기판, 상기 기판상에 형성된 금속패턴과 채널층인, 상기 기판상에 비정질실리콘막을 형성하여 상기 비정질실리콘막에레이저어닐링을 실행함으로써 형성된 상기 다결정실리콘막으로 구성되는 박막트랜지스터에 제공된 다결정실리콘막을 검사하기 위한 장치가 제공된다. 다결정실리콘막을 검사하기 위한 장치는 상기 다결정실리콘막의 표면공간구조를 관찰하기 위한 관찰수단과; 상기 관찰수단에 의해 관찰된 상기 표면공간구조를 검사하여 상기 다결정실리콘막의 상태를 판단하기 위한 검사수단을 포함한다. 상기 검사수단은 상기 금속패턴 위에 형성된 다결정실리콘막의 일부의 표면공간구조와, 상기 다결정실리콘막의 다른 부분의 표면공간구조를 수치로 평가하고, 상기 금속패턴 위에 형성된 다결정실리콘막의 일부의 수치와 다결정실리콘막의 다른 부분의 수치 사이의 차이를 계산하고, 상기 계산된 차이로부터 상기 다결정실리콘의 상태를 판단한다.
다결정실리콘막을 검사하기 위한 장치에 있어서, 레이저어닐링에 의해 형성된 다결정실리콘막의 표면공간구조는 수치로 평가된다. 금속패턴 위에 형성된 상기 다결정실리콘막의 부분의 수치 사이의 차이에 기초하여 다결정실리콘막의 상태가 평가되고, 다결정실리콘막의 다른 부분의 수치가 계산된다.
본 발명에 따른 박막트랜지스터를 제조하기 위한 시스템과 방법 모두에 있어서, 레이저어닐링장치에 의해 형성된 다결정실리콘막의 표면공간구조는 수치로 평가된다. 상기 금속패턴 위에 형성된 다결정실리콘막의 일부와 다결정실리콘막의 다른 부분 사이의 차이는 수치에 의해 계산된다. 계산된 차이는 레이저어닐링장치에 의해 방사된 레이저광선의 에너지밀도를 조정하거나 또는 다결정실리콘막의 두께를 설정하는 제어파라미터로서 이용된다.
그러므로 상기의 시스템과 방법으로 레이저어닐링장치로부터 방사된 레이저광선의 세기를 최적값으로 설정하는 것이 가능하다. 이것은 박막트랜지스터의 수율을 향상시킬 수 있다.
다결정실리콘막의 평가방법에 있어서, 본 발명에 따라, 레이저어닐링장치에 의해 형성된 다결정실리콘막의 표면공간구조는 수치로 평가된다. 금속패턴 위에 형성된 다결정실리콘막의 한 부분과 다결정실리콘막의 다른 부분 사이의 차이는 수치에 의해 계산된다. 다결정실리콘막의 상태는 이렇게 계산된 차이로부터 평가된다.
이러한 방법으로 비파괴방식으로 다결정실리콘막을 평가하기가 쉽다. 게다가, 광학적 도는 감각적 검사와는 틀리게, 막을 수치로 평가하는 것이 가능하다. 그러므로, 다결정실리콘막은 자동적으로 평가될 수 있다. 그러므로, 매우 정확하게 객관적 검사가 성취될 수 있다.
다결정실리콘을 검사하기 위한 장치에 있어서, 본 발명에 따라, 레이저어닐링장치에 의해 형성된 다결정실리콘막의 표면공간구조는 수치로 평가된다. 금속패턴 위에 형성된 다결정실리콘막의 한 부분과 다결정실리콘막의 다른 부분 사이의 차이가 수치에 의해 계산된다. 다결정실리콘막의 상태는 이렇게 계산된 차이로부터 평가된다.
상기 검사장치는 비파괴방식으로 다결정실리콘막을 용이하게 평가한다. 게다가, 광학적 또는 감각적 검사와는 달리, 수치적으로 막을 평가할 수 있다. 그러므로, 그것은 다결정실리콘막을 자동적으로 평가할 수 있다. 그러므로, 상기 장치는 객관적으로 매우 정확한 검사를 실행할 수 있다.
도 1은 버텀게이트(bottom-gate) 구조의 TFT(Thin Film Transistor)의 단면도이다.
도 2는 다결정실리콘막을 갖는 TFT의 한 부분의 단면도이다.
도 3은 다결정실리콘막의 그레인크기와 엑시머레이저 어닐링수단에 의해 가해진 에너지와의 관계를 나타내는 그래프이다.
도 4a는 최적값보다 작은 레이저에너지로 비정질실리콘에 엑시머레이저 어닐링을 실행하여 형성한 다결정실리콘막의 표면 영상이다.
도 4b는 최적의 레이저에너지로 비정질실리콘에 엑시머레이저 어닐링을 실행하여 형성한 다결정실리콘막의 표면 영상이다.
도 4c는 최적값보다 더 큰 레이저에너지로 비정질실리콘에 엑시머레이저 어닐링을 실행하여 형성한 다결정실리콘막의 표면 영상이다.
도 5a와 도 5b는 각각 직선성과 주기성을 보이는 다결정실리콘막의 사진을 나타내는 도면이다.
도 6a와 도 6b는 각각 직선성이나 주기성을 나타내지 않는 다결정실리콘막의 사진을 나타내는 도면이다.
도 7은 다결정실리콘막을 평가하기 위해 디자인된 본 발명에 따른 장치를 나타내는 블록도이다.
도 8은 다결정실리콘막의 평가절차를 설명하는 플로우챠트이다.
도 9는 높은 주기성을 갖는 다결정실리콘막의 자기상관함수(auto-correlation function)를 설명하기 위한 도면이다.
도 10은 낮은 주기성을 갖는 다결정실리콘막의 자기상관함수를 설명하기 위한 도면이다.
도 11은 다결정실리콘막의 또 다른 평가절차를 설명하는 플로우챠트이다.
도 12는 도 11의 플로우챠트의 절차에서 높은 주기성을 보이는 것으로 알려진 다결정실리콘막의 자기상관영상을 설명하는 그래프이다.
도 13은 도 11의 플로우챠트의 절차에서 낮은 주기성을 보이는 것으로 알려진 다결정실리콘막의 자기상관영상을 설명하는 그래프이다.
도 14는 실제 촬영된 영상의 검출된 AC특성을 설명하는 도면이다.
도 15는 다결정실리콘막을 형성하는데 가해진 에너지에 대한 자기상관값과의 관계를 나타내는 그래프이다.
도 16은 다결정실리콘막을 형성하는데 가해진 에너지와, AC값 및 그레인크기 사이의 관계를 나타내는 그래프이다.
도 17은 버텀게이트 TFT에서 엑시머레이저의 에너지밀도에 대한 AC값의 관계를 나타내는 그래프이다.
도 18은 다결정실리콘막의 두꺼운 부분과 얇은 부분에 대해, 엑시머레이저광선의 에너지밀도에 대한 AC값의 관계를 나타내는 그래프이다.
도 19는 버텀게이트 TFT의 다결정실리콘막의 제조마진, 즉, 다결정실리콘막의 얇은 부분과 두꺼운 부분 사이의 두께의 차이에 기초하여 설정된 엑시머레이저광선의 에너지밀도에 대한 하부 및 상부경계를 나타내는 그래프이다.
도 20은 버텀게이트 TFT의 다결정실리콘막에서 실험적으로 결정된, 엑시머레이저광선의 에너지밀도와 AC값 사이의 관계를 나타내는 그래프이다.
도 21은 자외선레이저를 갖는 현미경으로 촬영된 영상으로부터 결정된 AC-에너지밀도 관계와, 주사전자현미경(SEM)으로 촬영된 영상으로부터 결정된 AC-에너지밀도 관계를 나타내는 그래프이다.
도 22는 본 발명에 따라 다결정실리콘막 평가장치를 포함하는 버텀게이트 TFT 제조장치의 블록도이다.
도 23은 최적의 에너지밀도가 이루어질 때 관찰되는, 다결정실리콘막을 형성하는데 가해진 에너지와 엑시머레이저광선의 에너지밀도 사이의 관계를 나타낸다.
도 24는 최적의 에너지밀도가 이루어지지 않았을 때 관찰되는, 다결정실리콘막을 형성하는데 가해진 에너지와 엑시머레이저광선의 에너지밀도 사이의 관계를 나타낸다.
도 25는 다결정실리콘막의 가장 두꺼운 부분과 가장 얇은 부분에 대해, 버텀게이트 TFT에 제공된 다결정실리콘막의 제조마진과 다결정실리콘막을 형성하는데가한 레이저광선의 에너지밀도 사이의 관계를 나타내는 그래프이다.
도 26은 제조마진을 결정하는 처리에 적용된 제어파라미터(레이팅(rating))를 설명하는 그래프이다.
*도면의 주요부분에 대한 부호의 설명
1. 버텀게이트 TFT 2. 유리기판
3. 게이트전극 4. 제 1게이트절연막
5. 제 2게이트절연막 6. 다결정실리콘막
20. 다결정실리콘막 평가장치 30. 엑시머레이저 어닐링장치
본 발명의 실시예인 다결정실리콘막을 평가하기 위한 장치를 설명하겠다.
본 장치는 버텀게이트구조의 박막트랜지스터(이하 버텀게이트 TFT로 칭함)를 제조하는 스텝중 하나에서 형성된 다결정실리콘막을 평가하기 위해 디자인되었다. 버텀게이트 TFT는, 예를 들어, 유리기판과, 유리기판에 제공된 게이트전극과, 게이트전극을 덮는 게이트절연막과, 게이트절연막 위에 제공된 다결정실리콘막(채널층)을 포함한다. 게이트전극은 유리기판과 다결정실리콘막, 즉, 채널층 사이에 위치된다.
버텀게이트 TFT의 구조.
도 1을 참조하여 버텀게이트의 구조를 보다 자세히 설명한다.
도 1에 도시된 바와 같이, 버텀게이트 TFT(1)는 0.7mm 두께의 유리기판(2)을 가진다. 유리기판(2) 상에는, 게이트전극(3)과, 제 1게이트절연막(4)과, 제 2게이트절연막(5)과, 다결정실리콘막(6)과, 스토퍼(stopper)(7), 제 1층간절연막(8)과, 제 2층간절연막(9)과, 배선(10)과, 평탄화막(11)과 투명전도막(12)이 언급된 순서로 적층으로 형성된다.
게이트절연막(3)은 두 스텝으로 형성되었다. 제 1스텝에서, 유리기판 상에 몰리브덴(Mo)층이 100∼200nm의 두께로 형성된다. 제 2스텝에서, 몰리브텐층이 이방성 에칭수단에 의해 패턴된다.
제 1게이트절연막(4)은 실리콘질화물(SiNx)로 형성되고, 예를 들어, 50nm의두께를 갖는다. 제 1게이트절연막(4)은 유리기판(2) 상에 형성되고, 유리기판(2) 상에 제공된 게이트전극(3)을 덮는다.
제 2게이트절연막(5)은 실리콘2산화물(SiO2)로 형성되고, 예를 들어, 200nm의 두께를 갖는다. 제 2게이트절연막(5)은 제 1게이트절연막(4) 위에 형성된다.
다결정실리콘막(6)은 다결정실리콘(p-Si)으로 형성되고, 예를 들어, 30∼80nm의 두께를 갖는다. 다결정실리콘막(6)은 제 2게이트절연막(5) 위에 형성된다. 다결정실리콘막(6)은 버텀게이트 TFT(1)의 절연층으로서 작용한다. 다결정실리콘막(6)은 두 스텝으로 형성되었다. 제 1스텝에서, 비정질실리콘(a-Si)막이, 예를 들어, LPCVD 방법의 수단으로 제 2게이트절연막(5) 위에 30∼80nm의 두께로 형성된다. 제 2스텝에서, 비정질실리콘막이 어닐링되어 다결정실리콘으로 변환된다. 상기 어닐링은 자외선레이저인 엑시머레이저를 이용하여 이루어진다. 특히, 엑시머레이저는 좁고 직사각형의 단면을 가지는 펄스광선을 방사한다. 레이저광선이 특정한 주사방향으로 비정질실리콘막을 주사하여 비정질실리콘막을 다결정화한다. 레이저광선의 단면은, 예를 들어, 20cm의 길이와 40μm의 폭으로 되고 300Hz의 펄스주파수를 갖는다. 주사방향은 펄스레이저광선의 단면의 세로방향으로 직각으로 설정된다(즉, 펄스레이저광선의 가로방향과 평행으로 됨).
다결정실리콘(6)은 불순물 이온도핑 되어, 소스영역과 드레인영역을 형성한다. 불순물 이온도핑이 게이트전극(3) 위에 형성된 다결정실리콘막(6) 위에 스토퍼(7)를 형성한 후에 수행되어, 다결정실리콘막(6)의 상기 부분에 불순물 이온들이 들어가는 것이 방지된다. 예를 들어, 스토퍼(7)는 200nm의 두께를 갖는 실리콘2산화물(SiO2)이다. 그것은 게이트전극(3)을 형성하는 처리에 이용된 마스크를 이용하여 형성된다.
제 1층간절연막(8)은 실리콘질화물(SiNx)로 형성되고, 예를 들어, 300nm의 두께를 갖는다. 제 1층간절연막(8)은 다결정실리콘막(6) 위에 형성된다.
제 2층간절연막(9)은 실리콘2산화물(SiO2)로 형성되고, 예를 들어, 150nm의 두께를 갖는다. 제 2층간절연막(9)은 제 1층간절연막(8) 위에 제공된다.
배선(10)은 세 스텝으로 형성되었다. 제 1스텝에서, 두 콘택홀(contact hole)이 다결정실리콘막(6)에 형성된 소스영역과 드레인영역을 드러내고, 제 1 및 제 2층간절연막(8,9)에 형성된다. 제 2스텝에서, 알루미늄(Al)막과 티타늄(Ti)막이 콘택홀 내와 제 2절연막(9) 위에 형성된다. 제 3스텝에서, 알미늄막과 티타늄막이 에칭으로 패턴된다. 배선(10)은 다결정실리콘(6)에 제공된 트랜지스터의 소스와 드레인영역에 연결되고, 유리기판 위에서 회로패턴을 형성한다.
평탄화막(11)은 배선(10)이 형성된 후에 형성되고, 버텀게이트 TFT(1)의 평탄한 표면을 특징짓는다. 평탄화막(11)은 2∼3μm의 두께이다.
투명전도막(12)은 ITO와 같은 투명하고, 전기를 전도하는 물질로 형성된다. 투명전도막(12)은 외부요소나 또는 외부배선으로 배선(10)(도 1) 중 하나를 연결하는 도체이다. 그것은 평탄화막(11) 내에 콘택홀을 형성한 후에 평탄화막(11) 위에 형성된다. 그러므로, 투명전도막(12)의 일부는 평탄화막(11) 내에 형성된 콘택홀의 바닥과 내면위에 놓인다.
다결정실리콘으로 제조된 버텀게이트 TFT(1)의 채널층은 매우 높은 전계이동도를 보인다. 이런 종류의 버텀게이트 TFT는, 예를 들어, 액정표시장치의 구동회로에 이용될 수 있다. 만일 그렇다면, 버텀게이트 TFT(1)는 높은 색질의 영상과, 빠른 동작속도를 가진 액정표시장치를 가능하게 하고, 그 표시장치의 크기를 작게 할 수 있다. 버텀게이트 TFT(1)의 제조에 있어서, 비정질실리콘막이 엑시머레이저로 어닐링되어, 다결정실리콘막(6)을 형성한다. 즉, 저온 다결정화처리가 실행되고, 유리기판에 열손상을 억제한다. 그러므로 유리기판(2)이 대면적의 저렴한 내열유리판이 될 수 있다.
다결정실리콘막 검사의 필요성.
본 기술에서 알 수 있는 바와 같이, 전계이동도의 중요인자는 다결정실리콘(6)의 그레인크기이다. 그레인크기는 엑시머레이저 어닐링 동안에 다결정실리콘막(6)을 형성하는데 가해진 에너지에 크게 의존한다. 그러므로, 다결정실리콘막(6)을 어닐링하는데 가해진 레이저광선의 에너지의 제어 또는 안정성이 버텀게이트 TFT의 특성과 수율에 보다 더 영향을 끼친다.
여기서 문제점이 발생한다. 다결정실리콘막(6)을 어닐링하는데 이용된 엑시머레이저는 다소 크게 변동하는 에너지밀도를 갖는 레이저광선을 방사한다. 다결정실리콘막(6)을 형성하는데 가해진 에너지는 부득이 하게 많이 변화하여 다결정실리콘막(6)이 가질 수 있는 원하는 그레인크기를 위해 설정된 허용오차범위(다결정실리콘막(6)의 제조마진) 밖으로 떨어진다. 따라서, 다결정실리콘막(6)이 항상 원하는 그레인크기를 갖는 것이 어렵다.
즉, 다결정실리콘막은 레이저광선의 에너지밀도를 제외한 동일한 조건에서 엑시머레이저 어닐링을 실행하여 형성되었을지라도 상당히 다른 그레인크기를 갖는다. 만일 비정질실리콘막에 가해진 에너지가 과도하게 크면, 비정질실리콘막은 아주 작은 그레인크기를 갖는 다결정실리콘막이 된다. 반면에, 만일 가해진 에너지가 과도하게 작으면, 비정질실리콘막은 너무 큰 그레인크기를 갖는 다결정실리콘막이 된다. 이 두 경우에, 버텀게이트 TFT(1)는 충분한 전계 이동도를 이룰 수 없다.
버텀게이트 TFT(1)의 게이트전극(3)은 다결정실리콘막(6) 아래에 형성되어 있다. 엑시머레이저 어닐링 동안에, 게이트전극(3) 위에 형성되어 있는 다결정실리콘막(6)의 부분으로 소스영역과 드레인영역인 다결정실리콘막(6)의 다른 부분보다 더 많은 열이 전파된다. 그 결과, 레이저광선의 에너지밀도가 변화되지 않고 남아 있을지라도, 다결정실리콘막(6)의 먼저 언급한 부분이 다결정실리콘막(6)의 다른 부분보다 빨리 녹고 굳어진다. 그러므로 다결정실리콘막(6)의 먼저 언급한 부분이 어떤 그레인 크기를 갖고, 반면에 다른 부분은 또 다른 그레인 크기를 갖는다. 특히, 만일 엑시머레이저 어닐링 동안에 레이저광선의 에너지밀도가 변화되지 않은 채 있으면 다결정실리콘막(6)의 먼저 언급한 부분은 다른 부분(즉, 소스영역 및 드레인영역) 보다 더 작은 그레인 크기를 갖는다.
그러므로, 게이트전극(3) 위에 형성된 다결정실리콘막(6)의 부분과 소스 및드레인영역인 다결정실리콘막(6)의 다른 부분이 원하는 그레인크기를 갖는 양으로 다결정실리콘막(6)을 형성하도록 하는 에너지를 엑시머레이저가 가하는 것이 필요하다. 이것은 다결정실리콘막(6)의 제조마진에 있어서 감소를 의미한다.
비정질실리콘막을 형성하는 CVD장치의 동작 오차 때문에, 유리기판(2) 전체에서 다결정실리콘막(6)이 균일한 두께를 가질 수 없다. 예를 들면, 다결정실리콘막(6)의 중앙부분이 주변부분 보다 더 두꺼울 수 있다. 이 경우에, 엑시머레이저가 방사하는 레이저광선이 에너지밀도를 변화하지 않을지라도, 두꺼운 부분에서의 에너지밀도는 얇은 부분에서의 에너지밀도와 차이가 난다. 이것은 두꺼운 부분과 얇은 부분 사이의 그레인 크기의 차이로 나타난다. 특히, 만일 레이저광선이 에너지밀도를 변화하지 않으면 두꺼운 부분이 얇은 부분보다 더 작은 그레인 크기를 갖는다.
그러므로, 다결정실리콘막(6)의 얇은 부분과 두꺼운 부분이 모두 원하는 그레인 크기를 가질 수 있는 큰 양으로 다결정실리콘막(6)을 형성하도록 하는 에너지를 엑시머레이저가 가하는 것이 필요하다. 따라서, 다결정실리콘막(6)의 제조마진이 더욱 좁아진다.
위에서 지적한 바와 같이, 엑시머레이저 어닐링에 이용되는 엑시머레이저는 에너지밀도가 많이 변화하는 레이저광선을 방사한다. 소스 및 드레인영역인 다결정실리콘막(6)의 부분들과, 게이트전극(3) 위에 형성된 다결정실리콘막(6)의 부분이 원하는 그레인 크기를 가질 수 있도록 레이저광선의 에너지밀도를 줄이는 것이 어렵다.
일반적으로, 도 2에 도시된 바와 같이, 엑시머레이저를 이용하여 다결정화처리가 된 후에 다결정실리콘막(6)의 표면 결정상태가 검사된다. 이 검사는 유리기판 위에 형성된 모든 TFTs나 또는 무작위로 선택된 일부의 TFTs 에만 실행되어, 그 TFTs가 불량품인지 아닌지를 판정한다. 게다가, 다결정실리콘막(6)을 형성하는데 가해진 에너지를 나타내는 정보가 엑시머레이저로 피드백 된다. 엑시머레이저는 그 정보에 따라 제어되고, 적절한 에너지밀도를 갖는 레이저광선을 방사한다.
본 발명에 따른 장치는 다결정화처리가 수행된 후에 다결정실리콘막(6)을 평가하여, 다결정실리콘막(6)을 갖는 TFT가 불량품인지를 판단한다. 본 장치는 다결정실리콘막(6)을 형성하는데 가해진 에너지를 나타내는 정보를 엑시머레이저에 피드백 한다. 엑시머레이저는 그 정보에 기초하여 제어되고 원하는 에너지밀도를 갖는 레이저광선을 방사한다.
다결정실리콘막 평가원리 및 방법.
(1) 상술한 엑시머레이저 어닐링에 의해 형성된 다결정실리콘막의 평가원리를 설명하겠다.
상술한 바와 같이, 버텀게이트 TFT의 전계이동도는 TFT에 포함된 다결정실리콘막의 그레인 크기에 상당히 의존한다. 그레인 크기가 크면 클수록, 전계이동도는 더 높아진다.
다결정실리콘막의 그레인 크기는 주로 다결정실리콘막을 형성하는데 가해진엑시머레이저의 에너지에 의존한다. 도 3에 보인 바와 같이, 다결정실리콘막의 그레인 크기는 값(L)(이하, 최소허용에너지(L)로 칭함)에 도달할 때까지, 가해진 에너지에 따라 증가한다. 에너지가 점점 증가함에 따라, 에너지가 값(H)(이하, 최대 허용에너지(H)로 칭함)에 도달할 때까지 그레인크기는 낮은 비율로 증가한다. 그레인크기가 값(H)에 도달한 후에, 그레인 크기는 임계치에 도달할 때까지 높은 비율로 증가한다. 그 후에 그레인 크기는 에너지가 증가함에 따라 급격히 감소한다.
그러므로, 다결정실리콘막을 형성하는데 가해진 에너지가 최소허용에너지(L)부터 최대허용에너지(H)까지의 범위가 될 수 있도록 레이저광선의 에너지밀도를 제어하는 것이 바람직하다. 만일 이 범위 내로 떨어지는 에너지를 갖는 레이저광선이 비정질실리콘막에 가해지면, 이 비정질실리콘막은 충분한 그레인 크기를 갖는 다결정실리콘막으로 변화한다. 충분한 그레인 크기를 갖는 다결정실리콘막을 포함하는 어떤 박막트랜지스터라도 충분히 높은 전계이동도를 보인다.
(2) 각각, 최적의 레이저 에너지밀도와, 최적값 보다 낮은 레이저 에너지밀도와, 최적값 보다 높은 레이저 에너지밀도로 비정질실리콘에 엑시머레이저 어닐링을 행하여 형성된 세가지 다결정실리콘막이 그들 표면상태에 의해 비교된다. 도 4a는 두 번째 다결정실리콘막의 표면영상이다. 도 4b는 첫 번째 다결정실리콘막의 표면영상이다. 도 4c는 세 번째 다결정실리콘막의 표면영상이다. 이 세가지 영상은 자외선레이저로 이루어진 현미경(DUV)으로 촬영된 것들이다. 이 현미경을후에 자세히 설명할 것이다.
도 4a∼도 4c에서, 화살표(X)는 엑시머레이저로부터 방사된 광선으로 비정질실리콘막이 주사되는 방향을 나타낸다. 레이저광선은 화살표(Y) 방향으로 뻗치는 긴 직사각형의 단면을 갖는다. 그러므로, 주사방향은 레이저광선의 단면의 길이방향에 직각으로 설정된다.
도 4b에 도시된, 최적의 레이저 에너지밀도로 이루어진 어닐링에 의해 형성된 다결정실리콘막의 영상은, 다음의 두 가지 점에서, 도 4a 및 도 4c에 도시된 나머지 다결정실리콘막의 두 영상과 차이가 난다.
첫째로, 최적의 레이저 에너지밀도에서 행해진 어닐링으로 형성된 다결정실리콘막의 영상(도 4b)은, 각각, 낮은 에너지밀도에서 행해진 어닐링과 높은 에너지밀도에서 행해진 어닐링으로 형성된 나머지 두 다결정실리콘막의 영상(도 4a 및 도 4c) 보다 더 높은 직선성을 보인다. 다른 방식으로 언급하자면, 최적의 에너지밀도로 실행된 어닐링으로 형성된 도 4b의 다결정시리콘막은 표면에서 레이저 주사방향(화살표(X))으로 뻗치는 공간구조를 갖는다.
둘째로, 최적의 레이저 에너지밀도에서 행해진 어닐링으로 형성된 다결정실리콘막의 영상(도 4b)은, 각각, 낮은 에너지밀도에서 행해진 어닐링과 높은 에너지밀도에서 행해진 어닐링으로 형성된 나머지 두 다결정실리콘막의 영상(도 4a 및 도 4c) 보다 더 높은 주기성을 보인다. 보다 정확히 말하자면, 최적의 레이저 에너지밀도에서 행해진 어닐링으로 형성된 도 4b의 다결정실리콘막은 표면에서 화살표(Y) 방향에서 주기성을 갖는 공간구조를 갖는다.
본 발명에 따른 장치는 한편에서 도 4b의 영상과 다른편에서 도 4a 및 도 4c의 영상 사이의 상술한 차이를 이용하여 다결정실리콘막의 표면상태를 검사한다. 특히, 본 발명의 장치는 비정질실리콘막을 엑시머레이저 어닐링으로 얻은 다결정실리콘막의 표면영상의 수치분석을 한다. 처음에, 본 장치는 각 다결정실리콘막이 그 표면에 선형공간구조 또는 주기적 공간구조를 가지는지, 또는 각 다결정실리콘막이 그 표면에 선형공간구조와 주기적 공간구조 모두를 가지는지 여부를 판정한다. 그러므로, 본 장치는 버텀게이트 TFT에 제공된 다결정실리콘막을 평가한다.
(3) 직진성 또는 주기성을 보이거나, 또는 둘 다를 보이는 다결정실리콘막의 어떤 영상에 대한 수치분석을 행하는 방법을 설명할 것이다.
직선성과 주기성 모두를 가지는 다결정실리콘막의 영상은, 도 5a에 도시된 바와 같이, 평행하게 뻗치고 일정한 간격에서 사이를 둔 긴 직선으로 대략적으로 나타낼 수 있다. 반면에, 직선성도 주기성도 갖지않는 다결정실리콘막의 영상은, 도 6a에 도시된 바와 같이, 불규칙한 패턴과 불규칙한 간격으로 사이를 형성하는 짧은 선으로서 대략적으로 나타낼 수 있다. 수치로 영상의 직선성과 주기성을 평가하기 위해, 영상을 복사할 수 있고, 복사한 영상을 그 복사한 영상이 원래의 영상에 얼마나 많이 겹치는가를 보기 위해 옆으로 이동시킬 수 있다. 즉, 그것이 그렇게 이동될 때 얼마나 많은 복사된 영상이 원래의 영상과 상관되는지 판정된다. 예를 들어, 특정한 거리만큼 이동된, 도 5a의 대략도의 복사본은 도 5b에 도시된 바와 같이 원래의 영상(도 5a)과 많이 중복된다. 그것은 원래의 영상(도5a)과 많이 상관된다. 이와 대조하여, 같은 거리만큼 이동된, 도 6a의 대략도의 복사본은 도 6b에 도시된 바와 같이 원래의 영상(도 6a)과 중복되지 않는다. 그것은 원래의 영상과 상관되지 않는다.
옆으로 이동된 복사된 영상과 원래 영상의 상관관계는 수치로 표현될 수 있다. 그것은 다결정실리콘막의 영상의 주기성이 수치로 평가될 수 있는 것을 따른다. 수치 평가를 이룰 수 있는 방법중 하나는 우선 영상의 자기상관함수를 결정하고, 그 함수의 피크값과 사이드 피크값을 찾고, 마지막으로 사이드 피크값에 대한 피크값의 비율을 얻는 것이다. "피크값"이라는 용어는 원점에서의 상관값과 y 방향에서 두 번째로 가장 작은값 사이의 차이이다(즉, 초점이 흐려지는 것을 최소화하기 위해 적용된 값). (두 번째로 가장 작은값은 가장 작은값, 세 번째로 가장 작은값, 또는 네 번째로 가장 작은값, 등으로 대치될 수 있음을 유념하라), 반면에 "사이드 피크"라는 용어는 y 방향에서 두 번째로 가장 작은값에서의 상관값(원점이 포함되지 않음)과 y 방향에서 두 번째로 가장 작은값 사이의 차이이다.
본 발명에서는, 검사되는 다결정실리콘막의 표면상태를 판정하기 위해 직선성 또는 주기성중 하나가 평가될 수 있다.
촬영된 다결정실리콘막의 영상이 직선성, 주기성, 또는 양쪽 다를 보이는 경우에 수치평가를 이루는 또 다른 방법이 있다. 이 방법에서, 규격화된 영상을 구성하는 화소의 값이 직선성의 방향과 결과합의 변조인자에 더해진다. 다른 방법은 규격화된 영상에 2차원의 푸리에변환(Fourier transform)을 행하여, 어떤 주파수성분의 크기를 판정하는 것이다. 또 다른 방법은 우선 영상(즉, y 방향에서 직선성을 나타내는 영상)의 최대치 또는 최소치중 하나의 좌표를 추출하고 y 방향으로 뻗치는 직사각형 영역에 존재하는 x-좌표의 분포를 판정하는 것이다. (직사각형 영역의 폭은 x 방향에서 배열화소의 피치이고, 횡좌표상 중심점은 직사각형 영역에서 존재하는 x-좌표의 평균을 나타낸다.) 또 다른 방법은 우선 영상(즉, y 방향에서 직선성을 나타내는 영상)의 최대치 또는 최소치중 하나의 좌표를 추출하고, y 방향으로 뻗치는 직사각형의 영역내의, 상하 근방의, 각 점으로 정의되는 각을 찾는 것이다. (직사각형 영역의 폭은 x 방향의 배열화소의 피치이고, 횡좌표상 중심점은 직사각형 영역에서 존재하는 x-좌표의 평균을 나타낸다.)
장치의 구성 및 동작
(1) 상술한 다결정실리콘막의 표면 공간구조의 직선성 및 주기성을 평가하기 위해 디자인된 본 발명의 장치를 설명하겠다.
본 발명에 따른 장치는 266nm의 파장을 갖는 자외선광선을 방사하는 레이저를 포함하는 현미경으로 준비된 다결정실리콘막의 사진에 기초하여, 미완성된 버텀게이트 TFT의 기판상에 형성된 어떤 다결정실리콘의 표면상태라도 평가한다.
본 발명에 따른 장치는 도 7에 도시된 구성을 갖는다.
도 7에 도시된 바와 같이, 장치(20)는 가동스테이지(21)와, 자외선고체레이저(22)와, CCD카메라(23)와, 광섬유탐침(24)과, 빔스프리터(beam splitter)(25)와, 대물렌즈(26)와, 제어컴퓨터(27)와, 영상처리컴퓨터(28)를 포함한다.
가동스테이지(21)는 검사될 기판(1)을 지지하도록 제공된다. 가판(1)에는 다결정실리콘막이 형성되어 있다. 가동스테이지(21)는 기판(1)을 지지할 수 있을 뿐만 아니라, 기판(1)을 소정의 검사위치로 이동할 수 있다.
가동스테이지(21)는 X스테이지와, Y스테이지와, Z스테이지와, 흡입판으로 구성된다.
X스테이지와 Y스테이지는 소정의 검사위치로 기판(1)이 수평면을 이동하도록, 서로에 대해 직각으로 뻗쳐진 두 수평방향으로 각각 이동할 수 있다. Z스테이지는 X스테이지와 Y스테이지의 높이를 조정하도록 수직방향에서 이동할 수 있다. 흡입판은 흡인력에 의해 기판을 지지하도록 제공된다.
자외선고체레이저(22)는 266nm의 파장을 갖는 자외선광선을 방사한다. 이것은, 예를 들어, Nd:YAG 4배파 고체레이저(Nd:YAG 4-fold solid-state laser)이다. 대신에, 레이저(22)는 166nm의 파장을 갖는 광선을 방사하는 최근에 개발된 것일 수 있다.
CCD카메라(23)는 자외선광선에 매우 민감하다. CCD카메라(23)는 기판(1)의 표면을 촬영하는 CCD영상센서로 구성된다. CCD카메라(23)의 본체는 CCD영상센서에 의해 발생되는 열잡음, 독출잡음, 회로잡음 등을 억제하도록 냉각될 수 있다.
광섬유탐침(24)은 광선을 인도하는 경로로서 기능한다. 그것은 레이저(22)로부터 방사된 자외선광선을 빔스프리터(25)로 인도한다.
빔스프리터(25)는 자외선고체레이저(22)로부터 방사된 자외선광선을 반사하고, 대물렌즈(26)를 통하여 가동스테이지(21) 위에 탑재된 기판에 조사한다. 빔스프리터(25)는 기판(1)으로부터 반사된 광선의 경로를 허용하여, 고감도와 저잡음을 갖는 카메라(23)에 광선을 인도한다. 즉, 빔스프리터(25)는 두 광경로를 한정하는데, 그것은 기판(1)에 레이저광선을 인도하기 위한 경로와 기판(1)으로부터 CCD카메라(23)에 광선을 인도하기 위한 경로이다.
대물렌즈(26)는 기판(1)으로부터 반사된 광선을 받아 기판(1) 표면의 확대된 영상을 형성하기 위한 광학소자이다. 대물렌즈(26)는, 예를 들어, 0.9의 수치개구(NA)를 가지며, 그 수차는 266nm의 파장에 조정되어 있다. 대물렌즈(26)는 빔스프리터(25)와 가동스테이지(21) 사이에 배치된다.
제어컴퓨터(27)는 자외선고체레이저(22)의 동작과, 가동스테이지(21)의 위치와, 대물렌즈(26)의 스위칭을 제어하기 위해 제공된다.
영상처리컴퓨터(28)는 CCD카메라(23)에 내장된 CCD영상센서에 의해 발생된 영상데이터를 수신한다. 그것은 영상데이터를 분석하고 기판(1)에 형성된 다결정실리콘막의 표면상태를 평가한다.
상술한 장치(20)에서, 자외선고체레이저(22)로부터 방사된 자외선광선이 광섬유탐침(24)과, 빔스프리터(25)와 대물렌즈(26)를 통하여 기판(1)에 조사된다. 기판(1)은 기판표면에서 대물렌즈(26)와 빔스프리터(25)를 통해 CCD카메라(23)에 조사된 자외선광선을 반사한다. CCD카메라(23)에서는, CCD영상센서가 기판으로부터 반사된 광선을 다결정실리콘막의 표면상태를 나타내는 영상데이터로 변환한다. 이 영상데이터는 영상처리컴퓨터(28)에 공급된다.
영상처리컴퓨터(28)는 그곳에 공급된 다결정실리콘의 표면영상을 나타내는 데이터에 기초하여 다결정실리콘막의 상태를 평가한다. 평가된 상태로부터, 영상처리컴퓨터(28)는 바람직한 다결정실리콘막을 형성하기 위한 엑시머레이저 어닐링을 이루기 위해 엑시머레이저가 가져야 할 에너지밀도를 계산한다. 게다가, 영상처리컴퓨터(28)는 기판(1) 위에 형성된 다결정실리콘막이 바람직한 것인지 여부를 판정한다.
(2) 다결정실리콘막의 상태를 영상처리컴퓨터(28)가 어떻게 평가하는지를 설명하겠다. 영상처리컴퓨터(28)는 우선, 다결정실리콘막의 자기상관함수를 이용하여, 다결정실리콘막의 표면영상의 주기성의 수치(이하, "AC값"으로 칭함)를 찾는다. 그 다음에 영상처리컴퓨터(28)는 다결정실리콘막의 표면공간구조의 직선성과 주기성을 평가하여 다결정실리콘막의 상태를 평가한다.
보다 정확히 말하자면, 영상처리컴퓨터(28)는 도 8의 플로우챠트를 참조하여 설명될 바와 같이, 다음의 스텝에서 다결정실리콘막의 상태를 평가한다. 우선, 영상처리컴퓨터(28)는 다결정실리콘막의 표면영상을 나타내는 영상데이터를 수신한다(스텝(S1)). 그 다음에 영상처리컴퓨터(28)는 그 영상데이터로부터 자기상관함수를 계산한다(스텝(S2)). 다음에, 영상처리컴퓨터(28)는 표면영상의 한 점(0,0)을 포함하는 한 라인(line)에 수직한 면을 추출한다(스텝(S3)). 이렇게 추출된 면에 대해, 영상처리컴퓨터(28)는 자기상관함수의 피크값과 사이드 피크값을 찾고 그 사이드 피크값에 대한 피크값의 비율, 즉, AC값을 얻는다(스텝(S4)). 그 AC값에 기초하여, 영상처리컴퓨터(28)는 다결정실리콘막의 상태를 평가한다(스텝(S5)).
자기상관함수는 다음과 같이 주어진다.
자기상관함수 R(τ)은 x 방향으로 평행 이동된 함수 f(x)의 상관관계를 나타낸다.
장치(20)에서, 아래에 설명된 Winner-Hintin 정리가 다결정실리콘막의 표면영상의 자기상관함수를 찾는데 적용된다. 수신된 영상데이터를 "영상 i"로서 언급하겠다.
1. 우선, 영상 i는 2차원의 푸리에변환 된다.
:f = fourier(i)
2. 푸리에급수 "f"를 제곱하여 파워벡터(power vector) "ps"를 생성한다.
:ps = ｜f｜2
3. 파워벡터 "ps"에 역푸리에변환 하여 2차원의 자기상관함수 "ac"를 생성한다.
:ac = inverse fourier(ps)
4. 자기상관함수 "ac"의 절대치를 하여 자기상관함수에 대한 값 "aca"를 얻는다.
:aca = ｜ac｜
이렇게 생성된 자기상관함수 "aca"는 도 9 및 도 10에 나타낼 수 있다. 도 9는 높은 자기상관함수, 즉, 양호한 주기성 및 높은 직선성의 표면공간구조를 갖는 다결정실리콘막의 표면영상의 자기상관함수를 나타낸다. 도 10은 낮은 자기상관함수, 즉, 부적절한 주기성 및 낮은 직선성의 표면공간구조를 갖는 다결정실리콘막의 표면영상의 자기상관함수를 나타낸다.
장치(20)에서, 영상처리컴퓨터(28)는 정렬방향(즉, 표면공간구조가 직선성을 가지는 방향)에 수직하고 점 (0,0)을 포함하는 면을 추출한다. 영상처리컴퓨터(28)는 이 면을 추출함으로써 얻어진 함수를 찾는다. 점 (0,0)을 포함하는 면의 추출은 기판(1)을 비추는 광량과 CCD영상센서의 이득과 같은 실험적 파라미터에 따라 변화하는 자기상관함수를 규격화하기 위해 행해진다.
면을 추출함으로써 이렇게 얻어진 함수는 상술한 정렬방향에 수직인 방향에 대한 자기상관함수 R(τ)에 해당한다.
상술한 스텝(S1∼S3)은 도 11에 나타낸 스텝(S11∼S14)으로 대체될 수 있다.
즉, 영상처리컴퓨터(28)는 도 11의 플로우챠트를 참조하여 설명될 다결정실리콘막의 상태를 평가할 수 있다.
우선, 영상처리컴퓨터(28)는 다결정실리콘막의 표면영상을 나타내는 영상데이터를 수신한다(스텝(S11)). 다음에, 영상처리컴퓨터(28)는 레이저광선에 수직으로 뻗치는(즉, 표면공간구조가 직선성을 가지는 x 방향) 한 라인을 영상데이터로부터 추출한다(스텝(S12)). 영상처리컴퓨터(28)는 추출된 라인에 대한 자기상관함수를 계산한다(스텝(S13)). 영상처리컴퓨터(28)는 다른 라인들에 대해서 필요하다면 스텝(S(11)∼S(13))을 되풀이하여, 그 라인들의 자기상관함수의 평균치를 찾는다(스텝(S14)).
자기상관함수는 아래에 설명될 바와 같은 Winner-Hintin 정리를 적용하여 판정될 수 있다. 추출된 각 라인을 나타내는 영상데이터가 "1"임을 유념해야 한다.
1. 추출된 라인 "1"을 푸리에변환 한다.
:f1 = fourier(1)
2. 푸리에급수 "f1"를 제곱하여 파워스펙터(power spector) "ps1"을 생성한다.
:ps1 = ｜f1｜2
3. 파워스펙터 "ps1"에 역푸리에변환 하여 2차원의 자기상관함수 "ac1"을 생성한다.
:ac1 = inverse fourier(ps1)
4. 자기상관함수 "ac1"의 절대치를 하여 자기상관함수에 대한 값 "aca1"를 얻는다.
:aca1 = ｜ac1｜
이렇게 생성된 자기상관함수 "aca1"은 도 12 및 도 13에 나타낼 수 있다. 도 12는 높은 자기상관함수, 즉, 양호한 주기성 및 높은 직선성의 표면공간구조를 갖는 다결정실리콘막의 표면영상의 자기상관함수를 나타낸다. 도 13은 낮은 자기상관함수, 즉, 부적절한 주기성 및 낮은 직선성의 표면공간구조를 갖는 다결정실리콘막의 표면영상의 자기상관함수를 나타낸다.
자기상관함수는 영상처리컴퓨터(28)가 수신한 영상데이터로 표현되는 영상의 모든 라인에 대해 생성된다. 이 자기상관함수들의 평균치는 정렬방향에 수직(즉, 표면공간구조가 직선성을 가지는 방향)하고 점 (0,0)을 포함하는 방향에 대한 자기상관함수 R(τ)에 해당한다.
장치(20)는 얻어진 자기상관함수의 최대 피크값와 사이드 피크값을 찾고, 사이드 피크값에 대한 최대 피크값의 비율을 계산한다. 그 비율은 AC값으로서 이용된다.
양호한 주기성과 높은 직선성의 표면공간구조를 가지는 다결정실리콘막의 표면영상에 관해서는, 최대 피크값과 사이드값 사이의 차이가 크고, AC값이 크다. 부적절한 주기성과 낮은 직선성의 표면공간구조를 갖는 다결정실리콘막의 경우와 대조하면, 최대 피크값과 사이드값 사이의 차이가 작고, AC값이 작다.
상술한 바와 같이, 버텀게이트 TFT(1)의 다결정실리콘막의 표면이 촬영되고, 표면영상의 자기상관함수가 계산되고, 다결정실리콘막의 표면공간구조의 직선성과 주기성이 수치로 얻어진다.
도 14는 실제로 촬영된 영상의 검출된 AC특성을 설명하는 도면이다.
(3) 이렇게 계산된 AC값과, 다결정실리콘막의 그레인 크기와 다결정실리콘막을 형성하는데 가해진 에너지 사이의 관계를 설명하겠다.
도 15는 다결정실리콘막을 형성하는데 가해진 에너지에 대해 자기상관함수가갖는 관계를 나타내는 그래프이다. 도 15가 나타내는 바와 같이, 에너지가 EB1값에 도달한 후에, 엑시머레이저 어닐링하는 동안에 다결정실리콘막을 형성하는데 가해진 에너지에 비례하여 AC값이 증가한다. AC값은 에너지 ET에서 최대가 된다. 그 다음에 AC값은 가해진 에너지에 반비례로 감소하여, 에너지 EB2에서 최소가 된다. 이것은 엑시머레이저 어닐링 동안에 비정질실콘막에 가해진 에너지에 AC값이 어떻게 의존하는지를 나타낸다.
도 16은 도 15에 도시된 표면영상의 AC특성뿐만 아니라, 도3에 도시된 에너지와 다결정실리콘막의 그레인 크기 사이의 관계도 나타낸다. 도 16에서 나타낸 바와 같이, 최대 AC값은 적절한 그레인 크기의 영역내로 떨어진다. 게다가, 도 16은 두 가지 중요한 점을 나타낸다. 첫째로, 비정질실리콘막에 가해진 에너지에 따라 AC값이 증가하기 시작하는 에너지(EB1)는 다결정실리콘막이 가장 작은 바람직한 그레인 크기에 도달하는 최소 허용에너지(L) 보다 작다. 둘째로, 비정질실리콘막에 가해진 에너지에 대해 AC값이 반비례로 감소하기 시작하는 에너지(EB2)는 다결정실리콘막이 가장 작은 바람직한 그레인 크기에 도달하는 최대 허용에너지(H) 보다 크다.
도 15에 도시된 바와 같이 변화하는 AC로부터 다결정실리콘막이 적절한 그레인 크기를 갖는지 여부를 판정하기 위해, 도 16에 도시된 두꺼운 실선으로 표시된 영역내로 AC값이 떨어지는지 여부를 보는 것이 충분하다.
(4) AC값으로부터 다결정실리콘막이 바람직한 것인지 아닌지 여부가 판정될 수 있다. 최소 허용에너지(L)와 최대 허용에너지(H)에서 각각 얻어진 두 AC값(ACL)중 하나가 임계치로서 이용될 수 있다. 만일 다결정실리콘막이 임계치보다 큰 AC값을 가지면, 그것은 바람직한 것으로 간주된다.
엑시머레이저로부터 방사된 레이저광선은 AC값에 따른 최적 에너지밀도로서 설정될 수 있다. 이 경우에, 레이저광선의 에너지밀도가 변경되고 다른 에너지밀도의 레이저광선이 기판에 가해져서, 각 기판에 레이저어닐링을 행한다. 에너지밀도에 해당하는 AC값이 도시되고, 그것에 의해 도 15와 유사한 특성도가 도시된다. 이렇게 도시된 도면으로부터, 가장 가능한 에너지밀도가 판정된다.
(5) 버텀게이트 TFT(1)에서, 상술한 바와 같이 게이트전극(3)은 다결정실리콘막(6) 아래에 형성된다. 레이저어닐링 동안에 가해진 에너지는 게이트전극(3) 위에 형성된 다결정실리콘막(6)의 부분에서 각각 소스영역과 드레인영역인 다결정실리콘막(6)의 다른 부분에서 보다 많이 확산한다. 그러므로, 다결정실리콘막의 전 영역에 균일한 밀도로 에너지가 가해질지라도, 다른부분(즉, 소스 및 드레인영역) 보다 다결정실리콘막의 전술한 부분에 보다 많은 에너지가 가해진다. 그러므로, 다결정실리콘막(6)의 전술한 부분은 다결정실리콘막(6)의 후술한 부분의 그레인 크기와 다른 그레인 크기를 갖는다.
일반적으로, 어떤 에너지밀도로 게이트전극 위에 형성된 다결정실리콘막의 부분에 에너지를 가하고, 다른 에너지밀도로 소스 및 드레인영역인 다결정실리콘막의 다른부분에 에너지를 가하는 것은 불가능하다. 그러므로, 균일한 밀도로 다결정실리콘막의 전 영역에 에너지가 가해진다.
그러므로, 버텀게이트 TFT(1)에서, 도 17에 도시된 바와 같이, AC값은 엑시머레이저 광선의 에너지밀도와 함께 변화한다. 즉, 게이트전극 위에 형성된 다결정실리콘막의 부분에 대한 것과 소스영역 및 드레인영역인 다결정실리콘막의 부분에 대한 것으로, AC값은 두 개의 다른 피크를 갖는다. 특히, 게이트전극 위에 형성된 부분 보다 낮은 에너지밀도에서 소스와 드레인영역의 부분이 AC값의 피크에 도달한다.
그러므로, 다결정실리콘막의 소스 및 드레인영역뿐만 아니라, 게이트전극 위에 형성된 다결정실리콘막의 부분도 가장 가능한 AC값을 갖는다. 그 다음에, 다결정실리콘막이 바람직한 것인지 여부를 판정하고, 단지 AC값을 평가함으로써 엑시머레이저 광선의 에너지밀도를 최적의 값으로 설정하는 것이 가능하다.
도 18에 도시된 바와 같이, 엑시머레이저 광선의 에너지밀도에 의존하는 AC값은 다결정실리콘막의 두꺼운 부분에 대한 피크와 얇은 부분에 대한 피크를 가진다. 보다 자세히 말하자면, 두꺼운 부분에서 보다 얇은 부분에 대해, AC값이 낮은 에너지밀도에서 피크를 가진다.
게이트전극 위에 형성된 다결정실리콘막의 부분에서의 열확산과 다결정실리콘막의 얇고 두꺼운 부분 사이의 두께의 차이를 고려해 보자. 그러면, 도 19에 도시된 바와 같이 에너지밀도의 상하한을 설정하는 것은 충분하다. 즉, 하한은 다결정실리콘막의 소스 또는 드레인영역의 가장 얇은 부분의 AC값에 기초하여 설정되고, 상한은 게이트전극 위에 형성된 다결정실리콘막의 가장 두꺼운 부분의 AC값에 기초하여 설정된다.
도 20은 버텀게이트 TFT의 다결정실리콘막의 실험적으로 판정된, AC값과 엑시머레이저광선의 에너지밀도 사이의 관계를 나타낸다. 도 20으로부터 알 수 있는 바와 같이, AC값은 게이트전극 위에 형성된 다결정실리콘 부분의 것과, 소스 및 드레인영역 부분의 것인 두 개의 피크를 가진다. 도 20으로부터 엑시머레이저 어닐링에서 가장 가능한 에너지밀도는 380mJ임을 알 수 있다.
(6) 상술한 바와 같이, 다결정실리콘막의 표면공간구조의 직선성 또는 주기성이나, 또는 둘 다를 평가함으로써, 버텀게이트 TFT에 사용된 다결정실리콘막은 비파괴방식으로 검사될 수 있다. 그러므로, 버텀게이트 TFT의 제조 동안에 다결정실리콘막이 검사될 수 있다. 게다가, 직선성과 주기성 모두는 수치에 의해 얻어진다. 그러므로 다결정실리콘막의 자동검사가 실현될 수 있다. 게다가, 매우 정밀하게 다결정실리콘막을 검사하는 것이 가능하다. 게다가, 검사결과는 어닐링의 파라미터를 조정하는데 적용될 수 있고, 그것에 의해 박막트랜지스터의 수율을 향상시킨다.
위에서 지적한 바와 같이, 266nm의 파장을 갖는 자외선광선을 내는 자외선고체레이저는 다결정실리콘막의 표면을 촬영하는데 이용된다. 막의 표면을 촬영하기 위한 장치는 자외선고체레이저를 갖는 것에만 제한되지는 않는다. 오히려, 그 대신에 SEM이 이용될 수 있어서, 다결정실리콘막의 SEM 영상이 다결정실리콘막의 표면공간구조의 직선성이나 주기성, 또는 둘 다를 평가하기 위해 검사될 수 있다. 도 21은 레이저광선의 에너지밀도와 SEM으로 촬영된 영상으로부터 얻어진 AC값 사이의 관계와, 에너지밀도 사이의 관계도 나타낸다. 도 21은 레이저광선의 에너지밀도와 자외선레이저로 구성되는 현미경(DUV)으로 촬영된 영상으로부터 얻어진 AC값 사이의 관계를 나타낸다. 도 21에 나타낸 바와 같이, DUV 영상이 SEM 영상보다 낮은 색질을 갖기 때문에, DUV로부터 얻어진 AC값은 SEM 영상으로부터 얻어진 AC값 보다 조금 작다. 그럼에도 불구하고, DUV 영상으로 판정된 에너지밀도-AC값 관계는 SEM 영상으로 판정된 것과 거의 동일하다.
상술한 것은 다결정실리콘막의 표면영상의 자기상관함수를 적용함으로써, 수치에 의해 직선성 및 주기성을 얻는 것이다. 그럼에도 불구하고, 표면영상의 자기상관함수를 이용하지 않은 어떤 방법도 본 발명에 이용될 수 있다.
TFT는 TEG(Test Element Group)와 같은 금속패턴이나 또는 게이트 전극과 같이, 다결정실리콘막 아래 형성된 Cs(축적용량)를 가질 수 있다. 게이트전극 위에 위치한 다결정실리콘막의 부분에서와 같이 동일한 방식으로, 금속패턴 위에 위치한 다결정실리콘막의 부분에서 열확산이 발생한다. 이것을 볼 때, 게이트전극의 AC값뿐만 아니라 금속패턴의 AC값을 계산하는 것도 바람직하다.
버텀게이트 TFT의 제조에 있어서 장치의 이용.
버텀게이트 TFT의 제조에 있어서 장치(20)가 어떻게 이용될 수 있는지를 설명할 것이다.
도 22는 본 발명의 다결정실리콘 막을 평가하기 위한 장치(20)와 엑시머레이저 어닐링장치(30)를 나타낸다. 장치(20)가 계산한 AC값은 엑시머레이저 어닐링장치(30)에 공급된다. 엑시머레이저 어닐링장치(30)에서, 방사될 레이저광선의 에너지밀도는 장치(20)로부터 공급된 AC값에 기초하여 최적값에서 설정된다.
엑시머레이저 어닐링장치가 방사하는 레이저광선은 미리 설정된 값과 다른 에너지밀도를 갖는다. 에너지밀도는 미리 설정된 값으로부터 변화하여, 가우시안분포(Gaussian distribution)와 같은 특성을 보인다. 즉, 그것은 미리 설정된 에너지밀도로부터 어느 정도 벗어난다. 버텀게이트 TFT에 제공된 다결정실리콘막의 제조마진, 즉, 다결정실리콘막을 형성하는데 가해진 에너지는 레이저광선의 에너지밀도로 크게 변화한다. (만일 다결정실리콘막을 형성하는데 가해진 에너지가 제조마진 밖에 있게되면 버텀게이트 TFT는 바람직하지 않은 제품이 됨을 유념하라.)
도 23에 도시된 바와 같이 제조마진이 최적에너지 내에 있다고 가정하자. 레이저광선에 대해 미리 설정된 에너지밀도가 이 영역내에 있다고도 가정하자. 그러면, 레이저광선의 에너지밀도가 미리 설정된 값으로부터 벗어나더라도 다결정실리콘막을 형성하는데 가해진 에너지는 제조마진 내에 있게 된다. 이 경우에, 높은 수율로 버텀게이트 TFT를 제조하는 것이 가능하다. 만일 레이저광선에 대해 미리 설정된 에너지밀도가 도 24에 도시된 바와 같이 최적의 에너지영역 밖에 있게 되면, 하지만, 다결정실리콘막을 형성하는데 가해진 에너지는 대부분의 경우 제조마진 밖에 있게된다. 이것은 필연적으로 버텀게이트 TFT의 수율을 떨어뜨린다.
본 발명은 버텀게이트 TFT의 AC값 피크특성을 이용하게 하고, 그것에 의해 가장 가능한 값에서 엑시머레이저 어닐링장치로부터 방사되는 레이저광선의 에너지밀도를 설정한다.
즉, 복수의 유리기판이 준비되고, 그 기판위에 비정질실리콘막이 형성된다. 엑시머레이저 어닐링장치는 각각의 비정질실리콘막에 다른 에너지밀도를 갖는 레이저광선을 가하여 그 비정질실리콘막에 레이저 어닐링을 행한다.
각 기판위의 비정질실리콘막은 다결정실리콘막으로 변화된다. 게이트전극 위에 위치한 다결정실리콘막의 가장 두꺼운 부분의 AC값과 다결정실리콘막의 가장 얇은 부분(즉, 소스 및 드레인영역)의 AC값이 검출된다.
모든 유리기판 위에 형성된 다결정실리콘막의 이렇게 얻어진 AC값이 도 25에 나타낸 바와 같이 두 개의 AC피크 특성을 도시한 그래프로 나타내진다. 특선곡선중 하나는 각 다결정실리콘막의 가장 얇은 부분에 속한다. 나머지 한 특성곡선은 각 다결정실리콘막의 가장 두꺼운 부분에 속한다.
이 AC피크 특성곡선으로부터 최적범위의 에너지밀도(즉, 다결정실리콘막에 대한 제조마진)가 판정될 수 있다. 보다 자세히 말하자면, 제조마진의 하한에 대한 에너지밀도는 게이트전극 위에 위치한 다결정실리콘막의 가장 두꺼운 부분에 가해질 수 있는 최소에너지(L)에 해당한다. 최소에너지밀도는 도 25에서 Mo(L)로서 나타낸다. 반면에, 제조마진의 상한에 대한 에너지밀도는 소스 및 드레인영역인 다결정실리콘막의 가장 얇은 부분에 가해질 수 있는 최대에너지(H)에 해당한다. 최대에너지밀도는 도 25에서 G(H)로서 나타낸다.
제조마진의 중간값은 이렇게 결정된다. 중간값에 있는 에너지밀도는 레이저광선에 대한 최적의 에너지밀도로서 이용된다.
위에서 나타낸 바와 같이, 유리기판 위에 형성된 다결정실리콘막의 AC값이 얻어져서 그래프로 도시되고, 최적범위의 에너지밀도(즉, 제조마진)가 결정된다. 범위의 중간값에서 에너지밀도는 가장 가능한 에너지밀도로서 설정된다. 이렇게 설정된 이 에너지밀도의 레이저광선이 버텀게이트 TFT의 다결정실리콘막을 형성하는데 가해진다. 이것은 버텀게이트 TFT의 수율을 향상시키는 것을 가능하게 한다.
제조마진을 결정하는 처리에 있어서, 다결정실리콘막의 가장 얇은 부분(즉, 소스 및 드레인영역)의 AC값이 게이트전극 위에 위치한 가장 두꺼운 부분의 AC값으로부터 감해져서, 그것에 의해 제어파라미터 또는 레이팅(rating)을 얻는데, 그것은 다결정실리콘막을 평가하는데 이용된다. 즉, 레이팅 = (가장 두꺼운 부분의 AC값) - (가장 얇은 부분의 AC값).
도 26에 나타낸 바와 같이, 가장 두꺼운 부분(즉, 게이트전극 위에 위치한 부분)이 가장 얇은 부분(즉, 소스 및 드레인영역)과 같은 AC값과 같은 에너지밀도를 가질 때 제어파라미터(레이팅)는 0이다. 제어파라미터는 레이저광선이 불충분한 에너지밀도를 가질 때 음의 값을 갖고, 레이저광선이 어떤 초과하는 에너지밀도를 가질 때 양의 값을 갖는다.
제조마진의 상하한은 제어파라미터(레이팅)에 기초하여 판정될 수 있다.
제어파라미터는 우량품에 대한 불량품의 비율에 지대하게 영향을 끼친다. 제어파라미터와 불량품의 퍼센트 사이의 관계를 나타내는 그래프가 준비될 수 있고, 그 다음에 가장 가능한 제어파라미터가 그래프로부터 얻어진다. 이것은 레이저광선에 대한 최적의 에너지밀도를 판정하는데 도움을 준다.
위에서 지적한 바와 같이, 제어파라미터(레이팅)는 다결정실리콘막의 가장 두꺼운 부분의 AC값에서 다결정실리코막의 가장 얇은 부분의 AC값을 감함으로써 얻어진다. 그러므로, 제어파라미터는 다결정실리콘막의 표면공간구조를 나타낸다. 이것은 제어파라미터가 원하는 값에서 레이저광선의 에너지밀도를 설정하는데 기여할 수 있음을 의미한다.
제어파라미터(레이팅)는 레이저광선에 대한 원하는 에너지밀도를 설정하는 것뿐만 아니라 다결정실리콘막이 원하는 것인지 아닌지의 여부도 판정하는데 적용될 수 있다.
상술한 바와 같이, 제어파라미터(레이팅)가 적용되고, 레이저광선에 대한 최적에너지밀도를 계산하고, 그 최적의 에너지밀도는 엑시머레이저 어닐링장치에 피드백 된다. 대신에, 제조마진은 다결정실리콘막의 두께에 따라 제어될 수 있다. 즉, 제조마진에 비해 레이저광선의 에너지밀도가 너무 높을 때는 막의 두께를 증가하고, 제조마진에 비해 레이저광선의 에너지밀도가 너무 낮을 때는 막의 두께를 감소하는 것이 충분하다.
본 발명에 따른 박막트랜지스터를 제조하기 위한 시스템과 방법 모두에 있어서, 레이저어닐링장치에 의해 형성된 다결정실리콘막의 표면공간구조는 수치로 평가된다. 상기 금속패턴 위에 형성된 다결정실리콘막의 일부와 다결정실리콘막의 다른 부분 사이의 차이는 수치에 의해 계산된다. 계산된 차이는 레이저어닐링장치에 의해 방사된 레이저광선의 에너지밀도를 조정하거나 또는 다결정실리콘막의 두께를 설정하는 제어파라미터로서 이용된다.
그러므로 상기의 시스템과 방법으로 레이저어닐링장치로부터 방사된 레이저광선의 세기를 최적값으로 설정하는 것이 가능하다. 이것은 박막트랜지스터의 수율을 향상시킬 수 있다.
다결정실리콘막의 평가방법에 있어서, 본 발명에 따라, 레이저어닐링장치에 의해 형성된 다결정실리콘막의 표면공간구조는 수치로 평가된다. 금속패턴 위에 형성된 다결정실리콘막의 한 부분과 다결정실리콘막의 다른 부분 사이의 차이는 수치에 의해 계산된다. 다결정실리콘막의 상태는 이렇게 계산된 차이로부터 평가된다.
이러한 방법으로 비파괴방식으로 다결정실리콘막을 평가하기가 쉽다. 게다가, 광학적 도는 감각적 검사와는 틀리게, 막을 수치로 평가하는 것이 가능하다. 그러므로, 다결정실리콘막은 자동적으로 평가될 수 있다. 그러므로, 매우 정확하게 객관적 검사가 성취될 수 있다.
다결정실리콘을 검사하기 위한 장치에 있어서, 본 발명에 따라, 레이저어닐링장치에 의해 형성된 다결정실리콘막의 표면공간구조는 수치로 평가된다. 금속패턴 위에 형성된 다결정실리콘막의 한 부분과 다결정실리콘막의 다른 부분 사이의차이가 수치에 의해 계산된다. 다결정실리콘막의 상태는 이렇게 계산된 차이로부터 평가된다.
상기 검사장치는 비파괴방식으로 다결정실리콘막을 용이하게 평가한다. 게다가, 광학적 또는 감각적 검사와는 달리, 수치적으로 막을 평가할 수 있다. 그러므로, 그것은 다결정실리콘막을 자동적으로 평가할 수 있다. 그러므로, 상기 장치는 객관적으로 매우 정확한 검사를 실행할 수 있다.

Claims (14)

  1. 기판상에 금속패턴을 형성하고 상기 금속패턴을 형성한 기판상에 비정질실리콘막을 형성하는 막형성장치와;
    상기 비정질실리콘막을 어닐링하여 상기 비정질실리콘막을 채널층으로써 작용하는 다결정실리콘막으로 변환시키기 위한 레이저어닐링장치와;
    상기 다결정실리콘막의 표면의 공간구조를 관찰하기 위한 관찰수단과;
    상기 관찰수단에 의해 관찰된 상기 표면의 공간구조를 평가하여, 다결정실리콘막의 상태를 판단하기 위한 다결정실리콘 검사장치를 포함하고,
    상기 다결정실리콘 검사장치는 상기 금속패턴 위에 형성된 다결정실리콘막의 일부의 표면공간구조와, 상기 다결정실리콘막의 다른 부분의 표면공간구조를 수치로 평가하고, 상기 금속패턴 위에 형성된 다결정실리콘막 일부의 수치와 다결정실리콘막의 다른부분의 수치 사이의 차를 계산하고, 상기 계산된 차이로부터 다결정실리콘막의 상태를 판단하고; 상기 레이저어닐링장치는 레이저광선의 에너지밀도를 제어하기 위한 제어파라미터로서 상기 차이를 이용하고, 상기 막형성장치는 다결정실리콘막의 두께를 제어하기 위한 제어파라미터로서 상기 차이를 이용하는 것을 특징으로 하는 박막트랜지스터 제작을 위한 시스템.
  2. 제 1항에 있어서,
    상기 다결정실리콘 검사장치가 수치로 금속패턴 위에 형성된 다결정실리콘막의 부분의 표면공간구조의 직선성 및/또는 주기성과, 다결정실리콘막의 다른 부분의 표면공간구조의 직선성 및/또는 주기성을 평가하는 것을 특징으로 하는 시스템.
  3. 제 2항에 있어서,
    상기 다결정실리콘 검사장치가 금속패턴 위에 형성된 다결정실리콘막의 두꺼운 부분의 표면공간구조의 직선성 및/또는 주기성에 기초하여 레이저광선의 에너지밀도의 하한을 설정하고, 다결정실리콘막의 다른 부분의 얇은 부분의 표면공간구조의 직선성 및/또는 주기성에 기초하여 에너지밀도의 상한을 설정하는 것을 특징으로 하는 시스템.
  4. 제 3항에 있어서,
    레이저광선의 에너지밀도가 하한측에 있을 때, 상기 레이저 어닐링장치가 레이저광선의 에너지밀도를 낮추거나 또는 막형성장치가 비정질실리콘막의 두께를 증가시키고, 레이저광선의 에너지밀도가 상한측에 있을 때, 상기 레이저 어닐링장치가 레이저광선의 에너지밀도를 높히거나 또는 막형성장치가 비정질실리콘막의 두께를 감소시키는 것을 특징으로 하는 시스템.
  5. 레이저어닐링장치가 비정질실리콘막을 어닐링하여, 상기 비정질실리콘막을 채널층으로 작용하는 다결정실리콘막으로 변환시키는 박막트랜지스터의 제조방법에 있어서, 상기 방법은;
    기판상에 금속패턴을 형성하는 단계와;
    상기 기판상에 비정질실리콘막을 형성하여, 상기 금속패턴을 덮는 단계와;
    레이저광선의 다른 에너지밀도로 하나 또는 그 이상의 기판상에 형성된 상기 비정질실리콘막의 복수의 부분에 레이저어닐링을 행하여, 다결정실리콘막을 형성하는 단계와;
    상기 금속패턴 위에 형성된 상기 다결정실리콘막의 상기 부분의 표면공간구조를 수치로 평가하는 단계와;
    상기 다결정실리콘막의 다른 부분의 표면공간구조를 수치로 평가하는 단계와;
    상기 금속패턴 위에 형성된 상기 다결정실리콘막의 일부의 수치와, 다결정실리콘막의 다른 부분의 수치사이의 차이를 계산하는 단계와;
    상기 에너지밀도와 상기 두께를 제어하기 위한 제어파라미터로서 상기 차이를 이용하여 상기 레이저광선의 에너지밀도 또는 상기 다결정실리콘막의 두께를 제어하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  6. 제 5항에 있어서,
    금속패턴 위에 형성된 다결정실리콘막 부분의 표면공간구조의 직선성 및/또는 주기성이 수치로 평가되고, 다결정실리콘막의 다른 부분의 표면공간구조의 직선성 및/또는 주기성도 수치로 평가되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  7. 제 6항에 있어서,
    금속패턴 위에 형성된 다결정실리콘막 부분의 두꺼운 부분의 표면공간구조의 직선성 및/또는 주기성에 기초하여 레이저광선의 에너지밀도의 하한이 설정되고, 다결정실리콘막의 다른 부분의 얇은 부분의 표면공간구조의 직선성 및/또는 주기성에 기초하여 에너지밀도의 상한이 설정되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  8. 제 7항에 있어서,
    레이저광선의 에너지밀도가 하한측에 있을 때, 상기 레이저광선의 에너지밀도가 낮춰지거나 또는 비정질실리콘막의 두께가 증가되고, 레이저광선의 에너지밀도가 상한측에 있을 때, 상기 레이저광선의 에너지밀도가 높혀지거나 또는 비정질실리콘막의 두께가 감소되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  9. 채널층으로서 작용하고 기판, 상기 기판상에 형성된 금속패턴과 채널층인, 상기 기판상에 비정질실리콘막을 형성하여 상기 비정질실리콘막에 레이저어닐링을 실행함으로써 형성된 다결정실리콘막으로 구성되는 박막트랜지스터에 제공된 다결정실리콘막의 평가방법에 있어서, 상기 방법은;
    상기 금속패턴 위에 형성된 상기 다결정실리콘막의 일부의 표면공간구조를 수치로 평가하는 단계와;
    상기 다결정실리콘막의 다른 부분의 표면공간구조를 수치로 평가하는 단계와;
    상기 금속패턴 위에 형성된 상기 다결정실리콘막의 부분의 수치와 다결정실리콘막의 다른 부분의 수치 사이의 차이를 계산하는 단계와;
    상기 계산된 차이에 기초하여 상기 다결정실리콘막을 평가하는 단계를 포함하는 것을 특징으로 하는 다결정실리콘막의 평가방법.
  10. 제 9항에 있어서,
    금속패턴 위에 형성된 다결정실리콘막 부분의 표면공간구조의 직선성 및/또는 주기성이 수치로 평가되고, 다결정실리콘막의 다른 부분의 표면공간구조의 직선성 및/또는 주기성도 수치로 평가되는 것을 특징으로 하는 다결정실리콘막의 평가방법.
  11. 제 10항에 있어서,
    금속패턴 위에 형성된 다결정실리콘막 부분의 두거운 부분의 표면공간구조의 직선성 및/또는 주기성이 수치로 평가되고, 다결정실리콘막의 다른 부분의 얇은 부분의 표면공간구조의 직선성 및/또는 주기성이 수치로 평가되는 것을 특징으로 하는 다결정실리콘막의 평가방법.
  12. 채널층으로서 작용하고 기판, 상기 기판상에 형성된 금속패턴과 채널층인,상기 기판상에 비정질실리콘막을 형성하여 상기 비정질실리콘막에 레이저어닐링을 실행함으로써 형성된 다결정실리콘막으로 구성되는 박막트랜지스터에 제공된 다결정실리콘막을 검사하기 위한 장치에 있어서, 상기 장치는;
    상기 다결정실리콘막의 표면공간구조를 관찰하기 위한 관찰수단과;
    상기 관찰수단에 의해 관찰된 상기 표면공간구조를 검사하여 상기 다결정실리콘막의 상태를 판단하기 위한 검사수단을 포함하고,
    상기 검사수단은 상기 금속패턴 위에 형성된 다결정실리콘막의 일부의 표면공간구조와, 상기 다결정실리콘막의 다른 부분의 표면공간구조를 수치로 평가하고, 상기 금속패턴 위에 형성된 다결정실리콘막의 일부의 수치와 다결정실리콘막의 다른 부분의 수치 사이의 차이를 계산하고, 상기 계산된 차이로부터 상기 다결정실리콘의 상태를 판단하는 것을 특징으로 하는 다결정실리콘막을 검사하기 위한 장치.
  13. 제 12항에 있어서,
    금속패턴 위에 형성된 다결정실리콘막 부분의 표면공간구조의 직선성 및/또는 주기성이 수치로 평가되고, 다결정실리콘막의 다른 부분의 표면공간구조의 직선성 및/또는 주기성이 수치로 평가되는 것을 특징으로 하는 다결정실리콘막을 검사하기 위한 장치.
  14. 제 12항에 있어서,
    금속패턴 위에 형성된 다결정실리콘막 부분의 두거운 부분의 표면공간구조의직선성 및/또는 주기성이 수치로 평가되고, 다결정실리콘막의 다른 부분의 얇은 부분의 표면공간구조의 직선성 및/또는 주기성이 수치로 평가되는 것을 특징으로 하는 다결정실리콘막을 검사하기 위한 장치.
KR1020010045109A 2000-07-27 2001-07-26 박막트랜지스터 제조를 위한 시스템, 박막트랜지스터제조방법, 다결정실리콘 평가방법과, 다결정실리콘 검사를위한 장치 KR100792538B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000227807A JP4556302B2 (ja) 2000-07-27 2000-07-27 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置
JPJP-P-2000-00227807 2000-07-27

Publications (2)

Publication Number Publication Date
KR20020010525A true KR20020010525A (ko) 2002-02-04
KR100792538B1 KR100792538B1 (ko) 2008-01-09

Family

ID=18721207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010045109A KR100792538B1 (ko) 2000-07-27 2001-07-26 박막트랜지스터 제조를 위한 시스템, 박막트랜지스터제조방법, 다결정실리콘 평가방법과, 다결정실리콘 검사를위한 장치

Country Status (6)

Country Link
US (1) US6555423B2 (ko)
EP (1) EP1176636B1 (ko)
JP (1) JP4556302B2 (ko)
KR (1) KR100792538B1 (ko)
DE (1) DE60144545D1 (ko)
TW (1) TW498555B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW490802B (en) * 2000-01-07 2002-06-11 Sony Corp Polysilicon evaluating method, polysilicon inspection apparatus and method for preparation of thin film transistor
JP4715016B2 (ja) * 2001-02-15 2011-07-06 ソニー株式会社 ポリシリコン膜の評価方法
JP4061062B2 (ja) * 2001-12-13 2008-03-12 ローム株式会社 半導体発光素子の製法および酸化炉
US6987240B2 (en) * 2002-04-18 2006-01-17 Applied Materials, Inc. Thermal flux processing by scanning
US7005601B2 (en) * 2002-04-18 2006-02-28 Applied Materials, Inc. Thermal flux processing by scanning
KR100916656B1 (ko) * 2002-10-22 2009-09-08 삼성전자주식회사 레이저 조사 장치 및 이를 이용한 다결정 규소 박막트랜지스터의 제조 방법
KR101041066B1 (ko) * 2004-02-13 2011-06-13 삼성전자주식회사 실리콘 결정화 방법, 이를 이용한 실리콘 결정화 장치,이를 이용한 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 이용한 표시장치
JP2007003352A (ja) * 2005-06-23 2007-01-11 Sony Corp ポリシリコン膜の結晶状態検査装置、これを用いたポリシリコン膜の結晶状態検査方法及び薄膜トランジスタの製造システム
JP5316846B2 (ja) * 2008-08-01 2013-10-16 Ｎｌｔテクノロジー株式会社 多結晶薄膜の粒径均一性の判定装置及びレーザ照射装置
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
WO2015081072A1 (en) * 2013-11-26 2015-06-04 Applied Materials Israel, Ltd. System and method for forming a sealed chamber
SG10201605683WA (en) * 2015-07-22 2017-02-27 Ultratech Inc High-efficiency line-forming optical systems and methods using a serrated spatial filter
US10690593B2 (en) 2015-11-13 2020-06-23 Horiba, Ltd. Sample analyzer and recording medium recording sample analysis program
DE102020120887B4 (de) 2020-08-07 2022-05-12 Trumpf Werkzeugmaschinen Gmbh + Co. Kg Verfahren zum erfassen einer einhängeposition eines auflagestegs und flachbettwerkzeugmaschine

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02277244A (ja) * 1989-04-19 1990-11-13 Hitachi Ltd 半導体装置の製造方法
KR100299292B1 (ko) * 1993-11-02 2001-12-01 이데이 노부유끼 다결정실리콘박막형성방법및그표면처리장치
US5864394A (en) 1994-06-20 1999-01-26 Kla-Tencor Corporation Surface inspection system
JP2638554B2 (ja) * 1995-03-16 1997-08-06 日本電気株式会社 表面モニター方法、表面積測定方法、半導体装置の製造装置及び方法
WO1997023806A1 (en) 1995-12-26 1997-07-03 Seiko Epson Corporation Active matrix substrate, production method of active matrix substrate, liquid crystal display device and electronic equipment
US5825498A (en) 1996-02-05 1998-10-20 Micron Technology, Inc. Ultraviolet light reflectance method for evaluating the surface characteristics of opaque materials
US5773329A (en) * 1996-07-24 1998-06-30 International Business Machines Corporation Polysilicon grown by pulsed rapid thermal annealing
JPH1096696A (ja) * 1996-09-25 1998-04-14 Mitsubishi Heavy Ind Ltd 対象物にあるむらの検査方法および装置
JPH10312962A (ja) * 1997-05-13 1998-11-24 Nec Corp 多結晶シリコン薄膜の形成方法および多結晶シリコン薄膜トランジスタ
JP3503427B2 (ja) * 1997-06-19 2004-03-08 ソニー株式会社 薄膜トランジスタの製造方法
JP3156776B2 (ja) * 1998-08-03 2001-04-16 日本電気株式会社 レーザ照射方法
JP2000122088A (ja) * 1998-10-14 2000-04-28 Toshiba Corp 液晶表示装置およびその製造方法

Also Published As

Publication number Publication date
EP1176636B1 (en) 2011-05-04
EP1176636A3 (en) 2006-01-18
KR100792538B1 (ko) 2008-01-09
JP2002043383A (ja) 2002-02-08
TW498555B (en) 2002-08-11
US20020110962A1 (en) 2002-08-15
US6555423B2 (en) 2003-04-29
JP4556302B2 (ja) 2010-10-06
EP1176636A2 (en) 2002-01-30
DE60144545D1 (de) 2011-06-16

Similar Documents

Publication Publication Date Title
KR100792538B1 (ko) 박막트랜지스터 제조를 위한 시스템, 박막트랜지스터제조방법, 다결정실리콘 평가방법과, 다결정실리콘 검사를위한 장치
US6673639B2 (en) Method and system for evaluating polysilicon, and method and system for fabricating thin film transistor
US20060022295A1 (en) Evaluation method and manufacturing method of semiconductor device
US20060254497A1 (en) Semiconductor thin film decomposing method, decomposed semiconductor thin film, decomposed semiconductor thin film evaluation method, thin film transistor made of decomposed semiconductor thin film, and image display device having circuit constituted of thin film transistors
JP2001110861A (ja) 半導体膜の検査方法、薄膜トランジスタの製造方法、および半導体膜の検査装置
JP4586266B2 (ja) 薄膜トランジスタ製造システム及び物体表面の評価装置
US6933185B2 (en) Polysilicon evaluating method, polysilicon inspection apparatus and method for preparation of thin film transistor
JP4556266B2 (ja) ポリシリコン評価方法、ポリシリコン検査装置、薄膜トランジスタ製造方法、及び、アニール処理装置
KR100366613B1 (ko) 박막두께 측정방법 및 이를 적용한 장치
US6822260B1 (en) Linewidth measurement structure with embedded scatterometry structure
JP4568000B2 (ja) 半導体薄膜の製造方法
JP4631116B2 (ja) 薄膜トランジスタ製造方法
JP4774598B2 (ja) ポリシリコン評価装置及び薄膜トランジスタ製造システム
JP4770027B2 (ja) ポリシリコン評価方法並びに薄膜トランジスタ製造システム及び方法
JP4664512B2 (ja) レーザアニール方法
JP4572436B2 (ja) 薄膜トランジスタ製造方法
JP2008177476A (ja) 半導体評価方法、半導体評価装置、半導体デバイス製造方法、および半導体デバイス製造装置
JP4770028B2 (ja) ポリシリコン評価装置及び薄膜トランジスタ製造システム
US20100197050A1 (en) Method of forming semiconductor thin film and inspection device of semiconductor thin film
JP2011066084A (ja) 半導体薄膜の形成方法、半導体薄膜の検査装置および半導体薄膜
JPH11260754A (ja) レーザビームの形状定量化方法およびレーザビームの調整方法
KR20060100531A (ko) 패턴의 두께 측정 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121221

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee