JP4664512B2 - レーザアニール方法 - Google Patents

レーザアニール方法 Download PDF

Info

Publication number
JP4664512B2
JP4664512B2 JP2001006988A JP2001006988A JP4664512B2 JP 4664512 B2 JP4664512 B2 JP 4664512B2 JP 2001006988 A JP2001006988 A JP 2001006988A JP 2001006988 A JP2001006988 A JP 2001006988A JP 4664512 B2 JP4664512 B2 JP 4664512B2
Authority
JP
Japan
Prior art keywords
less
amorphous silicon
silicon semiconductor
laser beam
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001006988A
Other languages
English (en)
Other versions
JP2002217103A (ja
Inventor
浩 三橋
尚 藤村
慶人 川久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mobile Display Co Ltd filed Critical Toshiba Mobile Display Co Ltd
Priority to JP2001006988A priority Critical patent/JP4664512B2/ja
Publication of JP2002217103A publication Critical patent/JP2002217103A/ja
Application granted granted Critical
Publication of JP4664512B2 publication Critical patent/JP4664512B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、透光性基板上の非晶質シリコン半導体に向けてレーザビームを照射して、この非晶質シリコン半導体を多結晶シリコン半導体にするレーザアニール方法に関する。
【0002】
【従来の技術】
現在、非晶質シリコン半導体であるアモルファスシリコン(a-Si)により形成される絶縁ゲート型の薄膜トランジスタ(Thin Film Transistor:TFT)を画素スイッチに用いた液晶ディスプレイ(Liquid Crystal Display:LCD)が用いられているが、高精彩で高速な高機能を有する液晶ディスプレイを実現するためには、電界移動度(μFE)が1cm/Vs以下と低いアモルファスシリコンの薄膜トランジスタでは能力が不足する。これに対して、アモルファスシリコンにエキシマレーザを照射するレーザアニール法で作成した多結晶シリコンであるポリシリコンの薄膜トランジスタでは、電界移動度が100cm/Vs〜200cm/Vs程度のものが得られる。このため、液晶ディスプレイの高精彩化、高速化および駆動回路の一体形成などの高機能化が期待できる。
【0003】
このポリシリコンの薄膜トランジスタの電界移動度を決定する要素は、ポリシリコンの粒径である。これは、照射するレーザビームのいわゆるフルエンス(fluence)といわれるエネルギ密度に大きく依存する。すなわち、このフルエンスの増大につれて、ポリシリコンの粒径が増大するが、電界移動度100cm/Vs以上の高性能のポリシリコンを得るためには、F1というあるフルエンスよりも高いフルエンスが必要である。
【0004】
ところが、このF1よりもフルエンスを増大させていくと、ポリシリコンの粒径はさらに増大していくが、あるフルエンスの値、すなわちF2を境に微結晶粒となり、このような微結晶なポリシリコンでは所望の薄膜トランジスタ特性を得ることができない。
【0005】
さらに、ポリシリコンの粒径は、このポリシリコンをエッチング液でエッチングして、走査電子顕微鏡(FE-SEM)で粒径を観察することによって求めることができる。この方法を利用して、レーザビームのフルエンスを、ポリシリコンの粒径がある程度大きい領域、すなわちF1からF2の間で選ぶ。このように選択することによって、レーザビームの発振強度がある程度変化しても、所望の電界移動度のポリシリコンの薄膜トランジスタが得られるようになる。
【0006】
【発明が解決しようとする課題】
しかしながら、上述のエッチング法では、ガラス基板を割ってこのガラス基板をエッチングし、走査電子願微鏡で観察するという工程が必要であるため、ポリシリコンの粒径が求まるまでに非常に時間が掛かる。このため、このエッチング法では、生産性を落すことになる。
【0007】
また、レーザビームのレーザガスを交換した後のショット数が増大するにつれて最適な条件が変化してしまうため、頻繁に最適な条件を求める必要がある。ところが、このエッチング法で頻繁に最適な条件を求めることは、生産性を落とすことになるので、生産現場では現実的でないという問題を有している。
【0008】
本発明は、このような点に鑑みなされたもので、非晶質シリコン半導体を常に最適な条件でレーザアニールできるレーザアニール方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明は、一主面に非晶質シリコン半導体の薄膜を堆積した透光性基板にレーザビームを照射して、前記非晶質シリコン半導体を多結晶シリコン半導体にするレーザアニール方法であって、条件出し用の非晶質シリコン半導体に向けて、異なる大きさのエネルギ密度を持つレーザビームそれぞれ異なる位置に照射し、この非晶質シリコン半導体をレーザアニールして多結晶シリコンとし、この異なる大きさのエネルギ密度でレーザアニールされた前記多結晶シリコン半導体の表面中の光の散乱度の最も高い位置を検出し、この散乱度の最も高い位置に照射されたレーザビームのエネルギ密度に、条件出し用の非晶質シリコン半導体の膜厚の平均値と製品用の透光性基板に形成する非晶質シリコン半導体の膜厚の規格値との膜厚比が、90%以上94%未満で、20mJ/cm 以上50mJ/cm 以下であり、94%以上98%未満で、15mJ/cm 以上45mJ/cm 以下であり、98%以上102%未満で、10mJ/cm 以上40mJ/cm 以下であり、102%以上106%未満で、5J/cm 以上35mJ/cm 以下であり、106%以上110%未満で、0mJ/cm 以上30mJ/cm 以下のエネルギ密度を加えて設定値とし、この設定値に基づいて、製品用の前記透光性基板に形成された非晶質シリコン半導体をレーザアニールし、この非晶質シリコン半導体を多結晶シリコン半導体にするものである。
【0010】
そして、この構成では、エネルギ密度と、多結晶シリコン半導体の表面の形状、結晶粒径および作製した薄膜トランジスタ特性との関係を調べた結果、多結晶シリコン半導体の平均粒径が所定の大きさのとき、この多結晶シリコン半導体の表面の凹凸が最も激しくなって光が散乱する。そして、高性能な多結晶シリコン半導体を得るために必要なエネルギ密度は、光が最も散乱する条件である。このため、条件出し用の非晶質シリコン半導体に向けて、異なる大きさのエネルギ密度を持つレーザビームそれぞれ異なる位置に照射し、非晶質シリコン半導体をレーザアニールして多結晶シリコンとし、この異なる大きさのエネルギ密度でレーザアニールされた多結晶シリコン半導体の表面中の光の散乱度の最も高い位置を検出することにより、レーザビームの状況に関わらず、光が最も散乱する際におけるエネルギ密度を容易に見つけ出すことが可能となる。このため、レーザアニールのエネルギ密度の設定をこれらの間に選ぶことにより歩留まりが向上する。また、光が最も散乱する条件でのエネルギ密度は、レーザビームの状況によって変化するが、散乱度の最も高い位置に相当するエネルギ密度に、条件出し用の非晶質シリコン半導体の膜厚の平均値と製品用の透光性基板に形成する非晶質シリコン半導体の膜厚の規格値との膜厚比が、90%以上94%未満で、20mJ/cm 以上50mJ/cm 以下であり、94%以上98%未満で、15mJ/cm 以上45mJ/cm 以下であり、98%以上102%未満で、10mJ/cm 以上40mJ/cm 以下であり、102%以上106%未満で、5J/cm 以上35mJ/cm 以下であり、106%以上110%未満で、0mJ/cm 以上30mJ/cm 以下のエネルギ密度を加えて設定値とし、この設定値に基づいて、非晶質シリコン半導体をレーザアニールすることにより、常に最適なレーザアニールが可能となる。
【0011】
また、アッテネータの透過率でエネルギ密度を調整して、レーザビームを照射して非晶質シリコンをレーザアニールしてもよい。
【0012】
【発明の実施の形態】
以下、本発明のレーザアニール装置の一実施の形態の構成を図1ないし図3を参照して説明する。
【0013】
図2に示すレーザアニール装置は、透光性基板であるガラス基板5の一主面上に成膜した非晶質シリコン半導体であるアモルファスシリコン(a-Si)7の薄膜に向けて、キセノンクロライド(XeCl)などからなるパルスレーザであるレーザビームとしてのエキシマレーザビームBを照射して、このアモルファスシリコン7をレーザアニールし、このアモルファスシリコン7を多結晶シリコン半導体であるポリシリコン2にする。
【0014】
さらに、このレーザアニール装置は、エキシマレーザビームBを発振するレーザ発振手段であるレーザ発振器11を備えている。このレーザ発振器11から発振されたエキシマレーザビームBは、光学系の第1のモジュール21および第2のモジュール31を通り、アニールチャンバ38内のステージ40上に設置されたガラス基板5上のアモルファスシリコン7面では線状となる。また、このレーザ発振器11により発振されるエキシマレーザビームBは、アニールチャンバ38内のステージ40上に設置されたガラス基板5上で最終的に焦点が結ばれるように調整されている。ここで、このレーザ発振器11は、エキシマレーザビームBの発振開始時と発振終了時に、発振途中における強度よりも低い強度のエキシマレーザビームBを発振させる。
【0015】
また、ステージ40をこの線状の長手方向に交差する方向にスキャンして、エキシマレーザビームBをアモルファスシリコン7に照射する。
【0016】
さらに、このレーザ発振器11は、レーザ本体12を備えており、このレーザ本体12内には、エキシマレーザビームBの発振源であるディテクタ13が取り付けられている。このディテクタ13は、フォトダイオード(Photo diode)により形成されている。また、このディテクタ13にて発振されたレーザビームは、このディテクタ13の光路前方に配設された全反射ミラー14により、光路が90°曲げられる。この全反射ミラー14は、レーザ本体12内に配設されている。
【0017】
また、この全反射ミラー14により光路が屈折されたレーザビームの光路前方には、レーザ発振チューブとしてのレーザチューブ15が配設されている。このレーザチューブ15は、レーザ本体12内に配設されており、ディテクタ13から発振されたレーザビームをエキシマレーザビームBにする。さらに、このレーザチューブ15の光路前方および後方のそれぞれには、レーザ発振器11から発振するエキシマレーザビームBを共振させる共振器ミラー16a,16bが配設されている。
【0018】
そして、共振器ミラー16bを通過したエキシマレーザビームBの光路前方には、このエキシマレーザビームBを高速で遮断可能なシャッタ18が配設されている。このシャッタ18は、レーザ本体12内に配設されており、このシャッタ18を通過したエキシマレーザビームBの光路前方であるレーザ本体12の一側面には、このシャッタ18を通過したエキシマレーザビームBをレーザ本体12の外部へと引き出すプロテクトウインドウ17が取り付けられている。このプロテクトウインドウ17の共振器ミラー16b側の一主面は、アンチリフレクションコートが施されている。
【0019】
さらに、このプロテクトウインドウ17の他主面には、発振されたエキシマレーザビームBを引き込み、このエキシマレーザビームBの透過率を制御する第1のモジュール21が配置されている。この第1のモジュール21内には、プロテクトウインドウ17を通過したエキシマレーザビームBの光路前方には、このエキシマレーザビームBの光路を、例えば90°で全反射させる第1のミラー22が配設されている。この第1のミラー22は、第1のモジュール21内に配設されている。
【0020】
また、この第1のミラー21にて反射されたエキシマレーザビームBの光路前方には、光の減衰器であるアッテネータとしてのバリアブルアッテネータ23が配置されている。このバリアブルアッテネータ23は、電圧可変型であり、第1のモジュール21内に配設されている。また、このバリアブルアッテネータ23は、エキシマレーザビームBの透過率を変更する。さらに、このバリアブルアッテネータ23は、エキシマレーザビームBの透過率を0%から90%の範囲で変更可能なアッテネータ24と、このアッテネータ24を通過したエキシマレーザビームBの光路を補正する補償板としてのコンペンセータ25とを備えている。そして、バリアブルアッテネータ23へと入射したエキシマレーザビームBは、アッテネータ24にて透過率を調整された後、コンペンセータ25でアッテネータ24へと入射する以前の光路へと補正される。これらアッテネータ24およびコンペンセータ25は、石英などで成形されており、互いに相対する方向に向けて連動して回動可能である。
【0021】
そして、このバリアブルアッテネータ23を通過したエキシマレーザビームBの光路前方には、テレスコープ26が配設されている。このテレスコープ26は、第1のモジュール21内に配設されており、複数、例えば2枚のレンズにて構成され、LAH32へと入射するエキシマレーザビームBの大きさ、すなわちビームサイズを調整する。また、このテレスコープ26を通過したエキシマレーザビームBの光路前方には、このエキシマレーザビームBの光路を、例えば90°で反射させる第2のミラー27が配設されている。この第2のミラー27は、第1のモジュール21内に配設されており、入射するエキシマレーザビームBを全反射する。
【0022】
さらに、この第2のミラー27にて全反射されたエキシマレーザビームBの光路前方には、第1のモジュール21に隣接された第2のモジュール31が取り付けられている。そして、第2のミラー27にて反射されたエキシマレーザビームBは、このエキシマレーザビームBの長軸を調整するロングアクシスホモジナイザ、すなわちLAH32へと入射する。このLAH32は、第2のモジュール21内に配設されており、エキシマレーザビームBの長軸をズーミングする図示しない第1のLH(ロングホモジナイザ)および第2のLHと、これら第1のLHおよび第2のLHにて長軸をズーミングしたエキシマレーザビームBの波形を補正する図示しないコンデンサレンズとを有している。
【0023】
そして、LAH32により長軸が調整されたエキシマレーザビームBの光路前方には、このエキシマレーザビームBの短軸を調整するショートアクシスホモジナイザ、すなわちSAH33が配設されている。このSAH33は、第2のモジュール31内に配設されており、エキシマレーザビームBの短軸をズーミングする図示しない第1のSH(ショートホモジナイザ)および第2のSHと、これら第1のSHおよび第2のSHにて短軸をズーミングしたエキシマレーザビームBの波形を補正する図示しないコンデンサレンズとを有している。
【0024】
さらに、SAH33により短軸が調整されたエキシマレーザビームBの光路前方には、短軸スリット34が配設されている。この短軸スリット34は、第2のモジュール31内に配設されている。
【0025】
また、短軸スリット34を通過したエキシマレーザビームBの光路前方には、このエキシマレーザビームBの短軸、およびこのエキシマレーザビームBの時間波形でのスティープネスを調整するフィールドレンズ35が配設されている。このフィールドレンズ35は、第2のモジュール31内に配設されている。さらに、このフィールドレンズ35を通過したエキシマレーザビームBの光路前方には、このエキシマレーザビームBの光路を、90°で反射させる第3のミラー36が配設されている。この第3のミラー36は、第2のモジュール31内に配設されており、入射するエキシマレーザビームBを全反射する。さらに、この第3のミラー36を通過したエキシマレーザビームBの光路前方には、いわゆる5Xレンズといわれるプロジェクションレンズ37が配設されている。このプロジェクションレンズ37は、第2のモジュール31内に配設されている。
【0026】
そして、このプロジェクションレンズ37を通過したエキシマレーザビームの光路前方には、内部でガラス基板5上のアモルファスシリコン7をレーザアニールする雰囲気制御手段としてのアニールチャンバ38が配設されている。このアニールチャンバ38の一側面には、外部からエキシマレーザビームBを内部へと照射させるアニーラウインドウ39が設けられている。このアニーラウインドウ39は、プロジェクションレンズ37を通過したエキシマレーザビームBが入射する位置に配設されている。
【0027】
また、アニールチャンバ38内には、上面にガラス基板5が設置され、このガラス基板5を面方向に向けて走査、すなわち移動させるステージ40が取り付けられている。このステージ40は、設置したガラス基板5を水平方向である互いに直角に交わるそれぞれの方向に向けて走査可能である。
【0028】
ここで、このステージ40上に設置したガラス基板5上は、アニールチャンバ38により窒素ガスなどの不活性ガスにより雰囲気が調整されている。さらに、このステージ40は、このステージ40上に設置したガラス基板5上のアモルファスシリコン7の薄膜上の全面、すなわち全域にアニーラウインドウ39を通過したエキシマレーザビームBが照射するように形成されている。また、このステージ40は、このステージ40上に設置したガラス基板5上のアモルファスシリコン7のレーザアニールを開始する位置から等速度で移動する。
【0029】
次に、上記レーザアニール装置で製造されるポリシリコンを用いた薄膜トランジスタの構成を図3を参照して説明する。
【0030】
まず、略透明な絶縁性を有するガラス基板5の一主面上に、このガラス基板5からの不純物の拡散を防止する絶縁性のアンダーコート層6が成膜されている。
【0031】
そして、このアンダーコート層6上には、島状のポリシリコン2が成膜されている。このポリシリコン2は、ガラス基板5上に堆積させたアモルファスシリコン7に向けてエキシマレーザビームBを照射して、このアモルファスシリコン7をレーザアニールすることにより形成されている。また、このポリシリコン2を形成する以前のアモルファスシリコン7の膜厚は、約50nmである。
【0032】
また、このポリシリコン2を含むアンダーコート層6上には、絶縁性を有するシリコン酸化膜などでゲート酸化膜63が成膜されている。
【0033】
そして、このゲート酸化膜63上には、モリブデン−タングステン合金(MoW)などが成膜されて、ゲート電極64が形成されている。
【0034】
また、ポリシリコン2の両側域には、ソース領域67とドレイン領域68とが形成されている。さらに、ドーピングされていないゲート電極64の下方に位置するポリシリコン2がチャネル領域69となる。
【0035】
そして、ゲート酸化膜63およびゲート電極64上には、シリコン酸化膜などで形成された層間絶縁膜71が成膜されている。また、この層間絶縁膜71とゲート酸化膜63とには、これら層間絶縁膜71およびゲート酸化膜63を貫通し、ソース領域67およびドレイン領域68に連通する第1のコンタクトホール72a,72bが開口されている。
【0036】
さらに、層間絶縁膜71上には、第2の配線層として成膜されたソース電極73と、ドレイン電極74と、信号を供給する図示しない信号線とが形成されている。これらソース電極73、ドレイン電極74および信号線は、アルミニウム(Al)などの低抵抗金属などで成膜形成されている。そして、ソース電極73は、第1のコンタクトホール72aを介してソース領域67に導電接続されている。同様に、ドレイン電極74は、第1のコンタクトホール72bを介してドレイン領域68に導電接続されている。
【0037】
次に、上記レーザアニール装置によるレーザアニール方法について説明する。
【0038】
まず、ガラス基板5の一主面に、シリコン酸化膜などをプラズマCVD法などで成膜形成してアンダーコート層6を形成する。
【0039】
次いで、このアンダーコート層6上に、50nmの膜厚でアモルファスシリコン7をプラズマCVD法などで成膜する。
【0040】
さらに、このアモルファスシリコン7を窒素雰囲気中において500℃で10分熱処理し、このアモルファスシリコン7中の水素濃度を低下させる。
【0041】
このようにして条件出しの基板を作成する。
【0042】
そして、エキシマレーザビームBのレーザガスを交換した後、アモルファスシリコン7が形成された条件出し用のガラス基板5をステージ40上に設置し、このステージ40を走査してガラス基板5を移動させながら、レーザ発振器11から単調に増加または低下する異なるエネルギ密度であるフルエンス(fluence)を持つエキシマレーザビームBを発振させて、このエキシマレーザビームBをガラス基板5上のアモルファスシリコン7に向けて照射して、このアモルファスシリコン7をレーザーアニールし、このアモルファスシリコン7をポリシリコン2にする。
【0043】
このとき、図1に示すように、このエキシマレーザビームBをガラス基板5上の膜厚50nmのアモルファスシリコン7に、1mm間隔で20mmずつ、フルエンスを10mJ/cmずつ増やしながら、260mJ/cmから400mJ/cmまでの15の条件で照射する。
【0044】
ここで、ガラス基板5のサイズは400mm×500mmであり、このガラス基板5を載せたステージの送りピッチは20μmである。またレーザ発振器11から発振されるエキシマレーザビームBのレーザ発振周波数は300Hzである。さらに、エキシマレーザビームBの波長を308nmに設定し、このエキシマレーザビームBの照射サイズを250mm×0.4mmの線状ビームとする。また、このエキシマレーザビームBのオーバーラップを95%に設定する。
【0045】
次いで、異なる条件でレーザアニールしたガラス基板5上のアモルファスシリコン7の表面中における散乱度の最も高い位置を検出する。
【0046】
そして、この散乱度の最も高い位置に相当するフルエンスに所定のフルエンスを加えて設定値Eとする。
【0047】
ここで、散乱度の最も高い位置に相当するフルエンスに加えるフルエンスは、条件出し用のガラス基板5に形成されたアモルファスシリコン7の膜厚と、製品化するガラス基板5に形成するアモルファスシリコン7の膜厚の規格値とが同じときは、10mJ/cm以上40mJ/cm以下とする。
【0048】
また、条件出し用のアモルファスシリコン7の膜厚の平均値dsナノメータと、製品化するアモルファスシリコン7の膜厚の規格値doナノメータとの比、すなわちds/doが、90%以上94%未満の場合には20mJ/cm以上50mJ/cm以下の値を加え、94%以上98%未満の場合には15mJ/cm以上45mJ/cm以下の値を加え、98%以上から102%未満の場合には10mJ/cm以上40mJ/cm以下の値を加え、102%以上106%未満の場合には5mJ/cm以上35mJ/cm以下の値を加え、106%以上110%未満の場合には0mJ/cm以上30mJ/cm以下の値を加える。そして、ds/doが90%未満および110%を超える膜厚のアモルファスシリコン7が形成されたガラス基板5は、条件出し用のガラス基板5として使用しない。
【0049】
この条件出しは、エキシマレーザビームBのガスを交換した後と、次のエキシマレーザビームBのガスの交換に至る前に行なう。
【0050】
この結果、散乱が最大となるエキシマレーザビームBのフルエンスが330mJ/cmとなるので、この値に20mJ/cmのフルエンスを加えて、設定値Eを350mJ/cmとする。
【0051】
この後、水素濃度を低下させた別個の製品化するガラス基板5上のアモルファスシリコン7に向けて、設定値Eに基づいたエキシマレーザビームBを照射して、このアモルファスシリコン7をレーザアニールし、このアモルファスシリコン7を所望する、例えば0.3μm程度の結晶粒径を有するポリシリコン2にする。
【0052】
このとき、レーザ発振器11から300Hzで発振されるエキシマレーザビームBの波長を308nmに設定し、このエキシマレーザビームBの照射サイズを250mm×0.4mmの線状ビームとする。また、ガラス基板5上でのエキシマレーザビームBのフルエンスが設定値E、すなわち350mJ/cmとなるように設定し、このエキシマレーザビームBのオーバーラップを95%に設定する。
【0053】
さらに、このポリシリコン2を含むガラス基板5上に、プラズマCVD法などでゲート酸化膜63を形成する。
【0054】
次いで、このゲート酸化膜63上に、第1配線層をスパッタリング法で成膜し、この第1配線層をエッチング加工して、ゲート電極64を形成する。
【0055】
この後、ポリシリコン2の両側域にソース領域67およびドレイン領域68を形成する。これらソース領域67およびドレイン領域68は、ゲート電極64をエッチング加工する際におけるレジストをマスクとして、ボロン(B)やリン(P)などの不純物をイオンドーピング法などで、ポリシリコン2の両側域をドーピングすることにより形成されている。
【0056】
このとき、ゲート電極64の下方に位置するドーピングされていないポリシリコン2がチャネル領域69となる。
【0057】
次いで、ゲート酸化膜63およびゲート電極64上に層間絶縁膜71を形成し、層間絶縁膜71およびゲート酸化膜63に第1のコンタクトホール72a,72bを形成した後、この層間絶縁膜71上に低抵抗金属をスパッタリング法などで成膜しパターニングしてソース電極73、ドレイン電極74および信号線を形成する。
【0058】
上述したように、上記一実施の形態によれば、フルエンスと、ポリシリコン2の表面の形状である表面モフォロジ、結晶粒径および作製した薄膜トランジスタ特性との関係を調べた結果、ポリシリコン2の平均粒径が所定の大きさ、例えば0.3μmとなるときに、このポリシリコン2の表面の凹凸が最も激しくなって光が散乱する。そして、高性能なポリシリコン2を得るために必要なフルエンスは、光が最も散乱する条件である。このため、液晶ディスプレイ用の薄膜トランジスタ3に適した性能を出すためには、ポリシリコン2の粒径は0.3μm以上である必要がある。
【0059】
ここで、ポリシリコン2の平均粒径が0.3μmの際に、このポリシリコン2の表面の突起が最大となるは、エキシマレーザビームBの波長が0.3μmであり、光学系を通したエキシマレーザビームBが光の干渉により、0.3μm間隔で強度分布を持つためである。
【0060】
このため、ガラス基板5上のアモルファスシリコン7に向けてエキシマレーザビームBを照射して、このアモルファスシリコン7をポリシリコン2とする以前の状態で、異なるフルエンスを持つエキシマレーザビームBのそれぞれでアモルファスシリコン7をレーザアニールし、この異なる条件でレーザアニールしたアモルファスシリコン7の表面中の散乱度の最も高い位置を選択することにより、エキシマレーザビームBの状況に関わらず、光が最も散乱する際におけるフルエンス(F1)を容易に見つけ出すことができる。
【0061】
また、F1よりもフルエンスを増大させていくと、ポリシリコン2の粒径はさらに増大していくが、あるフルエンスの値(F2)を境に微結晶粒となるので、レーザアニールのマージンはF1とF2との間にある。よって、歩留まりを最大にするためには、エキシマレーザビームBによるレーザアニールのフルエンスの設定をF1とF2との間で選ぶことにより、ガラス基板5上に形成される薄膜トランジスタ3の歩留まりを向上できる。
【0062】
さらに、エキシマレーザビームBの状況によって、光が最も散乱する条件でのフルエンスF1は変化をするが、(F2−F1)はほぼ一定している。このため、散乱度の最も高い位置に相当するフルエンスF1から所定のフルエンスを加えて設定値Eとし、この設定値Eに基づいて、アモルファスシリコン7をレーザアニールすることにより、エキシマレーザビームBの変化に関わらず、最適なレーザアニール照射条件を即座に決定でき、アモルファスシリコン7を常に最適にレーザアニールできる。よって、高い特性を有するポリシリコン2を歩留まりよく、生産性よく製造できるので、高性能かつ高品質な薄膜トランジスタ3の液晶ディスプレイや、駆動回路一体型の液晶ディスプレイ、その他の高機能な液晶ディスプレイなどの製造を容易にできる。
【0063】
そして、散乱度の最も高い位置に相当するフルエンスに所定のフルエンスを加えて設定値Eを選択することにより、この設定値Eの選択が容易であるとともに、この設定値Eが、0.3μmの粒径寸法であるポリシリコン2をレーザアニールで形成する際におけるエキシマレーザビームBのフルエンスのマージンの範囲内に該当する。
【0064】
また、一枚の条件出し用のガラス基板5をレーザアニールして、このガラス基板5中での散乱度の最も高い位置に相当するフルエンスを選択するので、多数のガラス基板5それぞれにフルエンスの異なるエキシマレーザビームBを照射して、これら複数のガラス基板5上のポリシリコン2を比較して散乱度の最も高い位置に相当するフルエンスを選択する場合に比べ、散乱度の最も高い位置に相当するフルエンスを選択する作業を正確かつ容易にできる。
【0065】
さらに、条件出し用のアモルファスシリコン7の膜厚の平均値と製品化されるガラス基板5に形成されるアモルファスシリコン7の膜厚の規格値との膜厚比が、90%以上94%未満の場合に加える値は20mJ/cm以上50mJ/cm以下であり、94%以上98%未満の場合に加える値は15mJ/cm以上45mJ/cm以下であり、98%以上から102%未満の場合に加える値は10mJ/cm以上40mJ/cm以下であり、102%以上106%未満の場合に加える値は5J/cm以上35mJ/cm以下であり、106%以上110%未満の場合に加える値は0mJ/cm以上30mJ/cm以下であり、さらに、90%未満および110%を超える場合には条件出し用のガラス基板5としては使用しないとすることにより、アモルファスシリコン7の膜厚が薄くまたは厚くなっても、設定値Eを求められる。よって、ガラス基板5上のアモルファスシリコン7で形成したポリシリコン2の不良を削減できる。
【0066】
また、単調に増加または低下する異なるフルエンスを持つエキシマレーザビームBで、ガラス基板5上のアモルファスシリコン7をレーザアニールすることにより、ポリシリコン2の散乱度は段階的に高くまたは低くなる。このため、散乱度の最も高いポリシリコン2の選択がより正確かつ容易になる。
【0067】
そして、エキシマレーザビームBのレーザガスを交換した後と、次のエキシマレーザビームBのレーザガスの交換に至る前である所定ロット毎に設定値Eを測定することにより、この設定値Eを測定する際のタイミングを的確にできる。
【0068】
なお、上記一実施の形態では、エキシマレーザビームBをガラス基板5上のアモルファスシリコン7に対して1mm間隔で20mmずつ、フルエンスを10mJ/cmずつ増やしながら、260mJ/cmから400mJ/cmまでの15の条件で照射した構成について説明したが、このような構成に限定されることはなく、バリアブルアッテネータ23による透過率で、エキシマレーザビームBのフルエンスを調整しながら、このエキシマレーザビームBでガラス基板5上のアモルファスシリコン7をレーザアニールしても、上記一実施の形態と同様の作用効果を奏することができる。
【0069】
具体的には、エキシマレーザビームBのガスを交換した後、このエキシマレーザビームBをガラス基板5上の膜厚47nmのアモルファスシリコン7に、1mm間隔で20mmずつ、バリアブルアッテネータ23の角度を調整して、レーザ発振器11から発振されるエキシマレーザビームBの透過率を2%ずつ増やしながら、72%から100%までの15の条件で照射する。ここで、エキシマレーザビームBの透過率は、単調に増加または低下させればよい。
【0070】
このとき、ガラス基板5のサイズは400mm×500mmで、このガラス基板6を載せたステージ40の送りピッチを20μmに設定する。また、エキシマレーザビームBの発振周波数を300Hzに設定する。
【0071】
そして、散乱度が最大となるのは79%であるが、条件出し用のアモルファスシリコン7の膜厚が47nmであり、製品となる基板に形成されるアモルファスシリコン7の膜厚の規格値50nmとの比が94%であるため、製品に対しては加えるバリアブルアッテネータ23の透過率が、79%に4%を加え、さらに1%を加えた84%とする。この84%は、フルエンスに換算すると353mJ/cmであった。
【0072】
ここで、加える透過率は、条件出し用のアモルファスシリコン7の膜厚の平均値と製品化するガラス基板5に形成されるアモルファスシリコン7の膜厚の規格値との膜厚比が、90%以上94%未満で4%以上10%以下であり、94%以上98%未満で3%以上9%以下であり、98%以上から102%未満で2%以上8%以下であり、102%以上106%未満で1%以上7%以下であり、106%以上110%未満で0%以上6%以下である。そして、アモルファスシリコン7の膜厚の平均値が、製品化するガラス基板5に形成されるアモルファスシリコン7の膜厚の規格値に対して90%未満および110%を超える場合には条件出し用のガラス基板5として使用しない。
【0073】
【発明の効果】
本発明によれば、レーザビームの状況に関わらず、光が最も散乱する際におけるエネルギ密度を容易に見つけ出せるとともに、散乱度の最も高い位置に相当するエネルギ密度に所定のエネルギ密度を加えて設定値とし、この設定値に基づいて、非晶質シリコン半導体をレーザアニールすることにより、常に最適なレーザアニールができる。
【図面の簡単な説明】
【図1】 本発明のレーザアニール装置の一実施の形態でアニールしたガラス基板を示す説明図である。
【図2】 同上レーザアニール装置を示す説明図である。
【図3】 同上レーザアニール装置で製造した薄膜トランジスタを示す断面図である。
【符号の説明】
2 多結晶シリコン半導体としてのポリシリコン
5 透光性基板としてのガラス基板
7 非晶質シリコン半導体としてのアモルファスシリコン
23 アッテネータとしてのバリアブルアッテネータ
B レーザビームとしてのエキシマレーザビーム

Claims (4)

  1. 一主面に非晶質シリコン半導体の薄膜を堆積した透光性基板にレーザビームを照射して、前記非晶質シリコン半導体を多結晶シリコン半導体にするレーザアニール方法であって、
    条件出し用の非晶質シリコン半導体に向けて、異なる大きさのエネルギ密度を持つレーザビームそれぞれ異なる位置に照射し、この非晶質シリコン半導体をレーザアニールして多結晶シリコンとし、
    この異なる大きさのエネルギ密度でレーザアニールされた前記多結晶シリコン半導体の表面中の光の散乱度の最も高い位置を検出し、
    この散乱度の最も高い位置に照射されたレーザビームのエネルギ密度に、条件出し用の非晶質シリコン半導体の膜厚の平均値と製品用の透光性基板に形成する非晶質シリコン半導体の膜厚の規格値との膜厚比が、
    90%以上94%未満で、20mJ/cm 以上50mJ/cm 以下であり、
    94%以上98%未満で、15mJ/cm 以上45mJ/cm 以下であり、
    98%以上102%未満で、10mJ/cm 以上40mJ/cm 以下であり、
    102%以上106%未満で、5J/cm 以上35mJ/cm 以下であり、
    106%以上110%未満で、0mJ/cm 以上30mJ/cm 以下のエネルギ密度を加えて設定値とし、
    この設定値に基づいて、製品用の前記透光性基板に形成された非晶質シリコン半導体をレーザアニールし、この非晶質シリコン半導体を多結晶シリコン半導体にする
    ことを特徴としたレーザアニール方法
  2. 一主面に非晶質シリコン半導体薄膜を堆積した透光性基板に、光の減衰器であるアッテネータの透過率でエネルギ密度が調整されたレーザビームを照射して、前記非晶質シリコン半導体薄膜を多結晶シリコン半導体とするレーザアニール方法であって、
    条件出し用の非晶質シリコン半導体に向けて、異なる前記アッテネータの透過率によるレーザビームそれぞれ異なる位置に照射し、この非晶質シリコンをレーザアニールして多結晶シリコンとし、
    この異なる条件でレーザアニールされた前記多結晶シリコンの表面中の光の散乱度が最も高い位置を検出し、
    この散乱度の最も高い位置に照射されたレーザビームのアッテネータの透過率に、条件出し用の非晶質シリコン半導体の膜厚の平均値と製品用の透光性基板に形成する非晶質シリコン半導体の膜厚の規格値との膜厚比が、
    90%以上94%未満で、4%以上10%以下であり、
    94%以上98%未満で、3%以上9%以下であり、
    98%以上102%未満で、2%以上8%以下であり、
    102%以上106%未満で、1%以上7%以下であり、
    106%以上110%未満で、0%以上6%以下の透過率を加えて透過率の設定値とし、
    この定値に基づいて、製品用の前記透光性基板に形成された非晶質シリコン半導体をレーザアニールし、この非晶質シリコン半導体を多結晶シリコンにする
    ことを特徴とするレーザアニール方法。
  3. 1枚の条件出し用非晶質シリコン半導体で設定値を求める
    ことを特徴とする請求項1または記載のレーザアニール方法。
  4. レーザのガスを交換した後と、次のガス交換に至る前とで設定値を求める
    ことを特徴とする請求項1または記載のレーザアニール方法。
JP2001006988A 2001-01-15 2001-01-15 レーザアニール方法 Expired - Fee Related JP4664512B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001006988A JP4664512B2 (ja) 2001-01-15 2001-01-15 レーザアニール方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001006988A JP4664512B2 (ja) 2001-01-15 2001-01-15 レーザアニール方法

Publications (2)

Publication Number Publication Date
JP2002217103A JP2002217103A (ja) 2002-08-02
JP4664512B2 true JP4664512B2 (ja) 2011-04-06

Family

ID=18874797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001006988A Expired - Fee Related JP4664512B2 (ja) 2001-01-15 2001-01-15 レーザアニール方法

Country Status (1)

Country Link
JP (1) JP4664512B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5091378B2 (ja) * 2001-08-17 2012-12-05 株式会社ジャパンディスプレイセントラル レーザアニール方法及びレーザアニール条件決定装置
JP2005142506A (ja) * 2003-11-10 2005-06-02 Shimada Phys & Chem Ind Co Ltd レーザアニール装置の状態測定方法
JP5127111B2 (ja) * 2004-04-05 2013-01-23 シャープ株式会社 半導体基板の製造方法
JP2006066607A (ja) * 2004-08-26 2006-03-09 Sumitomo Heavy Ind Ltd シリコン膜の結晶性測定方法及び半導体装置の製造方法
JP2006237525A (ja) * 2005-02-28 2006-09-07 Nec Lcd Technologies Ltd レーザ照射方法及び装置
JP2008288363A (ja) * 2007-05-17 2008-11-27 Sony Corp レーザ光出力調整方法、半導体装置の製造方法、表示装置の製造方法および半導体装置の製造装置
JP6096228B2 (ja) * 2015-01-09 2017-03-15 株式会社日本製鋼所 半導体膜の表面ムラ検出装置、レーザアニール装置および半導体膜の表面ムラ検出方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275524A (ja) * 1993-03-24 1994-09-30 G T C:Kk 薄膜トランジスタの製造方法
JP2000114174A (ja) * 1998-10-05 2000-04-21 Seiko Epson Corp 半導体膜の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板、及びアニール装置
JP2000174286A (ja) * 1998-12-08 2000-06-23 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法およびレーザアニール装置
JP2000200760A (ja) * 1999-01-07 2000-07-18 Matsushita Electric Ind Co Ltd レ―ザアニ―ル処理方法とレ―ザアニ―ル処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275524A (ja) * 1993-03-24 1994-09-30 G T C:Kk 薄膜トランジスタの製造方法
JP2000114174A (ja) * 1998-10-05 2000-04-21 Seiko Epson Corp 半導体膜の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板、及びアニール装置
JP2000174286A (ja) * 1998-12-08 2000-06-23 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法およびレーザアニール装置
JP2000200760A (ja) * 1999-01-07 2000-07-18 Matsushita Electric Ind Co Ltd レ―ザアニ―ル処理方法とレ―ザアニ―ル処理装置

Also Published As

Publication number Publication date
JP2002217103A (ja) 2002-08-02

Similar Documents

Publication Publication Date Title
JP3903761B2 (ja) レ−ザアニ−ル方法およびレ−ザアニ−ル装置
US20050202611A1 (en) Method of laser irradiation
KR101167324B1 (ko) 레이저 박막 폴리실리콘 어닐링 광학 시스템
JP4567984B2 (ja) 平面表示装置の製造装置
JP5789011B2 (ja) 薄膜の直線走査連続横方向凝固
US6509212B1 (en) Method for laser-processing semiconductor device
KR101115077B1 (ko) 레이저 박막 폴리실리콘 어닐링 시스템
US20060254497A1 (en) Semiconductor thin film decomposing method, decomposed semiconductor thin film, decomposed semiconductor thin film evaluation method, thin film transistor made of decomposed semiconductor thin film, and image display device having circuit constituted of thin film transistors
US20030017658A1 (en) Non-single crystal film, substrate with non-single crystal film, method and apparatus for producing the same, method and apparatus for inspecting the same, thin film trasistor, thin film transistor array and image display using it
JP2000315652A (ja) 半導体薄膜の結晶化方法及びレーザ照射装置
JPH11102864A (ja) 多結晶薄膜の製造方法
US6723590B1 (en) Method for laser-processing semiconductor device
JP4016504B2 (ja) 半導体膜の製造方法及びアニール装置
KR20050094762A (ko) 다결정 반도체막 제조 방법과 그 장치 및 화상 표시 패널
JP4664512B2 (ja) レーザアニール方法
JPH0897141A (ja) 多結晶半導体層の形成方法、多結晶半導体tft、及びビームアニール装置
JP4845267B2 (ja) レーザアニール装置およびレーザアニール方法
KR100360159B1 (ko) 다결정실리콘의 제조방법
JP2002158186A (ja) レーザアニール方法およびその装置
JP4628879B2 (ja) 表示装置の製造方法
JP3471485B2 (ja) 光処理装置および光処理方法
JP3337059B2 (ja) 半導体薄膜の結晶化方法及び薄膜トランジスタの製造方法並びにその方法に用いられるレーザアニール装置
JP2004241421A (ja) 半導体膜の結晶化方法およびその装置
JP2002158185A (ja) レーザアニール方法、その装置、薄膜トランジスタの製造方法およびその装置
JP2004311618A (ja) レーザアニール方法とその装置、マスクならびに表示装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070424

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070619

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4664512

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees