JP5091378B2 - レーザアニール方法及びレーザアニール条件決定装置 - Google Patents

レーザアニール方法及びレーザアニール条件決定装置 Download PDF

Info

Publication number
JP5091378B2
JP5091378B2 JP2001248094A JP2001248094A JP5091378B2 JP 5091378 B2 JP5091378 B2 JP 5091378B2 JP 2001248094 A JP2001248094 A JP 2001248094A JP 2001248094 A JP2001248094 A JP 2001248094A JP 5091378 B2 JP5091378 B2 JP 5091378B2
Authority
JP
Japan
Prior art keywords
energy density
laser annealing
polycrystalline silicon
value
condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001248094A
Other languages
English (en)
Other versions
JP2003059830A (ja
Inventor
浩 三橋
篤史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Japan Display Central Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Central Inc filed Critical Japan Display Central Inc
Priority to JP2001248094A priority Critical patent/JP5091378B2/ja
Priority to TW091118092A priority patent/TWI245112B/zh
Priority to SG200204923A priority patent/SG100798A1/en
Priority to KR10-2002-0048369A priority patent/KR100477569B1/ko
Priority to US10/219,264 priority patent/US6815377B2/en
Publication of JP2003059830A publication Critical patent/JP2003059830A/ja
Application granted granted Critical
Publication of JP5091378B2 publication Critical patent/JP5091378B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B23K26/032—Observing, e.g. monitoring, the workpiece using optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、レーザアニール方法、およびレーザアニール条件決定装置に関する。
【０００２】
【従来の技術】
現在、アモルファスシリコン（ａ−Ｓｉ）からなる絶縁ゲート型薄膜トランジスタ（ＴＦＴ）を画素スイッチに用いた液晶ディスプレイ（ＬＣＤ）が量産されている。しかし、高精細、高速などの高機能を有するディスプレイを実現するには、電界移動度（μＦＥ）が１ｃｍ2 ／Ｖｓ以下と低いａ-Ｓｉを用いたＴＦＴでは、能力が足りない。
【０００３】
それに対して、ａ−Ｓｉにエキシマレーザを照射するレーザアニール法により作成した多結晶シリコンを用いたＴＦＴでは、実験段階でμＦＥが１００〜２００ｃｍ2 ／Ｖｓ程度のものが得られており、ディスプレイの高精細化、高速化、駆動回路の一体形成などの高機能化を期待することができる。
【０００４】
エキシマレーザアニール（ＥＬＡ）法は、ガラス基板上のａ−Ｓｉにエキシマレーザを照射して多結晶シリコンとする方法である。この方法において、ａ−Ｓｉ表面でのエキシマレーザのビームサイズは、例えば、長さ２５０ｍｍ、幅０．４ｍｍであり、このパルスビームを３００Ｈｚで発振させ、各パルスの照射される領域を徐々に移動させて、ａ−Ｓｉを多結晶シリコンに変換する。このような方法を用いて作成した液晶ディスプレイは、総称して低温ポリシリコンＬＣＤと呼ばれる。
【０００５】
多結晶シリコンＴＦＴのμＦＥを決定する要素は、多結晶シリコンの粒径であるが、それは、照射するレーザのフルエンスという名で呼ばれるエネルギー密度に大きく依存する。すなわち、フルエンスの増大につれて、多結晶シリコンの粒径も増大するが、移動度１００ｃｍ2 ／Ｖｓ以上の高性能多結晶シリコンを得るためには、Ｆ１という或るフルエンスよりも高いフルエンスが必要である。
【０００６】
しかし、Ｆ１よりもフルエンスを増大させていくと、多結晶シリコンの粒径はさらに増大していくが、あるフルエンスの値Ｆ２を境に微結晶粒となり、このような微結晶シリコンでは所望のＴＦＴ特性を得ることができなくなる。
【０００７】
多結晶シリコンの粒径は、多結晶シリコンをセコエッチング液と呼ばれる液でエッチングして、走査電子顕微鏡で粒径を観察することによって求めることができる。この方法を利用して、レーザのフルエンスが、多結晶シリコンの粒径がある程度大きい領域、すなわちＦ１からＦ２の間で選択される。このような選択をすることにより、レーザ発振強度がある程度変化しても、所望の移動度の多結晶シリコンＴＦＴを得ることが出来るようになる。
【０００８】
【発明が解決しようとする課題】
しかし、セコエッチングには、基板を割り、エッチングを施し、ＦＥ−ＳＥＭで観察するという工程が必要であり、粒径を求めるまでには非常に多くの時間がかかる。そのため、セコエッチング法を常に用いることは、生産性を大きく低下させることになる。
【０００９】
また、レーザの最適な条件は、レーザのガス交換後のショット数が増大するに従って変化することがわかっており、頻繁に最適条件を求めることが必要であるが、その度にセコエッチング法で最適条件を求めることは、生産現場では現実的ではない。
【００１０】
そこで、フルエンスを種々に変えて基板表面のアモルファスシリコンをレーザアニールすると、多結晶シリコンの平均粒径が０．３μｍとなるときが最も表面凹凸が激しくなり、光が散乱することがわかっているので、それを利用する方法が考えられている。
【００１１】
前述のＦ１は、まさに光が最も散乱する条件に当り、フルエンスを変えて１つの基板にＥＬＡを施し、その基板を肉眼で観察することで、レーザの状況に関わらず、その時の最適のＦ１を見つけ出すことができる。ＥＬＡのマージンはＦ１とＦ２の間にあり、歩留を最大にするためには、ＥＬＡのフルエンス設定をＦ１とＦ２の中間を選ぶのが最良である。
【００１２】
レーザの状況によってＦ１は変化するが、（Ｆ２−Ｆ１）はほぼ一定しているので、Ｆ１から一定のフルエンスだけ増やすことによって、常に最適なＥＬＡを施すことができる。
【００１３】
しかし、この方法を使用することが出来るのは、基板のサイズが５５０ｍｍ×６７０ｍｍ程度までで、それ以上の大きさの基板では、手で保持することができなくなるので、基板を肉眼で観察することが困難になる。
【００１４】
本発明は、上記の事情を考慮してなされたもので、基板全面で移動度の高いＴＦＴを高歩留で得ることが可能なレーザアニール方法を提供することを目的とする。
【００１５】
本発明の他の目的は、そのようなレーザアニール方法のためのレーザアニール条件決定装置を提供することにある。
【００１６】
【課題を解決するための手段】
本発明者らは、上記問題を解決すべく、詳細な研究を行った。具体的には、フルエンスと、多結晶シリコンの光散乱量、表面モフォロジー並びに結晶粒径、及び作製したトランジスタ特性との関係について詳細に検討した。その結果、レーザアニールにより変換された多結晶シリコンに対し、所定の入射角度から入射させた光を、所定の角度からセンサーで検出することで、人間の肉眼による観察と全く同一の結果を定量的に得ることが出来ることを見出し、本発明をなすに至った。
【００１７】
多結晶シリコンの平均粒径が０．３μｍのときに表面突起の高さが最大となるのは、レーザの波長が０．３μｍであり、光学系を通したビームが光の干渉により、０．３μｍ間隔で強度分布を持つためと考えられる。更に、表面突起は円錐状ではなく、円錐を押しつぶした形をしている。これはレーザビームの強度分布をスキャン方向に傾斜をつけているために、スキャン方向に温度勾配ができ、それによってその方向側の円錐がつぶれた形となる。
【００１８】
そのような多結晶シリコン膜の表面に光が入射すると、正反射以外のある特定の方向の散乱が強くなる。その角度にセンサーを配置することによって、非常に高い精度で光散乱の最も高い条件を探し出すことができる。
【００１９】
本発明は、以上のような知見に基づきなされ、非晶質シリコン薄膜にレーザビームを照射することによって、前記非晶質シリコンを多結晶シリコンに変換するレーザアニール方法において、レーザアニール前に、予め種々のエネルギー密度条件で非晶質シリコン膜試料に条件決定用レーザビームを照射して、種々の粒径の複数の多結晶シリコン膜試料を作成する工程、可視域の波長を中心に有する光を、前記多結晶シリコンの平面に立てた垂線に対して所定の入射角で前記多結晶シリコンに入射し、その散乱光または反射光を、前記入射光の正反射方向以外の角度で検出することにより、前記複数の多結晶シリコン膜試料の表面散乱度を測定し、最も高い散乱強度の多結晶シリコン膜試料に対応するエネルギー密度条件を求める工程、前記求められたエネルギー密度条件に一定のエネルギー密度の値を加え、エネルギー密度設定値を決定する工程、および前記決定されたエネルギー密度設定値で、前記非晶質シリコン薄膜にレーザビームを照射してレーザアニールを行う工程を具備することを特徴とするレーザアニール方法を提供する。
【００２０】
本発明のレーザアニール方法において、入射光の入射角を４０〜５０°とし、前記散乱光または反射光を、前記入射光とは垂線を介して反対側に１０〜３５゜または５５〜８０°、特に３０゜の方向で検出することが望ましい。この範囲の方向で検出することにより、最も高い精度で光反射または光散乱の最も高い条件を得ることが出来るからである。
【００２１】
また、本発明のレーザアニール方法において、エネルギー密度条件に加える一定のエネルギー密度の値は、例えば１０ｍＪ／ｃｍ2 〜４０ｍＪ／ｃｍ2 とすることが出来る。この範囲のエネルギー密度は、Ｆ１とＦ２の間、特に中間値に近く、この範囲のエネルギー密度を最大散乱強度に対応するエネルギー密度条件に加えることにより、常に最適なレーザアニールを行うことが可能である。
【００２２】
エネルギー密度条件に加える一定のエネルギー密度の値は、条件決定に供される非晶質シリコン膜の膜厚に応じて変化する。即ち、非晶質シリコン膜の膜厚が厚くなれば、エネルギー密度条件に加える一定のエネルギー密度の値は大きくなり、膜厚が薄くなれば、小さくなる。
【００２３】
例えば、エネルギー密度条件に加える一定のエネルギー密度の値は、非晶質シリコン膜試料の膜厚の平均値ｄｓと、レーザアニールが施される非晶質シリコン薄膜の膜厚の規格値ｄ０との比ｄｓ／ｄ０が、０．９以上０．９４未満では１０ｍＪ／ｃｍ2 であり、０．９４以上、０．９８未満では５ｍＪ／ｃｍ2 であり、０．９８以上１．０２未満では１０ｍＪ／ｃｍ2 〜４０ｍＪ／ｃｍ2 であり、１．０２以上、１．０６未満では−５ｍＪ／ｃｍ2 であり、１．０６以上、１．１０未満では−１０ｍＪ／ｃｍ2 であり、０．９０未満および１．１０を越える場合には、条件決定に供される基板として使用しないことが望ましい。
【００２４】
なお、レーザビームのエネルギー密度の代わりに、レーザビームのアッテネータ透過率を用いることが出来る。エネルギー密度とアッテネータ透過率とは、比例する関係にあるからである。
【００２５】
本発明のレーザアニール方法では、種々のエネルギー密度条件で非晶質シリコン膜試料に条件決定用レーザビームを照射して、種々の粒径の複数の多結晶シリコン膜試料を、１枚の基板上に形成することが望ましい。このようにすることにより、非常に容易に、かつ効率よくレーザビームのエネルギー密度設定値、即ちレーザアニール条件を決定することが出来る。
【００２６】
また、本発明は、非晶質シリコン薄膜にレーザビームを照射することによって、前記非晶質シリコンを多結晶シリコンに変換するレーザアニール方法に用いられる条件決定装置において、種々のエネルギー密度条件で非晶質シリコン膜試料に条件決定用レーザビームを照射して、種々の粒径の複数の多結晶シリコン膜試料を作成する手段、可視域の波長を中心に有する光を、前記多結晶シリコンの平面に立てた垂線に対して所定の入射角で前記多結晶シリコンに入射し、その散乱光または反射光を、前記入射光の正反射方向以外の角度で検出することにより、前記複数の多結晶シリコン膜試料の表面散乱度を測定し、最も高い散乱強度の多結晶シリコン膜試料に対応するエネルギー密度条件を求める手段、および前記求められたエネルギー密度条件に一定のエネルギー密度の値を加え、エネルギー密度設定値を決定する手段を具備することを特徴とするレーザアニール条件決定装置を提供する。
【００２７】
本発明のレーザアニール条件決定装置において、散乱光または反射光を検出する手段は、フォトダイオード、ＣＣＤ、ＭＯＳトランジスタ、フォトマルチプライヤー、およびバイプラナ光電管からなる群から選ばれた光電変換素子、またはそれらを利用した色度計若しくは色差計を用いることが出来る。
【００２８】
以上のように構成される本発明によると、レーザアニールにより変換された多結晶シリコンに対し、所定の入射角度から入射させた光を、所定の角度からセンサーで検出することで、非常に高い精度で光散乱の最も高い条件を探し出すことができ、このようにして得た最大散乱強度に対応するエネルギー密度条件に一定のエネルギー密度の値を加えて得たエネルギー密度設定値を用いて、非晶質シリコン薄膜にレーザビームを照射してレーザアニールを行うことにより、基板全面で移動度の高いＴＦＴを均一に生産性よく量産することができ、量産の困難であった低温ポリシリコン液晶ディスプレイを、歩留よく大量に、しかも安く実用化できることが可能となった。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
【００３０】
（実施形態１）
エキシマレーザのガス交換の後、以下のような条件で、非晶質シリコンのレーザアニールのための最適条件を決定する条件出しを行なった。
【００３１】
まず、図１に示すレーザアニール装置のレーザチューブ１２から放出されたレーザビームを、アニールチャンバ１０内に設置されたガラス基板１１上に堆積した膜厚４７ｎｍのａ−Ｓｉ薄膜（図示せず）に照射した。照射は、１ｍｍ間隔で２０ｍｍずつ、バリアブルアッテネータ１３の角度を調整してレーザビームの透過率（アッテネータ透過率）を２％ずつ増やしながら、７０％から９８％までの１５の条件で行った。
【００３２】
基板１１のサイズは４００ｍｍ×５００ｍｍであり、基板１１を載置したステージの送りピッチは２０μｍ、レーザ発振波長は３００Ｈｚとした。レーザ照射の状態を図２に示す。図２において、参照符号２０１〜２１５は、それぞれ、バリアブルアッテネータ１３で透過率が調整されたレーザビームをａ−Ｓｉ薄膜に照射した照射領域（２０ｍｍ×２５０ｍｍ）を示す。
【００３３】
本実施形態においては、肉眼で観察して、散乱が最大となる条件は、透過率８０％であった。基板１１からの反射光を分光式変角色差計を用いて計測した。この色差計は、ステージを遠隔操作できる光学式顕微鏡に設置してあり、この顕微鏡のステージ機能を利用して、自動的に各透過率のレーザビームの散乱光のＬ* を測定することができる。また、この色素計は、アニールチャンバ１０に付帯されていてもよい。
【００３４】
検出信号には、ＣＩＥ（Ｃｏｍｉｓｓｉｏｎ Ｉｎｔｅｒｎａｔｉｏｎａｌｅｄｅ ｌ‘Ｅｃｌａｉｒａｇｅ）１９７６Ｌ* ａ* ｂ* 色空間におけるＬ* を用いた。Ｌ* は、ＸＹＺ表色系のＹと、下記式に示す関係がある。
【００３５】
Ｌ* ＝１１６（Ｙ／Ｙ0 ）1/3 −１６
Ｙは視感反射率と一致することから、Ｌ* は肉眼における散乱強度の代わりに使用することができる。
【００３６】
図３に示す入射角θ１と反射角θ２をパラメータとして、アッテネータ透過率の異なるサンプルについて、Ｌ* を測定した。なお、図３において、参照符号３１は光源、３２は検出器、３３は試料面、３４は試料面３３にたてた垂線をそれぞれ示す。
【００３７】
その結果を図４に示す。図４から、垂線３４を基準にした反射角θ２は、７０°よりも３０°の方が高い信号出力を得ることができる。また入射角θ１は、０°、４５°のどちらも余り違いはないが、４５°の方がアッテネータ透過率による差が大きく出ていることがわかる。
【００３８】
従って、測定条件としては、入射角θ１が４５°、反射角θ２が３０°であるのが優れていると言える。図３において、光源３１と検出器３２は同一平面上にあり、該平面とビームの長軸とは直角をなしている。
【００３９】
上述の条件では、アッテネータ透過率８０％で最大の信号が得られており、肉眼による観察結果と一致している。アッテネータ透過率をフルエンスに換算するには、アッテネータ透過率１００％のフルエンスが４５０ｍＪ／ｃｍ2 であるから、透過率に４．５を乗ずればよく、アッテネータ透過率８０％のフルエンスは３６０ｍＪ／ｃｍ2 となる。
【００４０】
（実施形態２）
本実施形態では、液晶ディスプレイを駆動するためのＴＦＴアレイを作成する方法について説明する。用いた薄膜は、ガラス基板上にＳｉＮｘとＳｉＯｘからなるアンダーコート層をプラズマＣＶＤ法で形成した後、ａ−Ｓｉを膜厚４９ｎｍでプラズマＣＶＤ法で形成したものである。基板サイズは４００ｍｍ×５００ｍｍである。
【００４１】
ａ−Ｓｉを成膜した後、窒素雰囲気中、５００℃で１０分間の熱処理を行い、膜中の水素濃度を低下させた。その後、ａ−Ｓｉの膜厚を分光エリプソ法により求めた。その結果、ａ−Ｓｉの実際の膜厚は４９．５ｎｍであった。
【００４２】
その後、実施形態１の方法を利用して、条件出しを行った。その結果、アッテネータ透過率８０％のサンプルにおいて、Ｌ* が最大となった。
【００４３】
次に、エキシマレーザの照射サイズを２５０ｍｍ×0.４ｍｍの線状ビームとし、使用するレーザビームのアッテネータ透過率を、前記８０％に５％を加えて８５％とし、オーバーラップは９５％となるように設定した。レーザビームは３００Ｈｚで動作させ、基板を載せたＸＹステージを６ｍｍ／ｓで移動させた。
【００４４】
以上のようなレーザアニールによって形成した多結晶シリコン膜を用い、フォトリソグラフィ技術により薄膜トランジスタを作製し、それを用いてアクティブマトリクス液晶ディスプレイ装置を製造した。得られたアクティブマトリクス液晶ディスプレイ装置を図５に示す。
【００４５】
図５に示すアクティブマトリクス液晶ディスプレイ装置は、次のように構成されている。即ち、ＴＦＴ、カラーフィルタ５１０及び画素電極５１１を備えるガラス基板５０１と、対向電極５１３を有する対向ガラス基板５１４とが、間に液晶５１２を介在させて、対向して配置されている。
【００４６】
ガラス基板５０１の表面には、アンダーコート層５０２が形成され、その上にアモルファスシリコン層が形成され、上述したように、本発明に係るレーザーアニールにより多結晶シリコン層に変換されている。
【００４７】
このレーザーアニールにより得た多結晶シリコン層により、ＴＦＴが構成されている。即ち、多結晶シリコンからなる半導体層５０３の両側に不純物をドープすることにより、多結晶シリコンソース層５０４ａおよび多結晶シリコンドレイン層５０４ｂが形成され、その上にゲート酸化膜５０５を介してゲート電極５０６が形成されている。
【００４８】
ソース／ドレイン電極５０８が、層間絶縁膜５０７に形成された接続孔を介して、それぞれソース層５０４ａおよびドレイン層５０４ｂに接続され、その上に保護膜５０９が設けられるとともに、カラーフィルタ５１０及び画素電極５１１が形成されている。
【００４９】
以上のように、本発明のレーザーアニール法を用いることにより、優れた特性を示すＴＦＴを量産することができるので、非常に高い歩留まりで、高品質の液晶表示装置を作製することが出来た。
【００５０】
【発明の効果】
以上詳細に説明したように、本発明によれば、レーザアニールにより変換された多結晶シリコンに対し、所定の入射角度から入射させた光を、所定の角度からセンサーで検出することで、非常に高い精度で光散乱の最も高い条件を探し出すことができ、このようにして得た最大散乱強度に対応するエネルギー密度条件に一定のエネルギー密度の値を加えて得たエネルギー密度設定値を用いて、非晶質シリコン薄膜にレーザビームを照射してレーザアニールを行うことにより、基板全面で移動度の高いＴＦＴを均一に生産性よく量産することができ、量産の困難であった低温ポリシリコン液晶ディスプレイを、歩留よく大量に、しかも安く実用化できることが可能となった。
【図面の簡単な説明】
【図１】本発明の実施形態１で使用するエキシマレーザアニール装置を示す図。
【図２】本発明のレーザアニールの条件決定方法を説明する図。
【図３】本発明のレーザアニールの条件決定に用いるＬ*の測定方法を示す図。
【図４】本発明の実施形態１における、分光変角色差計から求めたアッテネータ透過率に対するＬ* の値の変化を示す図。
【図５】本発明の実施形態２において得た多結晶シリコン・アクティブマトリクス型液晶ディスプレイの断面構造を示す図。
【符号の説明】
１１・・・ガラス基板
１２・・・レーザチューブ
１３・・・バリアブルアッテネータ
３１・・・光源
３２・・・検出器
３３・・・試料面
３４・・・垂線
２０１〜２１５・・・バリアブルアッテネータで透過率が調整されたレーザビームをａ−Ｓｉ薄膜に照射した照射領域を示す図。
５０１…ガラス基板、
５０２…アンダーコート層、
５０３…多結晶シリコン、
５０４ａ…多結晶シリコンソース、
５０４ｂ…多結晶シリコンドレイン、
５０５…ゲート酸化膜、
５０６…ゲート電極、
５０７…層間絶縁膜、
５０８…ソース／ドレイン電極ガラス基板、
５０９…保護膜、
５１０…カラーフィルタ、
５１１…画素電極、
５１２…液晶対向基板、
５１３…対向電極、
５１４…対向ガラス基板。

Claims (7)

  1. 非晶質シリコン薄膜にレーザビームを照射することによって、前記非晶質シリコンを多結晶シリコンに変換するレーザアニール方法において、
    レーザアニール前に、予め種々のエネルギー密度条件で非晶質シリコン膜試料に条件決定用レーザビームを照射して、種々の粒径の複数の多結晶シリコン膜試料を作成する工程、
    可視域の波長を中心に有する光を、前記多結晶シリコンの平面に立てた垂線に対して４０〜５０°の入射角で前記多結晶シリコンに入射し、その散乱光または反射光を、前記入射光とは垂線を介して反対側に１０〜３５°または５５〜８０°の方向で検出することにより、前記複数の多結晶シリコン膜試料の表面散乱度を測定し、最も高い散乱強度の多結晶シリコン膜試料に対応するエネルギー密度条件を求める工程、
    前記求められたエネルギー密度条件に、レーザビームを照射して微結晶粒になるときのエネルギー密度から前記求められたエネルギー密度条件を引いて得た値より少ない値を加え、エネルギー密度設定値を決定する工程、
    前記決定されたエネルギー密度設定値で、前記非晶質シリコン薄膜にレーザビームを照射してレーザアニールを行う工程
    を具備することを特徴とするレーザアニール方法。
  2. 前記エネルギー密度条件に加える一定のエネルギー密度の値は、１０ｍＪ／ｃｍ2 〜４０ｍＪ／ｃｍ2 であることを特徴とする請求項１に記載のレーザアニール方法。
  3. 前記エネルギー密度条件に加える一定のエネルギー密度の値は、前記非晶質シリコン膜試料の膜厚の平均値ｄｓと、レーザアニールが施される非晶質シリコン薄膜の膜厚の規格値ｄ０との比ｄｓ／ｄ０が、０．９以上０．９４未満では１０ｍＪ／ｃｍ2 であり、０．９４以上、０．９８未満では５ｍＪ／ｃｍ2 であり、０．９８以上１．０２未満では１０ｍＪ／ｃｍ2 〜４０ｍＪ／ｃｍ2 であり、１．０２以上、１．０６未満では−５ｍＪ／ｃｍ2 であり、１．０６以上、１．１０未満では−１０ｍＪ／ｃｍ2 であり、０．９０未満および１．１０を越える場合には、条件出しを行なう基板として使用しないことを特徴とする請求項１に記載のレーザアニール方法。
  4. 前記レーザビームのエネルギー密度の代わりに、レーザビームのアッテネータ透過率を用いることを特徴とする請求項１に記載のレーザアニール方法。
  5. 前記種々の粒径の複数の多結晶シリコン膜試料は、１枚の基板上に形成されることを特徴とする請求項１に記載のレーザアニール方法。
  6. 非晶質シリコン薄膜にレーザビームを照射することによって、前記非晶質シリコンを多結晶シリコンに変換するレーザアニール方法に用いられる条件決定装置において、
    種々のエネルギー密度条件で非晶質シリコン膜試料に条件決定用レーザビームを照射して、種々の粒径の複数の多結晶シリコン膜試料を作成する手段、
    可視域の波長を中心に有する光を、前記多結晶シリコンの平面に立てた垂線に対して４０〜５０°の入射角で前記多結晶シリコンに入射し、その散乱光または反射光を、前記入射光とは垂線を介して反対側に１０〜３５°または５５〜８０°の方向で検出することにより、前記複数の多結晶シリコン膜試料の表面散乱度を測定し、最も高い散乱強度の多結晶シリコン膜試料に対応するエネルギー密度条件を求める手段、および
    前記求められたエネルギー密度条件に、レーザビームを照射して微結晶粒になるときのエネルギー密度から前記求められたエネルギー密度条件を引いて得た値より少ない値を加え、エネルギー密度設定値を決定する手段
    を具備することを特徴とするレーザアニール条件決定装置。
  7. 前記散乱光または反射光を検出する手段が、フォトダイオード、ＣＣＤ、ＭＯＳトランジスタ、フォトマルチプライヤー、およびバイプラナ光電管からなる群から選ばれた光電変換素子、またはそれらを利用した色度計若しくは色差計であることを特徴とする請求項６に記載のレーザアニール条件決定装置。
JP2001248094A 2001-08-17 2001-08-17 レーザアニール方法及びレーザアニール条件決定装置 Expired - Fee Related JP5091378B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001248094A JP5091378B2 (ja) 2001-08-17 2001-08-17 レーザアニール方法及びレーザアニール条件決定装置
TW091118092A TWI245112B (en) 2001-08-17 2002-08-12 Method for laser annealing and laser-annealing condition deciding apparatus
SG200204923A SG100798A1 (en) 2001-08-17 2002-08-15 Laser annealing method and apparatus for determining laser annealing conditions
KR10-2002-0048369A KR100477569B1 (ko) 2001-08-17 2002-08-16 레이저 어닐방법 및 레이저 어닐조건 결정장치
US10/219,264 US6815377B2 (en) 2001-08-17 2002-08-16 Laser annealing method and apparatus for determining laser annealing conditions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001248094A JP5091378B2 (ja) 2001-08-17 2001-08-17 レーザアニール方法及びレーザアニール条件決定装置

Publications (2)

Publication Number Publication Date
JP2003059830A JP2003059830A (ja) 2003-02-28
JP5091378B2 true JP5091378B2 (ja) 2012-12-05

Family

ID=19077316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001248094A Expired - Fee Related JP5091378B2 (ja) 2001-08-17 2001-08-17 レーザアニール方法及びレーザアニール条件決定装置

Country Status (5)

Country Link
US (1) US6815377B2 (ja)
JP (1) JP5091378B2 (ja)
KR (1) KR100477569B1 (ja)
SG (1) SG100798A1 (ja)
TW (1) TWI245112B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI289896B (en) * 2001-11-09 2007-11-11 Semiconductor Energy Lab Laser irradiation apparatus, laser irradiation method, and method of manufacturing a semiconductor device
TW200414280A (en) * 2002-09-25 2004-08-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device, annealing method, annealing apparatus and display apparatus
TWI254792B (en) * 2003-07-01 2006-05-11 Au Optronics Corp Detecting method and device of laser crystalline silicon
JP2005032847A (ja) * 2003-07-09 2005-02-03 Advanced Lcd Technologies Development Center Co Ltd 結晶化装置、結晶化方法およびデバイス
KR101012787B1 (ko) 2003-10-20 2011-02-08 삼성전자주식회사 레이저빔 조사 장치 및 이를 이용한 다결정 규소 박막트랜지스터의 제조 방법
JP2005191173A (ja) * 2003-12-25 2005-07-14 Hitachi Ltd 表示装置及びその製造方法
CN100361276C (zh) * 2004-07-02 2008-01-09 电子科技大学 单片光电集成光接收器制作中消除应力和损伤的方法
JP2006237525A (ja) * 2005-02-28 2006-09-07 Nec Lcd Technologies Ltd レーザ照射方法及び装置
JP4339330B2 (ja) * 2006-04-19 2009-10-07 日本電気株式会社 レーザ照射方法及びレーザ照射装置
JP5316846B2 (ja) * 2008-08-01 2013-10-16 Ｎｌｔテクノロジー株式会社 多結晶薄膜の粒径均一性の判定装置及びレーザ照射装置
JP2012080001A (ja) * 2010-10-05 2012-04-19 Hitachi High-Technologies Corp 多結晶シリコン薄膜の検査方法及びその装置
KR102090708B1 (ko) * 2013-01-22 2020-04-16 삼성디스플레이 주식회사 레이저 어닐링 장치
CN103219230B (zh) * 2013-04-19 2015-09-30 京东方科技集团股份有限公司 低温多晶硅的制作方法、低温多晶硅薄膜和薄膜晶体管
CN106558593B (zh) * 2015-09-18 2019-12-17 鸿富锦精密工业（深圳）有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
US20200321363A1 (en) * 2016-05-11 2020-10-08 Ipg Photonics Corporation Process and system for measuring morphological characteristics of fiber laser annealed polycrystalline silicon films for flat panel display
US10008418B2 (en) * 2016-09-30 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of semiconductor integrated circuit fabrication
CN106783536B (zh) * 2016-11-29 2021-11-30 京东方科技集团股份有限公司 激光退火设备、多晶硅薄膜和薄膜晶体管的制备方法
CN107275185A (zh) * 2017-04-24 2017-10-20 昆山国显光电有限公司 激光退火装置及其退火工艺
KR102589001B1 (ko) * 2019-06-07 2023-10-16 삼성디스플레이 주식회사 레이저 결정화 시스템 및 레이저 결정화 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3650943B2 (ja) * 1995-10-05 2005-05-25 株式会社日本製鋼所 レーザーアニール処理装置
GB9624715D0 (en) * 1996-11-28 1997-01-15 Philips Electronics Nv Electronic device manufacture
JP4112655B2 (ja) * 1997-09-25 2008-07-02 東芝松下ディスプレイテクノロジー株式会社 多結晶薄膜の製造方法
JP4116141B2 (ja) * 1998-03-26 2008-07-09 東芝松下ディスプレイテクノロジー株式会社 結晶シリコン膜の製造方法
JP4016504B2 (ja) * 1998-10-05 2007-12-05 セイコーエプソン株式会社 半導体膜の製造方法及びアニール装置
JP2001110861A (ja) * 1999-10-06 2001-04-20 Seiko Epson Corp 半導体膜の検査方法、薄膜トランジスタの製造方法、および半導体膜の検査装置
JP2002158186A (ja) * 2000-11-21 2002-05-31 Toshiba Corp レーザアニール方法およびその装置
JP4664512B2 (ja) * 2001-01-15 2011-04-06 東芝モバイルディスプレイ株式会社 レーザアニール方法

Also Published As

Publication number Publication date
US6815377B2 (en) 2004-11-09
JP2003059830A (ja) 2003-02-28
KR20030015877A (ko) 2003-02-25
SG100798A1 (en) 2003-12-26
KR100477569B1 (ko) 2005-03-18
US20030036251A1 (en) 2003-02-20
TWI245112B (en) 2005-12-11

Similar Documents

Publication Publication Date Title
JP5091378B2 (ja) レーザアニール方法及びレーザアニール条件決定装置
JP4135347B2 (ja) ポリシリコン膜生成方法
JP3342387B2 (ja) 半導体膜の評価方法、評価装置及び形成方法
US20050202611A1 (en) Method of laser irradiation
US8860037B2 (en) Thin-film transistor device
JP4016504B2 (ja) 半導体膜の製造方法及びアニール装置
JP2003234288A (ja) 多結晶半導体膜と半導体素子の製造方法及び製造装置
TWI649818B (zh) 用於監測非晶矽薄膜之結晶化之方法及系統、以及利用該方法及系統製造薄膜電晶體之方法
JP4556302B2 (ja) 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置
JP4116141B2 (ja) 結晶シリコン膜の製造方法
JP2002009012A (ja) 液晶表示装置の製造方法およびレーザアニール装置
JP3547979B2 (ja) 半導体膜の形成装置及び形成方法
JP4556266B2 (ja) ポリシリコン評価方法、ポリシリコン検査装置、薄膜トランジスタ製造方法、及び、アニール処理装置
JP3305592B2 (ja) 結晶性半導体膜の膜質管理方法、結晶性半導体膜の膜質管理用コンピュータソフト、結晶性ケイ素膜、半導体装置および薄膜トランジスタ
US20100197050A1 (en) Method of forming semiconductor thin film and inspection device of semiconductor thin film
TW586173B (en) Method of monitoring a laser crystallization process
JP5347122B2 (ja) 結晶化率の測定方法及び測定装置
JP2001338892A (ja) レーザアニール装置および薄膜トランジスタの製造方法
JP4572436B2 (ja) 薄膜トランジスタ製造方法
JPH07235491A (ja) 薄膜半導体素子およびその製法
JP2007158372A (ja) 半導体装置の製造方法および製造装置
JP2001196593A (ja) 薄膜トランジスタ製造方法
JPH11260754A (ja) レーザビームの形状定量化方法およびレーザビームの調整方法
JPH1154581A (ja) 半導体素子の検査方法、半導体素子の製造方法、半導体素子の検査装置、および半導体素子の製造装置
JP2003045799A (ja) レーザアニール装置および薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111028

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120510

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5091378

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees