JP3547979B2 - 半導体膜の形成装置及び形成方法 - Google Patents
半導体膜の形成装置及び形成方法 Download PDFInfo
- Publication number
- JP3547979B2 JP3547979B2 JP06733798A JP6733798A JP3547979B2 JP 3547979 B2 JP3547979 B2 JP 3547979B2 JP 06733798 A JP06733798 A JP 06733798A JP 6733798 A JP6733798 A JP 6733798A JP 3547979 B2 JP3547979 B2 JP 3547979B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- laser
- light
- evaluation
- grain size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の属する技術分野】
本発明は、基板上に作成された半導体膜の形成装置と形成方法に関し、特に、光学的観察により半導体膜の所定の状態値を割り出すことで、当該半導体膜の形成とその評価を同時に行うものである。
【0002】
【従来の技術】
基板上に半導体膜を作成する技術を用いることにより、集積回路の集積度を高めて大容量化を図る、あるいは、液晶を間に挟持した一対の基板の一方に、マトリクス表示部のスイッチング素子となる薄膜電界効果型トランジスタ(TFT:Thin Film Transistor)を作り込み、高精細の動画表示を可能とするアクティブマトリクス型の液晶表示装置(LCD:Liquid Crystal Display)の量産を行う等の開発が行われている。
【0003】
特に、シリコン基板に作製されたMOSFETに近い特性を示し得るようなTFTを絶縁基板上に形成することができれば、LCDのマトリクス表示部のスイッチング素子のみならず、周辺にCMOSを形成してマトリクス表示部に所望の駆動信号電圧を供給するための周辺駆動回路を一体的に作り込むことも可能となり、いわゆるドライバー内蔵型LCDの量産を行うことができるようになる。
【0004】
ドライバー内蔵型LCDは、液晶パネルにドライバー素子の外付けを行うことが不要となるため、工程の削減、狭額縁化が可能となる。特に、狭額縁化は、近年の携帯情報端末あるいはハンディビデオカメラのモニター等の用途においては、製品自体の小型化が図られる。
このようなドライバー内蔵型LCDの実用化における重要な課題の一つとして、ガラス等の透明絶縁基板上に、基板の耐熱限界範囲内の温度で良質な半導体膜を作成することがある。従来、300℃から400℃程度の比較的低温で、非晶質状の半導体層特にアモルファスシリコン(a−Si)を作成することで、ガラス基板上にTFTを形成することが行われていた。しかし、このようなa−SiTFTは、オン抵抗が高く、マトリクス表示部のスイッチ素子には適用することはできても、それよりも高速の動作が要求されるドライバー部を構成することを可能とするまでには到らなかった。
【0005】
これに対して、数百Åから数千Åの粒径を有した多数の単結晶粒(グレイン)が互いに接触した形で存在する多結晶半導体をチャンネル層に用いることで、ドライバー部にも適用できるTFTを形成することができる。特に多結晶シリコン即ちポリシリコン(p−Si)は、移動度が数十から数百cm2/V・s程度が得られ、a−Siよりも2桁大きく、LCDのドライバーを構成するには十分の速度を有したCMOSが形成される。
【0006】
このようなドライバー内蔵型p−SiTFTLCDを作成するには、ガラス基板上に膜質の良好なp−Siを成膜することが最も大きな課題となっている。通常、p−Siは、基板上に成膜されたa−Siに熱処理を施すことで結晶化を促す固相成長法(SPC)、あるいは減圧CVD等により直接に成膜するなどの方法により形成される。これらの成膜方法は、いずれも700℃から900℃程度の高温での処理であり、このような高温工程を含んだp−SiTFTLCDの製造プロセスは高温プロセスと呼ばれる。高温プロセスにおいては、基板として耐熱性の高い石英ガラスなどの、高価な基板が要され、コストが高かった。
【0007】
このため、出願人は、以前より、コストを下げるために、プロセスの温度を最高でも600℃程度以下とし、基板として、安価な無アルカリガラス基板等の採用を可能とする方法を開発してきた。このような、全プロセスを基板の耐熱性の限界温度以下に抑えたp−SiTFTLCDの製造プロセスは、低温プロセスと呼ばれる。
【0008】
低温プロセスは、a−Siにエキシマレーザーを施すことで、結晶化を促してp−Siを作成するエキシマレーザーアニール(ELA)により可能となった。エキシマレーザーは、励起状態にされたエキシマが基底状態に戻る際に発生する紫外光であるが、ELAでは、所定の光学系によりレーザービームの形状を加工して非処理膜に照射している。これにより、a−Siの表面に特に熱エネルギーが与えられ、基板の耐熱限界温度以下の温度で、結晶化が行われ、p−Siが形成される。
【0009】
図13に、このようなELA装置の構成を示す。(50)はレーザー発振源、(51)はレンズ、ミラー等からなる光学系、(52)はレーザー光の最終照射部、(53)はレーザーアニール処理が実際におこなれるチャンバ、(54)は被処理基板(55)を載置するための支持台である。
レーザー発振源(50)にて生成されたレーザー光は、光学系(51)にて所定の被照射領域の形状を示すべく整形され、照射部(52)よりチャンバ(53)の透明な窓を介してチャンバ(53)内に照射される。チャンバ(53)はレーザーアニール処理に最適な所定の圧力、温度に保たれる。チャンバ(53)内では、被処理基板(55)を載せた支持台(54)が一定方向に移動してレーザー照射領域を通過する形でスキャンが行われ、全面にわたってレーザーアニールが施される。
【0010】
【発明が解決しようとする課題】
ELAでは、そのレーザーパワーの最適設定が重要な課題となっている。図14に、照射レーザーエネルギーとp−Siの結晶粒径(グレインサイズ)との関係を示す。図からわかるように、ある点までは、付与エネルギーが大きくなるにつれて、グレインサイズも大きくなるが、ある点を越えると、グレインサイズが急激に小さくなり、微結晶化、即ち、マイクロクリスタルとなる。従って、十分に大きなグレインサイズ(GM)以上を得るためには、レーザー光源のパワーを下限Edと上限Euの間に最適に設定しなければならず、図14の関係に基づいて、常時、ELAを管理する必要がある。
【0011】
特に、レーザー媒質の劣化に伴って、装置のパワー設定と実際に比処理基板(55)に照射される実効エネルギーとのギャップが大きくなると、図14に従ってp−Siのグレインサイズが所望値よりも小さくなてしまう。また、レーザー発振源(50)にて発生されたレーザー光は、所定のレーザーアニールに適した非照射形状に整形するために長距離の光学系(51)を通過するが、湿気、異物等の僅かの汚染によっても実効エネルギーの低下を招く。
【0012】
また、実効照射エネルギーのばらつきもまた問題となる。即ち、例えば、レーザー光は光学系(51)にて照射領域が線状に整形されたラインビーム照射の場合、ライン方向に沿って照射強度のばらつきが生じていると、照射エネルギーが図14の最適範囲から外れた部分が通過した帯状の領域にてグレインサイズが十分に大きくならないといったことが問題となる。
【0013】
照射レーザーエネルギーのばらつきの問題を解決することが、従来のp−Siのグレインサイズの評価方法として、セコエッチがあるが、この方法では、膜の評価を行った基板は、製品としては使用できず、他の基板の評価を類推することしかできない。
本発明はこれらの問題点に鑑みて、インラインモニターにより直接に当該のp−Si膜の評価を行う方法を提供することを目的としている。
【0014】
【課題を解決するための手段】
本発明は、この目的を達成するために成され、基板上の半導体膜にレーザーアニールを施す半導体膜の形成装置において、前記半導体膜にレーザー光を照射するレーザー照射手段と、前記半導体膜に評価用光を照射する評価用光照射手段と、前記評価用光の前記半導体膜からの反射光を検出する評価用光検出手段と、前記評価用光検出手段からの情報を基に前記レーザー照射手段を制御する中央制御手段とを有し、照射レーザーエネルギーを微調整しながら前記レーザーアニールを行う構成である。
【0015】
また、基板上の半導体膜にレーザーアニールを施す半導体膜の形成方法において、前記半導体膜にレーザー光を照射するレーザー照射手段と、前記半導体膜に評価用光を照射する評価用光照射手段と、前記評価用光の前記半導体膜からの反射光を検出する評価用光検出手段と、前記評価用光検出手段からの情報を基に前記レーザー照射手段を制御する中央制御手段とを有し、照射レーザーエネルギーを微調整しながら前記レーザーアニールを行う構成である。
【0016】
これにより、常時、半導体膜に実際に照射されたエネルギーを査定して、微調整しながらレーザーアニールを行うことができるで、良質な半導体膜が効率よく作成され、高歩留まり、低コストが実現される。
更に、基板上の半導体膜にレーザーアニールを施す半導体膜の形成装置において、前記半導体膜にレーザー光を照射するレーザー照射手段と、前記半導体膜に評価用光を照射する評価用光照射手段と、前記評価用光の前記半導体膜からの反射光を検出する反射光検出手段と、前記反射光検出手段からの情報を演算して光学的値を算出する演算手段と、あらかじめ別の半導体膜に関して光学的値と結晶粒径値とが関連づけて格納された記憶手段と、前記演算手段で算出された光学的値を基に前記記憶手段から対応する結晶粒径値を選択して前記半導体膜の結晶粒径値を決定する評価手段と、前記評価手段により決定された結晶粒径値とあらかじめ設定された結晶粒径値との離間量を調べてレーザーパワーの調整量を作成する調整量作成手段と、を有し、前記レーザー照射手段の出力を調整しながらレーザーアニールを行う構成である。
【0017】
また、基板上の半導体膜にレーザーアニールを施す半導体膜の形成方法において、前記半導体膜にレーザー光を照射するレーザー照射手段と、前記半導体膜に評価用光を照射する評価用光照射手段と、前記評価用光の前記半導体膜からの反射光を検出する反射光検出手段と、前記反射光検出手段からの情報を演算して光学的値を算出する演算手段と、あらかじめ別の半導体膜に関して光学的値と結晶粒径値とが関連づけて格納された記憶手段と、前記演算手段で算出された光学的値を基に前記記憶手段から対応する結晶粒径値を選択して前記半導体膜の結晶粒径値を決定する評価手段と、前記評価手段により決定された結晶粒径値とあらかじめ設定された結晶粒径値との離間量を調べてレーザーパワーの調整量を作成する調整量作成手段と、を有し、前記レーザー照射手段の出力を調整しながらレーザーアニールを行う構成である。
【0018】
これにより、光学的観察により工程中の被処理基板に関して、処理と平行して比処理膜の管理が行われるので、常に、最適条件での処理が行われる。
特に、前記光学的値は、前記半導体膜の所定の波長域における波長に依存した前記反射率の変化率である構成である。
これにより、処理条件の変化の影響を最も大きく受ける波長域の反射光を調べることで、正確な比処理膜の評価を行うことができる。
【0019】
【発明の実施の形態】
図1は、本発明の実施の形態に係るELA装置の構成である。(10)はレーザー発振源、(11)はレンズ、ミラー等からなる光学系、(12)はレーザー光の最終照射部、(13)はレーザーアニール処理が実際におこなれるチャンバ、(14)は被処理基板(15)を載置するための支持台、(16)はハロゲンランプ等の発光素子と採光素子とが同軸ファイバーを構成する検光部である。(17)は検光部(16)からの情報を受けてレーザー発振源(10)を制御する中央制御部である。
【0020】
レーザー発振源(10)にて生成されたレーザー光は、光学系(11)にて所定の被照射領域の形状がライン状に整形され、照射部(12)よりチャンバ(13)の透明な窓を介してチャンバ(13)内に照射される。チャンバ(13)はレーザーアニール処理に最適な所定の圧力、温度に保たれる。チャンバ(13)内では、被処理基板(15)を載せた支持台(14)が一定方向に移動してレーザー照射領域を通過する形でスキャンが行われ、全面にわたってレーザーアニールが施される。チャンバ(13)内には、また、検光部(16)より別の窓を通じて光が照射され、被処理基板(15)からの反射光が同じ検光部(16)にて検出される。即ち、被処理基板(15)は、レーザー照射を受けた直後の照光及びその反射光の検出が行われる。この検出された反射光強度情報は、中央制御部(17)に送られ、被処理基板(15)の処理状態が査定され、これに基づいて、レーザー発振源(10)の出力の制御が行われる。
【0021】
図2は、この中央制御部(17)の構成図である。検光部(16)より送られた反射光情報は、まず、分光器(20)にて、波長分光が行われる。この波長分光情報は、測定演算部(21)に送られ、所定の光学情報に変換される。この光学情報は、エネルギー評価部(22)に送られて、更に、光学値が算出される。EEPROM等の書き換え可能不揮発メモリー(23)には、あらかじめ別の試作品を用いて、同様の方法で求められた光学値と、その試作品の実際の被処理状態を別の従来の方法を用いて調べた測定値とが関連づけた形で格納されている。
【0022】
エネルギー評価部(22)では、測定演算部(21)より送られた光学値を基に、不揮発メモリー(23)の読み込みを行って、その当該の光学値と同じ光学値に関連づけられた被処理状態の測定値を選択する。これにより、当該の被処理基板(15)は、実際に測定したと等価的に、被処理状態を査定することができる。
【0023】
この査定結果は、現プロセスの処理直後情報として、調整量作成部(24)に送られ、現プロセスの処理結果とあらかじめ設定された所望結果とが比較され、レーザー発振源(20)の出力調整量が作成され、レーザー発振源(10)に制御信号を送る。即ち、レーザーアニールの処理と同時進行で、処理状態が管理され、レーザーパワーの微調整が行われる。
【0024】
【実施例】
図3から図6は、a−SiからELAにより形成されたp−Si膜の反射率の波長依存性(相対比)を測定した関係曲線図である。図1の検光部(16)の光照射及び採光装置としては大塚電子製のマルチチャンネル分光測定器を用い、光照射及び反射光は対象膜に対して垂直方向にて行った。図3はELAレーザーパワーが520mJの場合、図4は同様に530mJ、図5は540mJ、図6は550mJである。これらの図を見比べることにより以下のことが分かる。即ち、関係曲線が、波長500nm付近で特徴的な形状を呈しており、その特異性そのものが更にレーザーパワーにも依存している。特に、図3及び図4においては、凸部となっており、同じ部分で、図5及び図6では凸部が消失している。このような、レーザーパワーに依存する反射率曲線の形状の変化は、p−Si膜のグレインサイズの変化に起因するものである考えられる。
【0025】
そこで、出願人は、反射率曲線の1次変化率を求めた。図7から図10は、各々図3から図6の反射率曲線の1次変化率の波長依存曲線である。図3から図6と同様、500nm付近において、反射率曲線の特異部を強調した形で、変化率曲線の振れが大きくなっている。即ち、図3から図6における反射率曲線の特異部分、より詳しくは、波長が大きくなるに従って反射率も高くなる500nm付近の領域において、局所的に反射率曲線の傾きが変わっている、あるいは、低下して谷となっているところがあり、そのような波長−反射率の関係が、図7から図10においては、変化率曲線の谷部での矢印にて示すような極小の深さとして明確に表されている。
【0026】
図11は、図7から図10における変化率曲線の谷部の極小値を各々のELAレーザーパワーにて処理した場合に固有の値として代表させ、更に、各々のp−Si膜のグレインサイズをセコエッチ等により実測することにより、変化率極小値とグレインサイズとの関係を調べた図である。実線は、これらの関係の傾向線である。これより、変化率極小値が大きくなればなるほど、即ち、図3から図6の反射率曲線の特異部が緩和されればされる程、グレインサイズが大きくなっていることがわかる。即ち、これらの条件範囲においてはグレインサイズは変化率極小値に対してリニアに変化している。
【0027】
これら、変化率極小値とその時のグレインサイズの値との1対1関係は、図2の不揮発メモリー(23)に格納される。そして、測定演算部(21)にて作成された当該被処理基板(15)の変化率極小値を基に、不揮発メモリー(23)より同じ変化率極小値に対応したグレインサイズが読み出され、当該被処理基板(15)のグレインサイズが査定される。従って、当該被処理基板(15)に対して化学的変化を招くことなく、光学的に測定された反射率の変化率を調べることで、グレインサイズを割り出すことができる。不揮発メモリー(23)にあらかじめ格納しておくデータは、定期的に、外部から更新することにより、ELA装置の長期的な劣化に対応される。
【0028】
このような、反射率あるいはその変化率の波長依存性が、特定波長領域において特異な性質を示すことについて、そのメカニズムは明白ではないが、結晶秩序度に依存して反射と乱反射の優劣が変化し、それが特に上述の波長域において顕著に現れるものと推測される。従って、このような光学的性質を調べることから逆算的に結晶粒径を割り出すことができる。
【0029】
また、図1において、検光部(16)の採光素子を被処理基板(15)の複数箇所、即ち、ラインビームのライン方向の複数ポイントの被処理状態を査定することで、ラインビームの照射強度のばらつきを管理することができる。
ここで、更に、経験的につきとめられたことは、変化率極小値とレーザーエネルギー(グレインサイズ)との関係は図12に示すような特徴を有しているということである。即ち、あるエネルギー領域において、変化率極小値が最小値となり、その両側では、対称的に変化率極小値が上昇する関係となっている。そして、実験的にこのような変化率極小値の最小値をとるエネルギー密度は、だいたい300mJ/cm2から350mJ/cm2の間にあり、ELAにおけるレーザーパワーは、エネルギー密度が400mJ/cm2から500mJ/cm2程度の範囲での微調整が要請されることを考えると、変化率極小値とレーザーパワー即ちグレインサイズとの関係はほぼ直線の形状を呈することがわかる。
【0030】
このような本発明におけるp−Si膜の評価は、光反射率の測定、即ち、適当な光照射とその反射光の採光により行われる。従って、インラインモニタリングが可能となり、a−Si膜のレーザーアニールを行いながら、同時進行で、形成直後のp−Siのグレインサイズを管理し、かつ、レーザーパワーの微調整を行うことができる。従って、ELA工程の後に、本工程を設置し、ELA直後のグレインサイズを測定し、湿気や異物、光学系の汚染、レーザー光源の消耗等、何らかの理由によりレーザー照射の実効エネルギーが変化しても、常時、レーザーパワーが最適設定されるので、高歩留まり、低コストのプロセスが確立される。また、不揮発メモリー(23)のデータを、装置の劣化に応じ定期的に更新することにより、長期的な調整が可能となる。
【0031】
【発明の効果】
本発明で、半導体膜の結晶粒径の評価工程を半導体膜の形成工程と一体化することができたので、常時、半導体膜形成状態を管理しながら、半導体膜を形成することができる。これにより、半導体膜の形成条件が常に最適状態に微調整されるので、装置の消耗や劣化などにより形成状態が初期設定から変化しても、形成された半導体膜の膜質が許容範囲外になることが防がれ、高歩留まり、低コストの製造プロセスが確立される。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかるELA装置の構成図である。
【図2】本発明の実施の形態にかかるELA装置の一部詳細構成図である。
【図3】本発明の実施例にかかりp−Si膜の反射率の波長依存性を測定した関係図である。
【図4】本発明実施例にかかりp−Si膜の反射率の波長依存性を測定した関係図である。
【図5】本発明の実施例にかかりp−Si膜の反射率の波長依存性を測定した関係図である。
【図6】本発明の実施例にかかりp−Si膜の反射率の波長依存性を測定した関係図である。
【図7】図3の反射率の波長依存性の曲線の1次変化率を求めた関係図である。
【図8】図4の反射率の波長依存性の曲線の1次変化率を求めた関係図である。
【図9】図5の反射率の波長依存性の曲線の1次変化率を求めた関係図である。
【図10】図6の反射率の波長依存性の曲線の1次変化率を求めた関係図である。
【図11】変化率の極小値とp−Si膜のグレインサイズとの関係図である。
【図12】レーザーエネルギーと変化率の極小値との関係図である。
【図13】従来のELA装置の構成図である。
【図14】照射レーザーエネルギーとグレインサイズとの関係図である。
Claims (6)
- 基板上の半導体膜にレーザーアニールを施す半導体膜の形成装置において、前記半導体膜にレーザー光を照射するレーザー照射手段と、前記半導体膜に評価用光を照射する評価用光照射手段と、前記評価用光の前記半導体膜からの反射光のうち400nm〜750nmの波長域を検出する評価用光検出手段と、前記評価用光検出手段からの情報を基に前記レーザー照射手段を制御する中央制御手段とを有し、照射レーザーエネルギーを微調整しながらレーザーアニールを行うことを特徴とした半導体膜の形成装置。
- 基板上の半導体膜にレーザーアニールを施す半導体膜の形成装置において、前記半導体膜にレーザー光を照射するレーザー照射手段と、前記半導体膜に評価用光を照射する評価用光照射手段と、前記評価用光の前記半導体膜からの反射光を検出する反射光検出手段と、前記反射光検出手段からの情報を演算して光学的値を算出する演算手段と、あらかじめ別の半導体膜に関して光学的値と結晶粒径値とが関連づけて格納された記憶手段と、前記演算手段で算出された光学的値を基に前記記憶手段から対応する結晶粒径値を選択して前記半導体膜の結晶粒径値を決定する評価手段と、前記評価手段により決定された結晶粒径値とあらかじめ設定された結晶粒径値との離間量を調べてレーザーパワーの調整量を作成する調整量作成手段と、を有し、前記レーザー照射手段の出力を調整しながらレーザーアニールを行うことを特徴とした半導体膜の形成装置。
- 前記光学的値は、前記半導体膜の所定の波長域における波長に依存した前記反射率の変化率であることを特徴とした請求項2記載の半導体膜の形成装置。
- 基板上の半導体膜にレーザーアニールを施す半導体膜の形成方法において、前記半導体膜にレーザー光を照射するレーザー照射手段と、前記半導体膜に評価用光を照射する評価用光照射手段と、前記評価用光の前記半導体膜からの反射光のうち400nm〜750nmの波長域を検出する評価用光検出手段と、前記評価用光検出手段からの情報を基に前記レーザー照射手段を制御する中央制御手段とを有し、照射レーザーエネルギーを微調整しながらレーザーアニールを行うことを特徴とした半導体膜の形成方法。
- 基板上の半導体膜にレーザーアニールを施す半導体膜の形成方法において、前記半導体膜にレーザー光を照射するレーザー照射手段と、前記半導体膜に評価用光を照射する評価用光照射手段と、前記評価用光の前記半導体膜からの反射光を検出する反射光検出手段と、前記反射光検出手段からの情報を演算して光学的値を算出する演算手段と、あらかじめ別の半導体膜に関して光学的値と結晶粒径値とが関連づけて格納された記憶手段と、前記演算手段で算出された光学的値を基に前記記憶手段から対応する結晶粒径値を選択して前記半導体膜の結晶粒径値を決定する評価手段と、前記評価手段により決定された結晶粒径値とあらかじめ設定された結晶粒径値との離間量を調べてレーザーパワーの調整量を作成する調整量作成手段と、を有し、前記レーザー照射手段の出力を調整しながらレーザーアニールを行うことを特徴とした半導体膜の形成方法。
- 前記光学的値は、前記半導体膜の所定の波長域における波長に依存した前記反射率の変化率であることを特徴とした請求項5記載の半導体膜の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06733798A JP3547979B2 (ja) | 1998-03-17 | 1998-03-17 | 半導体膜の形成装置及び形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06733798A JP3547979B2 (ja) | 1998-03-17 | 1998-03-17 | 半導体膜の形成装置及び形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11265859A JPH11265859A (ja) | 1999-09-28 |
JP3547979B2 true JP3547979B2 (ja) | 2004-07-28 |
Family
ID=13342113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06733798A Expired - Fee Related JP3547979B2 (ja) | 1998-03-17 | 1998-03-17 | 半導体膜の形成装置及び形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3547979B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4586266B2 (ja) * | 2000-12-18 | 2010-11-24 | ソニー株式会社 | 薄膜トランジスタ製造システム及び物体表面の評価装置 |
JP4770028B2 (ja) * | 2001-01-19 | 2011-09-07 | ソニー株式会社 | ポリシリコン評価装置及び薄膜トランジスタ製造システム |
JP4770027B2 (ja) * | 2001-01-19 | 2011-09-07 | ソニー株式会社 | ポリシリコン評価方法並びに薄膜トランジスタ製造システム及び方法 |
JP4135347B2 (ja) * | 2001-10-02 | 2008-08-20 | 株式会社日立製作所 | ポリシリコン膜生成方法 |
US6767799B2 (en) * | 2001-12-28 | 2004-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Laser beam irradiation method |
JP5127111B2 (ja) * | 2004-04-05 | 2013-01-23 | シャープ株式会社 | 半導体基板の製造方法 |
JP4618360B2 (ja) * | 2008-10-10 | 2011-01-26 | ソニー株式会社 | レーザアニール方法およびレーザアニール装置 |
-
1998
- 1998-03-17 JP JP06733798A patent/JP3547979B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11265859A (ja) | 1999-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3342387B2 (ja) | 半導体膜の評価方法、評価装置及び形成方法 | |
US7078246B2 (en) | Optical processing apparatus and optical processing method | |
KR100833761B1 (ko) | 다결정 실리콘 막 생산 공정 | |
US7232716B2 (en) | Display device and method for manufacturing the same | |
JP5091378B2 (ja) | レーザアニール方法及びレーザアニール条件決定装置 | |
JP3547979B2 (ja) | 半導体膜の形成装置及び形成方法 | |
US7723135B2 (en) | Manufacturing method of display device | |
JP2000114174A (ja) | 半導体膜の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板、及びアニール装置 | |
US6922243B2 (en) | Method of inspecting grain size of a polysilicon film | |
US20130244347A1 (en) | Laser annealing method, laser annealing apparatus, and method for manufacturing thin film transistor | |
JP2002009012A (ja) | 液晶表示装置の製造方法およびレーザアニール装置 | |
JP4664512B2 (ja) | レーザアニール方法 | |
JP3471485B2 (ja) | 光処理装置および光処理方法 | |
JP2001338893A (ja) | レーザアニール装置および薄膜トランジスタの製造方法 | |
JP3733022B2 (ja) | シリコン薄膜の結晶性評価方法および評価装置ならびにレーザアニール法および装置 | |
JPH09213652A (ja) | レーザーアニール装置 | |
KR101411188B1 (ko) | 레이저 어닐 방법 | |
JPH1140637A (ja) | 半導体装置の製造方法 | |
JP5034123B2 (ja) | 表示装置及びその製造方法 | |
JP2003045799A (ja) | レーザアニール装置および薄膜トランジスタの製造方法 | |
JP5127111B2 (ja) | 半導体基板の製造方法 | |
JP2001223176A (ja) | レーザー照射装置及びレーザー照射方法 | |
JP2006032835A (ja) | 結晶化状態測定方法および結晶化状態測定装置 | |
JPH10294289A (ja) | レーザアニール装置およびその制御方法 | |
JP2001319892A (ja) | レーザアニール装置及び薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040415 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |