JPH1154581A - 半導体素子の検査方法、半導体素子の製造方法、半導体素子の検査装置、および半導体素子の製造装置 - Google Patents

半導体素子の検査方法、半導体素子の製造方法、半導体素子の検査装置、および半導体素子の製造装置

Info

Publication number
JPH1154581A
JPH1154581A JP20474697A JP20474697A JPH1154581A JP H1154581 A JPH1154581 A JP H1154581A JP 20474697 A JP20474697 A JP 20474697A JP 20474697 A JP20474697 A JP 20474697A JP H1154581 A JPH1154581 A JP H1154581A
Authority
JP
Japan
Prior art keywords
activation
semiconductor film
doped region
transmission intensity
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP20474697A
Other languages
English (en)
Inventor
Yoshiki Ishizuka
芳樹 石塚
Yasuto Kawahisa
慶人 川久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20474697A priority Critical patent/JPH1154581A/ja
Publication of JPH1154581A publication Critical patent/JPH1154581A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 poly−Si薄膜トランジスタの製造の活
性化不良を抑制し生産性を向上する。 【解決手段】 ポリシリコン薄膜トランジスタのドープ
領域の活性化度合をイン・プロセスで評価するため、ド
ープ領域に対する可視光の透過特性を測定する。不純物
をドープした半導体膜15のソース領域15s、ドレイ
ン領域15dに可視光を照射してその透過特性を評価す
る。ドープ領域の透過強度とシート抵抗値の間には相関
があり、透過強度あるいは透過強度スペクトルに基づい
て活性化の成否、度合いを判別することができる。した
がって、半導体膜15のシート抵抗値が最適な値になる
ように活性化工程を制御することができる。また活性化
不良の半導体膜に追加の活性化を行うことにより生産性
が向上する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子の製造装
置に関し、特に多結晶シリコンをチャネル半導体膜に用
いた薄膜トランジスタなどの半導体素子の製造装置に関
する。また本発明は半導体素子の製造方法に関し、特に
多結晶シリコンをチャネル半導体膜に用いた薄膜トラン
ジスタなどの半導体素子の製造方法に関する。
【0002】
【従来の技術】半導体素子は、薄膜トランジスタ(TF
T:Thin Film Transister)、密
着センサ、光電変換素子をはじめとして様々な分野で大
量に用いられている。
【0003】例えば液晶表示装置は薄型・軽量であり、
低電圧駆動が可能で、更にカラー表示も容易である等の
特徴を有しており、近年、パ−ソナルココンピュータ、
ワードプロセッサ、あるいは各種携帯用情報端末の表示
装置として幅広く用いられている。そして液晶表示装置
の画素部、駆動回路部のスイッチング素子としては薄膜
トランジスタが広く用いられている。また、薄膜トラン
ジスタの構造としてはMOS(MIS)電界効果トラン
ジスタが広く用いられている。
【0004】シリコンからなる半導体膜をチャネルに用
いた薄膜トランジスタを、キャリア走行層(活性層)の
構成材料から分類すると、非晶質シリコン(アモルファ
スシリコン:a−Si)からなる半導体膜を用いたもの
と、結晶相を有する多結晶質シリコン(非単結晶の結晶
質シリコン)からなる半導体膜を用いたものとに分類す
ることができる。多結晶質シリコンとしては主として多
結晶シリコン(poly−Si)、または微結晶シリコ
ン(μc−Si)が知られている。
【0005】poly−Si、またはμc−Siなどの
多結晶質シリコン(非単結晶の結晶質シリコン)からな
る半導体膜は、アモルファスシリコンからなる半導体膜
と比較してキャリアの移動度が10倍から100倍程度
大きいという特徴があり、スイッチング素子の構成材料
として非常に優れた特性を有する。また多結晶質シリコ
ンを活性層に用いた薄膜トランジスタは高速動作が可能
なことから、近年では、各種論理回路(例えばドミノ論
理、CMOSトランスミッションゲート回路)やこれら
を用いたマルチプレクサ、EPROM、EEPROM、
CCD、RAM、さらに液晶表示装置の駆動回路などを
構成するスイッチング素子としても注目されている。特
に、液晶表示装置においては、画素部(画素アレイ)
と、走査線信号回路や信号線駆動回路などの周辺駆動回
路とを同一の基板上に形成する、いわゆる画素部・駆動
回路部一体型の液晶表示装置の研究・開発も精力的に行
われている。このような画素部・駆動回路部一体型の液
晶表示装置の画素のスイッチン素子、周辺駆動回路のス
イッチング素子としてはpoly−Si、μc−Siな
どの多結晶質シリコンからなる半導体膜をチャネルに用
いた薄膜トランジスタを用いることにより、液晶表示装
置の性能を向上するとともに生産性も向上することがで
きる。
【0006】このようにpoly−Si、μc−Siな
どの多結晶質シリコンからなる半導体膜をチャネルに用
いた薄膜トランジスタは優れた特性を有するが、このよ
うな半導体素子を高い生産性で広く用いるためには解決
しなければならない問題点が残されている。
【0007】poly−Si、μc−Siなどの多結晶
質シリコンからなる半導体膜をチャネルに用いた薄膜ト
ランジスタの代表的な作製プロセスは以下のようなもの
である。例えばガラスなどからなる絶縁性基板(例えば
Corning社1737等)を用意し、この絶縁性基
板上に例えばSiO2 等からなるアンダーコート層(バ
ッファ層)を成膜し、さらにその上に膜厚約50nm程
度のa−Si半導体膜を成膜する。次に、a−Si半導
体膜中の脱水素処理を行い、続いてエキシマ・レーザー
・アニール法(ELA法)等によりa−Si半導体膜の
溶融再結晶化を行ってp−Si半導体膜に形成する。p
−Si半導体膜を薄膜トランジスタの形状にパターニン
グした後、SiO2、SiNx 等からなる厚さ約100
nmゲート絶縁膜を成膜する。ゲート絶縁膜上にゲート
電極を配設した後、ゲート絶縁膜上からp−Si半導体
膜のソース領域およびドレイン領域にn型不純物あるい
はp不純物をイオン・ドーピング法(I/D法)などに
より導入する。ついで、SiO2 等により層間絶縁膜
(膜厚は500nm程度)を形成する。層間絶縁膜を形
成した後、例えば熱アニールなどの方法により半導体膜
のソース領域、ドレイン領域の不純物の活性化を行う。
【0008】この後、層間絶縁膜のソース領域・ドレイ
ン領域に対応する位置にコンタクト・ホールを形成し、
この上から信号線金属を堆積してソース領域、ドレイン
領域と接合したソース電極、ドレイン電極を引き出す。
最後に信号線金属をパターニングすることにより薄膜ト
ランジスタが完成する。
【0009】この中で問題となるプロセスの一つに、半
導体膜に導入したイオンなどの不純物の活性化を挙げる
ことができる。
【0010】不純物の活性化の手法としては、自己活性
化、熱活性化、ELA法により活性化等が検討されてい
るが、いずれの手法においても基板へのダメージを低減
するとともに生産性を向上するために、低ドーズ量で不
純物を導入し、低温で活性化を行うことが求められてい
る。したがって、活性化工程でのプロセス・マージンは
極端に狭いものとなっている。
【0011】ソース領域・ドレイン領域の活性化が不十
分な場合、ソース領域・ドレイン領域は高い抵抗値にと
どまるため充分なON電流を得ることができず、十分な
スイッチング特性を得ることはできない。このため不純
物の活性化は十分に行う必要がある。
【0012】ところが、活性化工程のプロセス・マージ
ンは非常に狭いため、あらかじめ定められたルーチンプ
ロセスでは、十分な活性化を行えない半導体膜も生じて
くる。このような活性化が不十分な半導体膜、あるいは
半導体膜を有する基板は、再度の熱活性化、ELA法に
より追加の活性化工程を施したあとに次の工程へと進め
る必要がある。このように活性化が不十分な半導体膜、
あるいは半導体膜を有する基板に対する救済処置を施す
ためには、活性化工程での活性化の度合いを把握する必
要がある。
【0013】ところが、従来活性化が完了したか否かの
判別は、ソース・ドレイン間の電気抵抗測定に頼ってい
たため、活性化工程では活性化の度合いの判別を行うこ
とはできず、後工程でソース電極・ドレイン電極を形成
して初めて判別が可能となるものであった。
【0014】また、電極形成後に活性化が十分でないこ
とがわかったとしても、ソース電極、ドレイン電極、信
号線などに用いられる金属はアルミニウムなどの低融点
金属が多く、再度の活性化に要する熱的な負荷に耐えら
ることはできない。このため活性化が不十分であること
が判別できたとしても、救済処置を行うことは極めて困
難である。
【0015】さらに、電極、配線などに高融点金属を用
いたり、あるいは熱活性化いがいのELA活性化を採用
したとしても、電極の背面に隠れた領域を活性化するこ
とはできず、したがってコンタクト領域の活性化はでき
なかった。
【0016】このように従来の手法では、活性化工程に
おいて活性化の成否を判別することができないという問
題があった。また、電極を形成したあとに活性化が不十
分なことが判明したとしても、その救済処置を施すこと
は極めて困難であるという問題があった。このため、活
性化不良の薄膜トランジスタまたは活性化不良の薄膜ト
ランジスタを有する薄膜トランジスタアレイは救済する
ことができず、生産性を低下させる大きな要因の一つと
なっているという問題があった。
【0017】
【発明が解決しようとする課題】本発明はこのような問
題点を解決するためになされたものである。すなわち本
発明は、poly−Si、μc−Siなどの多結晶質シ
リコンからなる半導体膜の活性化の度合いを、活性化工
程の最中または直後に判別することができる半導体素子
の検査方法および製造方法を提供することを目的とす
る。また、活性化不良の半導体素子を判別し、救済処置
を施すことができる半導体素子の検査方法および製造方
法を提供することを目的とする。また本発明は半導体素
子の半導体膜の活性化を非接触で測定することができる
半導体素子の検査方法および製造方法を提供することを
目的とする。
【0018】また本発明は、poly−Si、μc−S
iなどの多結晶質シリコンからなる半導体膜の活性化の
度合いを、活性化工程の最中または直後に判別すること
ができる半導体素子の検査装置および製造装置を提供す
ることを目的とする。また、活性化不良の半導体素子を
判別し、救済処置を施すことができる半導体素子の検査
装置および製造装置を提供することを目的とする。また
本発明は半導体素子の半導体膜の活性化を非接触で測定
することができる半導体素子の検査装置および製造装置
を提供することを目的とする。
【0019】
【課題を解決するための手段】このような課題を解決す
るため、本発明は下記のような構成を備えたものであ
る。
【0020】本発明の半導体素子の検査方法は、不純物
をドープしたドープ領域を有する半導体膜の前記ドープ
領域に電磁波を照射する工程と、前記半導体膜の前記ド
ープ領域に対する前記電磁波の透過強度を測定する工程
とを有することを特徴とする。 すなわち本発明の半導
体素子の検査方法は、例えばpoly−Si半導体膜等
のn型不純物、p型不純物が導入されたドープ領域に、
電磁波を照射して、その透過強度に基づいて半導体膜の
ドープ領域の活性化の成否、度合いを判別するものであ
る。なお例えば透過率、吸収率などにより活性化の成
否、度合いを判別するようにしてもよい。
【0021】本発明の半導体素子の製造方法は、不純物
をドープしたドープ領域を有する半導体膜の前記ドープ
領域を活性化する工程と、前記ドープ領域に電磁波を照
射してその透過強度を測定する工程と、測定した前記透
過強度に基づいて前記ドープ領域の活性化の成否を判別
する工程とを有することを特徴とする。例えば測定した
透過強度により活性化が不十分と判別された場合には、
前記半導体膜の前記ドープ領域を再び活性化するように
すればよい。これにより活性化不良の半導体膜を容易に
判別し、救済処置を施すことができ、生産性が向上す
る。 また、前記電磁波の透過強度を測定する工程およ
び前記活性化の成否を判別する工程は、前記ドープ領域
を活性化する工程中に行うようにしてもよい。これによ
り、活性化の最中に活性化の程度を知ることができ、ド
ープ領域のシート抵抗値を最適な値に制御することがで
きる。
【0022】本発明の半導体素子の検査装置は、不純物
をドープしたドープ領域を有する半導体膜の前記ドープ
領域に電磁波を照射する手段と、前記半導体膜の前記ド
ープ領域に対する前記電磁波の透過強度を測定する手段
とを具備したことを特徴とする。
【0023】本発明の半導体素子の製造装置は、不純物
をドープしたドープ領域を有する半導体膜の前記ドープ
領域を活性化する手段と、前記ドープ領域に対する電磁
波の透過強度を測定する手段と、前記透過強度に基づき
前記ドープ領域の前記活性化の成否を判別し、前記ドー
プ領域が活性化していると判別された場合には前記活性
化を終了する手段とを具備したことを特徴とする。また
不純物をドープしたドープ領域を有する半導体膜の前記
ドープ領域に電磁波を照射して前記ドープ領域を活性化
する手段と、前記ドープ領域に対する前記電磁波の透過
強度を測定する手段と、前記透過強度に基づき前記ドー
プ領域の前記活性化の成否を判別し、前記ドープ領域が
活性化していると判別された場合には前記電磁波の照射
を終了する手段とを具備するようにしてもよい。
【0024】すなわち本発明の半導体素子の検査方法、
検査装置は、例えばpoly−Si半導体膜等のn型不
純物、p型不純物が導入されたドープ領域に、電磁波を
照射して、その透過強度によって半導体膜のドープ領域
の活性化の成否、度合いを判別するものである。
【0025】また本発明の本発明の半導体素子の製造方
法、製造装置は、例えばpoly−Si半導体膜等のn
型不純物、p型不純物が導入されたドープ領域に、電磁
波を照射してその透過強度によって半導体膜のドープ領
域の活性化の成否、度合いを判別するものである。これ
により活性化を最適な段階で終了することができ、また
活性化不良の半導体を救済することもできる。
【0026】半導体膜に照射する電磁波としては、例え
ば波長約350nm〜500nmの可視光を用いるよう
にしてもよい。また、ドープ領域の活性化のために照射
する光を用いてその透過強度を測定するようにしてもよ
い。活性化の判別は、所定波長の電磁波の透過強度に基
づいて行うようにしてもよいし、所定範囲の波長に対す
る透過強度のスペクトルに基づいて行うようにしてもよ
い。
【0027】すなわち本発明は、ドープ領域に対する電
磁波の透過強度とドープ領域のシート抵抗値に相関があ
ることに着目したものであり、簡易な方法で、かつ非接
触でドープ領域の状態を知ることができるものである。
【0028】不純物の活性化をその現象から理解してみ
る。poly−Si、μc−Siなどの多結晶質シリコ
ンからなる半導体膜にイオンドーピングを施すとと、高
エネルギーを持ったイオンは半導体膜のーを構成するシ
リコンの結晶を破壊しながら注入される。活性化は、注
入されるドーパントが、半導体膜のSi原子と格子を組
むサイトへ移動して組み込まれることに対応しており、
活性化により半導体膜は結晶性を回復する。すなわち、
活性化の度合いを把握するには、半導体膜の結晶性の回
復の程度を把握すればよい。
【0029】a−Siとpoly−Si、μc−Siで
は電磁波に対する光の吸収係数が異なっている。本発明
においては不純物を導入した半導体膜に対する電磁波の
透過特性を評価することにより活性化の成否を判別して
いる。電磁波の透過特性の評価対象となるソース領域/
ドレイン領域は一般的にはミクロン・オーダーのサイズ
であるため、その点からも光学的な測定は好適である。
透過特性の評価にあたっては、a−Siによる吸収係数
とpoly−Siまたはμc−Siによるの吸収係数の
違いを積極的に利用して活性化の成否の判別を行ってい
る。
【0030】例えば液晶表示装置のアレイ基板は、基
板、半導体層、絶縁層をはじめ基本的には可視光を透過
する材料により構成されている。これは例えば透過型液
晶表示装置では液晶表示装置を透過する可視光の強度変
調を行うことにより表示を行うものであることによって
も明らかである。したがって可視光の波長域で大きく異
なる透過特性を有するa−Siとp−Siの区別の評価
としては都合がよい。
【0031】さて、これまでは製造方法の視点からの解
決策を述べてきたが、本発明を半導体素子の製造装置に
適用することによりさらなる利点が生じる。例えば、不
純物をドープした半導体膜の炉アニールによる熱活性化
を考える。活性化温度は例えば500℃程度に一意に決
めることができるが、アニール時間の設定は困難であ
る。不純物が注入された後の半導体膜の状態が常に一定
であれば活性化条件を一意的に決定すればよいが、実際
には不純物注入後の半導体膜の状態はばらつきが大きい
ため活性化条件を一意的に決定することはできない。こ
れは、不純物注入自体のばらつき、被注入膜の状態のば
らつき、また先に示した薄膜トランジスタ製造フローの
場合ではゲート絶縁膜を通じて不純物の注入を行うが、
その際のゲート絶縁膜の膜厚のばらつき等の影響を受け
るからである。これらのばらつきに対する対策の一つと
して、アニールを長時間にわたって十分に施す手法もあ
るが、スループット的に不利であること、および長時間
のアニールは逆に半導体膜高抵抗化を招いてしまうこと
から好ましくない。
【0032】図1は不純物をドープした半導体膜のアニ
ール時間(アニール温度600℃)と半導体膜のシート
抵抗との関係の例を示すグラフである。この例では、ガ
ラス基板(1737、コーニング社製)上にシリコン酸
化膜(SiOx 膜)からなる厚さ約100nmのアンダ
ーコート層を形成し、その上にELA法で形成した膜厚
50nmのpoly−Si半導体膜に、厚さ約80nm
のシリコン酸化膜をキャップとしてイオン・ドーピング
法により不純物イオンの注入を行った。イオン・ドーピ
ングの条件は、加速電圧65kV、総ドーズ量1.0×
1016cm-2、電流密度1μA/cm-2とした。またド
ーパントとしては、H2 で希釈した5%PH3 ガスを用
いて行った。
【0033】アニール前のシート抵抗値は4×106 Ω
/sq.以上(本実験でのシート抵抗の測定上限)であ
るが、600℃、1時間のアニールに1×103 Ω/s
q.まで低下する。ところが1時間以上のアニールで
は、アニール時間とともにシート抵抗が上昇してしまう
ことがわかる。
【0034】このシート抵抗の上昇は半導体膜からの水
素脱離に起因するものと考えられ、したがって適当な時
間でアニールを打ち切る必要がある。そのためには、活
性化を行う装置に、半導体膜への電磁波の透過特性を評
価する手段を組み込むことが好適である。このような構
成によれば、透過強度が上昇し、あらかじめ定めておい
たレベルに達したところでアニールを終了することがで
きる。
【0035】これまではプロセス上最もマージンが狭く
困難なドープ領域の活性化について説明したが、全く同
様の構成によりa−Si半導体膜のpoly−Siへの
結晶化の判別を行うこともできる。
【0036】このような構成を採用することにより、本
発明によれば、poly−Si、μc−Siなどの多結
晶質シリコンをチャネル半導体膜に用いた薄膜トランジ
スタなどの半導体素子において、不純物の活性化の成否
の判別ををスルー・プロセスに対して擾乱を与えること
なく行うことができる。また活性化工程の最中、または
活性化工程の直後に半導体膜の評価を行うことが可能と
なる。したがって、活性化を必要かつ十分なだけ行うこ
とができる。また、活性化不良を活性化工程の直後に判
別することができるため、救済処置を施すことができ
る。したがって、不良も低減し、タクトタイムも短くな
り、半導体素子の製造の生産性を大幅に向上することが
できる。
【0037】また、例えばドープ領域に対する照射光の
反射により活性化を判別しようとすると、シリコン酸化
膜、シリコン窒化膜、ガラスや石英などからなる基板そ
の他と一体的に積層されている半導体膜のドープ領域の
活性化を判別することが非常に困難である。これに対し
本発明では、ドープ領域に対する電磁波の透過強度を測
定する構成を採用しているため、ドープ領域を有する半
導体膜を含む透光性の積層構造体(例えば製造中の薄膜
トランジスタなど)についても容易にその活性化の度合
いを判別することができる。
【0038】
【発明の実施の形態】以下、本発明についてさらに詳細
に説明する。
【0039】(実施形態1)発明者らは、poly−S
i半導体膜に不純物イオンを導入した試料を作成し、可
視光域における電磁波の透過スペクトルとシート抵抗と
の相関について検討した。
【0040】準備した試料は、ガラス基板(NA35)
上にシリコン酸化膜(SiOx 膜)からなる厚さ約40
0nmのアンダーコート層をプラズマCVD法等により
成膜し、その上に厚さ約40nmのa−Si半導体膜を
プラズマCVD法等により成膜した。このa−Si半導
体膜は、ELA法により溶融再結晶化してpoly−S
i半導体膜を形成した。このように形成したpoly−
Si半導体膜に、n型不純物としてリン(P)をイオン
・ドーピング法により導入し、ELA活性化を行った。
【0041】イオン・ドーピング条件は、加速電圧10
kV、総ドーズ量8.0×1015cm-2、電流密度5μ
A/cm2 とした。またH2 で希釈した5%PH3 ガス
をドーパントのソースとして用いた。
【0042】ELA活性化は、エキシマ・レーザーの照
射Fluenceを、0mJ/cm2 、150mJ/c
2 、200mJ/cm2 と3通りに変化させて行っ
た。
【0043】このように活性化を行った半導体膜に可視
光域の電磁波を照射してその透過強度を測定した。また
4探針によりシート抵抗値を測定した。なおシート抵抗
の測定限界は4×106 Ω/sq.である(上限)。
【0044】表1に、各ELA−Fluenceに対応
した半導体膜のシート抵抗値を示す。
【表1】 図2は活性化を行った半導体膜に対する可視光域の電磁
波の透過スペクトルの例である。測定波長は300nm
から800nmとした。
【0045】図2からわかるように、約350nm以上
の波長域で、ドープ領域のシート抵抗に対応して電磁波
の透過強度(透過率)に差異が生じている。更に特徴的
なことは、低抵抗膜の透過強度スペクトルのプロファイ
ル(シート抵抗1.3×103 Ω/sq.に対応したプ
ロファイル)の波長約450〜460nm付近にみられ
る微細構造である。これは、シリコン結晶のバンド構造
を反映した構造であると考えられ、このような透過強度
プロファイルの構造を調べることにより明確にかつ簡便
にドープ領域のシート抵抗の違いを検知し、活性化の成
否の判定を行うことができる。例えば透過強度スペクト
ルの微分係数をとると、高抵抗膜の透過強度スペクトル
のプロファイルでは常に正の値を有するが、低抵抗膜で
は前述した微細構造のために負の値を有する部分があ
る。したがって、例えばドープ領域に対する電磁波の透
過強度プロファイルの微分係数に注目し、その符号を判
定することにより活性化の成否の判定を行うようにして
もよい。
【0046】(実施形態2)つぎにp型不純物を導入し
たpoly−Si半導体膜に本発明を適用した例につい
て説明する。
【0047】実施形態1と同様に、poly−Si半導
体膜に不純物イオンを導入した試料を作成し、可視光域
における電磁波の透過スペクトルとシート抵抗との相関
を検討した。
【0048】準備した試料は、ガラス基板(NA35)
上にシリコン酸化膜(SiOx 膜)からなる厚さ約40
0nmのアンダーコート層をプラズマCVD法等により
成膜し、その上に厚さ約40nmのa−Si半導体膜を
プラズマCVD法等により成膜した。このa−Si半導
体膜は、ELA法により溶融再結晶化してpoly−S
i半導体膜を形成した。
【0049】poly−Si半導体膜上にさらに厚さ約
100nmのシリコン酸化膜を成膜した状態で、p型不
純物としてホウ素(B)をイオン・ドーピング法により
導入し、ELA活性化を行った。
【0050】イオン・ドーピング条件は、加速電圧40
kV、総ドーズ量2.5×1016cm-2、電流密度10
μA/cm2 とした。またH2 で希釈した5%B2 6
ガスをドーパントのソースとして用いた。
【0051】イオン・ドーピング終了後、ドープ領域の
表面のシリコン酸化膜をエッチングして取り除き、4探
針によりそのシート抵抗値を測定したところ、2.6×
103 Ω/sq.であり、自己活性化していた。表面の
シリコン酸化膜を除去しない同様の試料に可視光域の電
磁波を照射してその透過強度を測定した。
【0052】図3は活性化を行った半導体膜に対する可
視光域の電磁波の透過スペクトルの別の例である。測定
波長は300nmから800nmとした。
【0053】透過強度の絶対値、および波長450〜4
60nm付近の透過強度スペクトルのプロファイルを図
2と比較すると、図3の例ではn型poly−Siの低
抵抗膜と同程度の透過強度を示しており、さらにn型p
oly−Siの低抵抗膜に特徴的に認められた波長45
0〜460nm付近の微細構造も同様に認められること
がわかった。
【0054】このように、poly−Si半導体膜の導
電型(n型、p型)によらず、透過強度スペクトル等を
ドーパントの活性化の指標とすることができることがわ
かる。 なお、実施形態1、実施形態2では活性化した
半導体膜に対する可視光のスペクトルを測定した例を説
明したが、図2、図3からも明らかなように波長約35
0nm以上の領域では、シート抵抗の差により透過強度
にも差が生じていることがわかる。したがって、例えば
この波長領域で所定波長の電磁波を半導体膜のドープ領
域に照射し、その透過強度によって活性化の成否を判別
することもできる。
【0055】(実施形態3)つぎに本発明の半導体素子
の製造方法を薄膜トランジスタの製造に適用した例につ
いて説明する。なお、ここではnチャネルのコプラナ型
薄膜トランジスタの製造工程を例にとって説明する。
【0056】図4、図5は本発明を適用した薄膜トラン
ジスタの製造工程を説明するための図であり、主要な工
程における薄膜トランジスタの断面構造を概略的に示し
たものである。
【0057】最初に、ガラス、石英等からなる透光性の
縁性性基板11上にPE(プラズマエンハンスド)CV
D法等によりバッファ層12となるSiOx 膜を約10
0nm程度の膜厚で成膜する。ついでCVD法等により
約1×1018cm-3の濃度のB(ホウ素)をドープした
a−Si:H(水素添加したa−Si)からなる第1の
半導体膜13を厚さ約80nm成膜し、温度500℃で
1時間にわたり炉アニールを行った。
【0058】その後、例えばXeClエキシマレーザを
用いたELA法によりa−Si半導体膜13を溶融再結
晶化させてpoly−Siからなる多結晶質の半導体膜
15を形成した。
【0059】この後、フォトリソグラフィープロセス等
によりpoly−Si半導体膜15のパターニング、エ
ッチングを行い、あらかじめ定められた形状に成形する
(図4(a))。
【0060】次に、パターニングした半導体膜15の上
側から、CVD法などによりSiOx からなる膜厚約1
00nmのゲート絶縁膜16を成膜する(図4
(b))。
【0061】続いて、例えば厚さ約400nmのMoW
を被着し、フォトリソグラフィ、エッチングによりゲー
ト電極17に成形する。ついで、このゲート電極17を
マスクとしてゲート絶縁膜16をエッチングする。(図
4(c))。
【0062】次に、ゲート電極17をマスクとし自己整
合的にイオンドーピング法によりH(水素)とB(ボロ
ン)を同時注入することにより、ソース領域15sとド
レイン領域15dを形成する(図4(d))。イオンド
ーピングの条件としては例えば加速電圧は約65ke
V、ドーズ量は約3×1015cm-2とした。イオンドー
ピングするドーパントの原料ガスとしてはPH3 を希ガ
スで希釈したガスを用いた。なおこの工程で、PH3
希ガスの代わりにB2 6 /H2 、B2 6 /希ガスを
用いて、加速電圧約50kV、ドーズ量約1×1016
-2程度でイオンドーピングを行うとp−chTFTが
形成される。
【0063】この後レジスト等の剥離を行い、さらに、
APCVD法等によりシリコン窒化膜乃至シリコン酸化
膜からなる層間絶縁膜18を400nm程度被着し、6
00℃、3時間の炉アニールによりコンタクト領域であ
るソース領域15s、ドレイン領域15dの活性化を行
う(図5(e))。なお、図中15cはチャネル領域で
ある。なおここでは炉アニールによりドープ領域の活性
化を行う例について説明するが、活性化の手法は任意で
あり例えばELA活性化を行うようにしてもよい。
【0064】このアニーリング工程が終了した後、実施
形態1乃至実施形態2で説明したように、可視光をソー
ス・ドレイン領域に照射し、その透過光スペクトルある
いは所定波長の透過光強度を測定し、活性化がドープ領
域であるソース領域15s、ドレイン領域15dのシー
ト抵抗を十分に下げるだけ行われたかどうかを判別す
る。活性化が十分でないと判別された活性化不良の薄膜
トランジスタは、十分に活性化するまで追加の炉アニー
ルを行う。図6は活性化判別プロセスの例を概略的に示
すフローチャートである。本発明では活性化工程の中
途、あるいは活性化工程の直後から活性化の成否の判定
を行うことができ、活性化不良の薄膜トランジスタ、活
性化不良の薄膜トランジスタを有する薄膜トランジスタ
アレイを救済することができる。
【0065】この後、フォトリソグラフィプロセスによ
り、層間絶縁膜18をRIEによりエッチングし、続い
て連続的にCDE処理によりソース領域15s、ドレイ
ン領域15dの表面をエッチングすることによりコンタ
クトホール18aを開孔する(図5(f))。
【0066】この後に、例えばAlなどの導電性材料を
スパッタリング法などにより成膜し、フオトリソグラフ
ィプロセス等によりパターニングしてソース電極19
s、ドレイン電極19dを形成する(図5(g))。
【0067】以上のような工程によりnチャネルのコプ
ラナ型薄膜トランジスタが完成する。従来の薄膜トラン
ジスタの製造方法では、電極形成工程の後に電気的な測
定により活性化の判別を行っていたため、活性化不良の
薄膜トランジスタを救済することがほとんど不可能であ
った。本発明では、活性化工程の中途、または活性化工
程の直後から活性化が十分に行われたかどうかを判別す
ることができる。このため、薄膜トランジスタの生産性
を大幅に向上することができる。
【0068】なおここでは層間絶縁膜18の形成後に活
性化を行った例を説明したが、活性化は層間絶縁膜18
を形成する前に行うようにしてもよい。
【0069】またここでは炉アニールによりpoly−
Si半導体膜15にドープした不純物の活性化を行い、
この活性化工程の後に活性化の成否を判別した例につい
て説明したが、本発明では活性化を行いながら活性化の
度合いを判別するようにしてもよい。また例えばELA
活性化など電磁波の照射によりドープ領域の活性化を行
う場合、活性化のために照射する例えばエキシマ・レー
ザー等の電磁波の透過強度を測定して、その測定結果を
活性化のための照射光学系の制御にフィードバックする
ようにしてもよい。
【0070】(実施形態4)図7は本発明の半導体素子
の検査装置の構成を模式的に示す図である。
【0071】この検査装置20は、不純物をドープした
ドープ領域を有する半導体膜15のドープ領域に電磁波
を照射する照射光学系21と、半導体膜15のドープ領
域に対する電磁波の透過強度を測定する検出系22とを
具備したものである。
【0072】図7では、例えば図4(e)のように不純
物を注入したあと、不純物が注入されたソース領域15
s、ドレイン領域15dのようなドープ領域に電磁波を
照射し、その透過強度を検出系22により検出する構成
を採用している。ここではガラス基板11上にシリコン
酸化膜からなるアンダーコート層12、不純物がドープ
されたソース領域15s、ドレイン領域15dを有する
半導体膜15、およびシリコン酸化膜からなるゲート絶
縁膜16が形成された積層物を測定対象として、照射光
学系21から照射された電磁波をソース領域15sに照
射し、その透過光を検出する検出器を備えた検出系22
により測定する様子を示している。
【0073】照明光学系に分光器を備えるようにすれ
ば、ドープ領域に対する照射光の透過強度スペクトルを
得ることもできる。
【0074】測定された透過光強度あるいは透過光強度
のスペクトルは、例えばA/D変換して電子計算機など
の情報処理装置に入力し、活性化の成否を判別するよう
にしてもよい。
【0075】このような構成を採用することにより、半
導体膜のドープ領域が活性化されたかどうかを、容易に
判別することができる。また照射光の反射により活性化
を判別を適用することが困難な、ドープ領域を有する半
導体膜を含む透光性の積層構造体(例えば製造中の薄膜
トランジスタなど)についても容易にその活性化の度合
いを判別することができる。さらに、活性化が十分に行
われたか否かを非接触で判別することもできる。このた
め、半導体膜や半導体膜を有するアレイ基板に力学的、
電気的負荷を与えることなく半導体膜の状態の検査を行
うことができる。 なお、前述したように本発明の半導
体素子の検査装置は、活性化の成否の判別に限らず、a
−Si半導体膜をpoly−Si半導体膜に形成する際
に用いることもできる。
【0076】(実施形態5)図8は本発明の半導体素子
の製造装置の構成の例を概略的に示す図である。
【0077】この半導体素子の製造装置は、不純物を導
入したドープ領域を有する半導体膜を活性化するための
アニール炉である。
【0078】このアニール炉30は、加熱手段によりチ
ャンバ31内部の温度を制御できるようになっている。
この例ではヒーター32によりチャンバ31内部を70
0℃程度まで加熱できるようになっている。半導体膜を
形成した、例えば図4(d)、図5(e)のような状態
の基板11は、基板ホルダ33によりチャンバ31の内
部に保持される。半導体膜15のドープ領域は、このア
ニール炉内で約400℃〜600℃程度の温度で加熱さ
れることにより活性化される。
【0079】そしてこの半導体素子の製造装置は、半導
体膜15を形成した基板11のドープ領域に電磁波を照
射する照射光学系と、ドープ領域に対する電磁波の透過
強度を測定する検出系とを備えている。この例では照射
光学系は、例えばWランプなどの光源34と、光源光を
分光する分光器35と分光された光源光を半導体膜15
が形成された基板11の所定領域に照射するためのファ
イバーケーブル36とから構成されている。
【0080】不純物がドープされた半導体膜15のドー
プ領域を透過した光源光はファイバーケーブル37によ
り検出器38に送られ、透過光強度に対応した電気信号
として出力される。すなわち、ファイバーケーブル36
の出射部と、ファイバーケーブル37の入射部との間が
測光路となる。
【0081】基板ホルダ33に保持された基板11は、
基板操作治具39により操作され、照射光学系により照
射される電磁波の光路を、基板11上に配設された半導
体膜15のドープ領域が遮るように移動され、その透過
強度が測定される。測定点数は必要に応じて定めるよう
にすればよいが、例えばアニール炉内に保持されたすべ
ての基板について複数点を測定するようにしてもよい
し、アニール炉内に保持された基板のうち幾つかをサン
プリングして測定するようにしてもよい。
【0082】検出器38により検出されたドープ領域に
対する電磁波の透過強度は上述のように電気信号として
出力され、ディジタルボルトメータによりA/D変換さ
れ判別装置40に入力される。判別装置40では、例え
ば検出された電磁波の透過強度または透過強度スペクト
ルに基づいて、チャンバ31内の基板11上に配設され
た半導体膜15のドープ領域が十分活性化したか否かを
判別する。
【0083】活性化の成否の判別は、例えば予め設定さ
れた時間のアニールが終了した後に行って、活性化が足
りない場合にはさらに追加のアニールを行うようにして
もよい。またアニールを行いながら透過強度の検出を行
い、活性化の度合いがあらかじめ定められたレベルに至
った段階で、アニールを終了するようにしてもよい。
【0084】このような構成を採用することにより本発
明の半導体素子の製造装置においては、アニールを行い
ながら、アニール終了直後から半導体膜の活性化不良を
判別することができる。したがって半導体膜のシート抵
抗値を透過強度に基づいて最適な値に制御されるように
アニールを行うことができる。さらに、活性化が不十分
な場合には追加のアニールを行うことにより活性化不良
の基板を救済することができ、生産性を大きく向上する
ことができる。さらにアニール炉内に基板を保持したま
ま活性化の成否を判別することができるため、基板の不
要な出し入れを行わずにすみ、生産性を向上することが
できる。
【0085】なお上述の例では多結晶質シリコンとして
poly−Siを取り上げて説明したが、μc−Siで
も全く同様に適用することができた。また、透過強度、
透過率率の代わりに吸収(absorbance)を測
定するようにしても全く同様に活性化の判別を行うこと
ができる。
【0086】
【発明の効果】以上説明したように本発明の半導体素子
の検査方法、検査装置によれば、例えば不純物が導入さ
れたpoly−Siなどの多結晶質半導体膜の活性化の
成否、度合いを非接触で容易に調べることができる。ま
た、半導体膜が他の透光性材料と積層されたり、覆われ
ている場合でも活性化の成否、度合いを非接触で容易に
調べることができる。
【0087】また本発明の半導体素子の製造方法、製造
装置によれば、活性化工程の中途、または活性化工程の
直後から活性化が十分に行われたかどうかを判別するこ
とができ、活性化不良の半導体素子に救済処置を施すこ
とができる。このため半導体素子の生産性を大幅に向上
することができる。さらに半導体膜のシート抵抗値が最
適な値になるように、アニール条件を透過強度に基づい
て制御することができる。
【図面の簡単な説明】
【図1】不純物をドープした半導体膜のアニール時間と
半導体膜のシート抵抗との関係の例を示すグラフ。
【図2】活性化を行った半導体膜のドープ領域に対する
可視光域の電磁波の透過強度スペクトルの例。
【図3】活性化を行った半導体膜のドープ領域に対する
可視光域の電磁波の透過スペクトルの別の例。
【図4】本発明を適用した薄膜トランジスタの製造工程
を説明するための図。
【図5】本発明を適用した薄膜トランジスタの製造工程
を説明するための図。
【図6】活性化判別プロセスの例を概略的に示すフロー
チャート。
【図7】本発明の半導体素子の検査装置の構成を模式的
に示す図。
【図8】本発明の半導体素子の製造装置の構成の例を概
略的に示す図。
【符号の説明】
11…………絶縁性基板 12…………バッファ層 15…………半導体膜 15s………ソース領域 15d………ドレイン領域 16…………ゲート絶縁膜 17…………ゲート電極 18…………層間絶縁膜 18a………コンタクトホール 19s………ソース電極 19d………ドレイン電極 20…………検査装置 21…………照明光学系 22…………検出系 30…………アニール炉 31…………チャンバ 32…………ヒーター 33…………基板ホルダ 34…………光源 35…………分光器 36…………ファイバーケーブル 37…………ファイバーケーブル 38…………検出器 39…………基板操作治具 40…………判別装置

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 不純物をドープしたドープ領域を有する
    半導体膜の前記ドープ領域に電磁波を照射する工程と、 前記半導体膜の前記ドープ領域に対する前記電磁波の透
    過強度を測定する工程と、を有することを特徴とする半
    導体素子の検査方法。
  2. 【請求項2】 不純物をドープしたドープ領域を有する
    半導体膜の前記ドープ領域を活性化する工程と、 前記ドープ領域に電磁波を照射してその透過強度を測定
    する工程と、 前記透過強度に基づいて前記ドープ領域の活性化の成否
    を判別する工程とを有することを特徴とする半導体素子
    の製造方法。
  3. 【請求項3】 不純物をドープしたドープ領域を有する
    半導体膜の前記ドープ領域に電磁波を照射する手段と、 前記半導体膜の前記ドープ領域に対する前記電磁波の透
    過強度を測定する手段とを具備したことを特徴とする半
    導体素子の検査装置。
  4. 【請求項4】 不純物をドープしたドープ領域を有する
    半導体膜の前記ドープ領域を活性化する手段と、 前記ドープ領域に対する電磁波の透過強度を測定する手
    段と、 前記透過強度に基づき前記ドープ領域の前記活性化の成
    否を判別し、前記ドープ領域が活性化していると判別さ
    れた場合には前記活性化を終了する手段とを具備したこ
    とを特徴とする半導体素子の製造装置。
JP20474697A 1997-07-30 1997-07-30 半導体素子の検査方法、半導体素子の製造方法、半導体素子の検査装置、および半導体素子の製造装置 Withdrawn JPH1154581A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20474697A JPH1154581A (ja) 1997-07-30 1997-07-30 半導体素子の検査方法、半導体素子の製造方法、半導体素子の検査装置、および半導体素子の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20474697A JPH1154581A (ja) 1997-07-30 1997-07-30 半導体素子の検査方法、半導体素子の製造方法、半導体素子の検査装置、および半導体素子の製造装置

Publications (1)

Publication Number Publication Date
JPH1154581A true JPH1154581A (ja) 1999-02-26

Family

ID=16495651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20474697A Withdrawn JPH1154581A (ja) 1997-07-30 1997-07-30 半導体素子の検査方法、半導体素子の製造方法、半導体素子の検査装置、および半導体素子の製造装置

Country Status (1)

Country Link
JP (1) JPH1154581A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013235915A (ja) * 2012-05-08 2013-11-21 Japan Steel Works Ltd:The シート抵抗率計測機構付きレーザアニール装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013235915A (ja) * 2012-05-08 2013-11-21 Japan Steel Works Ltd:The シート抵抗率計測機構付きレーザアニール装置

Similar Documents

Publication Publication Date Title
KR0174029B1 (ko) 절연게이트형 반도체장치 및 그의 제조방법
KR100287776B1 (ko) 반도체장치및그제작방법
KR100280171B1 (ko) 비단결정반도체장치(박막트랜지스터)와 이것을 이용한 액정표시장치 및 그 제조방법
JPH10270363A (ja) 半導体装置の作製方法
CN102576739B (zh) 薄膜晶体管及其制造方法、半导体装置及其制造方法以及显示装置
CN102544070A (zh) 微晶薄膜晶体管、包括该晶体管的显示装置及其制造方法
US5786231A (en) Screening method for selecting semiconductor substrates having defects below a predetermined level in an oxide layer
TW554538B (en) TFT planar display panel structure and process for producing same
SG182208A1 (en) Manufacturing method of soi substrate and manufacturing method of semiconductor device
JP4618948B2 (ja) 半導体装置の評価方法
EP0459836A2 (en) Method for fabricating thin-film transistors
KR20050036918A (ko) 박막 트랜지스터 제조 방법
JP3326020B2 (ja) 薄膜トランジスタの作製方法
JPH1154581A (ja) 半導体素子の検査方法、半導体素子の製造方法、半導体素子の検査装置、および半導体素子の製造装置
JP2000068518A (ja) 薄膜トランジスタの製造方法
JP2008147461A (ja) 半導体基板の評価方法および半導体基板評価用素子
JP2013030542A (ja) 非晶質半導体膜の評価方法、及び半導体装置の製造方法
JP3765936B2 (ja) 半導体装置の作製方法
JP2789417B2 (ja) 半導体装置の作製方法
JP3359906B2 (ja) 半導体装置の作製方法
JP4001838B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JPH08139016A (ja) 薄膜集積回路の製造方法
JPH07193252A (ja) 薄膜トランジスタ及びその製造方法
JP4056790B2 (ja) 半導体装置の作製方法
JP2896124B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041005