CN100461368C - 具有氘化掩埋层的半导体晶片及其制造方法 - Google Patents
具有氘化掩埋层的半导体晶片及其制造方法 Download PDFInfo
- Publication number
- CN100461368C CN100461368C CNB2006100726413A CN200610072641A CN100461368C CN 100461368 C CN100461368 C CN 100461368C CN B2006100726413 A CNB2006100726413 A CN B2006100726413A CN 200610072641 A CN200610072641 A CN 200610072641A CN 100461368 C CN100461368 C CN 100461368C
- Authority
- CN
- China
- Prior art keywords
- deuterium
- device layer
- described device
- concentration
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims description 44
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims abstract description 100
- 229910052805 deuterium Inorganic materials 0.000 claims abstract description 98
- 239000012212 insulator Substances 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 33
- 235000012431 wafers Nutrition 0.000 claims description 40
- 238000009792 diffusion process Methods 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 229910000676 Si alloy Inorganic materials 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 8
- 239000000377 silicon dioxide Substances 0.000 claims 4
- 235000012239 silicon dioxide Nutrition 0.000 claims 3
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 20
- 230000002950 deficient Effects 0.000 description 10
- 238000000137 annealing Methods 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- -1 oxonium ion Chemical class 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000035755 proliferation Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000008521 reorganization Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Plasma & Fusion (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
一种用于形成SOI衬底和在该SOI衬底上建立的集成电路的方法和结构，在衬底的掩埋绝缘体层中包含氘。该掩埋绝缘体层中的氘作为储备层，以在整个器件制造工艺中供应氘。提供足够量的氘来扩散到掩埋绝缘体层之外，以到达并钝化栅绝缘体中的缺陷和在晶体管体与栅绝缘体之间界面处的缺陷，并且补充从该界面扩散出去的氘。
Description
技术领域
本发明涉及半导体衬底和集成电路制造领域，具体涉及具有氘化掩埋层的半导体衬底和器件。
背景技术
在半导体器件的制造中，氢钝化已成为一种公知且即成的实践。在氢钝化工艺中，除去影响半导体器件操作的缺陷。例如，这种缺陷已被描述为在半导体器件的有源部件上的重组/产生中心。认为这些中心是由悬挂键所引起的，其引入这样的能隙状态，即在器件中部分地根据施加的偏压，除去电荷载流子或添加不必要的电荷载流子。虽然悬挂键主要出现在器件的表面或界面处，但是还认为它们出现在空位、微气孔、位错处，并且还与杂质相关联。
在半导体产业中出现的另一个问题是，由热载流子效应引起的器件性能的下降。对于使用较大比例电压的较小器件而言，尤为关心这个问题。当使用这种高电压时，沟道载流子会具有足够的能量进入绝缘层，并且降低器件性能。例如，在基于硅的P沟道MOSFET中，由氧化物中的俘获空穴可以减小沟道强度，这导致在漏极附近的氧化物正电荷。另一方面，在N沟道MOSFET中，由电子进入氧化物并产生界面阱和氧化物耗尽(wear-out)可以引起栅漏短路。
在集成电路制造领域中已知，在绝缘栅场效应晶体管(IGFET，包括MOSFET)的栅绝缘体和半导体衬底的界面处通过氘的缺陷钝化，与通过氢或其他方法的钝化相比，在提高器件可靠性方面提供优势。
还已知在实现这种钝化中存在重要的问题。在生产线后端(BEOL)工艺之前、期间和/或其中，通常通过使晶片在氘中退火来完成界面的氘化。
如果在生产线后端(BEOL)处理步骤之前执行界面的氘化，则随后升高的温度将使氘从界面扩散出去，并因而降低了氘所带来的优点。已提出，在氘退火之后，可以通过在栅极之上增加一个扩散阻挡帽(例如，氮化物帽)来保存氘，但该帽层增加了工艺复杂度和成本。
当在BEOL工艺期间或之后进行氘退火时，退火温度必须小于450℃，以便于避免金属化的损坏。该低温度意味着退火时间必须远大于相对应的在高温下的退火，以便于确保氘通过后端中的多互连层扩散，以达到栅氧化物界面缺陷并使栅氧化物界面缺陷钝化。
另外，因为由于在BEOL工艺诸如膜淀积、刻蚀、离子注入和清洗等中存在氢，大多数界面缺陷可能已经被氢钝化，所以在BEOL工艺之后执行氘退火会导致低氘化效率。
本领域可以受益于一种可节约地执行的氘钝化方法以及一种具有在整个处理中供应氘的储备层(reservoir)的结构。
发明内容
本发明涉及一种方法，通过向晶片中的掩埋绝缘体(BOX)添加氘，供应用于绝缘体上硅(SOI)或类似的半导体衬底和集成电路中的缺陷钝化的氘，从而使掩埋绝缘体中的氘向上扩散到半导体器件层，以在整个处理中钝化缺陷。
本发明的另一个特征是一种具有氘化掩埋绝缘体的半导体衬底。
本发明的又一个特征是形成具有氘化掩埋绝缘体的半导体器件。
本发明的又一个特征是形成具有氘化掩埋绝缘体的半导体衬底和器件，使得在掩埋绝缘体中的氘向上扩散，以钝化栅绝缘体中的缺陷以及在栅绝缘体和半导体本体之间的界面处的缺陷。
本发明的又一个特征是形成具有氘化掩埋绝缘体的半导体衬底和器件，使得在掩埋绝缘体中的氘向上扩散到栅绝缘体界面，以补充从该界面扩散出去的氘。
本发明的又一个特征是一种具有氘化掩埋绝缘体的半导体衬底，使得在掩埋绝缘体中的氘向上扩散到栅绝缘体界面，以在整个处理中钝化界面缺陷。
本发明提供一种形成半导体晶片的方法，所述半导体晶片具有通过绝缘体隔离层与衬底层相隔开的半导体器件层，所述方法包括以下步骤：提供一个半导体晶片；形成所述绝缘体隔离层；以及在所述隔离层中引入氘，且在所述隔离层靠近所述半导体器件层的表面或其附近，氘的浓度达到最高。
本发明还提供一种半导体晶片，包括衬底、半导体的器件层和将所述器件层和所述衬底隔开的绝缘层，其中：所述绝缘层包含氘，且在所述绝缘层靠近所述器件层的表面或其附近，氘的浓度达到最高。
本发明还提供一种集成电路，包含在半导体晶片的器件层中形成的绝缘栅场效应晶体管组，所述器件层布置在掩埋绝缘体层之上，所述掩埋绝缘体层将所述器件层与衬底隔开；所述绝缘栅场效应晶体管组包括在所述器件层中由晶体管体隔开的源极和漏极、布置在所述晶体管体之上且与所述晶体管体相邻并且在所述晶体管体与其之间具有界面的栅绝缘体、以及布置在所述栅绝缘体之上的栅极，其中扩散路径从所述掩埋绝缘体延伸到所述界面；利用氘钝化所述界面，以及所述掩埋绝缘体包含储备浓度的氘，且在所述掩埋绝缘体靠近所述器件层的表面或其附近，氘的浓度达到最高。
附图说明
图1表示晶片键合工艺中的步骤。
图2表示具有氘化掩埋氧化物的键合晶片。
图3示意地表示形成氘化SIMOX晶片的工艺。
图4表示氘化晶片上的FET的横截面。
图5示意地表示在键合之前将氘添加到晶片的工艺。
具体实施方式
图1和图2以简化形式表示了根据本发明的晶片键合工艺。键合晶片在市场上可买到并且已达到先进的开发阶段。通常，两个晶片的每一个都具有在一个表面上形成的氧化物层，称作键合表面，在高温下将这两个氧化物层压在一起，以键合晶片并形成掩埋氧化物(BOX)，该掩埋氧化物(BOX)也称作隔离层或键合绝缘体层，其将器件层与衬底隔离。
图1表示晶片衬底10，优选地通过湿氧化工艺在所述晶片衬底10上形成氧化物层5。由字母D表示的氘已通过多个方法中的任意方法引入到该氧化物中(如图5所示)。对应晶片20具有在其上形成的氧化物层25。
例如，可以使用至少一个包含氘的化学物种(species)来形成该氧化物。通过氧化或诸如化学汽相淀积(CVD)的淀积工艺可以形成该氧化物。例如，在氧化工艺中可以使用D2，D2O和/或ND3，以及在淀积工艺中可以使用SiD4和/或氘化的正硅酸乙酯(TEOS)。可选地，可以将该氧化物(或在氧化之前的衬底)暴露于氘等离子体。作为另一种选择，可以在该氧化物(或在氧化之前的衬底)中注入氘。本发明的一个有利特征在于，氘的穿透深度并不重要，因为正常的扩散工艺将使分布平坦。图5示意说明了氘化工艺，其中框30表示氧化工艺中的气体源或淀积工艺中的起始材料，等离子体工艺中的等离子体及其源，或离子注入工艺中的离子注入机和离子。
图2表示在本领域技术人员熟知的传统工艺中键合在一起的两个氧化物层，以形成具有衬底10、BOX 15和器件层20’的组合晶片，该器件层20’是通过在诸如裂开、研磨、化学机械抛光和/或刻蚀的传统工艺中将衬底20减薄至适于当前(then-current)技术的厚度而形成。目前，器件层约为50至100纳米厚。
BOX中所引入的氘的数量(称作储备浓度)不是关键的，而仅需要充足地供应氘以钝化在器件层和栅绝缘体之间的界面中的缺陷，并且补充从在器件层和栅绝缘体之间的界面中的界面点扩散出去的量，或者补充在晶体管操作过程中由热电子所驱除的量，使得在器件层中保持氘的稳定浓度。在此使用的术语“稳定”并不一定是指均匀，而是指氘的一种缓变分布，即在BOX中具有峰值，并且具有一个在器件层和栅绝缘体之间的界面处扩展到更低值的梯度。由于集成电路的正常操作温度下的扩散速率比处理期间的速率小得多，所以在所完成的器件特性将不显著改变的器件的操作期间，界面处的氘浓度将变化得很慢。
如上所指出的那样，氘的位置和分布并不重要，因为晶体管形成中的热工艺将扩散初始浓度。因而，氘可以在氧化之前淀积在衬底10的顶表面上，与氧化工艺期间的氧化物相结合，或者在氧化之后注入氧化物中。
图3表示形成BOX的可选方法，称作氧注入隔离(SIMOX)工艺，其中将氧离子注入到晶片中以形成BOX。在该工艺中，基底10与之前的图1相同，但BOX 15是通过具有足够能量以穿透器件层20’深度的氧离子50的分布，之后高温退火来形成的。
氘物种可以在氧离子之前或之后添加到离子流或被注入。可选地，可以在高温退火之后，将氘物种注入到BOX层中。
对于本发明的实践而言，不关心是通过键合还是通过注入来产生具有氘掩埋绝缘体的晶片。
图4表示在根据本发明的衬底上完成的平面场效应晶体管的横截面。用标号100总体来指示的、并且示意地表示集成电路中的晶体管组的晶体管具有硅体110，该硅体110形成在器件层120中，与氘化的BOX 15相邻，并且由源极和漏极112包围(bracket)。栅氧化物115布置在硅体110之上且在栅电极130之下。传统侧壁间隔层122将该栅电极与源极和漏极相隔开。浅槽隔离(STI)140将晶体管与相邻器件隔离。
在晶体管形成工艺的过程中，BOX 15中的氘将垂直向上扩散并钝化在器件层120的顶表面和栅氧化物115之间的界面117处的诸如悬挂键的缺陷。
而且，由于BOX 15中的氘浓度(称作储备浓度)高于界面117处的浓度，所以BOX 15作为氘的储备源，并供应额外的氘向上扩散，以补充扩散到栅电极中的氘。可选地，氘可通过STI 140扩散到器件层120以及该层120之上的其他层。将经验性地设定氘浓度量，以供应足够的氘来执行钝化和供应补充氘。不关心水平方向上的扩散，因为对于晶体管体的左边和右边，氘浓度基本上恒定，所以晶体管之外的横向扩散通过内扩散来平衡。
从BOX到界面117的垂直扩散路径由延伸穿过硅体110的垂直箭头114来指示。
优选地，将氘添加到BOX，使得在BOX的顶表面处或其附近，浓度达到最高，所以到界面的扩散路径尽可能地短，由此促进氘向上扩散而不是向下扩散。本领域技术人员将认识到，栅绝缘体可以是氧化物、氮化物、氧化物和氮化物的混合物和/或诸如基于铪的高k介电材料的其他适当介电材料；掩埋绝缘体也可以包括氮化物；器件层可以是锗硅合金、锗或其他半导体；并且在本领域技术人员熟知的传统工艺中器件层可以应变。
尽管就单个优选实施例描述了本发明，但本领域技术人员将认识到，本发明可以在以下权利要求的精神和范围内以各种形式来实施。
Claims (23)
1.一种形成半导体晶片的方法，所述半导体晶片具有通过绝缘体隔离层与衬底层相隔开的半导体器件层，所述方法包括以下步骤：
提供一个半导体晶片；
形成所述绝缘体隔离层；以及
在所述隔离层中引入氘，且在所述隔离层靠近所述半导体器件层的表面或其附近，氘的浓度达到最高。
2.根据权利要求1的方法，其中
所述在所述隔离层中引入氘的步骤通过氘的离子注入来实现。
3.根据权利要求2的方法，其中所述氘的注入的步骤包括注入足以通过所述器件层扩散的储备浓度的氘，以通过补充扩散到所述器件层之外的氘，在所述器件层内保持稳定的氘浓度。
4.根据权利要求2的方法，其中
所述半导体晶片包括硅，并且所述隔离层包括氧化硅。
5.根据权利要求1的方法，还包括：
提供第一和第二半导体晶片，其每一个都具有一个键合表面；
在至少一个所述键合表面上，形成一个键合绝缘体层；
在至少一个所述键合绝缘体层中引入氘；
在所述键合绝缘体处键合所述晶片，由此从所述键合绝缘体层形成一个隔离层；以及
在所述第一和第二半导体晶片之一中形成一个器件层。
6.根据权利要求5的方法，其中所述引入氘的步骤通过在所述键合步骤之前用包含氘的至少一种起始材料的氧化和淀积之一来实现。
7.根据权利要求5的方法，其中所述引入氘的步骤通过在所述键合步骤之后添加氘来实现。
8.根据权利要求6的方法，其中所述引入氘的步骤包括引入足以通过所述器件层扩散的储备浓度的氘，以通过补充扩散到所述器件层之外的氘，在所述器件层内保持稳定的氘浓度。
9.根据权利要求5的方法，其中所述引入氘的步骤通过将所述键合绝缘体层暴露于包含氘的等离子体来实现。
10.根据权利要求9的方法，其中所述引入氘的步骤包括引入足以通过所述器件层扩散的储备浓度的氘，以通过补充扩散到所述器件层之外的氘，在所述器件层内保持稳定的氘浓度。
11.根据权利要求5的方法，其中所述引入氘的步骤通过将氘注入到所述键合绝缘体层之一中来实现。
12.根据权利要求11的方法，其中所述引入氘的步骤包括引入足以通过所述器件层扩散的储备浓度的氘，以通过补充扩散到所述器件层之外的氘，在所述器件层内保持稳定的氘浓度。
13.根据权利要求5的方法，其中所述引入氘的步骤通过由利用包含氘的至少一种起始材料的氧化形成所述第一半导体晶片的键合表面和第二半导体晶片的键合表面之一来实现。
14.根据权利要求5的方法，其中所述引入氘的步骤通过由利用包含氘的至少一种起始材料的淀积形成所述第一半导体晶片的键合表面和第二半导体晶片的键合表面之一来实现。
15.一种半导体晶片，包括衬底、半导体的器件层和将所述器件层和所述衬底隔开的绝缘层，其中：
所述绝缘层包含氘，且在所述绝缘层靠近所述器件层的表面或其附近，氘的浓度达到最高。
16.根据权利要求15的半导体晶片，其中：
所述绝缘层包含足以通过所述器件层扩散的储备浓度的氘，以通过补充扩散到所述器件层之外的氘，在所述器件层内保持稳定的氘浓度。
17.根据权利要求15的半导体晶片，其中：
所述衬底和所述器件层包括硅，并且所述绝缘层包含二氧化硅。
18.根据权利要求15的半导体晶片，其中：
所述器件层包含锗硅合金或锗，并且所述绝缘层包含二氧化硅。
19.根据权利要求15的半导体晶片，其中：
所述器件层是应变的。
20.一种集成电路，包含在半导体晶片的器件层中形成的绝缘栅场效应晶体管组，所述器件层布置在掩埋绝缘体层之上，所述掩埋绝缘体层将所述器件层与衬底隔开；
所述绝缘栅场效应晶体管组包括在所述器件层中由晶体管体隔开的源极和漏极、布置在所述晶体管体之上且与所述晶体管体相邻并且在所述晶体管体与掩埋绝缘体层之间具有界面的栅绝缘体、以及布置在所述栅绝缘体之上的栅极，其中
扩散路径从所述掩埋绝缘体层延伸到所述界面；利用氘钝化所述界面，以及
所述掩埋绝缘体层包含储备浓度的氘，且在所述掩埋绝缘体层靠近所述器件层的表面或其附近，氘的浓度达到最高。
21.根据权利要求20的集成电路，其中
所述储备浓度的氘具有足以通过所述器件层扩散的量，以通过补充扩散到所述器件层之外的氘，在所述器件层内保持稳定的氘浓度。
22.根据权利要求20的集成电路，其中：
所述器件层包含选自硅、锗硅合金和锗的半导体材料，并且所述绝缘体层包含二氧化硅。
23.根据权利要求20的集成电路，其中：
所述器件层是应变的。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/908,722 | 2005-05-24 | ||
| US10/908,722 US20060270192A1 (en) | 2005-05-24 | 2005-05-24 | Semiconductor substrate and device with deuterated buried layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1870243A CN1870243A (zh) | 2006-11-29 |
| CN100461368C true CN100461368C (zh) | 2009-02-11 |
Family
ID=37443850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100726413A Expired - Fee Related CN100461368C (zh) | 2005-05-24 | 2006-04-05 | 具有氘化掩埋层的半导体晶片及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20060270192A1 (zh) |
| CN (1) | CN100461368C (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7378335B2 (en) * | 2005-11-29 | 2008-05-27 | Varian Semiconductor Equipment Associates, Inc. | Plasma implantation of deuterium for passivation of semiconductor-device interfaces |
| US7781306B2 (en) * | 2007-06-20 | 2010-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same |
| US20090162970A1 (en) * | 2007-12-20 | 2009-06-25 | Yang Michael X | Material modification in solar cell fabrication with ion doping |
| US8748288B2 (en) * | 2010-02-05 | 2014-06-10 | International Business Machines Corporation | Bonded structure with enhanced adhesion strength |
| EP2597671A3 (de) * | 2010-03-31 | 2013-09-25 | EV Group E. Thallner GmbH | Verfahren zum permanenten Verbinden zweier Metalloberflächen |
| CN108076667A (zh) * | 2015-09-18 | 2018-05-25 | 英特尔公司 | 非平面晶体管界面的基于氘的钝化 |
| CN106601663B (zh) * | 2015-10-20 | 2019-05-31 | 上海新昇半导体科技有限公司 | Soi衬底及其制备方法 |
| CN107154379B (zh) * | 2016-03-03 | 2020-01-24 | 上海新昇半导体科技有限公司 | 绝缘层上顶层硅衬底及其制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330438A (ja) * | 1998-05-08 | 1999-11-30 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| US6548382B1 (en) * | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
| US20040038488A1 (en) * | 2002-08-23 | 2004-02-26 | Chandra Mouli | SOI device having increased reliability and reduced free floating body effects |
| US6756285B1 (en) * | 1999-02-10 | 2004-06-29 | Commissariat A L'energie Atomique | Multilayer structure with controlled internal stresses and making same |
| US20040126939A1 (en) * | 2002-12-30 | 2004-07-01 | Baniecki John D. | Gas treatment of thin film structures with catalytic action |
| US20040251514A1 (en) * | 2003-06-12 | 2004-12-16 | Intrenational Business Machines Corporation | Non-continuous encapsulation layer for mim capacitor |
| US6861320B1 (en) * | 2003-04-04 | 2005-03-01 | Silicon Wafer Technologies, Inc. | Method of making starting material for chip fabrication comprising a buried silicon nitride layer |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5872387A (en) * | 1996-01-16 | 1999-02-16 | The Board Of Trustees Of The University Of Illinois | Deuterium-treated semiconductor devices |
| US6143634A (en) * | 1997-07-28 | 2000-11-07 | Texas Instruments Incorporated | Semiconductor process with deuterium predominance at high temperature |
| US6114734A (en) * | 1997-07-28 | 2000-09-05 | Texas Instruments Incorporated | Transistor structure incorporating a solid deuterium source for gate interface passivation |
| US6674151B1 (en) * | 1999-01-14 | 2004-01-06 | Agere Systems Inc. | Deuterium passivated semiconductor device having enhanced immunity to hot carrier effects |
| US6521977B1 (en) * | 2000-01-21 | 2003-02-18 | International Business Machines Corporation | Deuterium reservoirs and ingress paths |
| US6603181B2 (en) * | 2001-01-16 | 2003-08-05 | International Business Machines Corporation | MOS device having a passivated semiconductor-dielectric interface |
| US7095095B2 (en) * | 2004-06-28 | 2006-08-22 | Micron Technology, Inc. | Semiconductor constructions |
-
2005
- 2005-05-24 US US10/908,722 patent/US20060270192A1/en not_active Abandoned
-
2006
- 2006-04-05 CN CNB2006100726413A patent/CN100461368C/zh not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6548382B1 (en) * | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
| JPH11330438A (ja) * | 1998-05-08 | 1999-11-30 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| US6756285B1 (en) * | 1999-02-10 | 2004-06-29 | Commissariat A L'energie Atomique | Multilayer structure with controlled internal stresses and making same |
| US20040038488A1 (en) * | 2002-08-23 | 2004-02-26 | Chandra Mouli | SOI device having increased reliability and reduced free floating body effects |
| US20040126939A1 (en) * | 2002-12-30 | 2004-07-01 | Baniecki John D. | Gas treatment of thin film structures with catalytic action |
| US6861320B1 (en) * | 2003-04-04 | 2005-03-01 | Silicon Wafer Technologies, Inc. | Method of making starting material for chip fabrication comprising a buried silicon nitride layer |
| US20040251514A1 (en) * | 2003-06-12 | 2004-12-16 | Intrenational Business Machines Corporation | Non-continuous encapsulation layer for mim capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060270192A1 (en) | 2006-11-30 |
| CN1870243A (zh) | 2006-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100461368C (zh) | 具有氘化掩埋层的半导体晶片及其制造方法 | |
| CN1728402B (zh) | 超薄型本体超陡后退阱场效应晶体管器件及其制造方法 | |
| KR101018835B1 (ko) | 매립 산화물층에서의 압축성 물질로 인한 인장 변형실리콘을 구비한 반도체 디바이스 | |
| US7557048B2 (en) | Methods of forming semiconductor constructions | |
| US7465633B2 (en) | Methods of forming field effect transistors and capacitor-free dynamic random access memory cells | |
| CN101673766A (zh) | (110)取向p沟道具有高k栅极电介质的沟槽型mosfet | |
| CN1956221A (zh) | 具有介质应力产生区的晶体管及其制造方法 | |
| CN104282540A (zh) | 晶体管及其形成方法 | |
| US6208002B1 (en) | Field effect transistor and manufacturing method thereof | |
| US6441444B1 (en) | Semiconductor device having a nitride barrier for preventing formation of structural defects | |
| US6251800B1 (en) | Ultrathin deposited gate dielectric formation using low-power, low-pressure PECVD for improved semiconductor device performance | |
| CN102709186A (zh) | 减小器件负偏压温度不稳定性效应的方法及器件制造方法 | |
| KR100445718B1 (ko) | Ｓｏｉ-반도체 장치 및 그것의 제조 방법 | |
| CN102237396B (zh) | 半导体器件及其制造方法 | |
| US7566630B2 (en) | Buried silicon dioxide / silicon nitride bi-layer insulators and methods of fabricating the same | |
| CN100487877C (zh) | 半导体器件的制造方法 | |
| CN101752255A (zh) | Pmos晶体管的制造方法及栅极掺杂的方法 | |
| US5846887A (en) | Method for removing defects by ion implantation using medium temperature oxide layer | |
| JPH0969576A (ja) | Ｃ−ｍｏｓの製造方法 | |
| US6383849B1 (en) | Semiconductor device and method for fabricating the same | |
| CN102543823A (zh) | 一种浅沟槽隔离制作方法 | |
| CN103730365B (zh) | 晶体管的结构及其制作方法 | |
| CN101005022A (zh) | 形成半导体设备的绝缘层的方法 | |
| KR100606543B1 (ko) | 이중 실리콘 웨이퍼를 사용하는 반도체 소자의 제조방법 | |
| TW201732886A (zh) | 絕緣層上覆矽基板及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090211 Termination date: 20100405 |