KR100606543B1 - 이중 실리콘 웨이퍼를 사용하는 반도체 소자의 제조방법 - Google Patents

이중 실리콘 웨이퍼를 사용하는 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100606543B1
KR100606543B1 KR1020040081917A KR20040081917A KR100606543B1 KR 100606543 B1 KR100606543 B1 KR 100606543B1 KR 1020040081917 A KR1020040081917 A KR 1020040081917A KR 20040081917 A KR20040081917 A KR 20040081917A KR 100606543 B1 KR100606543 B1 KR 100606543B1
Authority
KR
South Korea
Prior art keywords
soi wafer
semiconductor device
layer
silicon layer
interface
Prior art date
Application number
KR1020040081917A
Other languages
English (en)
Other versions
KR20060032909A (ko
Inventor
이정호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040081917A priority Critical patent/KR100606543B1/ko
Publication of KR20060032909A publication Critical patent/KR20060032909A/ko
Application granted granted Critical
Publication of KR100606543B1 publication Critical patent/KR100606543B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 SOI 웨이퍼를 사용하는 반도체 소자의 제조방법에 관한 것으로, 보다 자세하게는 SOI 웨이퍼를 사용하는 반도체 소자의 계면 전하를 줄일 수 있는 SOI 웨이퍼를 사용하는 반도체 소자의 제조방법에 관한 것이다.
본 발명의 상기 목적은 베이스층, 절연막층 및 실리콘층을 포함하는 SOI 웨이퍼를 제공하는 단계; 상기 실리콘층과 절연막층의 계면에 불소 이온을 주입하는 단계; 및 상기 실리콘층에 반도체 소자를 형성하는 단계를 포함하는 것을 특징으로 하는 SOI 웨이퍼를 사용하는 반도체 소자의 제조방법에 의해 달성된다.
따라서, 본 발명의 SOI 웨이퍼를 사용하는 반도체 소자의 제조방법은 실리콘층과 절연막층의 계면에 불소 이온을 주입함으로써 계면의 전하를 줄여 캐리어의 이동도를 증가시켜 반도체 소자의 성능 향상 및 불량 감소의 효과가 있다.
SOI 웨이퍼(SOI), 불소 이온 주입, 계면 전하

Description

이중 실리콘 웨이퍼를 사용하는 반도체 소자의 제조방법{Method of manufacturing semiconductor devices using SOI wafer}
도 1a 내지 도 1d는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정 단면도.
본 발명은 이중 실리콘(Silicon On Insulator, 이하 SOI) 웨이퍼를 사용하는 반도체 소자의 제조방법에 관한 것으로, 보다 자세하게는 SOI 웨이퍼를 사용하는 반도체 소자의 계면 전하를 줄여 성능 향상을 이룰 수 있는 SOI 웨이퍼를 사용하는 반도체 소자의 제조방법에 관한 것이다.
SOI 웨이퍼를 이용하여 제조된 반도체 소자는 단결정 실리콘 소자를 이용하여 제조된 반도체 소자에 비해 접합 용량이 작기 때문에 전력 소모가 적고 RC(Resistance-Capacitance) 지연(delay time)의 감소로 인해 고속화가 가능하다.
SOI 웨이퍼는 실리콘 웨이퍼 상단의 실리콘층(반도체 칩이 형성되는 부분)과 베이스층(통상, 실리콘으로 이루어짐) 사이에 절연층을 삽입한 구조를 가지고 있다. 상기 절연층은 웨이퍼 표면으로부터 수십 ㎛ 내지 수백 ㎛의 깊이에 형성되며 보통 산화막(Oxide)으로 이루어지기 때문에 매몰 산화막(BOX: Buried OXide)으로 불린다.
이러한 SOI 웨이퍼를 이용한 반도체 소자는 크게 PDSOI(Partially Depleted SOI)와 FDSOI(Fully Depleted SOI)로 나눌 수 있다. PDSOI는 소스/드레인 접합 깊이의 약 2배 정도되는 실리콘층의 두께를 가지며 공핍층 아래에 약간의 중성 영역이 존재하는 부분 공핍(partially-depleted) 구조를 이룬다. FDSOI는 실리콘층의 두께와 소스/드레인 접합깊이가 동일하여 공핍층이 매몰 산화막과 맞닿게 되어 중성 영역이 존재하지 않는 완전 공핍(fully-depleted) 구조를 이룬다.
SOI 웨이퍼의 제조 및 생산을 위하여 다양한 공정들이 시도되어 왔으며, 현재에 이르기까지 제품화 기술로 발전하여 경쟁력을 갖춘 제조 방법으로는 SIMOX(Separation by IMlanted OXygen), BESOI(Bonded and Etched-back Silicon-On-Insulator), 스마트 컷(Smart Cut) 및 엘트란(ELTRAN) 등을 들 수 있다. 발전 과정을 살펴보면, SIMOX가 기술을 주도하여 왔으나, 1990년대에 들어서면서 웨이퍼 접합(wafer bonding)기술이 발달되면서 접합 후 가공을 특징으로 하는 BESOI 기술이 경쟁 기술로서 등장하였다. 뒤를 이어 기계적 가공보다는 기판 분리 공정을 통하여 실리콘 층의 두께 조절 및 균일도를 향상하고자 하는 시도로서 스마트 컷 및 엘트란 기술이 각각 개발되었다.
그러나 SOI 웨이퍼를 사용한 반도체 소자는 게이트 산화막과 실리콘층의 계면뿐만 아니라 실리콘층과 매몰 산화막의 계면에도 격자 결합이 완전하지 않은 댕글링 본드(dangling bond) 등에 의한 계면 전하(interface charge)가 존재하며 이는 전자 또는 홀의 이동도(mobility)를 감소시켜 반도체 소자의 전기적 특성을 저하시키는 작용을 한다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, SOI 웨이퍼를 사용하여 반도체 소자를 제조할 경우, 실리콘층과 매몰 산화막의 계면에 불소 이온을 주입함으로써 댕글링 본드를 제거하여 계면 전하에 의한 소자의 특성 저하 및 불량을 방지하는 SOI 웨이퍼를 사용하는 반도체 소자의 제조방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 베이스층, 절연막층 및 실리콘층을 포함하는 SOI 웨이퍼를 제공하는 단계; 상기 실리콘층과 절연막층의 계면에 불소 이온을 주입하는 단계; 및 상기 실리콘층에 반도체 소자를 형성하는 단계를 포함하는 것을 특징으로 하는 SOI 웨이퍼를 사용하는 반도체 소자의 제조방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설 명에 의해 보다 명확하게 이해될 것이다.
도 1a 내지 도 1d는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 베이스층(100), 절연막층(120) 및 실리콘층(110)으로 구성되는 SOI 웨이퍼를 준비한다. 상기 베이스층(100)은 실리콘으로 구성되는 것이 바람직하며 상기 절연막층(120)은 실리콘 산화막(매몰 산화막)이 바람직하다. 상기 실리콘층(110)은 MOS(Metal Oxide Semiconductor)와 같은 반도체 소자가 형성될 영역이다. 상기 SOI 웨이퍼는 PDSOI 또는 FDSOI일 수 있으며 본 발명은 모든 SOI 웨이퍼에 적용할 수 있다.
다음, 도 1b에 도시된 바와 같이, 실리콘층(110)과 절연막층(120)의 계면에 불소(F, fluorine) 이온을 주입하고 열처리(annealing) 공정을 수행한다. 상기 불소 이온 주입을 통해 실리콘-불소(Si-F) 결합을 생성시켜 댕글링 본드를 제거함으로써 계면에 존재하는 격자 결함을 제거하여 불량의 원인인 계면 전하 센터(interface charge center)를 줄일 수 있다. 수소(H, hydrogen)도 댕글링 본드를 없애주는 역할을 하나 트랜지스터 특성이 수소에 의해 열화되는 성질이 있고 현재의 이온주입 장치로는 수소 이온주입이 어렵기 때문에 불소 이온을 주입하는 것이 더욱 바람직하다. 이때, 이온 주입 공정은 이온 주입 에너지를 조정하여 불소 이온이 실리콘층(110)과 절연막층(120)의 계면에 주입되도록 하는 것이 바람직하다.
다음, 도 1c에 도시된 바와 같이, 소자분리막(130)을 형성한다. 상기 소자분리막(130) 형성의 일례를 들면, 상기 실리콘층(110)을 식각하여 트렌치를 형성하고 고밀도 플라즈마(HDP: High Density Plasma) 화학기상증착(CVD: Chemical Vapor Deposition)을 통해 실리콘 산화막을 증착하여 형성한다. 이때, 전구체(precursor)로 TEOS(Tetra-ethoxysilane)를 사용하는 것이 바람직하다.
다음, 도 1d에 도시된 바와 같이, 게이트 산화막(도시하지 않음), 폴리실리콘 게이트 전극(140), 측벽 질화막(150) 및 소스/드레인(160) 형성을 위한 이온주입 공정 등을 통해 소정의 반도체 소자를 완성한다.
상술한 불소 이온주입 공정을 통해 DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등의 MOSFET(Metal Oxide Semiconductor Field Effect Transistor), CMOS(Complementary MOS) 트랜지스터 또는 고전력 소자인 횡형 이중 확산 모스(LDMOS: Lateral Double-diffused MOS) 트랜지스터 등의 다양한 반도체 소자의 전기적 특성을 획기적으로 개선할 수 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 SOI 웨이퍼를 사용하는 반도체 소자의 제조방법은 실리콘층과 절연막층의 계면에 불소 이온을 주입함으로써 계면의 전하를 줄여 캐리어의 이동도를 증가시켜 반도체 소자의 성능 향상 및 불량 감소의 효과가 있다.

Claims (3)

  1. 베이스층, 매몰 절연막층 및 단결정실리콘층을 포함하는 SOI 웨이퍼를 제공하는 단계;
    상기 단결정실리콘층과 매몰 절연막층의 계면에 불소 이온을 주입하는 단계; 및
    상기 단결정실리콘층에 반도체 소자를 형성하는 단계
    를 포함하는 것을 특징으로 하는 SOI 웨이퍼를 사용하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 SOI 웨이퍼는 PDSOI 또는 FDSOI인 것을 특징으로 하는 SOI 웨이퍼를 사용하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 불소 이온 주입 후 상기 SOI 웨이퍼를 열처리하는 단계
    를 더 포함하는 것을 특징으로 하는 SOI 웨이퍼를 사용하는 반도체 소자의 제조방법.
KR1020040081917A 2004-10-13 2004-10-13 이중 실리콘 웨이퍼를 사용하는 반도체 소자의 제조방법 KR100606543B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040081917A KR100606543B1 (ko) 2004-10-13 2004-10-13 이중 실리콘 웨이퍼를 사용하는 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040081917A KR100606543B1 (ko) 2004-10-13 2004-10-13 이중 실리콘 웨이퍼를 사용하는 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20060032909A KR20060032909A (ko) 2006-04-18
KR100606543B1 true KR100606543B1 (ko) 2006-08-01

Family

ID=37142146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040081917A KR100606543B1 (ko) 2004-10-13 2004-10-13 이중 실리콘 웨이퍼를 사용하는 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100606543B1 (ko)

Also Published As

Publication number Publication date
KR20060032909A (ko) 2006-04-18

Similar Documents

Publication Publication Date Title
KR101175342B1 (ko) 다수의 스택화된 하이브리드 배향 층들을 포함하는 반도체 디바이스 및 그 제조 방법
US6410371B1 (en) Method of fabrication of semiconductor-on-insulator (SOI) wafer having a Si/SiGe/Si active layer
US6707106B1 (en) Semiconductor device with tensile strain silicon introduced by compressive material in a buried oxide layer
US8877606B2 (en) Low cost fabrication of double box back gate silicon-on-insulator wafers with subsequent self aligned shallow trench isolation
KR101124657B1 (ko) 서로 다른 결정 방향을 갖는 실리콘층을 구비한실리콘-온-절연막 반도체 소자 및 실리콘-온-절연막 반도체소자를 형성하는 방법
US7102166B1 (en) Hybrid orientation field effect transistors (FETs)
US6506638B1 (en) Vertical double gate transistor structure
US20030197223A1 (en) Semiconductor device
JP2000196090A (ja) ダブルゲ―ト構造を持つｓｏｉ素子及びその製造方法
US6441444B1 (en) Semiconductor device having a nitride barrier for preventing formation of structural defects
US6642536B1 (en) Hybrid silicon on insulator/bulk strained silicon technology
US6566680B1 (en) Semiconductor-on-insulator (SOI) tunneling junction transistor
KR100445718B1 (ko) Ｓｏｉ-반도체 장치 및 그것의 제조 방법
JPH11297703A (ja) 半導体装置の製造方法
KR100606543B1 (ko) 이중 실리콘 웨이퍼를 사용하는 반도체 소자의 제조방법
JP2000294794A (ja) 半導体集積回路装置およびその製造方法
KR100944342B1 (ko) 플로팅 바디 트랜지스터를 갖는 반도체 소자 및 그 제조방법
JP2007123519A (ja) 半導体装置の製造方法及び半導体装置
JPH11330473A (ja) 半導体集積回路装置およびその製造方法
KR101129028B1 (ko) 반도체 소자의 패시베이션 어닐 공정 방법
JP3910301B2 (ja) 半導体装置及びその製造方法
KR100279263B1 (ko) 에스오아이 반도체 소자 및 그 제조방법
KR100412144B1 (ko) 반도체 소자의 제조방법
JP3386106B2 (ja) 半導体装置及びその製造方法
KR100833594B1 (ko) 모스펫 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110620

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee