JP2000183295A - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法Info
- Publication number
- JP2000183295A JP2000183295A JP10357504A JP35750498A JP2000183295A JP 2000183295 A JP2000183295 A JP 2000183295A JP 10357504 A JP10357504 A JP 10357504A JP 35750498 A JP35750498 A JP 35750498A JP 2000183295 A JP2000183295 A JP 2000183295A
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- semiconductor memory
- group
- element selected
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 185
- 238000004519 manufacturing process Methods 0.000 title claims description 56
- 238000003860 storage Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 238000000034 method Methods 0.000 claims abstract description 61
- 239000007789 gas Substances 0.000 claims abstract description 48
- 150000004767 nitrides Chemical class 0.000 claims abstract description 26
- 238000010438 heat treatment Methods 0.000 claims abstract description 22
- 239000010408 film Substances 0.000 claims description 258
- 229910052712 strontium Inorganic materials 0.000 claims description 73
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 67
- 229910052749 magnesium Inorganic materials 0.000 claims description 65
- 229910052788 barium Inorganic materials 0.000 claims description 64
- 229910052748 manganese Inorganic materials 0.000 claims description 59
- 229910052758 niobium Inorganic materials 0.000 claims description 59
- 229910052715 tantalum Inorganic materials 0.000 claims description 59
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 56
- 229910052791 calcium Inorganic materials 0.000 claims description 53
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 52
- 229910052719 titanium Inorganic materials 0.000 claims description 49
- 229910002367 SrTiO Inorganic materials 0.000 claims description 44
- 229910052720 vanadium Inorganic materials 0.000 claims description 39
- 239000000126 substance Substances 0.000 claims description 37
- 229910052799 carbon Inorganic materials 0.000 claims description 34
- 229910052706 scandium Inorganic materials 0.000 claims description 34
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 33
- 229910052746 lanthanum Inorganic materials 0.000 claims description 33
- 229910052727 yttrium Inorganic materials 0.000 claims description 33
- 229910052782 aluminium Inorganic materials 0.000 claims description 28
- 229910052684 Cerium Inorganic materials 0.000 claims description 25
- 229910052779 Neodymium Inorganic materials 0.000 claims description 25
- 229910021529 ammonia Inorganic materials 0.000 claims description 22
- 238000005121 nitriding Methods 0.000 claims description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 229910052731 fluorine Inorganic materials 0.000 claims description 15
- 239000011737 fluorine Substances 0.000 claims description 15
- 238000004544 sputter deposition Methods 0.000 claims description 15
- 229910052735 hafnium Inorganic materials 0.000 claims description 14
- 239000000203 mixture Substances 0.000 claims description 14
- 229910052726 zirconium Inorganic materials 0.000 claims description 14
- 229910004283 SiO 4 Inorganic materials 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 11
- 239000010409 thin film Substances 0.000 claims description 11
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 8
- 229910001882 dioxygen Inorganic materials 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- -1 E r Inorganic materials 0.000 claims description 5
- 229910052691 Erbium Inorganic materials 0.000 claims description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 4
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 claims 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 18
- 239000012535 impurity Substances 0.000 abstract description 12
- 238000000137 annealing Methods 0.000 abstract description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 9
- 238000005546 reactive sputtering Methods 0.000 abstract description 9
- 229910052785 arsenic Inorganic materials 0.000 abstract description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 8
- 239000001257 hydrogen Substances 0.000 abstract description 6
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 description 20
- 230000010287 polarization Effects 0.000 description 16
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 229910016036 BaF 2 Inorganic materials 0.000 description 10
- 230000008021 deposition Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000001704 evaporation Methods 0.000 description 9
- 230000008020 evaporation Effects 0.000 description 9
- 238000004151 rapid thermal annealing Methods 0.000 description 9
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 9
- 230000002269 spontaneous effect Effects 0.000 description 9
- 229910017625 MgSiO Inorganic materials 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 7
- 229960002050 hydrofluoric acid Drugs 0.000 description 7
- 230000015654 memory Effects 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000000470 constituent Substances 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000002994 raw material Substances 0.000 description 6
- 238000007738 vacuum evaporation Methods 0.000 description 6
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 5
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910018557 Si O Inorganic materials 0.000 description 4
- WYURNTSHIVDZCO-UHFFFAOYSA-N Tetrahydrofuran Chemical compound C1CCOC1 WYURNTSHIVDZCO-UHFFFAOYSA-N 0.000 description 4
- 229910052797 bismuth Inorganic materials 0.000 description 4
- 229910052745 lead Inorganic materials 0.000 description 4
- 230000009257 reactivity Effects 0.000 description 4
- 238000001771 vacuum deposition Methods 0.000 description 4
- 229910008284 Si—F Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000001066 destructive effect Effects 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 238000001552 radio frequency sputter deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000006200 vaporizer Substances 0.000 description 2
- 102100032566 Carbonic anhydrase-related protein 10 Human genes 0.000 description 1
- 101000867836 Homo sapiens Carbonic anhydrase-related protein 10 Proteins 0.000 description 1
- 101001034314 Homo sapiens Lactadherin Proteins 0.000 description 1
- 101100405322 Homo sapiens NSL1 gene Proteins 0.000 description 1
- 102100021532 Kinetochore-associated protein NSL1 homolog Human genes 0.000 description 1
- 102100039648 Lactadherin Human genes 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 150000002222 fluorine compounds Chemical group 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010406 interfacial reaction Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- YLQBMQCUIZJEEH-UHFFFAOYSA-N tetrahydrofuran Natural products C=1C=COC=1 YLQBMQCUIZJEEH-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Inorganic Compounds Of Heavy Metals (AREA)
- Formation Of Insulating Films (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Compounds Of Alkaline-Earth Elements, Aluminum Or Rare-Earth Metals (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 強誘電体膜の形成時にSi基板が酸化されず、
界面層の形成が防止でき、水素元素を含有したガスの熱
処理にも強誘電体特性の劣化が少ない安定な半導体装置
を提供する。 【解決手段】 p型Si基板１上にSr2NbN3からなる窒化物
強誘電体膜４を形成する。その後、Ar/N2混合ガスを用
いた反応性スパッタ法により、ゲート電極となるTiN膜
６を形成し、レジストマスクを用いて、所定の領域のTi
N膜、Sr2NbN3膜をAr/Cl2混合ガス等を用いてエッチング
して除去する。次に、n型不純物となる砒素（As）を注
入後、アニールを行い、ソース領域２、ドレイン領域３
を形成してMFSFETを完成させる。
界面層の形成が防止でき、水素元素を含有したガスの熱
処理にも強誘電体特性の劣化が少ない安定な半導体装置
を提供する。 【解決手段】 p型Si基板１上にSr2NbN3からなる窒化物
強誘電体膜４を形成する。その後、Ar/N2混合ガスを用
いた反応性スパッタ法により、ゲート電極となるTiN膜
６を形成し、レジストマスクを用いて、所定の領域のTi
N膜、Sr2NbN3膜をAr/Cl2混合ガス等を用いてエッチング
して除去する。次に、n型不純物となる砒素（As）を注
入後、アニールを行い、ソース領域２、ドレイン領域３
を形成してMFSFETを完成させる。
Description
【０００１】
【発明の属する技術分野】本発明は、強誘電体を用いた
半導体記憶装置とその製造方法、特に不揮発性メモリデ
バイスに関するものである。
半導体記憶装置とその製造方法、特に不揮発性メモリデ
バイスに関するものである。
【０００２】
【従来の技術】強誘電体を用いた不揮発性メモリには、
大別して２通りある。１つはキャパシタ型と呼ばれるも
ので、他方はMFS（Metal-Ferroelectric-Semiconducto
r）FET型と呼ばれるものである。
大別して２通りある。１つはキャパシタ型と呼ばれるも
ので、他方はMFS（Metal-Ferroelectric-Semiconducto
r）FET型と呼ばれるものである。
【０００３】キャパシタ型は、強誘電体薄膜が２つの電
極で挟まれたキャパシタ構造のもので、強誘電体の自発
分極が反転する際に流れる反転電流の有無を検出して、
情報の読み出しを行うものである。このキャパシタ型で
は、情報を読み出す際に、記憶されていた情報を破壊し
てしまうので、再び情報を書き込む動作が必要であり、
また読み出すたびに、分極反転させることになり、分極
疲労等の問題もある。
極で挟まれたキャパシタ構造のもので、強誘電体の自発
分極が反転する際に流れる反転電流の有無を検出して、
情報の読み出しを行うものである。このキャパシタ型で
は、情報を読み出す際に、記憶されていた情報を破壊し
てしまうので、再び情報を書き込む動作が必要であり、
また読み出すたびに、分極反転させることになり、分極
疲労等の問題もある。
【０００４】しかし、Pt電極などの上に強誘電体を形成
するため、比較的良質の膜が得られ易く、実用化開発が
進められている。このキャパシタ構造には、メモリ内容
の判別に十分な信号量を確保するため、例えば一般式Pb
(ZrxTi1−x)O3 (0≦x≦1)で表されるPZT（チタン酸ジル
コン酸鉛）や、SrBi2Ta2O9、Bi4Ti3O12等のBi系層状酸
化物のように、自発分極の値が大きい酸化物強誘電体が
主として検討されている。
するため、比較的良質の膜が得られ易く、実用化開発が
進められている。このキャパシタ構造には、メモリ内容
の判別に十分な信号量を確保するため、例えば一般式Pb
(ZrxTi1−x)O3 (0≦x≦1)で表されるPZT（チタン酸ジル
コン酸鉛）や、SrBi2Ta2O9、Bi4Ti3O12等のBi系層状酸
化物のように、自発分極の値が大きい酸化物強誘電体が
主として検討されている。
【０００５】これに対して、非破壊読み出しが可能な不
揮発性メモリがMFSFET型である。MFSFET型の構造は、Si
基板表面の不純物拡散層からなるソース領域、ドレイン
領域に挟まれたチャネル領域上に、強誘電体膜とゲート
電極が順次形成されたものである。即ち、通常のMOS（M
etal-Oxide-Semiconductor）FETのゲート酸化膜の代わ
りに強誘電体薄膜を用いたものである。このMFSFETは、
強誘電体薄膜の自発分極によって半導体表面に電荷が誘
起されることを利用してチャネルの伝導度を制御するも
のである。
揮発性メモリがMFSFET型である。MFSFET型の構造は、Si
基板表面の不純物拡散層からなるソース領域、ドレイン
領域に挟まれたチャネル領域上に、強誘電体膜とゲート
電極が順次形成されたものである。即ち、通常のMOS（M
etal-Oxide-Semiconductor）FETのゲート酸化膜の代わ
りに強誘電体薄膜を用いたものである。このMFSFETは、
強誘電体薄膜の自発分極によって半導体表面に電荷が誘
起されることを利用してチャネルの伝導度を制御するも
のである。
【０００６】即ち、情報の書き込みは、ゲート電極とSi
基板との間に正又は負の電圧を印加して、強誘電体薄膜
の分極方向を定めることにより行い、情報の読み出し
は、強誘電体薄膜の分極の向きによってチャネルの導通
状態が変わるので、これを検出することにより非破壊で
情報を読み出すものである。また、強誘電体薄膜として
は、Si表面のポテンシャルを変化させるだけの分極電荷
量で良く、キャパシタ型に比して、自発分極の値は小さ
くても良い。
基板との間に正又は負の電圧を印加して、強誘電体薄膜
の分極方向を定めることにより行い、情報の読み出し
は、強誘電体薄膜の分極の向きによってチャネルの導通
状態が変わるので、これを検出することにより非破壊で
情報を読み出すものである。また、強誘電体薄膜として
は、Si表面のポテンシャルを変化させるだけの分極電荷
量で良く、キャパシタ型に比して、自発分極の値は小さ
くても良い。
【０００７】このように、MFSFETは、非破壊読み出しが
可能で、キャパシタ型のように再び情報を書き込む動作
が必要なく、分極疲労等のキャパシタ型の問題点も解消
できると共に、メモリセル面積もキャパシタ型に比して
小さくでき、高集積化に適したメモリ素子として高いポ
テンシャルを有している。
可能で、キャパシタ型のように再び情報を書き込む動作
が必要なく、分極疲労等のキャパシタ型の問題点も解消
できると共に、メモリセル面積もキャパシタ型に比して
小さくでき、高集積化に適したメモリ素子として高いポ
テンシャルを有している。
【０００８】
【発明が解決しようとする課題】しかしながら、このMF
SFET構造で安定な素子を作製するためには、以下に示す
ような課題が存在する。
SFET構造で安定な素子を作製するためには、以下に示す
ような課題が存在する。
【０００９】Si基板に直接強誘電体薄膜を形成する場
合、PZT、SrBi2Ta2O9、Bi4Ti3O12等の酸化物強誘電体で
は、通常500℃〜800℃の高温熱処理プロセスを含むた
め、強誘電体の構成元素であるPb、Bi等がSi基板に拡散
して界面反応層を形成したり、酸素により半導体表面に
Si酸化膜が形成されるなどして、強誘電体薄膜の結晶性
の劣化、界面準位密度の増加等の原因となる。また、前
記酸化物強誘電体は比較的高い比誘電率（200〜1000）
を有するため、Si酸化膜等の低い比誘電率層が形成され
た場合、強誘電体部分にかかる実効的な電圧が非常に小
さくなり、動作電圧の増加を招くことになる。また、前
記酸化物強誘電体は、通常のシリコン(Si)MOSFETプロセ
スで使用される水素ガスシンター及び水素元素を含有す
るエッチング工程、金属や絶縁膜の成膜工程によって容
易に還元され、絶縁体から伝導体に変化して特性が劣化
するため、Si-MOSFETプロセスとの整合性を確保するの
が困難であった（第１の問題）。
合、PZT、SrBi2Ta2O9、Bi4Ti3O12等の酸化物強誘電体で
は、通常500℃〜800℃の高温熱処理プロセスを含むた
め、強誘電体の構成元素であるPb、Bi等がSi基板に拡散
して界面反応層を形成したり、酸素により半導体表面に
Si酸化膜が形成されるなどして、強誘電体薄膜の結晶性
の劣化、界面準位密度の増加等の原因となる。また、前
記酸化物強誘電体は比較的高い比誘電率（200〜1000）
を有するため、Si酸化膜等の低い比誘電率層が形成され
た場合、強誘電体部分にかかる実効的な電圧が非常に小
さくなり、動作電圧の増加を招くことになる。また、前
記酸化物強誘電体は、通常のシリコン(Si)MOSFETプロセ
スで使用される水素ガスシンター及び水素元素を含有す
るエッチング工程、金属や絶縁膜の成膜工程によって容
易に還元され、絶縁体から伝導体に変化して特性が劣化
するため、Si-MOSFETプロセスとの整合性を確保するの
が困難であった（第１の問題）。
【００１０】そこで、上記の酸化物強誘電体に代えて、
比誘電率が約10と低いBaMgF4のフッ化物強誘電体が検討
されている（S.Sinharoy et.al., J.Vac. Sci.Techno
l., A9(3), p.409, 1991等参照）。しかし、BaMgF4をSi
基板に直接形成することは、熱膨張係数や格子定数の整
合性を考えると難しく、そのため、BaMgF4とSi基板との
間にフッ化物からなるバッファー層を形成することが、
提案されている（特開平8-55919号公報参照）。しか
し、フッ化物の構成元素であるフッ素(F)は、容易にSi
基板に拡散してSi-Fの結合を形成し、界面準位を増加さ
せるという問題（第２の問題）、また水分と反応すると
いう問題（第３の問題）等、安定性に問題があった。
比誘電率が約10と低いBaMgF4のフッ化物強誘電体が検討
されている（S.Sinharoy et.al., J.Vac. Sci.Techno
l., A9(3), p.409, 1991等参照）。しかし、BaMgF4をSi
基板に直接形成することは、熱膨張係数や格子定数の整
合性を考えると難しく、そのため、BaMgF4とSi基板との
間にフッ化物からなるバッファー層を形成することが、
提案されている（特開平8-55919号公報参照）。しか
し、フッ化物の構成元素であるフッ素(F)は、容易にSi
基板に拡散してSi-Fの結合を形成し、界面準位を増加さ
せるという問題（第２の問題）、また水分と反応すると
いう問題（第３の問題）等、安定性に問題があった。
【００１１】また、比較的、比誘電率の高いSrTiO3膜を
バッファー層に用いることも提案されているが、酸化物
強誘電体の場合と同様に、直接Si基板上に界面反応なし
に成膜することは困難であった（第４の問題）。そこ
で、特開平8-335580号公報に開示されているように、Sr
TiO3/SiO2の２層バッファー層を形成することが提案さ
れている。しかし、SrTiO3層の形成時、特開平7-38061
号公報にも開示されているように、スパッタ法を用いて
成膜する場合、SrTiO3ターゲットに多く含まれているフ
ッ素元素が、成膜やその後の熱処理工程時に、SiO2膜に
拡散し、Si-Oの結合を切断し、Si-Fの結合を形成する。
この際、開放された酸素元素がSi/SiO2界面に拡散してS
iO2の膜厚を増加させ、デバイス特性の劣化を招くとい
う問題があった（第５の問題）。
バッファー層に用いることも提案されているが、酸化物
強誘電体の場合と同様に、直接Si基板上に界面反応なし
に成膜することは困難であった（第４の問題）。そこ
で、特開平8-335580号公報に開示されているように、Sr
TiO3/SiO2の２層バッファー層を形成することが提案さ
れている。しかし、SrTiO3層の形成時、特開平7-38061
号公報にも開示されているように、スパッタ法を用いて
成膜する場合、SrTiO3ターゲットに多く含まれているフ
ッ素元素が、成膜やその後の熱処理工程時に、SiO2膜に
拡散し、Si-Oの結合を切断し、Si-Fの結合を形成する。
この際、開放された酸素元素がSi/SiO2界面に拡散してS
iO2の膜厚を増加させ、デバイス特性の劣化を招くとい
う問題があった（第５の問題）。
【００１２】本発明は、上記の第１の問題ないし第５の
問題に対する課題を解決するためになされたもので、強
誘電体形成時にSi基板が酸化されることなく、またSi-M
OSFETプロセスで通常使用される水素元素を含有したガ
スの熱処理、膜形成及びエッチング工程時にも強誘電体
特性の劣化が少ない安定な半導体記憶素子及びその製造
方法を提供することを目的としている。
問題に対する課題を解決するためになされたもので、強
誘電体形成時にSi基板が酸化されることなく、またSi-M
OSFETプロセスで通常使用される水素元素を含有したガ
スの熱処理、膜形成及びエッチング工程時にも強誘電体
特性の劣化が少ない安定な半導体記憶素子及びその製造
方法を提供することを目的としている。
【００１３】また、本発明の他の目的は、フッ化物強誘
電体を用いた安定で信頼性の高い半導体記憶素子及びそ
の製造方法を提供することにある。
電体を用いた安定で信頼性の高い半導体記憶素子及びそ
の製造方法を提供することにある。
【００１４】さらに、本発明の他の目的は、SrTiO3バッ
ファー層を用いた半導体記憶素子に関し、界面反応が少
なく、安定なデバイス特性を実現する製造方法を提供す
ることにある。
ファー層を用いた半導体記憶素子に関し、界面反応が少
なく、安定なデバイス特性を実現する製造方法を提供す
ることにある。
【００１５】
【課題を解決するための手段】上記目的を達成するた
め、本発明の請求項１記載の半導体記憶装置は、チャネ
ルを有した半導体基板上にゲート絶縁膜としての強誘電
体膜とゲート電極とが配置された半導体記憶素子におい
て、前記強誘電体膜がMg、Sr、BaおよびCaからなる群か
ら選択される少なくとも１つの元素と窒素(N)元素とを
含むことを特徴とするものである。
め、本発明の請求項１記載の半導体記憶装置は、チャネ
ルを有した半導体基板上にゲート絶縁膜としての強誘電
体膜とゲート電極とが配置された半導体記憶素子におい
て、前記強誘電体膜がMg、Sr、BaおよびCaからなる群か
ら選択される少なくとも１つの元素と窒素(N)元素とを
含むことを特徴とするものである。
【００１６】また、本発明の請求項２ないし請求項１８
記載の半導体記憶装置は、請求項１記載の半導体記憶装
置において、前記強誘電体膜がそれぞれ下記の一般式
（1）〜（17）のいずれかに記載のもので表されること
を特徴とするものである。
記載の半導体記憶装置は、請求項１記載の半導体記憶装
置において、前記強誘電体膜がそれぞれ下記の一般式
（1）〜（17）のいずれかに記載のもので表されること
を特徴とするものである。
【００１７】 A2BN3 （1） （但し、AはMg、Sr、BaおよびCaからなる群から選択さ
れる一の元素、BはV、Nb、TaおよびMnからなる群から選
択される一の元素） (AxB1-x)2CN3 （2） （但しｘは0≦x≦1で、AおよびBはそれぞれMg、Sr、Ba
およびCaからなる群から選択される一の元素、CはV、N
b、TaおよびMnからなる群から選択される一の元素） (AxB1-x)2(CyD1-y)N3 （3） （但しｘは0≦x≦1、ｙは0≦y≦1で、AおよびBはそれぞ
れMg、Sr、BaおよびCaからなる群から選択される一の元
素、CおよびDはそれぞれV、Nb、Ta及びMnからなる群か
ら選択される一の元素） AB2N4 （4） （但し、AはMg、Sr、Ba及びCaからなる群から選択され
る一の元素、BはV、Nb、Ta及びMnからなる群から選択さ
れる一の元素） (AxB1-x)C2N4 （5）
（但しｘは0≦x≦1で、AおよびBはそれぞれMg、Sr、Ba
およびCaからなる群から 選択される一の元素、CはV、Nb、TaおよびMnからなる群
から選択される一の元素） (AxB1-x)(CyD1-y)2N4 （6） （但しｘは0≦x≦1、ｙは0≦y≦1で、AおよびBはそれぞ
れMg、Sr、Ba及びCaからなる群から選択される一の元
素、C及びDはそれぞれV、Nb、TaおよびMnからなる群か
ら選択される一の元素） A2BN2 （7） （但しAおよびBはそれぞれMg、Sr、BaおよびCaからなる
群から選択される一の元素） (AxB1-x)2(CyD1-y)N2 （8） （但しｘは0≦x≦1、ｙは0≦y≦1で、A、B、CおよびＤ
はそれぞれMg、Sr、Ba及びCaからなる群から選択される
一の元素） A3B2N4 （9） （但し、AはMg、Sr、Ba及びCaからなる群から選択され
る一の元素、BはAl、Y、La、Sc、Co、Gd、Ce、Nd、Er、
V、Ti、Ta、Nb、及びMnからなる群から選択される一の
元素） (AxB1-x)3C2N4 （10） （但しｘは0≦x≦1で、AおよびBはそれぞれMg、Sr、Ba
およびCaからなる群から選択される一の元素、CはAl、
Y、La、Sc、Co、Gd、Ce、Nd、Er、V、Ti、Ta、Nb、及び
Mnからなる群から選択される一の元素） (AxB1-x)3(CyD1-y)2N4 （11） （但しｘは0≦x≦1、ｙは0≦y≦1で、AおよびBはそれぞ
れMg、Sr、Ba及びCaからなる群から選択される一の元
素、CおよびDはそれぞれAl、Y、La、Sc、Co、Gd、Ce、N
d、Er、V、Ti、Ta、Nb、およびMnからなる群から選択さ
れる一の元素） A3B5N7 （12） （但し、AはMg、Sr、BaおよびCaからなる群から選択さ
れる一の元素、BはAl、Y、La、Sc、Co、Gd、Ce、Nd、E
r、V、Ti、Ta、Nb、およびMnからなる群から選択される
一の元素） (AxB1-x)3C5N7 （13） （但しｘは0≦x≦1で、AおよびBはそれぞれMg、Sr、Ba
およびCaからなる群から選択される一の元素、CはAl、
Y、La、Sc、Co、Gd、Ce、Nd、Er、V、Ti、Ta、Nbおよび
Mnからなる群から選択される一の元素） (AxB1-x)3(CyD1-y)5N7 （14） （但しｘは0≦x≦1、ｙは0≦y≦1で、AおよびBはそれぞ
れMg、Sr、BaおよびCaからなる群から選択される一の元
素、CおよびDはそれぞれAl、Y、La、Sc、Co、Gd、Ce、N
d、Er、V、Ti、Ta、NbおよびMnからなる群から選択され
る一の元素） A2B3C2N7 （15） （但し、AはMg、Sr、BaおよびCaからなる群から選択さ
れる一の元素、BはAl、Y、La、Sc、Co、Gd、Ce、Nd、E
r、V、Ti、Ta、Nb、およびMnからなる群から選択される
一の元素、CはTi、Ta、Mn、Co、Zr、Hf、VおよびNbから
なる群から選択される一の元素） (AxB1−x)2C3D2N7 （16） （但しｘは0≦x≦1、AおよびBはそれぞれMg、Sr、Baお
よびCaからなる群から選択される一の元素、CはAl、Y、
La、Sc、Co、Gd、Ce、Nd、Er、V、Ti、Ta、Nb、およびM
nからなる群から選択される一の元素、DはTi、Ta、Mn、
Co、Zr、Hf、VおよびNbからなる群から選択される一の
元素） (AxB1−x)2(CyD1−y)3(EzF1−z)2N7 （17） （但しｘは0≦x≦1、ｙは0≦y≦1、0≦z≦1で、Aおよび
BはそれぞれMg、Sr、BaおよびCaからなる群から選択さ
れる元素、CおよびDはそれぞれAl、Y、La、Sc、Co、G
d、Ce、Nd、Er、V、Ti、Ta、Nb、およびMnからなる群か
ら選択される一の元素、EおよびFはそれぞれTi、Ta、M
n、Co、Zr、Hf、VおよびNbからなる群から選択される一
の元素） また、本発明の請求項１９記載の半導体記憶装置は、請
求項２ないし請求項１８記載の半導体記憶装置におい
て、前記強誘電体が、前記一般式で表される組成から、
非化学量論性による組成のずれを含んだ窒化物であるこ
とを特徴とするものである。
れる一の元素、BはV、Nb、TaおよびMnからなる群から選
択される一の元素） (AxB1-x)2CN3 （2） （但しｘは0≦x≦1で、AおよびBはそれぞれMg、Sr、Ba
およびCaからなる群から選択される一の元素、CはV、N
b、TaおよびMnからなる群から選択される一の元素） (AxB1-x)2(CyD1-y)N3 （3） （但しｘは0≦x≦1、ｙは0≦y≦1で、AおよびBはそれぞ
れMg、Sr、BaおよびCaからなる群から選択される一の元
素、CおよびDはそれぞれV、Nb、Ta及びMnからなる群か
ら選択される一の元素） AB2N4 （4） （但し、AはMg、Sr、Ba及びCaからなる群から選択され
る一の元素、BはV、Nb、Ta及びMnからなる群から選択さ
れる一の元素） (AxB1-x)C2N4 （5）
（但しｘは0≦x≦1で、AおよびBはそれぞれMg、Sr、Ba
およびCaからなる群から 選択される一の元素、CはV、Nb、TaおよびMnからなる群
から選択される一の元素） (AxB1-x)(CyD1-y)2N4 （6） （但しｘは0≦x≦1、ｙは0≦y≦1で、AおよびBはそれぞ
れMg、Sr、Ba及びCaからなる群から選択される一の元
素、C及びDはそれぞれV、Nb、TaおよびMnからなる群か
ら選択される一の元素） A2BN2 （7） （但しAおよびBはそれぞれMg、Sr、BaおよびCaからなる
群から選択される一の元素） (AxB1-x)2(CyD1-y)N2 （8） （但しｘは0≦x≦1、ｙは0≦y≦1で、A、B、CおよびＤ
はそれぞれMg、Sr、Ba及びCaからなる群から選択される
一の元素） A3B2N4 （9） （但し、AはMg、Sr、Ba及びCaからなる群から選択され
る一の元素、BはAl、Y、La、Sc、Co、Gd、Ce、Nd、Er、
V、Ti、Ta、Nb、及びMnからなる群から選択される一の
元素） (AxB1-x)3C2N4 （10） （但しｘは0≦x≦1で、AおよびBはそれぞれMg、Sr、Ba
およびCaからなる群から選択される一の元素、CはAl、
Y、La、Sc、Co、Gd、Ce、Nd、Er、V、Ti、Ta、Nb、及び
Mnからなる群から選択される一の元素） (AxB1-x)3(CyD1-y)2N4 （11） （但しｘは0≦x≦1、ｙは0≦y≦1で、AおよびBはそれぞ
れMg、Sr、Ba及びCaからなる群から選択される一の元
素、CおよびDはそれぞれAl、Y、La、Sc、Co、Gd、Ce、N
d、Er、V、Ti、Ta、Nb、およびMnからなる群から選択さ
れる一の元素） A3B5N7 （12） （但し、AはMg、Sr、BaおよびCaからなる群から選択さ
れる一の元素、BはAl、Y、La、Sc、Co、Gd、Ce、Nd、E
r、V、Ti、Ta、Nb、およびMnからなる群から選択される
一の元素） (AxB1-x)3C5N7 （13） （但しｘは0≦x≦1で、AおよびBはそれぞれMg、Sr、Ba
およびCaからなる群から選択される一の元素、CはAl、
Y、La、Sc、Co、Gd、Ce、Nd、Er、V、Ti、Ta、Nbおよび
Mnからなる群から選択される一の元素） (AxB1-x)3(CyD1-y)5N7 （14） （但しｘは0≦x≦1、ｙは0≦y≦1で、AおよびBはそれぞ
れMg、Sr、BaおよびCaからなる群から選択される一の元
素、CおよびDはそれぞれAl、Y、La、Sc、Co、Gd、Ce、N
d、Er、V、Ti、Ta、NbおよびMnからなる群から選択され
る一の元素） A2B3C2N7 （15） （但し、AはMg、Sr、BaおよびCaからなる群から選択さ
れる一の元素、BはAl、Y、La、Sc、Co、Gd、Ce、Nd、E
r、V、Ti、Ta、Nb、およびMnからなる群から選択される
一の元素、CはTi、Ta、Mn、Co、Zr、Hf、VおよびNbから
なる群から選択される一の元素） (AxB1−x)2C3D2N7 （16） （但しｘは0≦x≦1、AおよびBはそれぞれMg、Sr、Baお
よびCaからなる群から選択される一の元素、CはAl、Y、
La、Sc、Co、Gd、Ce、Nd、Er、V、Ti、Ta、Nb、およびM
nからなる群から選択される一の元素、DはTi、Ta、Mn、
Co、Zr、Hf、VおよびNbからなる群から選択される一の
元素） (AxB1−x)2(CyD1−y)3(EzF1−z)2N7 （17） （但しｘは0≦x≦1、ｙは0≦y≦1、0≦z≦1で、Aおよび
BはそれぞれMg、Sr、BaおよびCaからなる群から選択さ
れる元素、CおよびDはそれぞれAl、Y、La、Sc、Co、G
d、Ce、Nd、Er、V、Ti、Ta、Nb、およびMnからなる群か
ら選択される一の元素、EおよびFはそれぞれTi、Ta、M
n、Co、Zr、Hf、VおよびNbからなる群から選択される一
の元素） また、本発明の請求項１９記載の半導体記憶装置は、請
求項２ないし請求項１８記載の半導体記憶装置におい
て、前記強誘電体が、前記一般式で表される組成から、
非化学量論性による組成のずれを含んだ窒化物であるこ
とを特徴とするものである。
【００１８】次に、本発明の請求項２０記載の半導体記
憶装置は、請求項１記載の半導体記憶装置において、前
記強誘電体膜が、半導体基板上に形成されたSiN膜また
はSiO 2膜の上に形成されたことを特徴とするものであ
る。
憶装置は、請求項１記載の半導体記憶装置において、前
記強誘電体膜が、半導体基板上に形成されたSiN膜また
はSiO 2膜の上に形成されたことを特徴とするものであ
る。
【００１９】また、本発明の請求項２１記載の半導体記
憶装置の製造方法は、半導体基板上に、Mg、Sr、Baおよ
びCaからなる群から選択される少なくとも１つの元素と
窒素(N)元素を含む強誘電体層を形成した後、アンモニ
ア雰囲気または窒素ラジカルイオンを含む雰囲気中で熱
処理する工程を含むことを特徴とするものである。
憶装置の製造方法は、半導体基板上に、Mg、Sr、Baおよ
びCaからなる群から選択される少なくとも１つの元素と
窒素(N)元素を含む強誘電体層を形成した後、アンモニ
ア雰囲気または窒素ラジカルイオンを含む雰囲気中で熱
処理する工程を含むことを特徴とするものである。
【００２０】また、本発明の請求項２２記載の半導体記
憶装置の製造方法は、請求項２１記載の前記アンモニア
雰囲気が、アンモニアプラズマ中であることを特徴とす
るものである。
憶装置の製造方法は、請求項２１記載の前記アンモニア
雰囲気が、アンモニアプラズマ中であることを特徴とす
るものである。
【００２１】これら請求項１から請求項２２記載の発明
によれば、前記強誘電体膜が揮発性の高いPbやBi等の元
素を含有せず、且つ酸素元素を含まない窒化物からなる
構成としているため、比誘電率の低い強誘電体膜を形成
することができ、また半導体基板の酸化や界面層の形成
を防ぐことができるため、良好な界面特性を持つMFSFET
の実現が可能となり、上記第１の問題を解決することが
できる。また、通常のSi-MOSFETプロセスで使われてい
る水素元素を含有したガスの熱処理、膜形成、エッチン
グ工程時においても、酸化物強誘電体膜のように還元さ
れて特性が劣化することなく、安定なデバイス特性を保
つことができる。
によれば、前記強誘電体膜が揮発性の高いPbやBi等の元
素を含有せず、且つ酸素元素を含まない窒化物からなる
構成としているため、比誘電率の低い強誘電体膜を形成
することができ、また半導体基板の酸化や界面層の形成
を防ぐことができるため、良好な界面特性を持つMFSFET
の実現が可能となり、上記第１の問題を解決することが
できる。また、通常のSi-MOSFETプロセスで使われてい
る水素元素を含有したガスの熱処理、膜形成、エッチン
グ工程時においても、酸化物強誘電体膜のように還元さ
れて特性が劣化することなく、安定なデバイス特性を保
つことができる。
【００２２】次に、本発明の請求項２３記載の半導体記
憶装置は、チャネルを有した半導体基板上にゲート絶縁
膜としての強誘電体膜とゲート電極とが配置された半導
体記憶素子において、前記強誘電体膜がフッ化物強誘電
体であり、前記フッ化物共有電体と半導体基板の間にSi
N膜からなるバッファー層を備えていることを特徴とす
るものである。
憶装置は、チャネルを有した半導体基板上にゲート絶縁
膜としての強誘電体膜とゲート電極とが配置された半導
体記憶素子において、前記強誘電体膜がフッ化物強誘電
体であり、前記フッ化物共有電体と半導体基板の間にSi
N膜からなるバッファー層を備えていることを特徴とす
るものである。
【００２３】また、本発明の請求項２４記載の半導体記
憶装置の製造方法は、半導体基板上にSiO2膜を形成する
工程と、前記SiO2膜をアンモニア雰囲気、N2O雰囲気ま
たは窒素ラジカルイオンを含む雰囲気中で窒化する工程
と、前記窒化処理を施したSiO2膜上にフッ化物強誘電体
膜を形成する工程と、前記強誘電体膜の上部にゲート電
極を形成する工程を含むことを特徴とするものである。
憶装置の製造方法は、半導体基板上にSiO2膜を形成する
工程と、前記SiO2膜をアンモニア雰囲気、N2O雰囲気ま
たは窒素ラジカルイオンを含む雰囲気中で窒化する工程
と、前記窒化処理を施したSiO2膜上にフッ化物強誘電体
膜を形成する工程と、前記強誘電体膜の上部にゲート電
極を形成する工程を含むことを特徴とするものである。
【００２４】また、本発明の請求項２５記載の半導体記
憶装置の製造方法は、請求項２４記載の半導体記憶装置
の製造方法において、前記アンモニア雰囲気とは、アン
モニアプラズマ中であることを特徴とするものである。
憶装置の製造方法は、請求項２４記載の半導体記憶装置
の製造方法において、前記アンモニア雰囲気とは、アン
モニアプラズマ中であることを特徴とするものである。
【００２５】これら請求項２３から請求項２５に記載の
発明によれば、フッ化物強誘電体と半導体基板との間の
バッファー層として、SiN膜又は窒化処理を施したSiO2
膜を用いているため、フッ化物強誘電体に多く含まれて
いるフッ素元素の拡散バリアーとなる。このため、強誘
電体膜形成時やイオン注入活性化アニール等による熱処
理プロセス時に、フッ化物強誘電体の構成元素であるフ
ッ素の拡散が抑制され、通常のSiO2膜を用いた場合に発
生するフッ素元素拡散に起因する界面準位の増加、Si-O
結合切断により開放された酸素元素の拡散により生じる
SiO2膜厚の増加等のデバイスの劣化を防ぎ、デバイスの
信頼性を向上することが可能であり、上記第２の問題を
解決することができる。
発明によれば、フッ化物強誘電体と半導体基板との間の
バッファー層として、SiN膜又は窒化処理を施したSiO2
膜を用いているため、フッ化物強誘電体に多く含まれて
いるフッ素元素の拡散バリアーとなる。このため、強誘
電体膜形成時やイオン注入活性化アニール等による熱処
理プロセス時に、フッ化物強誘電体の構成元素であるフ
ッ素の拡散が抑制され、通常のSiO2膜を用いた場合に発
生するフッ素元素拡散に起因する界面準位の増加、Si-O
結合切断により開放された酸素元素の拡散により生じる
SiO2膜厚の増加等のデバイスの劣化を防ぎ、デバイスの
信頼性を向上することが可能であり、上記第２の問題を
解決することができる。
【００２６】本発明の請求項２６記載の半導体記憶装置
の製造方法は、半導体基板上にMg、Sr、BaおよびCaから
なる群から選択される少なくとも１つの元素とフッ素
(F)元素を含むフッ化物強誘電体薄膜を形成した後、ア
ンモニア雰囲気または窒素ラジカルイオンを含む雰囲気
中で窒化する工程を含むことを特徴とするものである。
の製造方法は、半導体基板上にMg、Sr、BaおよびCaから
なる群から選択される少なくとも１つの元素とフッ素
(F)元素を含むフッ化物強誘電体薄膜を形成した後、ア
ンモニア雰囲気または窒素ラジカルイオンを含む雰囲気
中で窒化する工程を含むことを特徴とするものである。
【００２７】本発明の請求項２７記載の半導体記憶装置
の製造方法は、前記アンモニア雰囲気とは、アンモニア
プラズマ中であることを特徴とするものである。
の製造方法は、前記アンモニア雰囲気とは、アンモニア
プラズマ中であることを特徴とするものである。
【００２８】本発明の請求項２８記載の半導体記憶装置
は、請求項２３記載の半導体記憶装置において、前記フ
ッ化物強誘電体が、BaMgF4、BaCoF4、BaNiF4またはBaZn
F4のいずれかであることを特徴とするものである。
は、請求項２３記載の半導体記憶装置において、前記フ
ッ化物強誘電体が、BaMgF4、BaCoF4、BaNiF4またはBaZn
F4のいずれかであることを特徴とするものである。
【００２９】また、請求項２９記載の半導体記憶装置の
製造方法は、請求項２４ないし請求項２７のいずれかに
記載の半導体記憶装置の製造方法において、前記フッ化
物強誘電体が、BaMgF4、BaCoF4、BaNiF4またはBaZnF4の
いずれかであることを特徴とするものである。
製造方法は、請求項２４ないし請求項２７のいずれかに
記載の半導体記憶装置の製造方法において、前記フッ化
物強誘電体が、BaMgF4、BaCoF4、BaNiF4またはBaZnF4の
いずれかであることを特徴とするものである。
【００３０】請求項３０記載の半導体記憶装置は、請求
項２３記載の半導体記憶装置において、前記フッ化物強
誘電体が、下記一般式(18)記載のもので表されることを
特徴とするものである。
項２３記載の半導体記憶装置において、前記フッ化物強
誘電体が、下記一般式(18)記載のもので表されることを
特徴とするものである。
【００３１】 ABF5 （18） （但し、AはMg、Sr、BaおよびCaからなる群から選択さ
れる一の元素、BはAl、Y、La、Sc、Co、Gd、Ce、Nd、E
r、V、Ti、Ta、NbおよびMnからなる群から選択される一
の元素） また、本発明の請求項３１記載の半導体記憶装置は請求
項２４ないし請求項２７のいずれかに記載の半導体記憶
装置の製造方法において、前記フッ化物強誘電体が、上
記一般式(18)記載のもので表されることを特徴とするも
のである。
れる一の元素、BはAl、Y、La、Sc、Co、Gd、Ce、Nd、E
r、V、Ti、Ta、NbおよびMnからなる群から選択される一
の元素） また、本発明の請求項３１記載の半導体記憶装置は請求
項２４ないし請求項２７のいずれかに記載の半導体記憶
装置の製造方法において、前記フッ化物強誘電体が、上
記一般式(18)記載のもので表されることを特徴とするも
のである。
【００３２】請求項３２記載の半導体記憶装置は、請求
項２３記載の半導体記憶装置において、前記フッ化物強
誘電体が、下記一般式(19)記載のもので表されることを
特徴とするものである。
項２３記載の半導体記憶装置において、前記フッ化物強
誘電体が、下記一般式(19)記載のもので表されることを
特徴とするものである。
【００３３】 (AxB1-x)(CyD1-y)F5 （19） （但しｘは0≦x≦1、ｙは0≦y≦1で、AおよびBはそれぞ
れMg、Sr、Ba及びCaからなる群から選択される一の元
素、CおよびDはそれぞれAl、Y、La、Sc、Co、Gd、Ce、N
d、Er、V、Ti、Ta、Nb、およびMnからなる群から選択さ
れる一の元素） また、本発明の請求項３３記載の半導体記憶装置は請求
項２４ないし請求項２７のいずれかに記載の半導体記憶
装置の製造方法において、前記フッ化物強誘電体が、上
記一般式(19)記載のもので表されることを特徴とするも
のである。
れMg、Sr、Ba及びCaからなる群から選択される一の元
素、CおよびDはそれぞれAl、Y、La、Sc、Co、Gd、Ce、N
d、Er、V、Ti、Ta、Nb、およびMnからなる群から選択さ
れる一の元素） また、本発明の請求項３３記載の半導体記憶装置は請求
項２４ないし請求項２７のいずれかに記載の半導体記憶
装置の製造方法において、前記フッ化物強誘電体が、上
記一般式(19)記載のもので表されることを特徴とするも
のである。
【００３４】請求項３４記載の半導体記憶装置は、請求
項２３記載の半導体記憶装置において、前記フッ化物強
誘電体が、下記一般式(20)記載のもので表されることを
特徴とするものである。
項２３記載の半導体記憶装置において、前記フッ化物強
誘電体が、下記一般式(20)記載のもので表されることを
特徴とするものである。
【００３５】 ABF6 （20） （但し、AはMg、Sr、BaおよびCaからなる群から選択さ
れる一の元素、BはTi、Ta、Mn、Co、Zr、Hf、VおよびNb
からなる群から選択される一の元素） また、本発明の請求項３５記載の半導体記憶装置は請求
項２４ないし請求項２７のいずれかに記載の半導体記憶
装置の製造方法において、前記フッ化物強誘電体が、上
記一般式(20)記載のもので表されることを特徴とするも
のである。
れる一の元素、BはTi、Ta、Mn、Co、Zr、Hf、VおよびNb
からなる群から選択される一の元素） また、本発明の請求項３５記載の半導体記憶装置は請求
項２４ないし請求項２７のいずれかに記載の半導体記憶
装置の製造方法において、前記フッ化物強誘電体が、上
記一般式(20)記載のもので表されることを特徴とするも
のである。
【００３６】請求項３６記載の半導体記憶装置は、請求
項２３記載の半導体記憶装置において、前記フッ化物強
誘電体が、下記一般式(21)記載のもので表されることを
特徴とするものである。
項２３記載の半導体記憶装置において、前記フッ化物強
誘電体が、下記一般式(21)記載のもので表されることを
特徴とするものである。
【００３７】 (AxB1-x)(CyD1-y)F6 （21） （但しｘは0≦x≦1、ｙは0≦y≦1で、AおよびBはそれぞ
れMg、Sr、BaおよびCaからなる群から選択される一の元
素、CおよびDはそれぞれTi、Ta、Mn、Co、Zr、Hf、V及
びNbからなる群から選択される一の元素） また、本発明の請求項３７記載の半導体記憶装置は請求
項２４ないし請求項２７のいずれかに記載の半導体記憶
装置の製造方法において、前記フッ化物強誘電体が、上
記一般式(21)記載のもので表されることを特徴とするも
のである。
れMg、Sr、BaおよびCaからなる群から選択される一の元
素、CおよびDはそれぞれTi、Ta、Mn、Co、Zr、Hf、V及
びNbからなる群から選択される一の元素） また、本発明の請求項３７記載の半導体記憶装置は請求
項２４ないし請求項２７のいずれかに記載の半導体記憶
装置の製造方法において、前記フッ化物強誘電体が、上
記一般式(21)記載のもので表されることを特徴とするも
のである。
【００３８】請求項３８記載の半導体記憶装置は、請求
項２３記載の半導体記憶装置において、前記フッ化物強
誘電体が、下記一般式(22)記載のもので表されることを
特徴とするものである。
項２３記載の半導体記憶装置において、前記フッ化物強
誘電体が、下記一般式(22)記載のもので表されることを
特徴とするものである。
【００３９】 A5B3F19 （22） （但し、AはMg、Sr、Ba及びCaからなる群から選択され
る一の元素、BはAl、Y、La、Sc、Co、Gd、Ce、Nd、Er、
V、Ti、Ta、Nb、及びMnからなる群から選択される一の
元素） また、本発明の請求項３９記載の半導体記憶装置は請求
項２４ないし請求２７のいずれかに記載の半導体記憶装
置の製造方法において、前記フッ化物強誘電体が、上記
一般式(22)記載のもので表されることを特徴とするもの
である。
る一の元素、BはAl、Y、La、Sc、Co、Gd、Ce、Nd、Er、
V、Ti、Ta、Nb、及びMnからなる群から選択される一の
元素） また、本発明の請求項３９記載の半導体記憶装置は請求
項２４ないし請求２７のいずれかに記載の半導体記憶装
置の製造方法において、前記フッ化物強誘電体が、上記
一般式(22)記載のもので表されることを特徴とするもの
である。
【００４０】請求項４０記載の半導体記憶装置は、請求
項２３記載の半導体記憶装置において、前記フッ化物強
誘電体が、下記一般式(23)記載のもので表されることを
特徴とするものである。
項２３記載の半導体記憶装置において、前記フッ化物強
誘電体が、下記一般式(23)記載のもので表されることを
特徴とするものである。
【００４１】 (AxB1-x)5(CyD1-y)3F19 （23） （但しｘは0≦x≦1、ｙは0≦y≦1で、AおよびBはそれぞ
れMg、Sr、BaおよびCaからなる群から選択される一の元
素、CおよびDはそれぞれAl、Y、La、Sc、Co、Gd、Ce、N
d、Er、V、Ti、Ta、Nb、及びMnからなる群から選択され
る一の元素） また、本発明の請求項４１記載の半導体記憶装置は請求
項２４ないし請求２７のいずれかに記載の半導体記憶装
置の製造方法において、前記フッ化物強誘電体が、上記
一般式(23)記載のもので表されることを特徴とするもの
である。
れMg、Sr、BaおよびCaからなる群から選択される一の元
素、CおよびDはそれぞれAl、Y、La、Sc、Co、Gd、Ce、N
d、Er、V、Ti、Ta、Nb、及びMnからなる群から選択され
る一の元素） また、本発明の請求項４１記載の半導体記憶装置は請求
項２４ないし請求２７のいずれかに記載の半導体記憶装
置の製造方法において、前記フッ化物強誘電体が、上記
一般式(23)記載のもので表されることを特徴とするもの
である。
【００４２】請求項４２記載の半導体記憶装置は、請求
項２８、請求項３０、請求項３２、請求項３４、請求項
３６、請求項３８および請求項４０のいずれかに記載の
半導体記憶装置において、前記フッ化物強誘電体が、前
記一般式で表される組成から、非化学量論性による組成
のずれを含んだフッ化物であることを特徴とするもので
ある。
項２８、請求項３０、請求項３２、請求項３４、請求項
３６、請求項３８および請求項４０のいずれかに記載の
半導体記憶装置において、前記フッ化物強誘電体が、前
記一般式で表される組成から、非化学量論性による組成
のずれを含んだフッ化物であることを特徴とするもので
ある。
【００４３】請求項４３記載の半導体記憶装置の製造方
法は、請求項２９、請求項３１、請求項３３、請求項３
５、請求項３７、請求項３９および請求項４１のいずれ
かに記載の半導体記憶装置の製造方法において、前記フ
ッ化物強誘電体が、前記一般式で表される組成から、非
化学量論性による組成のずれを含んだフッ化物であるこ
とを特徴とするものである。
法は、請求項２９、請求項３１、請求項３３、請求項３
５、請求項３７、請求項３９および請求項４１のいずれ
かに記載の半導体記憶装置の製造方法において、前記フ
ッ化物強誘電体が、前記一般式で表される組成から、非
化学量論性による組成のずれを含んだフッ化物であるこ
とを特徴とするものである。
【００４４】これら請求項２６ないし請求項４３に記載
の発明によれば、半導体基板上にフッ化物強誘電体薄膜
を形成した後、アンモニア雰囲気又は窒素ラジカルイオ
ンを含む雰囲気中で窒化して一部の成分を窒素元素と置
換することにより、水分及びその他の化学的反応性が抑
制され、デバイスの安定性が向上させることができ、上
記第３の問題を解決することができる。
の発明によれば、半導体基板上にフッ化物強誘電体薄膜
を形成した後、アンモニア雰囲気又は窒素ラジカルイオ
ンを含む雰囲気中で窒化して一部の成分を窒素元素と置
換することにより、水分及びその他の化学的反応性が抑
制され、デバイスの安定性が向上させることができ、上
記第３の問題を解決することができる。
【００４５】次に請求項４４記載の半導体記憶装置は、
チャネルを有した半導体基板上にMgSiO3、Mg2SiO4、SrS
iO3、Sr2SiO4、(MgxSr1-x)SiO3および(MgxSr1-x)2SiO4
（但しｘは0≦x≦1）の少なくとも１つからなるバッフ
ァー層が形成され、前記バッファー層上に強誘電体層
が、前記強誘電体層上にゲート電極が配置されているこ
とを特徴とするものである。
チャネルを有した半導体基板上にMgSiO3、Mg2SiO4、SrS
iO3、Sr2SiO4、(MgxSr1-x)SiO3および(MgxSr1-x)2SiO4
（但しｘは0≦x≦1）の少なくとも１つからなるバッフ
ァー層が形成され、前記バッファー層上に強誘電体層
が、前記強誘電体層上にゲート電極が配置されているこ
とを特徴とするものである。
【００４６】また、請求項４５記載の半導体記憶装置
は、請求項４４記載の半導体記憶装置において、強誘電
体層がMg又はSrの少なくとも１つの元素から構成されて
いることを特徴とするものである。
は、請求項４４記載の半導体記憶装置において、強誘電
体層がMg又はSrの少なくとも１つの元素から構成されて
いることを特徴とするものである。
【００４７】また、請求項４６記載の半導体記憶装置
は、請求項４４記載の半導体記憶装置において、強誘電
体層が (BaxSr1-x)MgF4またはBa(MgxSr1-x)F4（但しｘ
は0≦x≦1）のいずれかであることを特徴とするもので
ある。
は、請求項４４記載の半導体記憶装置において、強誘電
体層が (BaxSr1-x)MgF4またはBa(MgxSr1-x)F4（但しｘ
は0≦x≦1）のいずれかであることを特徴とするもので
ある。
【００４８】これら請求項４４ないし請求項４６に記載
の発明によれば、強誘電体膜がMg又はSrの少なくとも１
つの元素から構成され、前記強誘電体層とSi基板との間
のバッファー層として、強誘電体層の構成元素であるMg
又はSrの元素とSi基板と良好な界面特性を持つSiO2成分
の両者から構成されるMgSiO3、Mg2SiO4、SrSiO3、Sr2Si
O4、(MgxSr1-x)SiO3及び(MgxSr1-x)2SiO4（但し0≦x≦
1）等の材料を用いているため、強誘電体膜の結晶特性
を向上し、且つSi基板と良好な界面特性を実現でき、上
記第４の問題を解決することができる。
の発明によれば、強誘電体膜がMg又はSrの少なくとも１
つの元素から構成され、前記強誘電体層とSi基板との間
のバッファー層として、強誘電体層の構成元素であるMg
又はSrの元素とSi基板と良好な界面特性を持つSiO2成分
の両者から構成されるMgSiO3、Mg2SiO4、SrSiO3、Sr2Si
O4、(MgxSr1-x)SiO3及び(MgxSr1-x)2SiO4（但し0≦x≦
1）等の材料を用いているため、強誘電体膜の結晶特性
を向上し、且つSi基板と良好な界面特性を実現でき、上
記第４の問題を解決することができる。
【００４９】次に請求項４７記載の半導体記憶装置の製
造方法は、Si基板上にSiN膜を形成する工程と、前記SiN
膜上にスパッタ法によりSrTiO3層を形成する工程と、前
記SrTiO3層上に強誘電体層を形成する工程と、前記強誘
電体層の上部にゲート電極を形成する工程を含むことを
特徴とするものである。
造方法は、Si基板上にSiN膜を形成する工程と、前記SiN
膜上にスパッタ法によりSrTiO3層を形成する工程と、前
記SrTiO3層上に強誘電体層を形成する工程と、前記強誘
電体層の上部にゲート電極を形成する工程を含むことを
特徴とするものである。
【００５０】また請求項４８記載の半導体装置の製造方
法は、請求項４７記載の半導体記憶装置の製造方法にお
いて、前記SiN膜は、Si基板を直接窒化して形成するこ
とを特徴とするものである。
法は、請求項４７記載の半導体記憶装置の製造方法にお
いて、前記SiN膜は、Si基板を直接窒化して形成するこ
とを特徴とするものである。
【００５１】また請求項４９記載の半導体装置の製造方
法は、Si基板上にSiO2膜を形成する工程と、前記SiO2膜
をアンモニアガス、N2Oガスまたは窒素ラジカルイオン
含有ガスを用いて窒化する工程と、前記窒化処理を施し
たSiO2膜上に、スパッタ法によりSrTiO3層を形成する工
程と、前記SrTiO3層上に強誘電体層を形成する工程と、
前記強誘電体層の上部にゲート電極を形成する工程を含
むことを特徴とするものである。
法は、Si基板上にSiO2膜を形成する工程と、前記SiO2膜
をアンモニアガス、N2Oガスまたは窒素ラジカルイオン
含有ガスを用いて窒化する工程と、前記窒化処理を施し
たSiO2膜上に、スパッタ法によりSrTiO3層を形成する工
程と、前記SrTiO3層上に強誘電体層を形成する工程と、
前記強誘電体層の上部にゲート電極を形成する工程を含
むことを特徴とするものである。
【００５２】これら請求項４７ないし請求項４９に記載
の発明によれば、Si基板上にスパッタ法によりSrTiO3層
を形成する場合、SiN膜又はアンモニアガス、N2Oガス又
は窒素ラジカルイオン含有ガスを用いて窒化処理を施し
たSiO2膜をバッファー層として用いることにより、SrTi
O3層に多く含まれているフッ素元素の拡散を抑制し、フ
ッ素元素の拡散に起因する界面準位の増加やSiO2膜厚の
増加を防止し、Si基板と良好な界面特性を維持し、デバ
イスの安定性を高めることができ、上記第５の問題を解
決することができる。
の発明によれば、Si基板上にスパッタ法によりSrTiO3層
を形成する場合、SiN膜又はアンモニアガス、N2Oガス又
は窒素ラジカルイオン含有ガスを用いて窒化処理を施し
たSiO2膜をバッファー層として用いることにより、SrTi
O3層に多く含まれているフッ素元素の拡散を抑制し、フ
ッ素元素の拡散に起因する界面準位の増加やSiO2膜厚の
増加を防止し、Si基板と良好な界面特性を維持し、デバ
イスの安定性を高めることができ、上記第５の問題を解
決することができる。
【００５３】本発明の請求項５０に記載の半導体記憶装
置の製造方法は、半導体基板上にTiSrの薄層を形成する
工程と、前記TiSr層の上にSrTiO3層を形成する工程と、
前記SrTiO3層上に強誘電体層を形成する工程と、前記強
誘電体層の上部にゲート電極を形成する工程を含むこと
を特徴とするものである。
置の製造方法は、半導体基板上にTiSrの薄層を形成する
工程と、前記TiSr層の上にSrTiO3層を形成する工程と、
前記SrTiO3層上に強誘電体層を形成する工程と、前記強
誘電体層の上部にゲート電極を形成する工程を含むこと
を特徴とするものである。
【００５４】また本発明の請求項５１に記載の半導体記
憶装置の製造方法は、請求項５０記載の半導体記憶装置
の製造方法において、前記SrTiO3層を基板温度300℃以
下の条件で、スパッタ法により形成することを特徴とす
るものである。
憶装置の製造方法は、請求項５０記載の半導体記憶装置
の製造方法において、前記SrTiO3層を基板温度300℃以
下の条件で、スパッタ法により形成することを特徴とす
るものである。
【００５５】また本発明の請求項５２記載の半導体記憶
装置の製造方法は、請求項５０記載の半導体記憶装置の
製造方法において、前記TiSr層上にSrTiO3層をスパッタ
法で形成する際に、最初はArガスのみで成膜を行い、次
にAr/O2の混合ガスで成膜する２ステップによる成膜を
行うことを特徴とするものである。
装置の製造方法は、請求項５０記載の半導体記憶装置の
製造方法において、前記TiSr層上にSrTiO3層をスパッタ
法で形成する際に、最初はArガスのみで成膜を行い、次
にAr/O2の混合ガスで成膜する２ステップによる成膜を
行うことを特徴とするものである。
【００５６】また本発明の請求項５３記載の半導体記憶
装置の製造方法は、請求項５０記載の半導体記憶装置の
製造方法において、前記SrTiO3成膜後、酸素ガスまたは
オゾンガスを含む雰囲気で、300℃以下の条件で熱処理
することを特徴とするものである。
装置の製造方法は、請求項５０記載の半導体記憶装置の
製造方法において、前記SrTiO3成膜後、酸素ガスまたは
オゾンガスを含む雰囲気で、300℃以下の条件で熱処理
することを特徴とするものである。
【００５７】これら請求項５０ないし請求項５３に記載
の発明によれば、半導体基板上にTiSrの薄層を形成後、
前記TiSr層の上に、スパッタ法を用いて、最初はArガス
のみで成膜を行い、次にAr/O2の混合ガスで成膜する２
ステップによるSrTiO3層の成膜を低温で行うことによ
り、TiSr層をSrTiO3層に完全に同化させ、Si基板と界面
反応層のない半導体記憶装置の製造方法を実現できるも
のである。
の発明によれば、半導体基板上にTiSrの薄層を形成後、
前記TiSr層の上に、スパッタ法を用いて、最初はArガス
のみで成膜を行い、次にAr/O2の混合ガスで成膜する２
ステップによるSrTiO3層の成膜を低温で行うことによ
り、TiSr層をSrTiO3層に完全に同化させ、Si基板と界面
反応層のない半導体記憶装置の製造方法を実現できるも
のである。
【００５８】
【発明の実施の形態】以下、図面を参照しながら、本発
明の実施の形態について説明する。
明の実施の形態について説明する。
【００５９】（実施の形態１）図１は、本発明の第１の
実施形態による半導体記憶装置の断面図を示したもので
ある。図１において、このMFSFETは、p型Si基板１の所
定の表面領域にn+型の不純物領域であるソース領域２及
びドレイン領域３が形成されており、これらのソース領
域２及びドレイン領域３の間の所定のSi半導体基板上
に、Sr2NbN3から成る窒化物強誘電体膜４と、ゲート電
極５が順次形成されている。
実施形態による半導体記憶装置の断面図を示したもので
ある。図１において、このMFSFETは、p型Si基板１の所
定の表面領域にn+型の不純物領域であるソース領域２及
びドレイン領域３が形成されており、これらのソース領
域２及びドレイン領域３の間の所定のSi半導体基板上
に、Sr2NbN3から成る窒化物強誘電体膜４と、ゲート電
極５が順次形成されている。
【００６０】次に、図１に示したMFSFETの作製方法の一
例について説明する。図２（a）に示すように、p型Si基
板１をBHF（緩衝フッ素酸溶液）により処理し、表面の
自然酸化膜を除去した後、速やかに溶液気化型プラズマ
MOCVD（Metal-Organic Chemical Vapor Deposition）装
置に導入し、p型Si基板１上にSr2NbN3からなる窒化物強
誘電体膜４を厚さ約200nm形成する。
例について説明する。図２（a）に示すように、p型Si基
板１をBHF（緩衝フッ素酸溶液）により処理し、表面の
自然酸化膜を除去した後、速やかに溶液気化型プラズマ
MOCVD（Metal-Organic Chemical Vapor Deposition）装
置に導入し、p型Si基板１上にSr2NbN3からなる窒化物強
誘電体膜４を厚さ約200nm形成する。
【００６１】ここで、Sr2NbN3からなる窒化物強誘電体
膜４の成膜方法の一例について、図３を用いて詳しく説
明する。
膜４の成膜方法の一例について、図３を用いて詳しく説
明する。
【００６２】図３に示すように、p型Si基板１は、溶液
気化型プラズマMOCVD装置の真空チャンバー３１内に配
置されたヒーター３２の上に置かれている。チャンバー
３１には、真空排気するためのポンプにつながっている
排気口３３がある。３４はプラズマ発生のための13.56M
HzのRF電源である。
気化型プラズマMOCVD装置の真空チャンバー３１内に配
置されたヒーター３２の上に置かれている。チャンバー
３１には、真空排気するためのポンプにつながっている
排気口３３がある。３４はプラズマ発生のための13.56M
HzのRF電源である。
【００６３】Sr(thd)2、Nb(O-iC3H7)4(thd)の固体原料
（但し、thd=((CH3)3CCO)2CH-）をテトラヒドロフラン
(THF)溶媒に溶解させた液体原料３５、３６を液体マス
フローコントローラー３７で、Sr:Nbをモル比2:1になる
ように定量して気化器３８まで輸送する。ここで、溶液
は気化してガス状態になり、キャリアガスの窒素(N2)ガ
スと共に、チャンバー上部に配置したミキサー３９に導
入される。ミキサーには、アンモニア(NH3)ガスが別に
導入されており、シャワーヘッド４０からSi基板１上に
これらの混合ガスが導入され、プラズマを発生させて成
膜するものである。これらのSr、Nb元素は、アンモニア
プラズマで窒化され、Sr2NbN3がp型Si基板１上に堆積す
るものである。なお、成膜時の基板温度は、550〜650
℃、圧力は5〜10mmTorr、RFパワーは100〜150Wである。
（但し、thd=((CH3)3CCO)2CH-）をテトラヒドロフラン
(THF)溶媒に溶解させた液体原料３５、３６を液体マス
フローコントローラー３７で、Sr:Nbをモル比2:1になる
ように定量して気化器３８まで輸送する。ここで、溶液
は気化してガス状態になり、キャリアガスの窒素(N2)ガ
スと共に、チャンバー上部に配置したミキサー３９に導
入される。ミキサーには、アンモニア(NH3)ガスが別に
導入されており、シャワーヘッド４０からSi基板１上に
これらの混合ガスが導入され、プラズマを発生させて成
膜するものである。これらのSr、Nb元素は、アンモニア
プラズマで窒化され、Sr2NbN3がp型Si基板１上に堆積す
るものである。なお、成膜時の基板温度は、550〜650
℃、圧力は5〜10mmTorr、RFパワーは100〜150Wである。
【００６４】このように、Sr2NbN3成膜時、酸素ガスを
用いないため、Si基板表面は酸化されることなく、界面
に比誘電率の低いSiO2膜の形成を防げることができる。
また、PbやBiのような揮発性が高く、Siと反応しやすい
元素を含有していないため、Si基板への構成元素の拡散
による界面層の形成も防ぐことができる。
用いないため、Si基板表面は酸化されることなく、界面
に比誘電率の低いSiO2膜の形成を防げることができる。
また、PbやBiのような揮発性が高く、Siと反応しやすい
元素を含有していないため、Si基板への構成元素の拡散
による界面層の形成も防ぐことができる。
【００６５】次に、窒化物強誘電体膜４の成膜後、アン
モニアガス雰囲気中、450℃、30分間、電気炉を用いて
熱処理して、Sr2NbN3膜の特性を向上させる。また、ア
ンモニアプラズマ又は窒素ガスプラズマによる熱処理で
も同様の効果がある。この工程は、膜の窒化を完全なも
のにして膜質を向上させるためのもであるが、場合によ
り省略することも可能である。
モニアガス雰囲気中、450℃、30分間、電気炉を用いて
熱処理して、Sr2NbN3膜の特性を向上させる。また、ア
ンモニアプラズマ又は窒素ガスプラズマによる熱処理で
も同様の効果がある。この工程は、膜の窒化を完全なも
のにして膜質を向上させるためのもであるが、場合によ
り省略することも可能である。
【００６６】次に、図２（b）に示すように、Ar/N2混合
ガスを用いた反応性スパッタ法により、ゲート電極とな
るTiN膜６を形成する。
ガスを用いた反応性スパッタ法により、ゲート電極とな
るTiN膜６を形成する。
【００６７】次に、図２（c）に示すように、レジスト
マスクを用いて、所定の領域のTiN膜、Sr2NbN3膜をAr/C
l2混合ガス等を用いてエッチングして除去する。
マスクを用いて、所定の領域のTiN膜、Sr2NbN3膜をAr/C
l2混合ガス等を用いてエッチングして除去する。
【００６８】次に、図２（d）に示すように、n型不純物
となる砒素（As）を注入後、アニールを行い、ソース領
域２、ドレイン領域３を形成してMFSFETを完成させる。
となる砒素（As）を注入後、アニールを行い、ソース領
域２、ドレイン領域３を形成してMFSFETを完成させる。
【００６９】ここで、形成したSr2NbN3膜は、比誘電率
が約１３で、自発分極値は、1.0μC/cm2と小さい強誘電
体膜であるが、MFSFET型では、このような小さな残留分
極値でも動作は十分可能である。
が約１３で、自発分極値は、1.0μC/cm2と小さい強誘電
体膜であるが、MFSFET型では、このような小さな残留分
極値でも動作は十分可能である。
【００７０】続いて、上記のように作製した本発明のMF
SFETの動作特性について説明する。この半導体記憶装置
のC-V特性を図４に示す。測定条件は±5.0V、１MHzで、
ゲート面積は100μm2である。図４に示すように、約1.6
Vのメモリウィンドウが得られている。このデバイス特
性は、450℃、30分間の水素ガスによる熱処理でも変化
せず、Si-MOSFETプロセスで通常用いられる水素ガスシ
ンター及び水素元素含有ガスを用いた成膜方法や、エッ
チング等のプロセスにおいても安定であることがわか
る。
SFETの動作特性について説明する。この半導体記憶装置
のC-V特性を図４に示す。測定条件は±5.0V、１MHzで、
ゲート面積は100μm2である。図４に示すように、約1.6
Vのメモリウィンドウが得られている。このデバイス特
性は、450℃、30分間の水素ガスによる熱処理でも変化
せず、Si-MOSFETプロセスで通常用いられる水素ガスシ
ンター及び水素元素含有ガスを用いた成膜方法や、エッ
チング等のプロセスにおいても安定であることがわか
る。
【００７１】上記の例では、強誘電体膜がSr2NbN3につ
いて説明したが、Ba(thd)2、Mg(thd) 2、Ca(thd)2、Ta(O
-iC3H7)4(thd)、Mn(O-iC3H7)4(thd)等と原料を変えるこ
とにより、Ba2TaN3、Ba2TiN3、Sr2TaN3等の一般式(AxB
1-x)2(CyD1-y)N3（但し0≦x≦1、0≦y≦1で、A及びBは
それぞれMg、Sr、Ba及びCaからなる群から選択される元
素、C及びDはそれぞれV、Nb、Ta及びMnからなる群から
選択される元素）で表される物質が得られ、それについ
ても同様の効果がある。
いて説明したが、Ba(thd)2、Mg(thd) 2、Ca(thd)2、Ta(O
-iC3H7)4(thd)、Mn(O-iC3H7)4(thd)等と原料を変えるこ
とにより、Ba2TaN3、Ba2TiN3、Sr2TaN3等の一般式(AxB
1-x)2(CyD1-y)N3（但し0≦x≦1、0≦y≦1で、A及びBは
それぞれMg、Sr、Ba及びCaからなる群から選択される元
素、C及びDはそれぞれV、Nb、Ta及びMnからなる群から
選択される元素）で表される物質が得られ、それについ
ても同様の効果がある。
【００７２】図５は、本発明の第１の実施形態に係る他
の半導体記憶装置の構造断面図を示したものである。こ
の場合、図１に比して、p型Si基板１とSr2NbN3から成る
窒化物強誘電体膜４の間に、安定なSi界面を形成できる
極薄のSiN膜またはSiO2膜から成るバッファー層７を設
けたものである。これらの膜は、熱酸化法やCVD法によ
って形成できる。もともと、Sr2NbN3窒化物強誘電体膜
の比誘電率が低い（約１３）ので、これらの低い比誘電
率（SiNで約７、SiO2で約４）のバッファー層を設けて
も、動作電圧の増加は抑制され、デバイスの安定性を向
上させることができる。
の半導体記憶装置の構造断面図を示したものである。こ
の場合、図１に比して、p型Si基板１とSr2NbN3から成る
窒化物強誘電体膜４の間に、安定なSi界面を形成できる
極薄のSiN膜またはSiO2膜から成るバッファー層７を設
けたものである。これらの膜は、熱酸化法やCVD法によ
って形成できる。もともと、Sr2NbN3窒化物強誘電体膜
の比誘電率が低い（約１３）ので、これらの低い比誘電
率（SiNで約７、SiO2で約４）のバッファー層を設けて
も、動作電圧の増加は抑制され、デバイスの安定性を向
上させることができる。
【００７３】次に、第１の実施形態で説明した図１の窒
化物強誘電体４として、他の材料を用いた場合について
説明する。
化物強誘電体４として、他の材料を用いた場合について
説明する。
【００７４】図３の溶液気化型プラズマMOCVD装置にお
いて、Sr:Nbのモル比を1:2に設定して成膜するとSrNb2N
4膜が得られる。この膜は、Sr2NbN3膜と同様の特性を示
すが、比誘電率が約１２と少し低く、自発分極値も0.8
μC/cm2と小さい強誘電体膜である。この膜を用いたデ
バイスでは、図４と同様の条件で約1.4Vのメモリウィン
ドゥが得られた。
いて、Sr:Nbのモル比を1:2に設定して成膜するとSrNb2N
4膜が得られる。この膜は、Sr2NbN3膜と同様の特性を示
すが、比誘電率が約１２と少し低く、自発分極値も0.8
μC/cm2と小さい強誘電体膜である。この膜を用いたデ
バイスでは、図４と同様の条件で約1.4Vのメモリウィン
ドゥが得られた。
【００７５】上述したように、さらに原料を変えること
により、BaTa2N3、BaTi2N3、SrTa2N 3等の一般式(A
xB1-x)(CyD1-y)2N4（但し0≦x≦1、0≦y≦1で、A及びB
はそれぞれMg、Sr、Ba及びCaからなる群から選択される
元素、C及びDはそれぞれV、Nb、Ta及びMnからなる群か
ら選択される元素）で表される窒化物が得られ、それに
ついても同様の効果がある。
により、BaTa2N3、BaTi2N3、SrTa2N 3等の一般式(A
xB1-x)(CyD1-y)2N4（但し0≦x≦1、0≦y≦1で、A及びB
はそれぞれMg、Sr、Ba及びCaからなる群から選択される
元素、C及びDはそれぞれV、Nb、Ta及びMnからなる群か
ら選択される元素）で表される窒化物が得られ、それに
ついても同様の効果がある。
【００７６】また、原料の種類や原料数を変えて成膜す
ることにより、Ba3Ti2N4、Sr3Ta2N4、Mg3Gd2N4等の一般
式 (AxB1-x)3(CyD1-y)2N4（但し0≦x≦1、0≦y≦1で、A
及びBはそれぞれMg、Sr、Ba及びCaからなる群から選択
される元素、C及びDはそれぞれAl、Y、La、Sc、Co、G
d、Ce、Nd、Er、V、Ti、Ta、Nb、及びMnからなる群から
選択される元素）表される窒化物、Sr3Nb5N7、 Ba3Ti5N
7、 Mg3La5N7等の一般式(AxB1-x)3(CyD1-y)5N7（但し0
≦x≦1、0≦y≦1で、A及びBはそれぞれMg、Sr、Ba及びC
aからなる群から選択される元素、C及びDはそれぞれA
l、Y、La、Sc、Co、Gd、Ce、Nd、Er、V、Ti、Ta、Nb、
及びMnからなる群から選択される元素）で表される窒化
物、Sr2Nd3Ta2N7、Ba2Gd3Ti2N7、Mg2La3Mn2等の一般式
(AxB1-x)2(CyD1- y)3(EzF1-z)2N7（但し0≦x≦1、0≦y≦
1、0≦z≦1で、A及びBはそれぞれMg、Sr、Ba及びCaから
なる群から選択される元素、C及びDはそれぞれAl、Y、L
a、Sc、Co、Gd、Ce、Nd、Er、V、Ti、Ta、Nb、及びMnか
らなる群から選択される元素、E及びFはそれぞれTi、T
a、Mn、Co、Zr、Hf、V及びNbからなる群から選択される
元素）で表される窒化物、Ba2MgN2、Sr2BaN2、Sr2MgN2
等の一般式 (AxB1-x)2(CyD1 -y)N2（但し0≦x≦1、0≦y
≦1で、A、B、C及びDはそれぞれMg、Sr、Ba及びCaから
なる群から選択される元素）で表される窒化物について
も、同様の効果がある。
ることにより、Ba3Ti2N4、Sr3Ta2N4、Mg3Gd2N4等の一般
式 (AxB1-x)3(CyD1-y)2N4（但し0≦x≦1、0≦y≦1で、A
及びBはそれぞれMg、Sr、Ba及びCaからなる群から選択
される元素、C及びDはそれぞれAl、Y、La、Sc、Co、G
d、Ce、Nd、Er、V、Ti、Ta、Nb、及びMnからなる群から
選択される元素）表される窒化物、Sr3Nb5N7、 Ba3Ti5N
7、 Mg3La5N7等の一般式(AxB1-x)3(CyD1-y)5N7（但し0
≦x≦1、0≦y≦1で、A及びBはそれぞれMg、Sr、Ba及びC
aからなる群から選択される元素、C及びDはそれぞれA
l、Y、La、Sc、Co、Gd、Ce、Nd、Er、V、Ti、Ta、Nb、
及びMnからなる群から選択される元素）で表される窒化
物、Sr2Nd3Ta2N7、Ba2Gd3Ti2N7、Mg2La3Mn2等の一般式
(AxB1-x)2(CyD1- y)3(EzF1-z)2N7（但し0≦x≦1、0≦y≦
1、0≦z≦1で、A及びBはそれぞれMg、Sr、Ba及びCaから
なる群から選択される元素、C及びDはそれぞれAl、Y、L
a、Sc、Co、Gd、Ce、Nd、Er、V、Ti、Ta、Nb、及びMnか
らなる群から選択される元素、E及びFはそれぞれTi、T
a、Mn、Co、Zr、Hf、V及びNbからなる群から選択される
元素）で表される窒化物、Ba2MgN2、Sr2BaN2、Sr2MgN2
等の一般式 (AxB1-x)2(CyD1 -y)N2（但し0≦x≦1、0≦y
≦1で、A、B、C及びDはそれぞれMg、Sr、Ba及びCaから
なる群から選択される元素）で表される窒化物について
も、同様の効果がある。
【００７７】上記の第１の実施形態の説明では、窒化物
強誘電体の形成方法については、溶液気化型プラズマMO
CVD法を用いて説明したが、真空蒸着法、MBE法、レーザ
アブレーション法、反応性スパッタリング法などを用い
ても同様であることは言うまでもない。
強誘電体の形成方法については、溶液気化型プラズマMO
CVD法を用いて説明したが、真空蒸着法、MBE法、レーザ
アブレーション法、反応性スパッタリング法などを用い
ても同様であることは言うまでもない。
【００７８】また、MFSFETについて説明したが、強誘電
体膜の下にフローティングゲートタイプの電極と絶縁膜
が設けられているMFMIS（Metal-Ferroelectric-Metal-I
nsulator-Semiconductor）型FETにも応用できること
は、言うまでもない。
体膜の下にフローティングゲートタイプの電極と絶縁膜
が設けられているMFMIS（Metal-Ferroelectric-Metal-I
nsulator-Semiconductor）型FETにも応用できること
は、言うまでもない。
【００７９】（実施の形態２）図６は、本発明の第２の
実施形態による半導体記憶装置の構造断面図を示したも
のである。同図において、p型Si基板１の所定の表面領
域にn+型の不純物領域であるソース領域２及びドレイン
領域３が形成されており、これらのソース領域２及びド
レイン領域３の間の所定のSi半導体基板上に、極薄のSi
N膜から成るバッファー層８とBaMgF4から成るフッ化物
強誘電体膜９が積層され、前記フッ化物強誘電体膜９の
上にゲート電極５が形成されたMFSFETである。
実施形態による半導体記憶装置の構造断面図を示したも
のである。同図において、p型Si基板１の所定の表面領
域にn+型の不純物領域であるソース領域２及びドレイン
領域３が形成されており、これらのソース領域２及びド
レイン領域３の間の所定のSi半導体基板上に、極薄のSi
N膜から成るバッファー層８とBaMgF4から成るフッ化物
強誘電体膜９が積層され、前記フッ化物強誘電体膜９の
上にゲート電極５が形成されたMFSFETである。
【００８０】次に、図６に示したMFSFETの作製方法の一
例について説明する。図７（a）に示すように、p型Si基
板１をBHF（緩衝フッ素酸溶液）により処理し、表面の
自然酸化膜を除去した後、RTA（ラピッドサーマルアニ
ール）装置の中で、アンモニアガスを用いてSi基板を直
接窒化(RTN)して、厚さ約10nmのSiN膜８を形成する。ま
た、この窒化膜は、CVD法を用いて形成しても良い。こ
の膜厚としては、デバイスの動作電圧の増加と膜耐圧と
のトレードオフを考慮すると、５〜15nmが適当である。
例について説明する。図７（a）に示すように、p型Si基
板１をBHF（緩衝フッ素酸溶液）により処理し、表面の
自然酸化膜を除去した後、RTA（ラピッドサーマルアニ
ール）装置の中で、アンモニアガスを用いてSi基板を直
接窒化(RTN)して、厚さ約10nmのSiN膜８を形成する。ま
た、この窒化膜は、CVD法を用いて形成しても良い。こ
の膜厚としては、デバイスの動作電圧の増加と膜耐圧と
のトレードオフを考慮すると、５〜15nmが適当である。
【００８１】次に、図７（b）に示すように、厚さ約200
nmのBaMgF4膜９をEB真空蒸着法により形成する。BaMgF4
膜は、蒸着源として、BaF2とMgF2を用い、基板温度600
℃で成膜した。それぞれの蒸着速度は、BaF2とMgF2の供
給モル比が1:1となるように設定している。
nmのBaMgF4膜９をEB真空蒸着法により形成する。BaMgF4
膜は、蒸着源として、BaF2とMgF2を用い、基板温度600
℃で成膜した。それぞれの蒸着速度は、BaF2とMgF2の供
給モル比が1:1となるように設定している。
【００８２】次に、図７（c）に示すように、Ar/N2混合
ガスを用いた反応性スパッタ法により、ゲート電極とな
るTiN膜６を形成する。
ガスを用いた反応性スパッタ法により、ゲート電極とな
るTiN膜６を形成する。
【００８３】次に、図７（d）に示すように、レジスト
マスクを用いて、所定の領域のTiN膜、BaMgF4膜はAr/Cl
2混合ガス等を用いて、さらにSiN膜はCF4ガス等を用い
て、それぞれエッチングして除去する。
マスクを用いて、所定の領域のTiN膜、BaMgF4膜はAr/Cl
2混合ガス等を用いて、さらにSiN膜はCF4ガス等を用い
て、それぞれエッチングして除去する。
【００８４】次に、図７（e）に示すように、n型不純物
となる砒素（As）を注入後、アニールを行い、ソース領
域２、ドレイン領域３を形成してMFSFETを完成させる。
となる砒素（As）を注入後、アニールを行い、ソース領
域２、ドレイン領域３を形成してMFSFETを完成させる。
【００８５】ここで、形成したBaMgF4膜は、比誘電率が
約１０で、自発分極値は2.0μC/cm2と前述の窒化物強誘
電体より大きい値を示した。
約１０で、自発分極値は2.0μC/cm2と前述の窒化物強誘
電体より大きい値を示した。
【００８６】SiN層はSiO2膜に比して、BaMgF4膜に多く
含まれているフッ素元素の拡散に対してバリア性が高
い。そのため、BaMgF4膜形成時やイオン注入活性化アニ
ール等による熱処理プロセス時のフッ素元素拡散に起因
する界面準位の増加、SiO2膜を用いた場合に、Si-O結合
切断により開放された酸素元素の拡散により生じるSiO2
膜厚の増加等のデバイスの劣化を防ぎ、デバイスの信頼
性を向上することが可能である。
含まれているフッ素元素の拡散に対してバリア性が高
い。そのため、BaMgF4膜形成時やイオン注入活性化アニ
ール等による熱処理プロセス時のフッ素元素拡散に起因
する界面準位の増加、SiO2膜を用いた場合に、Si-O結合
切断により開放された酸素元素の拡散により生じるSiO2
膜厚の増加等のデバイスの劣化を防ぎ、デバイスの信頼
性を向上することが可能である。
【００８７】続いて、上記のように作製した本発明のMF
SFETの動作特性について説明する。この半導体記憶装置
のC-V特性を図８に示す。測定は±5.0V、１MHzの条件
で、ゲート面積は100μm2である。同図に示すように、
約2.0Vのメモリウィンドウが得られている。もともと、
BaMgF4フッ化物強誘電体膜の比誘電率が低い（約１０）
ので、低比誘電率（約７）のSiNバッファー層を設けて
も、動作電圧の増加は抑制されていることがわかる。
SFETの動作特性について説明する。この半導体記憶装置
のC-V特性を図８に示す。測定は±5.0V、１MHzの条件
で、ゲート面積は100μm2である。同図に示すように、
約2.0Vのメモリウィンドウが得られている。もともと、
BaMgF4フッ化物強誘電体膜の比誘電率が低い（約１０）
ので、低比誘電率（約７）のSiNバッファー層を設けて
も、動作電圧の増加は抑制されていることがわかる。
【００８８】（実施の形態３）次に、本発明の第３の実
施形態について説明する。これは、前記の第２の実施形
態で説明したSiNバッファー層の代わりに、表面に窒化
処理を施したSiO2膜を用いるものである。
施形態について説明する。これは、前記の第２の実施形
態で説明したSiNバッファー層の代わりに、表面に窒化
処理を施したSiO2膜を用いるものである。
【００８９】図９（a）に示すように、p型Si基板１をBH
F（緩衝フッ素酸溶液）により処理し、表面の自然酸化
膜を除去した後、RTA（ラピッドサーマルアニール）装
置の中で、酸素ガスを用いてSi基板を直接酸化（RTO）
して、厚さ約10nmのSiO2膜を形成した後、引き続きN2O
ガスまたはアンモニアガスを用いて、SiO2膜表面を窒化
し、バッファー層となる窒化処理を施したSiO2膜１０を
形成する。また、熱酸化法を用いて形成したSiO2膜を窒
化しても良い。また、アンモニアガス又は窒素ガスのプ
ラズマ熱処理でも同様に窒化することが可能である。
F（緩衝フッ素酸溶液）により処理し、表面の自然酸化
膜を除去した後、RTA（ラピッドサーマルアニール）装
置の中で、酸素ガスを用いてSi基板を直接酸化（RTO）
して、厚さ約10nmのSiO2膜を形成した後、引き続きN2O
ガスまたはアンモニアガスを用いて、SiO2膜表面を窒化
し、バッファー層となる窒化処理を施したSiO2膜１０を
形成する。また、熱酸化法を用いて形成したSiO2膜を窒
化しても良い。また、アンモニアガス又は窒素ガスのプ
ラズマ熱処理でも同様に窒化することが可能である。
【００９０】以下、前記の図７(b)から図７(e)と同様
に、厚さ約200nmのBaMgF4膜９をEB真空蒸着法により形
成（図９(b)）した後、Ar/N2混合ガスを用いた反応性ス
パッタ法により、ゲート電極となるTiN膜６を形成（図
９(c)）し、レジストマスクを用いて、所定の領域のTiN
膜、BaMgF4膜はAr/Cl2混合ガス等を用いて、さらに窒化
処理を施したSiO2膜はCF4ガス等を用いて、それぞれエ
ッチングして除去（図９(d)）し、最後に、n型不純物と
なる砒素（As）を注入後、アニールを行い、ソース領域
２、ドレイン領域３を形成してMFSFETを完成させる（図
９(e)）ものである。
に、厚さ約200nmのBaMgF4膜９をEB真空蒸着法により形
成（図９(b)）した後、Ar/N2混合ガスを用いた反応性ス
パッタ法により、ゲート電極となるTiN膜６を形成（図
９(c)）し、レジストマスクを用いて、所定の領域のTiN
膜、BaMgF4膜はAr/Cl2混合ガス等を用いて、さらに窒化
処理を施したSiO2膜はCF4ガス等を用いて、それぞれエ
ッチングして除去（図９(d)）し、最後に、n型不純物と
なる砒素（As）を注入後、アニールを行い、ソース領域
２、ドレイン領域３を形成してMFSFETを完成させる（図
９(e)）ものである。
【００９１】SiO2膜表面を窒化することにより、もとの
SiO2膜表面に比して、フッ素元素の拡散に対してのバリ
ア性を高めるもので、前記の第２の実施形態で説明した
SiN膜と同様の効果を得るものである。
SiO2膜表面に比して、フッ素元素の拡散に対してのバリ
ア性を高めるもので、前記の第２の実施形態で説明した
SiN膜と同様の効果を得るものである。
【００９２】（実施の形態４）次に、本発明の第４の実
施形態について説明する。
施形態について説明する。
【００９３】図１０（a）に示すように、p型Si基板１を
BHF（緩衝フッ素酸溶液）により処理し、表面の自然酸
化膜を除去した後、RTA（ラピッドサーマルアニール）
装置の中で、アンモニアガスを用いてSi基板を直接窒化
(RTN)して、厚さ約10nmのSiN膜８を形成する。また、こ
の窒化膜は、CVD法を用いて形成しても良い。
BHF（緩衝フッ素酸溶液）により処理し、表面の自然酸
化膜を除去した後、RTA（ラピッドサーマルアニール）
装置の中で、アンモニアガスを用いてSi基板を直接窒化
(RTN)して、厚さ約10nmのSiN膜８を形成する。また、こ
の窒化膜は、CVD法を用いて形成しても良い。
【００９４】次に、図１０（b）に示すように、厚さ約2
00nmのBaMgF4膜９をEB真空蒸着法により形成する。BaMg
F4膜は、蒸着源として、BaF2とMgF2を用い、基板温度60
0℃で成膜した。それぞれの蒸着速度は、BaF2とMgF2の
供給モル比が1:1となるように設定している。
00nmのBaMgF4膜９をEB真空蒸着法により形成する。BaMg
F4膜は、蒸着源として、BaF2とMgF2を用い、基板温度60
0℃で成膜した。それぞれの蒸着速度は、BaF2とMgF2の
供給モル比が1:1となるように設定している。
【００９５】次に、図１０（c）に示すように、電気炉
を用いて、アンモニアガス雰囲気中で450℃、30分間、
熱処理を行い、BaMgF4膜を一部窒化させる。これによ
り、BaMgF4膜の組成は、BaMgF4-xN1/3x膜（但し、0≦x
≦4）１１と一部窒素元素を含有するように変化する。
また、アンモニアガスのプラズマ中又は窒素ガスのプラ
ズマ中で熱処理することでも、同様に窒化させることが
できる。
を用いて、アンモニアガス雰囲気中で450℃、30分間、
熱処理を行い、BaMgF4膜を一部窒化させる。これによ
り、BaMgF4膜の組成は、BaMgF4-xN1/3x膜（但し、0≦x
≦4）１１と一部窒素元素を含有するように変化する。
また、アンモニアガスのプラズマ中又は窒素ガスのプラ
ズマ中で熱処理することでも、同様に窒化させることが
できる。
【００９６】次に、Ar/N2混合ガスを用いた反応性スパ
ッタ法により、ゲート電極となるTiN膜６を形成（図１
０（d））し、レジストマスクを用いて、所定の領域のT
iN膜、BaMgF4-xN1/3x膜（但し、0≦x≦4）はAr/Cl2混合
ガス等を用いて、さらにSiN膜はCF4ガス等を用いて、そ
れぞれエッチングして除去（図１０（e））する。
ッタ法により、ゲート電極となるTiN膜６を形成（図１
０（d））し、レジストマスクを用いて、所定の領域のT
iN膜、BaMgF4-xN1/3x膜（但し、0≦x≦4）はAr/Cl2混合
ガス等を用いて、さらにSiN膜はCF4ガス等を用いて、そ
れぞれエッチングして除去（図１０（e））する。
【００９７】最後に、n型不純物となる砒素（As）を注
入後、アニールを行い、ソース領域２、ドレイン領域３
を形成してMFSFETを完成させる（図１０（f））もので
ある。
入後、アニールを行い、ソース領域２、ドレイン領域３
を形成してMFSFETを完成させる（図１０（f））もので
ある。
【００９８】この窒化処理により得られた、BaMgF4-xN
1/3x膜（但し、0≦x≦4）は、元のBaMgF4膜に比して、
比誘電率は約１１と上昇し、自発分極値は1.5μC/cm2と
減少したが、MFSFETの動作は可能である。これにより、
水分及びその他の化学的反応性が抑制され、デバイスの
安定性が向上するものである。
1/3x膜（但し、0≦x≦4）は、元のBaMgF4膜に比して、
比誘電率は約１１と上昇し、自発分極値は1.5μC/cm2と
減少したが、MFSFETの動作は可能である。これにより、
水分及びその他の化学的反応性が抑制され、デバイスの
安定性が向上するものである。
【００９９】上記の第４の実施形態では、MFSFETについ
て説明したが、強誘電体膜の下にフローティングゲート
タイプの電極と絶縁膜が設けられているMFMIS（Metal-F
erroelectric-Metal-Insulator-Semiconductor）型FET
にも応用できることは、言うまでもない。
て説明したが、強誘電体膜の下にフローティングゲート
タイプの電極と絶縁膜が設けられているMFMIS（Metal-F
erroelectric-Metal-Insulator-Semiconductor）型FET
にも応用できることは、言うまでもない。
【０１００】また、上記の第２、第３及び第４の実施形
態の説明では、フッ化物強誘電体としてBaMgF4について
説明したが、BaCoF4、BaNiF4、BaZnF4についても同様で
ある。
態の説明では、フッ化物強誘電体としてBaMgF4について
説明したが、BaCoF4、BaNiF4、BaZnF4についても同様で
ある。
【０１０１】また、SrAlF5、SrTaF5等の一般式(AxB1-x)
(CyD1-y)F5（但し0≦x≦1、0≦y≦1で、AはMg、Sr、Ba
及びCaからなる群から選択される元素、BはAl、Y、La、
Sc、Co、Gd、Ce、Nd、Er、V、Ti、Ta、Nb、及びMnから
なる群から選択される元素）で表されるフッ化物、BaMn
F6 、SrNbF6等の一般式(AxB1-x)(CyD1-y)F6（但し0≦x
≦1、0≦y≦1で、A及びBはそれぞれMg、Sr、Ba及びCaか
らなる群から選択される元素、C及びDはそれぞれTi、T
a、Mn、Co、Zr、Hf、V及びNbからなる群から選択される
元素）で表されるフッ化物、Sr5Ti3F19、Ba5V3F19等の
一般式(AxB1-x)5(C yD1-y)3F19（但し0≦x≦1、0≦y≦1
で、A及びBはそれぞれMg、Sr、Ba及びCaからなる群から
選択される元素、C及びDはそれぞれAl、Y、La、Sc、C
o、Gd、Ce、Nd、Er、V、Ti、Ta、Nb、及びMnからなる群
から選択される元素）で表されるフッ化物についても同
様である。
(CyD1-y)F5（但し0≦x≦1、0≦y≦1で、AはMg、Sr、Ba
及びCaからなる群から選択される元素、BはAl、Y、La、
Sc、Co、Gd、Ce、Nd、Er、V、Ti、Ta、Nb、及びMnから
なる群から選択される元素）で表されるフッ化物、BaMn
F6 、SrNbF6等の一般式(AxB1-x)(CyD1-y)F6（但し0≦x
≦1、0≦y≦1で、A及びBはそれぞれMg、Sr、Ba及びCaか
らなる群から選択される元素、C及びDはそれぞれTi、T
a、Mn、Co、Zr、Hf、V及びNbからなる群から選択される
元素）で表されるフッ化物、Sr5Ti3F19、Ba5V3F19等の
一般式(AxB1-x)5(C yD1-y)3F19（但し0≦x≦1、0≦y≦1
で、A及びBはそれぞれMg、Sr、Ba及びCaからなる群から
選択される元素、C及びDはそれぞれAl、Y、La、Sc、C
o、Gd、Ce、Nd、Er、V、Ti、Ta、Nb、及びMnからなる群
から選択される元素）で表されるフッ化物についても同
様である。
【０１０２】また、上記の第２、第３及び第４の実施形
態の説明では、フッ化物強誘電体の形成方法について
は、EB真空蒸着法について説明したが、MOCVD法、MBE
法、レーザアブレーション法、スパッタリング法などを
用いても同様であることは言うまでもない。
態の説明では、フッ化物強誘電体の形成方法について
は、EB真空蒸着法について説明したが、MOCVD法、MBE
法、レーザアブレーション法、スパッタリング法などを
用いても同様であることは言うまでもない。
【０１０３】（実施の形態５）次に、本発明の第５の実
施形態について説明する。
施形態について説明する。
【０１０４】図１１は、本発明の第５の実施形態による
半導体記憶装置の構造断面図を示したものである。同図
において、p型Si基板１の所定の表面領域にn+型の不純
物領域であるソース領域２及びドレイン領域３が形成さ
れており、これらのソース領域２及びドレイン領域３の
間の所定のSi半導体基板上に、MgSiO3膜から成るバッフ
ァー層１２とBaMgF4から成るフッ化物強誘電体膜９が積
層され、前記フッ化物強誘電体膜９の上にゲート電極５
が形成されたMFSFETである。
半導体記憶装置の構造断面図を示したものである。同図
において、p型Si基板１の所定の表面領域にn+型の不純
物領域であるソース領域２及びドレイン領域３が形成さ
れており、これらのソース領域２及びドレイン領域３の
間の所定のSi半導体基板上に、MgSiO3膜から成るバッフ
ァー層１２とBaMgF4から成るフッ化物強誘電体膜９が積
層され、前記フッ化物強誘電体膜９の上にゲート電極５
が形成されたMFSFETである。
【０１０５】次に、図１１に示したMFSFETの作製方法の
一例について説明する。図１２（a）に示すように、p型
Si基板１をBHF（緩衝フッ素酸溶液）により処理し、表
面の自然酸化膜を除去した後、EB真空蒸着法により厚さ
約10nmのMgSiO3膜１２を形成する。このMgSiO3膜は、蒸
着源として、MgOとSiO2を用い、基板温度600℃で成膜し
た。それぞれの蒸着速度は、MgOとSiO2の供給モル比が
1:1となるように設定している。成膜後、電気炉を用い
て酸素ガスまたはオゾンを含んだ酸素ガス中で450℃、3
0分間、熱処理して界面特性を向上させる。
一例について説明する。図１２（a）に示すように、p型
Si基板１をBHF（緩衝フッ素酸溶液）により処理し、表
面の自然酸化膜を除去した後、EB真空蒸着法により厚さ
約10nmのMgSiO3膜１２を形成する。このMgSiO3膜は、蒸
着源として、MgOとSiO2を用い、基板温度600℃で成膜し
た。それぞれの蒸着速度は、MgOとSiO2の供給モル比が
1:1となるように設定している。成膜後、電気炉を用い
て酸素ガスまたはオゾンを含んだ酸素ガス中で450℃、3
0分間、熱処理して界面特性を向上させる。
【０１０６】次に、図１２（b）に示すように、厚さ約2
00nmのBaMgF4膜９をEB真空蒸着法により形成する。BaMg
F4膜は、蒸着源として、BaF2とMgF2を用い、基板温度60
0℃で成膜した。それぞれの蒸着速度は、BaF2とMgF2の
供給モル比が1:1となるように設定している。
00nmのBaMgF4膜９をEB真空蒸着法により形成する。BaMg
F4膜は、蒸着源として、BaF2とMgF2を用い、基板温度60
0℃で成膜した。それぞれの蒸着速度は、BaF2とMgF2の
供給モル比が1:1となるように設定している。
【０１０７】次に、図１２（c）に示すように、Ar/N2混
合ガスを用いた反応性スパッタ法により、ゲート電極と
なるTiN膜６を形成する。
合ガスを用いた反応性スパッタ法により、ゲート電極と
なるTiN膜６を形成する。
【０１０８】次に、図１２（d）に示すように、レジス
トマスクを用いて、所定の領域のTiN膜、BaMgF4膜及びM
gSiO3膜をAr/Cl2混合ガス等及びAr/Cl2/CF4混合ガス等
を用いてエッチングして除去する。
トマスクを用いて、所定の領域のTiN膜、BaMgF4膜及びM
gSiO3膜をAr/Cl2混合ガス等及びAr/Cl2/CF4混合ガス等
を用いてエッチングして除去する。
【０１０９】次に、図１２（e）に示すように、n型不純
物となる砒素（As）をSiN膜を通して注入後、アニール
を行い、ソース領域２、ドレイン領域３を形成してMFSF
ETを完成させる。
物となる砒素（As）をSiN膜を通して注入後、アニール
を行い、ソース領域２、ドレイン領域３を形成してMFSF
ETを完成させる。
【０１１０】バッファー層に用いたMgSiO3膜は、SiO2の
成分と上部に形成した強誘電体BaMgF4の構成元素である
Mgを含有しており、Siとの界面特性も良好で、BaMgF4と
の反応性も少なく、またBaMgF4の結晶性を向上させる作
用がある。こうして得られたBaMgF4膜の自発分極値は2.
6μC/cm2と、前記の第２の実施形態で説明したSiN膜上
より大きな値が得られた。
成分と上部に形成した強誘電体BaMgF4の構成元素である
Mgを含有しており、Siとの界面特性も良好で、BaMgF4と
の反応性も少なく、またBaMgF4の結晶性を向上させる作
用がある。こうして得られたBaMgF4膜の自発分極値は2.
6μC/cm2と、前記の第２の実施形態で説明したSiN膜上
より大きな値が得られた。
【０１１１】以上の第５の実施形態の説明では、MgSiO3
膜について説明したが、MgOとSiO2の供給モル比を2:1に
して成膜できるMg2SiO4や、蒸着源としてSrOとSiO2を用
いて成膜できるSrSiO3、Sr2SiO4、また蒸着源としてMg
O、SrO、SiO2の３種類用いて成膜できる（MgxSr1-x)SiO
3及び(MgxSr1-x)2SiO4（但し0≦x≦1）についても同様
の効果が得られる。
膜について説明したが、MgOとSiO2の供給モル比を2:1に
して成膜できるMg2SiO4や、蒸着源としてSrOとSiO2を用
いて成膜できるSrSiO3、Sr2SiO4、また蒸着源としてMg
O、SrO、SiO2の３種類用いて成膜できる（MgxSr1-x)SiO
3及び(MgxSr1-x)2SiO4（但し0≦x≦1）についても同様
の効果が得られる。
【０１１２】さらに、強誘電体及びバッファー層がSrと
Mgの両方の元素を含有している組み合わせ、即ち、強誘
電体層が(BaxSr1-x)MgF4又はBa(MgxSr1-x)F4（但し0≦x
≦1）、バッファー層が(MgxSr1-x)SiO3又は(MgxSr1-x)2
SiO4（但し0≦x≦1）の組み合わせがより望ましい。
Mgの両方の元素を含有している組み合わせ、即ち、強誘
電体層が(BaxSr1-x)MgF4又はBa(MgxSr1-x)F4（但し0≦x
≦1）、バッファー層が(MgxSr1-x)SiO3又は(MgxSr1-x)2
SiO4（但し0≦x≦1）の組み合わせがより望ましい。
【０１１３】（実施の形態６）次に、本発明の第６の実
施形態について説明する。
施形態について説明する。
【０１１４】図１３（a）に示すように、p型Si基板１を
BHF（緩衝フッ素酸溶液）により処理し、表面の自然酸
化膜を除去した後、RTA（ラピッドサーマルアニール）
装置の中で、アンモニアガスを用いてSi基板を直接窒化
(RTN)して、厚さ約５nmのSiN膜８を形成する。また、こ
の窒化膜は、CVD法を用いて形成しても良い。
BHF（緩衝フッ素酸溶液）により処理し、表面の自然酸
化膜を除去した後、RTA（ラピッドサーマルアニール）
装置の中で、アンモニアガスを用いてSi基板を直接窒化
(RTN)して、厚さ約５nmのSiN膜８を形成する。また、こ
の窒化膜は、CVD法を用いて形成しても良い。
【０１１５】次に、図１３（b）に示すように、厚さ約3
0nmのSrTiO3膜１３を反応性RFスパッタ法により形成す
る。SrTiO3膜は、SrTiO3ターゲットを用い、Ar/O2混合
ガスを用いて、基板温度350℃、RFパワー300Wで成膜し
た。
0nmのSrTiO3膜１３を反応性RFスパッタ法により形成す
る。SrTiO3膜は、SrTiO3ターゲットを用い、Ar/O2混合
ガスを用いて、基板温度350℃、RFパワー300Wで成膜し
た。
【０１１６】次に、図１３（c）に示すように、厚さ約3
00nmのBaMgF4膜９をEB真空蒸着法により形成する。BaMg
F4膜は、蒸着源として、BaF2とMgF2を用い、基板温度60
0℃で成膜した。それぞれの蒸着速度は、BaF2とMgF2の
供給モル比が1:1となるように設定している。
00nmのBaMgF4膜９をEB真空蒸着法により形成する。BaMg
F4膜は、蒸着源として、BaF2とMgF2を用い、基板温度60
0℃で成膜した。それぞれの蒸着速度は、BaF2とMgF2の
供給モル比が1:1となるように設定している。
【０１１７】次に、図１３（d）に示すように、Ar/N2混
合ガスを用いた反応性スパッタ法により、ゲート電極と
なるTiN膜６を形成する。
合ガスを用いた反応性スパッタ法により、ゲート電極と
なるTiN膜６を形成する。
【０１１８】次に、図１３（e）に示すように、レジス
トマスクを用いて、所定の領域のTiN膜、BaMgF4膜及びS
rTiO3膜をAr/Cl2混合ガス等を用いてエッチングして除
去する。
トマスクを用いて、所定の領域のTiN膜、BaMgF4膜及びS
rTiO3膜をAr/Cl2混合ガス等を用いてエッチングして除
去する。
【０１１９】次に、図１３（f）に示すように、n型不純
物となる砒素（As）をSiN膜を通して注入後、アニール
を行い、ソース領域２、ドレイン領域３を形成してMFSF
ETを完成させる。
物となる砒素（As）をSiN膜を通して注入後、アニール
を行い、ソース領域２、ドレイン領域３を形成してMFSF
ETを完成させる。
【０１２０】Si基板/SiO2/SrTiO3構造では以下のような
問題が生じる。通常、SrTiO3ターゲットには、高濃度の
フッ素が含まれており、このフッ素がSrTiO3膜のスパッ
タ成膜時、またはプロセスの熱処理時にSiO2膜に拡散し
て、Si-Oの結合を切断しSi-Fの結合を形成し、界面準位
の増加を招く。また、その際結合が切れて開放された酸
素はSi/SiO2界面に拡散して、新たなSiO2膜が形成さ
れ、当初よりSiO2膜厚が増加し、MFSFETにおいては、新
たな動作電圧の増加の要因となるが、上記のように、Si
N膜を用いることにより、フッ素元素の拡散が防止で
き、デバイスの特性劣化を防ぐことが可能となる。
問題が生じる。通常、SrTiO3ターゲットには、高濃度の
フッ素が含まれており、このフッ素がSrTiO3膜のスパッ
タ成膜時、またはプロセスの熱処理時にSiO2膜に拡散し
て、Si-Oの結合を切断しSi-Fの結合を形成し、界面準位
の増加を招く。また、その際結合が切れて開放された酸
素はSi/SiO2界面に拡散して、新たなSiO2膜が形成さ
れ、当初よりSiO2膜厚が増加し、MFSFETにおいては、新
たな動作電圧の増加の要因となるが、上記のように、Si
N膜を用いることにより、フッ素元素の拡散が防止で
き、デバイスの特性劣化を防ぐことが可能となる。
【０１２１】以上の第６の実施形態の説明では、SiN膜
を用いた場合について説明したが、その代わりにSiO2膜
を用いても、SiO2膜の表面をRTA装置の中で、アンモニ
アガス、N2Oガス又は窒素ラジカルイオン含有ガス等を
用いて熱処理して窒化する事でも、フッ素拡散に対して
同様の効果がある。
を用いた場合について説明したが、その代わりにSiO2膜
を用いても、SiO2膜の表面をRTA装置の中で、アンモニ
アガス、N2Oガス又は窒素ラジカルイオン含有ガス等を
用いて熱処理して窒化する事でも、フッ素拡散に対して
同様の効果がある。
【０１２２】また、強誘電体としてBaMgF4について説明
したが、他のフッ化物強誘電体、PZT、SrBi2Ta2O9、Bi4
Ti3O12等の酸化物強誘電体でも同様の効果があることは
言うまでもない。
したが、他のフッ化物強誘電体、PZT、SrBi2Ta2O9、Bi4
Ti3O12等の酸化物強誘電体でも同様の効果があることは
言うまでもない。
【０１２３】また、MFSFETについて説明したが、強誘電
体膜の下にフローティングゲートタイプの電極と絶縁膜
が設けられているMFMIS（Metal-Ferroelectric-Metal-I
nsulator-Semiconductor）型FETにも応用できること
は、言うまでもない。
体膜の下にフローティングゲートタイプの電極と絶縁膜
が設けられているMFMIS（Metal-Ferroelectric-Metal-I
nsulator-Semiconductor）型FETにも応用できること
は、言うまでもない。
【０１２４】（実施の形態７）次に、本発明の第７の実
施形態について説明する。
施形態について説明する。
【０１２５】図１４（a）に示すように、p型Si基板１を
BHF（緩衝フッ素酸溶液）により処理し、表面の自然酸
化膜を除去した後、速やかにEB真空蒸着装置に移し、厚
さ約４nmと極薄のTiSr膜１４を形成する。このTiSr層
は、蒸着源として、SrとTiを用い、室温で成膜した。そ
れぞれの蒸着速度は、SrとTiの供給モル比が1:1となる
ように設定している。
BHF（緩衝フッ素酸溶液）により処理し、表面の自然酸
化膜を除去した後、速やかにEB真空蒸着装置に移し、厚
さ約４nmと極薄のTiSr膜１４を形成する。このTiSr層
は、蒸着源として、SrとTiを用い、室温で成膜した。そ
れぞれの蒸着速度は、SrとTiの供給モル比が1:1となる
ように設定している。
【０１２６】次に、図１４（b）に示すように、厚さ約3
0nmのSrTiO3膜１３をSrTiO3ターゲットを用いたRFスパ
ッタ法により形成する。この際、最初の10nmの厚さまで
は、Arガスのみで成膜し、残りの厚さ20nmはAr/O2混合
ガスを用いて成膜する２ステップによる成膜を行う。基
板温度としては、すでにSi基板上に形成したTi及びSrが
Siと反応しない200〜300℃の範囲、望ましくは200〜250
℃が良い。また、RFパワーは100〜250Wで成膜した。
0nmのSrTiO3膜１３をSrTiO3ターゲットを用いたRFスパ
ッタ法により形成する。この際、最初の10nmの厚さまで
は、Arガスのみで成膜し、残りの厚さ20nmはAr/O2混合
ガスを用いて成膜する２ステップによる成膜を行う。基
板温度としては、すでにSi基板上に形成したTi及びSrが
Siと反応しない200〜300℃の範囲、望ましくは200〜250
℃が良い。また、RFパワーは100〜250Wで成膜した。
【０１２７】このSrTiO3のスパッタ成膜時に、TiSr層は
酸化され、図１４（b）から図１４（c）に示すように、
SrTiO3膜に同化するが、さらにSrTiO3のスパッタ成膜
後、電気炉を用いて酸素ガスまたはオゾンを含んだ酸素
ガス中で200〜250℃、30分間、熱処理してSrTiO3膜への
同化を完全にすることが、次の強誘電体膜の成膜に伴う
熱処理においても、Si基板と安定な界面を維持するため
に望ましい。
酸化され、図１４（b）から図１４（c）に示すように、
SrTiO3膜に同化するが、さらにSrTiO3のスパッタ成膜
後、電気炉を用いて酸素ガスまたはオゾンを含んだ酸素
ガス中で200〜250℃、30分間、熱処理してSrTiO3膜への
同化を完全にすることが、次の強誘電体膜の成膜に伴う
熱処理においても、Si基板と安定な界面を維持するため
に望ましい。
【０１２８】次に、図１４（d）に示すように、SrTiO3
膜上に厚さ約300nmのBaMgF4膜９をEB真空蒸着法により
形成する。BaMgF4膜は、蒸着源として、BaF2とMgF2を用
い、基板温度600℃で成膜した。それぞれの蒸着速度
は、BaF2とMgF2の供給モル比が1:1となるように設定し
ている。
膜上に厚さ約300nmのBaMgF4膜９をEB真空蒸着法により
形成する。BaMgF4膜は、蒸着源として、BaF2とMgF2を用
い、基板温度600℃で成膜した。それぞれの蒸着速度
は、BaF2とMgF2の供給モル比が1:1となるように設定し
ている。
【０１２９】次に、図１４（e）に示すように、Ar/N2混
合ガスを用いた反応性スパッタ法により、ゲート電極と
なるTiN膜６を形成する。
合ガスを用いた反応性スパッタ法により、ゲート電極と
なるTiN膜６を形成する。
【０１３０】次に、図１４（f）に示すように、レジス
トマスクを用いて、所定の領域のTiN膜、BaMgF4膜及びS
rTiO3膜をAr/Cl2混合ガス等を用いてエッチングして除
去する。
トマスクを用いて、所定の領域のTiN膜、BaMgF4膜及びS
rTiO3膜をAr/Cl2混合ガス等を用いてエッチングして除
去する。
【０１３１】次に、図１４（g）に示すように、n型不純
物となる砒素（As）を注入後、アニールを行い、ソース
領域２、ドレイン領域３を形成してMFSFETを完成させ
る。
物となる砒素（As）を注入後、アニールを行い、ソース
領域２、ドレイン領域３を形成してMFSFETを完成させ
る。
【０１３２】このようにして形成したSi基板/SrTiO3膜
からなるダイオードの容量値から比誘電率を求めると約
１５０となった。この値は、TiSr層を用いないで直接Si
基板にSrTiO3膜を形成した場合の比誘電率の値、約３５
より大きく、Si基板/SrTiO3膜界面に低比誘電率のSiO2
膜の形成が抑制されていることがわかる。
からなるダイオードの容量値から比誘電率を求めると約
１５０となった。この値は、TiSr層を用いないで直接Si
基板にSrTiO3膜を形成した場合の比誘電率の値、約３５
より大きく、Si基板/SrTiO3膜界面に低比誘電率のSiO2
膜の形成が抑制されていることがわかる。
【０１３３】以上の第７の実施形態の説明では、RFスパ
ッタ法によるSrTiO3の成膜について説明したが、300℃
以下で成膜できるレーザアブレーション法、真空蒸着法
についても、同様の効果がある。
ッタ法によるSrTiO3の成膜について説明したが、300℃
以下で成膜できるレーザアブレーション法、真空蒸着法
についても、同様の効果がある。
【０１３４】また、強誘電体としてBaMgF4について説明
したが、他のフッ化物強誘電体や、PZT、SrBi2Ta2O9、B
i4Ti3O12等の酸化物強誘電体でも同様の効果があること
は言うまでもない。
したが、他のフッ化物強誘電体や、PZT、SrBi2Ta2O9、B
i4Ti3O12等の酸化物強誘電体でも同様の効果があること
は言うまでもない。
【０１３５】また、MFSFETについて説明したが、強誘電
体膜の下にフローティングゲートタイプの電極と絶縁膜
が設けられているMFMIS（Metal-Ferroelectric-Metal-I
nsulator-Semiconductor）型FETにも応用できること
は、言うまでもない。
体膜の下にフローティングゲートタイプの電極と絶縁膜
が設けられているMFMIS（Metal-Ferroelectric-Metal-I
nsulator-Semiconductor）型FETにも応用できること
は、言うまでもない。
【０１３６】以上の第１〜第７の実施形態での説明で
は、MFSFETのゲート電極としてTiNを用いたが、Pt等の
他の材料を用いても同様であることは言うまでもない。
は、MFSFETのゲート電極としてTiNを用いたが、Pt等の
他の材料を用いても同様であることは言うまでもない。
【０１３７】また、p型Si基板を用いて説明したが、こ
れに限定されるものではなく、n型Si基板を用いても同
様である。
れに限定されるものではなく、n型Si基板を用いても同
様である。
【０１３８】
【発明の効果】本発明によれば、揮発性が高く、反応性
の強いPbやBi等の元素を含有せず、かつ酸素元素を含ま
ない比誘電率の低い窒化物からなる強誘電体を用いてい
るため、強誘電体膜の形成時、半導体基板の酸化や界面
層の形成を防ぐことができ、良好な界面特性を持つ強誘
電体膜の形成が可能である。また、Si-MOSFETプロセス
で通常使用される水素元素を含有したガスの熱処理、膜
形成、エッチング工程時にも、酸化物強誘電体膜のよう
に還元されて特性が劣化することなく、安定なデバイス
特性を保つことができること等により、優れたMFSFET型
半導体装置を提供することができる。
の強いPbやBi等の元素を含有せず、かつ酸素元素を含ま
ない比誘電率の低い窒化物からなる強誘電体を用いてい
るため、強誘電体膜の形成時、半導体基板の酸化や界面
層の形成を防ぐことができ、良好な界面特性を持つ強誘
電体膜の形成が可能である。また、Si-MOSFETプロセス
で通常使用される水素元素を含有したガスの熱処理、膜
形成、エッチング工程時にも、酸化物強誘電体膜のよう
に還元されて特性が劣化することなく、安定なデバイス
特性を保つことができること等により、優れたMFSFET型
半導体装置を提供することができる。
【図１】本発明の第１の実施形態における窒化物強誘電
体を用いた半導体記憶装置の断面図
体を用いた半導体記憶装置の断面図
【図２】本発明の第１の実施の形態における窒化物強誘
電体を用いた半導体記憶装置の製造工程図
電体を用いた半導体記憶装置の製造工程図
【図３】溶液気化型プラズマMOCVD装置を用いた半導体
装置の成膜工程図
装置の成膜工程図
【図４】本発明の第１の実施の形態における半導体記憶
装置の高周波C-V特性を示す関係図
装置の高周波C-V特性を示す関係図
【図５】本発明の第１の実施の形態における窒化物強誘
電体を用いた半導体記憶装置の断面図
電体を用いた半導体記憶装置の断面図
【図６】本発明の第2の実施の形態におけるフッ化物強
誘電体膜を用いた半導体記憶装置の断面図
誘電体膜を用いた半導体記憶装置の断面図
【図７】本発明の第２の実施の形態におけるフッ化物強
誘電体膜を用いた半導体記憶装置の製造工程図
誘電体膜を用いた半導体記憶装置の製造工程図
【図８】本発明の第２の実施の形態における半導体装置
の高周波C-V特性を示す関係図
の高周波C-V特性を示す関係図
【図９】本発明の第３の実施の形態におけるフッ化物強
誘電体膜を用いた半導体記憶装置の製造工程図
誘電体膜を用いた半導体記憶装置の製造工程図
【図１０】本発明の第４の実施の形態におけるフッ化物
強誘電体膜を用いた半導体記憶装置の製造工程図
強誘電体膜を用いた半導体記憶装置の製造工程図
【図１１】本発明の第５の実施の形態における半導体記
憶装置の断面図
憶装置の断面図
【図１２】本発明の第５の実施の形態における半導体記
憶装置の製造工程図
憶装置の製造工程図
【図１３】本発明の第６の実施の形態における半導体記
憶装置の断面図
憶装置の断面図
【図１４】本発明の第７の実施の形態における半導体記
憶装置の製造工程図
憶装置の製造工程図
１ p型Si基板 ２ ソース領域 ３ ドレイン領域 ４ Sr2NbN3膜（窒化物強誘電体膜） ５ ゲート電極 ６ TiN膜 ７ バッファー層（SiN膜又はSiO2膜） ８ バッファー層（SiN膜） ９ BaMgF4膜（フッ化物強誘電体膜） １０ 窒化処理を施したSiO2膜 １１ BaMgF4-xN1/3x膜（但し、0≦x≦4） １２ MgSiO3膜 １３ SrTiO3膜 １４ TiSr膜 ３１ 真空チャンバー ３２ ヒーター ３３ 排気口 ３４ RF電源 ３５ Sr液体原料 ３６ Nb液体原料 ３７ 液体マスフローコントローラー ３８ 気化器 ３９ ミキサー ４０ シャワーヘッド
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｃ０１Ｇ 33/00 Ｃ０１Ｇ 33/00 Ｚ ５Ｆ０４５ 35/00 35/00 ５Ｆ０５８ 45/00 45/00 ５Ｆ０８３ 51/00 51/00 Ａ ５Ｆ１０３ 53/00 53/00 Ａ Ｃ２３Ｃ 14/06 Ｃ２３Ｃ 14/06 Ａ Ｈ Ｇ Ｐ Ｈ０１Ｌ 21/203 Ｈ０１Ｌ 21/203 Ｓ 21/31 21/31 Ｃ 21/314 21/314 Ａ Ｍ 21/363 21/363 21/365 21/365 27/108 27/10 ６５１ 21/8242 29/78 ３７１ 21/8247 29/788 29/792 Ｆターム(参考） 4G047 AA04 AB01 AC03 AD02 CA07 CB04 CC03 CD02 4G048 AA01 AA05 AB01 AC02 AD02 AE05 4G076 AA01 AA05 AA18 BA04 CA10 DA03 4K029 AA06 AA24 AA29 BA42 BA46 BA50 BA58 BB02 BD01 CA05 CA06 EA08 GA01 GA02 5F001 AA17 AD12 AG01 AG27 AG30 5F045 AA08 AA18 AA19 AB31 AC07 AC12 AD09 AD10 AE15 AE17 AF03 AF08 CB05 DC51 DC61 DC63 DP01 DP02 DP03 DQ10 EE03 EF05 EH13 HA04 HA16 5F058 BA20 BC09 BC20 BD01 BD03 BD04 BD09 BD10 BD12 BD18 BE03 BF07 BF12 BF13 BF17 BF20 BF22 BF27 BH01 BH04 BJ01 BJ10 5F083 FR06 JA01 JA20 JA40 PR21 PR22 PR33 5F103 AA01 AA04 AA08 DD27 DD30 GG02 HH03 LL14 NN01 PP01 PP03 PP06
Claims (53)
- 【請求項１】 チャネルを有した半導体基板上にゲート
絶縁膜としての強誘電体膜とゲート電極とが配置された
半導体記憶素子において、前記強誘電体膜がMg、Sr、Ba
およびCaからなる群から選択される少なくとも１つの元
素と窒素(N)元素とを含むことを特徴とする半導体記憶
装置。 - 【請求項２】 前記強誘電体膜が一般式（1） A2BN3 （1） （但し、AはMg、Sr、BaおよびCaからなる群から選択さ
れる一の元素、BはV、Nb、TaおよびMnからなる群から選
択される一の元素）で表されることを特徴とする請求項
１記載の半導体記憶装置。 - 【請求項３】 前記強誘電体が一般式（2） (AxB1−x)2CN3 （2） （但しｘは0≦x≦1で、AおよびBはそれぞれMg、Sr、Ba
およびCaからなる群から選択される一の元素、CはV、N
b、TaおよびMnからなる群から選択される一の元素）で
表されることを特徴とする請求項１記載の半導体記憶装
置。 - 【請求項４】 前記強誘電体が一般式（3） (AxB1−x)2(CyD1−y)N3 （3） （但しｘは0≦x≦1、ｙは0≦y≦1で、AおよびBはそれぞ
れMg、Sr、BaおよびCaからなる群から選択される一の元
素、CおよびDはそれぞれV、Nb、TaおよびMnからなる群
から選択される一の元素）で表されることを特徴とする
請求項１記載の半導体記憶装置。 - 【請求項５】 前記強誘電体が一般式（4） AB2N4 （4） （但し、AはMg、Sr、BaおよびCaからなる群から選択さ
れる一の元素、BはV、Nb、TaおよびMnからなる群から選
択される一の元素）で表されることを特徴とする請求項
１記載の半導体記憶装置。 - 【請求項６】 前記強誘電体が一般式（5） (AxB1−x)C2N4 （5） （但しｘは0≦x≦1で、AおよびBはそれぞれMg、Sr、Ba
およびCaからなる群から選択される一の元素、CはV、N
b、TaおよびMnからなる群から選択される一の元素）で
表されることを特徴とする請求項１記載の半導体記憶装
置。 - 【請求項７】 前記強誘電体が一般式（6） (AxB1−x)(CyD1−y)2N4 （6） （但しｘは0≦x≦1、ｙは0≦y≦1で、AおよびBはそれぞ
れMg、Sr、BaおよびCaからなる群から選択される一の元
素、CおよびDはそれぞれV、Nb、TaおよびMnからなる群
から選択される一の元素）で表されることを特徴とする
請求項１記載の半導体記憶装置。 - 【請求項８】 前記強誘電体が一般式（7） A2BN2 （7） （但し、AおよびBはそれぞれMg、Sr、BaおよびCaからな
る群から選択される一の元素）で表されることを特徴と
する請求項１記載の半導体記憶装置。 - 【請求項９】 前記強誘電体が一般式（8） (AxB1−x)2(CyD1−y) N2 （8） （但しｘは0≦x≦1、ｙは0≦y≦1で、A、B、CおよびDは
それぞれMg、Sr、BaおよびCaからなる群から選択される
一の元素）で表されることを特徴とする請求項１記載の
半導体記憶装置。 - 【請求項１０】 前記強誘電体が一般式（9） A3B2N4 （9） （但し、AはMg、Sr、BaおよびCaからなる群から選択さ
れる一の元素、BはAl、Y、La、Sc、Co、Gd、Ce、Nd、E
r、V、Ti、Ta、Nb、およびMnからなる群から選択される
一の元素）で表されることを特徴とする請求項１記載の
半導体記憶装置。 - 【請求項１１】 前記強誘電体が一般式（10） (AxB1−x)3C2N4 （10） （但しｘは0≦x≦1で、AおよびBはそれぞれMg、Sr、Ba
およびCaからなる群から選択される一の元素、CはAl、
Y、La、Sc、Co、Gd、Ce、Nd、Er、V、Ti、Ta、Nb、およ
びMnからなる群から選択される一の元素）で表されるこ
とを特徴とする請求項１記載の半導体記憶装置。 - 【請求項１２】 前記強誘電体が一般式（11） (AxB1−x)3(CyD1−y)2N4 （11） （但しｘは0≦x≦1、ｙは0≦y≦1で、AおよびBはそれぞ
れMg、Sr、BaおよびCaからなる群から選択される一の元
素、CおよびDはそれぞれAl、Y、La、Sc、Co、Gd、Ce、N
d、Er、V、Ti、Ta、Nb、およびMnからなる群から選択さ
れる一の元素）で表されることを特徴とする請求項１記
載の半導体記憶装置。 - 【請求項１３】 前記強誘電体が一般式（12） A3B5N7 （12） （但し、AはMg、Sr、BaおよびCaからなる群から選択さ
れる一の元素、BはAl、Y、La、Sc、Co、Gd、Ce、Nd、E
r、V、Ti、Ta、Nb、およびMnからなる群から選択される
一の元素）で表されることを特徴とする請求項１記載の
半導体記憶装置。 - 【請求項１４】 前記強誘電体が一般式（13） (AxB1−x)3C5N7 （13） （但しｘは0≦x≦1で、AおよびBはそれぞれMg、Sr、Ba
およびCaからなる群から選択される一の元素、CはAl、
Y、La、Sc、Co、Gd、Ce、Nd、Er、V、Ti、Ta、Nb、およ
びMnからなる群から選択される一の元素）で表されるこ
とを特徴とする請求項１記載の半導体記憶装置。 - 【請求項１５】 前記強誘電体が一般式（14） (AxB1−x)3(CyD1−y)5N7 （14） （但しｘは0≦x≦1、ｙは0≦y≦1で、AおよびBはそれぞ
れMg、Sr、BaおよびCaからなる群から選択される一の元
素、CおよびDはそれぞれAl、Y、La、Sc、Co、Gd、Ce、N
d、Er、V、Ti、Ta、Nb、およびMnからなる群から選択さ
れる一の元素）で表されることを特徴とする請求項１記
載の半導体記憶装置。 - 【請求項１６】 前記強誘電体が一般式（15） A2B3C2N7 （15） （但し、AはMg、Sr、BaおよびCaからなる群から選択さ
れる一の元素、BはAl、Y、La、Sc、Co、Gd、Ce、Nd、E
r、V、Ti、Ta、Nb、およびMnからなる群から選択される
一の元素、CはTi、Ta、Mn、Co、Zr、Hf、VおよびNbから
なる群から選択される一の元素）で表されることを特徴
とする請求項１記載の半導体記憶装置。 - 【請求項１７】 前記強誘電体が一般式（16） (AxB1−x)2C3D2N7 （16） （但しｘは0≦x≦1、AおよびBはそれぞれMg、Sr、Baお
よびCaからなる群から選択される一の元素、CはAl、Y、
La、Sc、Co、Gd、Ce、Nd、Er、V、Ti、Ta、Nb、およびM
nからなる群から選択される一の元素、DはTi、Ta、Mn、
Co、Zr、Hf、VおよびNbからなる群から選択される一の
元素）で表されることを特徴とする請求項１記載の半導
体記憶装置。 - 【請求項１８】 前記強誘電体が一般式（17） (AxB1−x)2(CyD1−y)3(EzG1−z)2N7 （17） （但しｘは0≦x≦1、ｙは0≦y≦1、ｚは0≦z≦1で、Aお
よびBはそれぞれMg、Sr、BaおよびCaからなる群から選
択される一の元素、CおよびDはそれぞれAl、Y、La、S
c、Co、Gd、Ce、Nd、Er、V、Ti、Ta、Nb、およびMnから
なる群から選択される一の元素、EおよびGはそれぞれT
i、Ta、Mn、Co、Zr、Hf、VおよびNbからなる群から選択
される一の元素）で表されることを特徴とする請求項１
記載の半導体記憶装置。 - 【請求項１９】 前記強誘電体が、前記一般式で表され
る組成から、非化学量論性による組成のずれを含んだ窒
化物であることを特徴とする請求項２ないし請求項１８
のいずれかに記載の半導体記憶装置。 - 【請求項２０】 前記強誘電体膜が、半導体基板上に形
成されたSiN膜またはSiO2膜の上に形成されたことを特
徴とする請求項１記載の半導体記憶装置。 - 【請求項２１】 半導体基板上に、Mg、Sr、BaおよびCa
からなる群から選択される少なくとも１つの元素と窒素
(N)元素を含む強誘電体層を形成した後、アンモニア雰
囲気又は窒素ラジカルイオンを含む雰囲気中で熱処理す
る工程を含むことを特徴とする半導体記憶装置の製造方
法。 - 【請求項２２】 前記アンモニア雰囲気は、アンモニア
プラズマ中であることを特徴とする請求項２１記載の半
導体記憶装置の製造方法。 - 【請求項２３】 チャネルを有した半導体基板上にゲー
ト絶縁膜としての強誘電体膜とゲート電極とが配置され
た半導体記憶素子において、前記強誘電体膜がフッ化物
強誘電体であり、前記フッ化物強誘電体と半導体基板の
間にSiN膜からなるバッファー層を備えていることを特
徴とする半導体記憶装置。 - 【請求項２４】 半導体基板上にSiO2膜を形成する工程
と、前記SiO2膜をアンモニア雰囲気、N2O雰囲気又は窒
素ラジカルイオンを含む雰囲気中で窒化する工程と、前
記窒化処理を施したSiO2膜上にフッ化物強誘電体膜を形
成する工程と、前記フッ化物強誘電体膜の上部にゲート
電極を形成する工程を含むことを特徴とする半導体記憶
装置の製造方法。 - 【請求項２５】 前記アンモニア雰囲気は、アンモニア
プラズマ中であることを特徴とする請求項２４記載の半
導体記憶装置の製造方法。 - 【請求項２６】 半導体基板上にMg、Sr、BaおよびCaか
らなる群から選択される少なくとも１つの元素とフッ素
(F)元素を含むフッ化物強誘電体薄膜を形成した後、ア
ンモニア雰囲気または窒素ラジカルイオンを含む雰囲気
中で窒化する工程を含むことを特徴とする半導体記憶装
置の製造方法。 - 【請求項２７】 前記アンモニア雰囲気は、アンモニア
プラズマ中であることを特徴とする請求項２６記載の半
導体記憶装置の製造方法。 - 【請求項２８】 前記フッ化物強誘電体が、BaMgF4、Ba
CoF4、BaNiF4またはBaZnF4のいずれかであることを特徴
とする請求項２３記載の半導体記憶装置。 - 【請求項２９】 前記フッ化物強誘電体が、BaMgF4、Ba
CoF4、BaNiF4またはBaZnF4のいずれかであることを特徴
とする請求項２４ないし請求項２７のいずれかに記載の
半導体記憶装置の製造方法。 - 【請求項３０】 前記フッ化物強誘電体が、一般式（1
8） ABF5 （18） （但し、AはMg、Sr、BaおよびCaからなる群から選択さ
れる一の元素、BはAl、Y、La、Sc、Co、Gd、Ce、Nd、E
r、V、Ti、Ta、NbおよびMnからなる群から選択される一
の元素）で表されることを特徴とする請求項２３に記載
の半導体記憶装置。 - 【請求項３１】 前記フッ化物強誘電体が、一般式（1
8） ABF5 （18） （但し、AはMg、Sr、BaおよびCaからなる群から選択さ
れる一の元素、BはAl、Y、La、Sc、Co、Gd、Ce、Nd、E
r、V、Ti、Ta、NbおよびMnからなる群から選択される一
の元素）で表されることを特徴とする請求項２４ないし
請求項２７のいずれかに記載の半導体記憶装置の製造方
法。 - 【請求項３２】 前記フッ化物強誘電体が、一般式（1
9） (AxB1−x)(CyD1−y) F5 （19） （但しｘは0≦x≦1、ｙは0≦y≦1で、AおよびBはそれぞ
れMg、Sr、Ba及びCaからなる群から選択される一の元
素、CおよびDはそれぞれAl、Y、La、Sc、Co、Gd、Ce、N
d、Er、V、Ti、Ta、Nb、およびMnからなる群から選択さ
れる一の元素）で表されることを特徴とする請求項２３
記載の半導体記憶装置。 - 【請求項３３】 前記フッ化物強誘電体が、一般式（1
9） (AxB1−x)(CyD1−y)F5 （19） （但しｘは0≦x≦1、ｙは0≦y≦1で、AおよびBはそれぞ
れMg、Sr、Ba及びCaからなる群から選択される一の元
素、CおよびDはそれぞれAl、Y、La、Sc、Co、Gd、Ce、N
d、Er、V、Ti、Ta、Nb、およびMnからなる群から選択さ
れる一の元素）で表されることを特徴とする請求項２４
ないし請求項２７のいずれかに記載の半導体記憶装置の
製造方法。 - 【請求項３４】 前記フッ化物強誘電体が、一般式（2
0） ABF6 （20） （但し、AはMg、Sr、BaおよびCaからなる群から選択さ
れる一の元素、BはTi、Ta、Mn、Co、Zr、Hf、VおよびNb
からなる群から選択される一の元素）で表されることを
特徴とする請求項２３記載の半導体記憶装置。 - 【請求項３５】 前記フッ化物強誘電体が、一般式（2
0） ABF6 （20） （但し、AはMg、Sr、BaおよびCaからなる群から選択さ
れる一の元素、BはTi、Ta、Mn、Co、Zr、Hf、VおよびNb
からなる群から選択される一の元素）で表されることを
特徴とする請求項２４ないし請求項２７のいずれかに記
載の半導体記憶装置の製造方法。 - 【請求項３６】 前記フッ化物強誘電体が一般式（21） (AxB1−x)(CyD1−y)F6 （21） （但しｘは0≦x≦1、ｙは0≦y≦1で、AおよびBはそれぞ
れMg、Sr、BaおよびCaからなる群から選択される一の元
素、CおよびDはそれぞれTi、Ta、Mn、Co、Zr、Hf、V及
びNbからなる群から選択される一の元素）で表されるこ
とを特徴とする請求項２３記載の半導体記憶装置。 - 【請求項３７】 前記フッ化物強誘電体が一般式（21） (AxB1−x)(CyD1−y)F6 （21） （但しｘは0≦x≦1、ｙは0≦y≦1で、AおよびBはそれぞ
れMg、Sr、BaおよびCaからなる群から選択される一の元
素、CおよびDはそれぞれTi、Ta、Mn、Co、Zr、Hf、V及
びNbからなる群から選択される一の元素）で表されるこ
とを特徴とする請求項２４ないし請求項２７のいずれか
に記載の半導体記憶装置の製造方法。 - 【請求項３８】 前記フッ化物強誘電体が、一般式（2
2） A5B3F19 （22） （但し、AはMg、Sr、Ba及びCaからなる群から選択され
る一の元素、BはAl、Y、La、Sc、Co、Gd、Ce、Nd、Er、
V、Ti、Ta、Nb、及びMnからなる群から選択される一の
元素）で表されることを特徴とする請求項２３記載の半
導体記憶装置。 - 【請求項３９】 前記フッ化物強誘電体が、一般式（2
2） A5B3F19 （22） （但し、AはMg、Sr、Ba及びCaからなる群から選択され
る一の元素、BはAl、Y、La、Sc、Co、Gd、Ce、Nd、Er、
V、Ti、Ta、Nb、及びMnからなる群から選択される一の
元素）で表されることを特徴とする請求項２４ないし請
求項２７のいずれかに記載の半導体記憶装置の製造方
法。 - 【請求項４０】 前記フッ化物強誘電体が、下記式（2
3） (AxB1−x)5(CyD1−y)3F19 （23） （但しｘは0≦x≦1、ｙは0≦y≦1で、AおよびBはそれぞ
れMg、Sr、BaおよびCaからなる群から選択される一の元
素、CおよびDはそれぞれAl、Y、La、Sc、Co、Gd、Ce、N
d、Er、V、Ti、Ta、Nb、及びMnからなる群から選択され
る一の元素）で表されることを特徴とする請求項２３記
載の半導体記憶装置。 - 【請求項４１】 前記フッ化物強誘電体が、下記式（2
3） (AxB1−x)5(CyD1−y)3F19 （23） （但しｘは0≦x≦1、ｙは0≦y≦1で、AおよびBはそれぞ
れMg、Sr、BaおよびCaからなる群から選択される一の元
素、CおよびDはそれぞれAl、Y、La、Sc、Co、Gd、Ce、N
d、Er、V、Ti、Ta、Nb、及びMnからなる群から選択され
る一の元素）で表されることを特徴とする請求項２４な
いし請求項２７のいずれかに記載の半導体記憶装置の製
造方法。 - 【請求項４２】 前記フッ化物強誘電体が、前記一般式
で表される組成から、非化学量論性による組成のずれを
含んだフッ化物であることを特徴とする請求項２８、請
求項３０、請求項３２、請求項３４、請求項３６、請求
項３８および請求項４０にいずれかに記載の半導体記憶
装置。 - 【請求項４３】 前記フッ化物強誘電体が、前記一般式
で表される組成から、非化学量論性による組成のずれを
含んだフッ化物であることを特徴とする請求項２９、請
求項３１、請求項３３、請求項３５、請求項３７、請求
項３９および請求項４１にいずれかに記載の半導体記憶
装置の製造方法。 - 【請求項４４】 チャネルを有した半導体基板上にMgSi
O3、Mg2SiO4、SrSiO3、Sr2SiO4、(MgxSr1−x)SiO3およ
び(MgxSr1−x)2SiO4（但しｘは0≦x≦1）の少なくとも
１つからなるバッファー層が形成され、前記バッファー
層上に強誘電体層が、前記強誘電体層上にゲート電極が
配置されていることを特徴とする半導体記憶装置。 - 【請求項４５】 強誘電体層がMg又はSrの少なくとも１
つの元素から構成されていることを特徴とする請求項４
４記載の半導体記憶装置。 - 【請求項４６】 強誘電体層が (BaxSr1−x)MgF4または
Ba(MgxSr1−x)F4（但しｘは0≦x≦1）のいずれかである
ことを特徴とする請求項４４記載の半導体記憶装置。 - 【請求項４７】 Si基板上にSiN膜を形成する工程と、
前記SiN膜上にスパッタ法によりSrTiO3層を形成する工
程と、前記SrTiO3層上に強誘電体層を形成する工程と、
前記強誘電体層の上部にゲート電極を形成する工程を含
むことを特徴とする半導体記憶装置の製造方法。 - 【請求項４８】 前記SiN膜は、Si基板を直接窒化して
形成することを特徴とする請求項４６記載の半導体記憶
装置の製造方法。 - 【請求項４９】 Si基板上にSiO2膜を形成する工程と、
前記SiO2膜をアンモニアガス、N2Oガスまたは窒素ラジ
カルイオン含有ガスを用いて窒化する工程と、前記窒化
処理を施したSiO2膜上に、スパッタ法によりSrTiO3層を
形成する工程と、前記SrTiO3層上に強誘電体層を形成す
る工程と、前記強誘電体層の上部にゲート電極を形成す
る工程を含むことを特徴とする半導体記憶装置の製造方
法。 - 【請求項５０】 半導体基板上にTiSrの薄層を形成する
工程と、前記TiSr層の上にSrTiO3層を形成する工程と、
前記SrTiO3層上に強誘電体層を形成する工程と、前記強
誘電体層の上部にゲート電極を形成する工程を含むこと
を特徴とする半導体記憶装置の製造方法。 - 【請求項５１】 前記SrTiO3層を基板温度300℃以下の
条件で、スパッタ法により形成することを特徴とする請
求項５０記載の半導体記憶装置の製造方法。 - 【請求項５２】 前記TiSr層上にSrTiO3層をスパッタ法
で形成する際に、最初はArガスのみで成膜を行い、次に
Ar/O2の混合ガスで成膜する２ステップによる成膜を行
うことを特徴とする請求項５０記載の半導体記憶装置の
製造方法。 - 【請求項５３】 前記SrTiO3成膜後、酸素ガスまたはオ
ゾンガスを含む雰囲気で、300℃以下の条件で熱処理す
ることを特徴とする請求項５０記載の半導体記憶装置の
製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10357504A JP2000183295A (ja) | 1998-12-16 | 1998-12-16 | 半導体記憶装置及びその製造方法 |
| US09/460,062 US6380573B1 (en) | 1998-12-16 | 1999-12-14 | Semiconductor memory device and method for producing the same |
| EP99124901A EP1011149A3 (en) | 1998-12-16 | 1999-12-14 | Semiconductor memory device and method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10357504A JP2000183295A (ja) | 1998-12-16 | 1998-12-16 | 半導体記憶装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000183295A true JP2000183295A (ja) | 2000-06-30 |
Family
ID=18454465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10357504A Pending JP2000183295A (ja) | 1998-12-16 | 1998-12-16 | 半導体記憶装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6380573B1 (ja) |
| EP (1) | EP1011149A3 (ja) |
| JP (1) | JP2000183295A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001037330A1 (fr) * | 1999-11-12 | 2001-05-25 | Japan Science And Technology Corporation | Procede de stabilisation d'une interface oxyde / semi-conducteur au moyen d'un element du groupe 5 et semi-conducteur stabilise |
| JP2006120688A (ja) * | 2004-10-19 | 2006-05-11 | Kobe Steel Ltd | 絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイス |
| JP2016521016A (ja) * | 2013-06-17 | 2016-07-14 | ジョン，ヨン−クォン | 太陽電池及びその製造方法 |
| WO2021132602A1 (ja) * | 2019-12-27 | 2021-07-01 | 国立研究開発法人産業技術総合研究所 | 強誘電性薄膜、それを用いた電子素子および強誘電性薄膜の製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518634B1 (en) * | 2000-09-01 | 2003-02-11 | Motorola, Inc. | Strontium nitride or strontium oxynitride gate dielectric |
| JP2002151526A (ja) * | 2000-09-04 | 2002-05-24 | Seiko Epson Corp | 電界効果トランジスタの製造方法および電子装置 |
| US20060289948A1 (en) * | 2005-06-22 | 2006-12-28 | International Business Machines Corporation | Method to control flatband/threshold voltage in high-k metal gated stacks and structures thereof |
| FR2888990B1 (fr) | 2005-07-22 | 2007-09-07 | Commissariat Energie Atomique | Dispositif microelectronique dote de transistors surmontes d'une couche piezoelectrique |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4888246A (en) * | 1985-05-23 | 1989-12-19 | Matsushita Electric Industrial Co., Ltd. | Dielectric thin film, and method for making the thin film |
| JP3374216B2 (ja) * | 1991-10-26 | 2003-02-04 | ローム株式会社 | 強誘電体層を有する半導体素子 |
| EP0540993A1 (en) * | 1991-11-06 | 1993-05-12 | Ramtron International Corporation | Structure and fabrication of high transconductance MOS field effect transistor using a buffer layer/ferroelectric/buffer layer stack as the gate dielectric |
| US5442585A (en) * | 1992-09-11 | 1995-08-15 | Kabushiki Kaisha Toshiba | Device having dielectric thin film |
| US5439840A (en) * | 1993-08-02 | 1995-08-08 | Motorola, Inc. | Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric |
| US5330931A (en) * | 1993-09-22 | 1994-07-19 | Northern Telecom Limited | Method of making a capacitor for an integrated circuit |
| JP3229911B2 (ja) | 1994-08-12 | 2001-11-19 | シャープ株式会社 | 強誘電体記憶素子 |
| JPH08330531A (ja) | 1995-05-31 | 1996-12-13 | Sharp Corp | 強誘電体記憶素子 |
-
1998
- 1998-12-16 JP JP10357504A patent/JP2000183295A/ja active Pending
-
1999
- 1999-12-14 EP EP99124901A patent/EP1011149A3/en not_active Withdrawn
- 1999-12-14 US US09/460,062 patent/US6380573B1/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001037330A1 (fr) * | 1999-11-12 | 2001-05-25 | Japan Science And Technology Corporation | Procede de stabilisation d'une interface oxyde / semi-conducteur au moyen d'un element du groupe 5 et semi-conducteur stabilise |
| US6723164B1 (en) | 1999-11-12 | 2004-04-20 | Japan Science And Technology Corporation | Method for stabilizing oxide-semiconductor interface by using group 5 element and stabilized semiconductor |
| JP2006120688A (ja) * | 2004-10-19 | 2006-05-11 | Kobe Steel Ltd | 絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイス |
| JP2016521016A (ja) * | 2013-06-17 | 2016-07-14 | ジョン，ヨン−クォン | 太陽電池及びその製造方法 |
| WO2021132602A1 (ja) * | 2019-12-27 | 2021-07-01 | 国立研究開発法人産業技術総合研究所 | 強誘電性薄膜、それを用いた電子素子および強誘電性薄膜の製造方法 |
| JPWO2021132602A1 (ja) * | 2019-12-27 | 2021-07-01 | ||
| JP7260863B2 (ja) | 2019-12-27 | 2023-04-19 | 国立研究開発法人産業技術総合研究所 | 強誘電性薄膜、それを用いた電子素子および強誘電性薄膜の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6380573B1 (en) | 2002-04-30 |
| EP1011149A2 (en) | 2000-06-21 |
| EP1011149A3 (en) | 2000-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7135736B2 (en) | Semiconductor device | |
| US6642131B2 (en) | Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film | |
| US5923056A (en) | Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials | |
| JP5650185B2 (ja) | 誘電体材料を含む個別要素又は半導体デバイスを含む集積回路デバイス | |
| US7495264B2 (en) | Semiconductor device with high dielectric constant insulating film and manufacturing method for the same | |
| US6803275B1 (en) | ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices | |
| US20040004244A1 (en) | Structures, methods, and systems for ferroelectric memory transistors | |
| KR20020005432A (ko) | 도핑된 지르코늄, 또는 지르코늄 유사 유전막 트랜지스터구조물 및 이의 퇴적 방법 | |
| KR20030027180A (ko) | 고유전막을 구비한 반도체소자 및 그 제조 방법 | |
| JP2000183295A (ja) | 半導体記憶装置及びその製造方法 | |
| US6608339B2 (en) | Ferroelectric memory element | |
| EP1363333B1 (en) | Semiconductor device | |
| KR101131968B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| US6890768B2 (en) | Method of making layered superlattice material with ultra-thin top layer | |
| KR100379245B1 (ko) | 산화지르코늄타이타늄 박막을 이용한 전계형 트랜지스터및 그 제조방법 | |
| US20040023416A1 (en) | Method for forming a paraelectric semiconductor device | |
| JP2000150804A (ja) | 安定な化学量を有する強誘電体及び／または誘電体の製造方法 | |
| CN113178478B (zh) | 一种铁电薄膜及其沉积方法、应用 | |
| KR100436054B1 (ko) | 강유전체캐패시터제조방법 | |
| US7527982B1 (en) | Manufacturing method of a semiconductor device including a crystalline insulation film made of perovskite type oxide | |
| KR0151241B1 (ko) | 강유전체막을 구비한 반도체장치 | |
| JPH11330415A (ja) | 誘電体薄膜及びその形成方法 | |
| JP2000232102A (ja) | 誘電体膜の製造方法 | |
| KR100470834B1 (ko) | 강유전체 메모리 전계 효과 트랜지스터의 게이트 스택 제조방법 | |
| KR100319462B1 (ko) | 반도체 기억소자구조 및 그 제조방법 |