KR100267590B1 - 수소처리 단계동안 내부에 남겨지는 잔류 수소가 없는 비단결정 박막 트랜지스터를 가진 반도체 장치의 제조방법 - Google Patents
수소처리 단계동안 내부에 남겨지는 잔류 수소가 없는 비단결정 박막 트랜지스터를 가진 반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR100267590B1 KR100267590B1 KR1019960050597A KR19960050597A KR100267590B1 KR 100267590 B1 KR100267590 B1 KR 100267590B1 KR 1019960050597 A KR1019960050597 A KR 1019960050597A KR 19960050597 A KR19960050597 A KR 19960050597A KR 100267590 B1 KR100267590 B1 KR 100267590B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- single crystal
- hydrogen
- semiconductor structure
- thin film
- Prior art date
Links
- 239000001257 hydrogen Substances 0.000 title claims abstract description 87
- 229910052739 hydrogen Inorganic materials 0.000 title claims abstract description 87
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 title claims abstract description 71
- 239000010409 thin film Substances 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 title claims description 91
- 239000013078 crystal Substances 0.000 title claims description 70
- 238000000034 method Methods 0.000 title claims description 43
- 230000008569 process Effects 0.000 title description 21
- 239000010408 film Substances 0.000 claims abstract description 160
- 239000007789 gas Substances 0.000 claims description 26
- 239000002019 doping agent Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 14
- -1 hydrogen ions Chemical class 0.000 claims description 13
- 239000012298 atmosphere Substances 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 9
- 238000001816 cooling Methods 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 150000002431 hydrogen Chemical class 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims description 3
- 230000000415 inactivating effect Effects 0.000 claims description 2
- 238000000137 annealing Methods 0.000 abstract description 38
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 29
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 3
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 31
- 229920005591 polysilicon Polymers 0.000 description 31
- 239000011229 interlayer Substances 0.000 description 27
- 239000000758 substrate Substances 0.000 description 20
- 238000006243 chemical reaction Methods 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- 239000010410 layer Substances 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 10
- 230000006698 induction Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 3
- 102100036683 Growth arrest-specific protein 1 Human genes 0.000 description 3
- 101001072723 Homo sapiens Growth arrest-specific protein 1 Proteins 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000010583 slow cooling Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Plasma & Fusion (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
비단결정 실리콘막 (12) 상에 형성된 박막 트렌지스터 (15) 는 비단결정 실리콘막에서 트랩준위을 불활성화시키기 위해 300 ∼ 400℃에서 수소 플라즈마 (PLZ)로부터 HD (hydrion) 에 노출된후에, 박막 트랜지스터는 예를 들어, 게이트 절연막 (13) 으로부터 잔여 수소를 배출하기 위해 200 ∼ 300 ℃에서 질소분위기내에서 어니일링되어, 박막 트랜지스터의 트랜지스터 특성이 개선된다.
Description
본 발명은 반도체 장치를 제조하는 방법에 관한 것으로, 특히, 수소 플라즈마의 처리 동안에, 박막 트랜지스터내에 남아있는 잔류 수소가 없는 비단결정막상에 형성되는 박막트랜지스터를 가진 반도체 장치를 제조하는 방법에 관한 것이다.
비결정 구조와 다결정 구조는, 단결정 구조에 대응하는 비단결정 구조로 분류되며, 비단결정 반도체 재료는 SRAM셀의 부하소자로 사용되는 박막 트랜지스터와 액정 디스플레이 장치의 능동 스위칭 소자에 사용되고 있다. 비단결정 반도체층상에 제조되는 박막 트랜지스터에 대한 연구와 개발이 이루어져왔으며, 최근 박막 트랜지스터를 장착한 집접회로 장치가 반도체 장치 시장에 소개되고 있다.
이하, 이러한 비단결정 반도체층상에 제조하는 박막 트랜지스터를 "비단결정 박막 트랜지스터" 로 한다.
비단결정 박막 트랜지스터의 매력적인 특징중의 하나는, 석영 또는 유리와 같은 절연 기판 또는 단결정 반도체 기판 상의 층간 절연막상에 쉽게 제조할 수 있다는 것이다. 그러나, 이러한 비단결정 박막 트랜지스터는 비결정 실리콘막의 다수의 트랩준위, 비결정 반도체층과 게이트 절연막 간의 다수의 표면 트랩준위, 다량의 누설 전류, 높은 문턱전압 및 낮은 캐리어 이동도와 같은 단점이 있으며, 따라서, 단결정 반도체 기판상에 제조하는 벌크 트랜지스터 (bulk transister) 의 트랜지스터 특성에 보다 열등하다. 이러한 단점은 비단결정 실리콘 구조에서 불가피하게 발생되는 불포화 결합과 결정결함에 기인한다.
비단결정 반도체 재료의 특성을 향상시키기 위한 한 방법은 일본 특허공개 평6-44573호 공보에 개시되어 있으며, 이 특허는 수소를 함유한 플라즈마로 비단결정 반도체층을 처리하는 것을 제안하고 있다. 수소는 트랩준위에 결합되어, 트랩준위를 불활성시킨다.
이하, 상술한 일본 특허에 제안된 방법을 상세히 설명한다.
제 1도는 상술한 일본 특허에 개시된 공정의 기본 개념을 나타낸 것이다. 세로좌표축은 수소 플라즈마의 온도를 나타내며, 가로좌표축은 비단결정 실리콘막을 수소 플라즈마로 처리하는 온도를 나타낸다. 수소 플라즈마 처리는 비단결정 박막 트랜지스터를 완성한 후에 행하고, 플라즈마는 수소 방전에 의해 발생시킨다.
절연막상에 비단결정 실리콘막을 증착하고, 게이트 절연막으로 부분적으로 덮는다. 게이트 절연막상에 게이트 전극을 형성하고, 비단결정 실리콘막에 도판트 불순물을 선택적으로 주입하여, 게이트 전극과 자기정렬 방식으로 소스 및 드레인 영역을 형성한다. 게이트 전극하부의 비단결정 실리콘막의 일부는 채널 형성층으로 기능한다. 이렇게, 비단결정 실리콘막상에 비단결정 박막 트랜지스터를형성한다.
비단결정 박막트랜지스터가 완성되면, 제조자는 고주파 유도 리액터내에 비단결정 박막 트랜지스터를 배치하고, 수소와 헬륨의 가스혼합물을 고주파 유도 리액터내로 주입한다. 수소압력은 10-1mmHg∼10mmHg 로 조절한다. 고주파 유도 리액터에 교류전류를 인가하여,1 MHz ∼20MHz 로 조절한다. 고주파 유도 리액터에서 수소 방전을 발생시키고, 수소 플라즈마에 그 비단결정 박막 트랜지스터를 300∼500℃의 온도에서 5분 내지 60분 동안 노출시킨다. 이렇게, 수소가 비단결정 실리콘막의 트랩준위에 결합되므로, 비단결정 박막 트랜지스터의 트랜지스터 특성이 개선되게 된다. 시간이 종료되면, 수소 상태에서 비단결정 박막 트랜지스터가 실온으로 냉각되며, 이러한 냉각은 비단결정 실리콘막으로부터의 수소의이탈을 억제한다.
또한, 상기 일본 특허는1000 MHz의 교류 또는 마이크로파를 수소 방전에 이용할 수 있음을 시사하고 있다.
그러나, 종래 기술의 공정은,잔류 수소가 비단결정 박막 트랜지스터와 벌크트랜지스터를 열화시킨다는 문제점이 있다. 자세히 설명하면, 비단결정 박막 트랜지스터를 수소 플라즈마에 노출하는 동안, 수소 원자가 비단결정 실리콘막에만 주입되는 것이 아니라, 게이트 절연막, 비단결정 실리콘막 하부의 절연막 및 박막 트랜지스터를 덮고 있는 층간 절연막도 주입된다. 비단결정 박막 트랜지스터를 실온으로 냉각하는 경우, 이 수소가 이러한 절연막에 고농도로 잔류하게 된다. 이러한 고농도의 수소는 절연막 내에서 이동할 수 있다. 실제로, 이후 단계에서 절연막이 가열되어지는 동안에, 수소가 게이트 절연막 내부에서 이동하여, 비단결정 박막 트랜지스터의 트랜지스터 특성을 변화시킨다. 또, 전기 스트레스가 가해지는 경우에는 ,수소가 게이트 절연막 내부에서 이동하여, 트랜지스터 특성을 불가피하게 변화시킨다.
이 비단결정 박막 트랜지스터를 플립-플롭형 SRAM 셀의 부하 소자로 사용하는 경우, 벌크 트랜지스터는 부하소자 하부의 SRAM 메모리셀의 스위칭 트랜지스터로 형성되며, 그 벌크 트랜지스터와 비단결정 박막 트랜지스터사이에 층간 절연막이 삽입된다. 그 층간 절연막에서 잔류 수소가 이동하여, 벌크 트랜지스터에 영향을 준다. 그러므로, 잔류 수소가 비단결정 박막 트랜지스터뿐만 아니라, 벌크 트랜지스터에도 영향을 미쳐, 그 트랜지스터 특성을 변화시키게된다. 층간 절연막을 보로 포스포실리케이트 유리 (boro phosphosilicate glass)로 형성하는 경우에는, 잔류 수소가 벌크 트랜지스터에 상당한 영향을 미치게 된다.
따라서, 본 발명의 주 목적은 , 수소처리하는 비단결정 박막 트랜지스터의 트랜지스터 특성을 변화시키지 않는 , 반도체 장치의 제조방법을 제공하는데 있다.
본 발명자는 종래 기술의 공정의 본질적인 문제를 분석하여, 수소의 확상/결합/제거 공정에 대한 연구를 행하였다. 그 결과, 본 발명자는 다음 사실을 발견 하였다.
수소는, 온도가 높을수록, 더 빠르게 이동한다. 특히, 플라즈마내에서 활성화된 수소는 300℃이상의 온도의 비단결정 반도체층 내에서 자유롭게 이동한다.
수소와 트랩준위의 결합 공정은 대부분 300℃이하에서 수행하지만, 제거 공정은 대부분 400℃이상에서 행한다.
트랩준위로부터의 수소의 제거는 대기압하에서보다 오히려 진공에서 활성적이다.
본 발명자는, 300∼400℃사이의 수소처리에 의해, 제거되지 않고 빠르게 확산하는 트랩준위의 불활성화를 달성할 수 있다는 첫번째 결론에 도달하였다.
또, 두번째 결론은, 200∼300 ℃사이의 포스트-열처리 또는 저속 냉각은 절연막으로부터 외부 및/또는 비단결정 실리콘막으로의 확산에 의해 잔류가스를 감소시킨다는 것이다. 열처리 또는 저속 냉각을 대기압하에서 행하는 경우, 트랩준위로부터의 수소의 제거를 억제하고, 열처리 또는 저속 냉각에 의해 수소 플라즈마내에서 트랩준위의 불활성화를 증가시킨다.
상기 목적을 달성하기 위해서, 본 발명은 200 ∼ 300 ℃의 온도에서 비단결정 박막 트랜지스터로부터 잔류 수소를 배출하는 것을 제안한다.
본 발명에 의하면,
(a) 제 1 절연막으로 덮힌 상부 표면을 가진 구조물을 형성하는 단계,
(b) 상기 제 1 절연막상에서 뻗어있는 비단결정 반도체층상에 박막 트랜지스터를 제조하는 단계,
(c) 박막 트랜지스터를 덮는 제 2 절연막을 적어도 가진 반도체 구조물을 완성하는 단계,
(d) 비단결정 반도체층에서 트랩준위을 불활성화시키기 위해 300 ∼ 400 ℃의 온도에서 수소를 함유한 가스 혼합물로부터 생성된 플라즈마로부터 방사된 수소 이온에 반도체 기판을 노출시키는 단계, 및
(e) 200 ∼ 300 ℃에서 비단결정 반도체층을 제외한 반도체 구조물로부터 잔류 수소를 배출시키는 단계를 포함하는 반도체 장치의 제조방법을 제공한다.
제 1도는 반도체 장치를 제조하는 종래기술의 공정에서 수행되는 수소 플라즈마 처리를 도시한 그래프.
제 2a도 내지 제 2g도는 본 발명에 의한 반도체 장치의 제조방법을 도시한 개략 횡단면도.
제 3도는 본 발명에 의한 공정의 수소처리와 포스트 어닐링 (post annealing)을 나타낸 그래프.
제 4도는 포스트 어닐링에서 온도에 대한 오프-상태의 필드 효과 트랜지스터의 드레인 전류를 나타낸 그래프.
제 5도는 포스트 어닐링에서 온도에 대한 온-상태의 필드 효과 트랜지스터의 드레인 전류를 나타낸 그래프.
제 6a도 및 제 6f도는 본 발명에 의한 반도체 장치를 제조하는 또다른 공정을 도시한 횡단면도.
제 7도는 본 발명에 의한 반도체 장치를 제조하는 또다른 공정에서 수행되는 포스트 어닐링을 나타낸 그래프.
제 8도는 본 발명에 의한 반도체 장치를 제조하는 또다른 공정에서 수행되는 포스트 어닐링을 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명
10 : 실리콘 기판 11,16 : 층간 절연막
12,14 : 폴리실리콘막 13 : 실리콘 산화막
14a : 게이트 전극 15 : 비단결정 박막 트랜지스터
17 : 포토-레지스트 에칭 마스크 18a,18b : 콘택홀
19a,19b : 금속배선
20 : 다이오드 평행평판형 플라즈마 화학 기상 증착시스템
20a : 반응 챔버 20b : 리액터
20c : 서셉터 20d : 가스공급 보조시스템
20e : 진공펌프 20f : 고주파 유도가열 보조시스템
20g : 플라즈마 발생기 20h : 가스 유입구
20i : 가스관
이하, 본 발명에 따른 특징과 이점을 , 첨부 도면을 참조하여, 설명하기로 한다.
[실시예 1]
제 2A도내지 제 2G도를 참조하면, 본 발명의 구현하는 공정은 p-형 단결정 실리콘 기판 (10)을 준비하여 시작하고, 필드 산화물막에 의해 한정된 p-형 단결정 실리콘 기판(10) 의 활성영역상에 n-채널 강화형 벌크 트랜지스터 (도시되지 않음) 와 같은 회로소자를 제조한다. n-채널 강화형 벌크 트랜지스터는 집적회로의 일부를 형성한다.
p-형 단결정 실리콘 기판 (10) 의 전체 표면상부에 실리콘 산화물과 같은 절연제료를 증착하여, 100 nm ∼ 1000 nm 의 하부 층간 절연막 (11)을 형성한다.
이 공정에서는, 그 하부 층간 절연막 (11) 으로 덮힌 p-형 단결정 실리콘 기판 (10) 대신에, 석영 기판과 같은 절연 기판을 사용할 수도 있다. 이 경우, 하부층간 절연막 (11) 은 제 1 절연막으로 기능한다.
그후, 그 하부 층간 절연막 (11) 상부에 아몰퍼스 실리콘 (amorphous silicon)을 저압 화학기상 증착을 사용하여 10nm ∼ 100nm 두께로 증착하고, 그 아몰퍼스 실리콘막을 600 ℃에서 가열하여 하부 층간 절연막 (11) 상에 폴리실리콘막 (12)을 적층한다. 그 폴리실리콘막 (12)을 리소그라피 기술과 드라이 에칭에 의해 패터닝한다. 이렇게 제조한 반도체 구조물이 제 2A도에 도시되어 있다.
그 폴리실리콘막 (12)에 인 등의 N-형 도판트 불순물을 이온주입하여, 폴리실리콘막 (12)의 도판트 농도를 1016㎝-3∼ 1018㎝-3으로 조절한다. n-형 도판트 농도는 비단결정 박막 트랜지스터의 문턱전압에 의존하며, 비단결정 박막 트랜지스터는 이온- 주입을 요하지 않을 수도 있다.
폴리실리콘막 (12)을 열산화시켜, 폴리실리콘막 (12)상에 5 ∼ 50 nanometer 두께의 실리콘 산화막 (13)을 형성한다. 이 실리콘 산화막 (13)은 저압 화학기상 증착을 이용하여 폴리실리콘막 (12)상에 증착할 수도 있다.
실리콘 산화막 (13) 상부에, 폴리실리콘을 저압 화학기상 증착을 사용하여 100 ∼ 300 nanometer 두께로 증착하여, 제 2B도에 도시된 바와 같이 실리콘 산화막 (13)상에 폴리실리콘막 (14)을 적층한다. 그 폴리실리콘막 (14)에, 인 또는 붕소와 같은 도판트 불순물을 열확산 또는 이온 주입을 이용하여 주입한다.
그후, 그 도핑된 폴리실리콘막 (14) 상에, 포토-레지스트 용액을 도포한 후, 건조, 베이킹시켜, 포토-레지스트막 (도시되지 않음)을 형성한다. 포토-마스크(도시되지 않음) 로부터 게이트 전극용의 포토-레지스트막에 패턴 이미지를 광학적으로 전사하여, 포토-레지스트막상에 게이트 전극용의 잠상을 형성한다. 그 잠상을 현상하면, 포토-레지스트막이 패터닝되어, 도핑된 폴리실리콘막 (14) 상에 포토-레지스트 에칭 마스크(도시되지 않음) 를 남겨지게 된다. 이 포토-레지스트 에칭 마스크를 사용하여, 도핑된 폴리실리콘막 (14)을 건식 에칭 기술을 이용하여 실리콘 산화막 (13)상에 게이트 전극 (14a)으로 패터닝시킨다.
그 게이트 전극 (14a) 을 이온-주입 마스크로 이용하여, 붕소 등의 p-형 도판트 불순물을 실리콘 산화막 (13) 을 통해서 폴리실리콘막 (12)으로 이온주입하고, 제 2C도에 도시된 바와 같이 도판트 폴리실리콘막 (12)에 p-형 소스 영역 (12a)과 p-형 드레인 영역 (12b)을 게이트 전극 (14a)과 자기정렬방식으로 형성한다. 이온주입의 조건은, p-형 소스 영역 (12a)과 p-형 드레인 영역 (12b)이 1019㎝-3∼ 1021㎝-3의 농도범위가 되도록 , 조절한다. n-형 폴리실리콘 영역은 게이트전극 (14a)하부에 남겨지며, p-형 채널 영역 (12c)으로 기능한다. 실리콘 산화막 (13)의 일부는 게이트 절연막으로 기능하며, 게이트 절연막은 13a로 표시되어 있다. p-형 소스 영역 (12a), p-형 드래인 영역(12b), n-형 채널 영역 (12c), 게이트 절연막 (13a) 및 게이트 전극 (14a) 은 전체로서 비단결정 박막 트래지스터 (15)를 구성한다.
p-형 소스 영역 (12a)과 p-형 드레인 영역 (12b)을 LDD (저농도로 도핑된 드래인)구조로 형성하기 위하여, 두 번째 이온주입에 의해 게이트 전극 (14a)의 양측 표면상에 측벽 스페이서를 형성한다.
층간 절연막 (16)에 절연 물질을 200nm ∼ 500nm두께로 증착하여, 비단결정 박막 트랜지스터(15)를 덮는다. 층간 절연막 (16)은 비단결정 박막 트랜지스터 (15)와 접촉하는 적어도 하부에서는 불순물을 함유하지 않는다. 층간 절연막 (16)은 제 2 절연막으로 기능한다.
그후, 이렇게 제조한 구조물을 800 ∼ 1100℃로 가열한다. 그 층간 절연막 (16)을 리플로우시켜, 스텝 카버리지 (step coverage)를 개선시키고, 소스 및 드레인 영역 (12a/12b)내의 도판트 불순물을 불활성시킨다.
층간 절연막 (16)상에 포토-레지트스 용액을 도포한 후, 건조, 베이킹하여 포토-레지트스막 (도시되지 않음)을 형성한다. 포토-마스크(도시되지 않음)로부터 패턴 이미지를 콘택홀용 포토-레지트스막으로 광학적으로 전사하여, 포토-레지트스막상에 콘택홀용 잠상을 형성한다. 그 잠상을 현상하면, 포토-레지트스막이 패터닝되어, 제2D도에 도시된 바와 같이 층간 절연막 (16)상에 포토-레지트스 에칭 마스크 (17)를 남겨지게 된다.
포토-레지트스 에칭 마스크 (17)를 이용하여, 층간 절연막 (16)을 건식에칭 기술에 의해 부분적으로 에칭하여 제거함으로써, 층간 절연막 (16) 상에 콘택홀 (18a 및 18b)을 형성한다. p-형 소스 영역 (12a)과 p-형 드레인 영역 (12b)은 콘택홀 (18a 및 18b)에 각각 노출된다. 콘택홀 (18a 및 18b)의 형성후에, 포토-레지트스 에칭 마스크 (17)를 박리한다.
이렇게 제조된 구조물의 전체 표면의 상부에 알루미늄 또는 알루미늄 합금등의 금속을 증착한다. 이 금속은 콘택홀 (18a 및 18b)을 채우고, 층간 절연막 (16)상부에서 금속막으로 확장한다. 그 금속막상에 포토-레지트스 에칭 마스크 (도시되지 않음)를 제공한 후, 그 금속막을 부분적으로 에칭하여, 제 2E도에 도시된 바와 같이 금속 와이어 스트립 (19a 및 19b)을 남긴다. 이 금속 와이어 스트립 (19a 및 19b)은 p-형 소스 영역 (12a)과 p-형 드레인 영역(12b)과 각각 접촉하며, 비단결정 박막 트랜지스터 (15)와 함께 집접회로에 내장된 배선 구성의 일부를 형성한다.
수소처리전에, 금속 배선 (19a/19b)을 패시베이션막으로 덮어, 반도체 장치를 완성할 수도 있다.
제 2E도에 도시한 상기 반도체 구조물을 다이오드 평행평판형 플라즈마 화학 기상 증창 시스템 (20)의 리액터 (20b)내에 형성된 유도 챔버 (20a)에 배치하고, 다이오드 평행평판형 플라즈마 화학 기상증착 시스템 (20)을 이용하여 수소처리를 행한다.
리액터 (20b)는 여러 장치를 동반한다. 다이오드 평행평판형 플라즈마 화학 기상 증창시스템 (20)은 서셉터 (20c), 가스공급 보조시스템 (20d), 진공펌프 (20e), 고주파 유도 가열 보조 시스템(20f) 및 플라즈마 발생기 (20g)를 더 포함한다. 제 2E도에 도시된 상기 반도체 구조물을 서셉터 (20c)에 설치하고, 서셉터(20c)에 의해 100 ∼ 500℃사이의 온도로 반도체 구조물을 가열할 수 있다. 가스 공급 보조 시스템 (20d)은 가스 유입구 (20h)에 접속되어 있으며, 가스혼합물 또는 가스를 반응 챔버 (20a)에 공급한다. 가스관은 서셉터 (20c)내에 형성되어 있으며, 반응 챔버 (20a)에 개방되어 있다. 가스관 (20i)은 진공펌프 (20e)에 접속되어 있으며,진공펌프 (20e)와 가스 공급 보조시스템 (20d)은 반응 챔버를 목표 압력으로 유지한다. 고주파 유도 가열 보조시스템 (20f)은 반응 챔버 (20a)를 가열하고, 플라즈마 발생기는 수소 가스로부터 수소 플라즈마 (PLZ)를 발생 시킨다.
수소처리는 제 3도의 그래프 PL1으로 나타낸 바와 같이 행한다. 먼저, 진공펌프 (20e) 로부터 공기를 배출한 후 , 가스 혼합물 (GAS1)을 가스 공급 보조시스템 (20d) 으로부터 반응 챔버(20a)로 공급한다. 가스 혼합물은 수소 가스 (H2)와 헬륨 가스 (He)로 이루어진다. 이 경우, 가스 혼합물 (GAS1)은 30 % 부피의 수소를 포함한다. 다른 방법으로는, 암모니아 가스를 수소처리용으로 사용할 수도 있다.
가스 공급 보조시스템 (20d)과 진공펌프 (20e)는 반응 챔버내의 가스 혼합물을 소정 범위로 조절하여 , 수소의 부분압을 50 Pa로 조절한다. 고주파 유도 가열 보조시스템 (20f)은 반도체 구조물부근에서 반응 챔버 (20a)를 300 ∼ 400 ℃로 가열하고, 또한 서셉터(20c)는 반도체 구조물을 동일한 온도 범위로 가열한다.
플라즈마 발생기 (20g)에 13.56 MHz의 고주파 전력을 공급하고, 플라즈마 발생기 (20g)는 제 2F도에 도시된 바와 같이 , 가스 혼합물 (GAS1)의 수소가스로부터 수소 플라즈마 (PLZ)를 생성한다. 수소 플라즈마 (PLZ)가 생성되는 동안, 서셉터 (20c)는 반도체 구조물을 적당하게 가열한다. 수소이온을 반도체 구조물로 방사하여 , 반도체 구조물을 5 분 내지 120 분간 수소이온에 노출 시킨다. 그 수소이온을 층간 절연막 (16) 및 실리콘 산화막 (13)을 통해서 이동하여, 수소이온은 비단결정 실리콘막 (12)내의 트랩준위을 불활성시킨다. 수소처리 시간은 시간 t1 (제 3도에 도시되어 있음)에서 종료하며, 반응 챔버는 실온으로 급속 냉각된다.
수소처리후에, 그 반도체 구조물을 자 3도의 그래프 PL2에 나타낸 바와 같이 포스트-어닐링한다. 가스 공급 보조-시스템 (20d)은 제 2G도 에 도시된 바와 같이 질소 가스 (N2)를 반응 챔버 (20a)에 공급하고, 반도체 구조물부근의 반응 챔버 (20a)를 200 ∼ 300℃로 5 분 내지 120분간 가열한다. 반응챔버 (20a) 내의 질소는 , 대기 압력으로 조절하는 것이 바람직하다.
고주파 유도 가열 보조시스템 (20f)이 반도체 구조물을 가열하는 동안, 비단결정 실리콘막 (12)을 제외한 반도체 구조물로부터 잔류 수소가 배출된다. 이 잔류 수소는 비단결정 실리콘막 (12)으로 부분적으로 확산되며, 예를 들어 , 트랩준위와 표면상태가 결합하여 불포화 결합이 된다. 따라서, 포스트-어닐링은 트랩준위와 비단결정 실리콘막 (12)의 표면 상태를 감소시키게 된다. 또, 잔류수소가 반도체 구조물로부터 질소 (N2) 분위기로 배출된다. 그러나, 200 ∼ 300 ℃사이의 온도범위내에서 비단결정 실리콘막 (12)으로부터 수소가 제거되지는 않는다.
포스트-어닐링의 소정 시간기간을 완료하면, 반응 챔버(20a)를 급속히 실온으로 냉각시킨다. 그 반도체 구조물은 패시베이션막으로 덮어, 반도체 장치를 완성한다.
본 발명자는 포스트-어닐링을 평가하였다. 상술한 공정과 같이, 비단결정 박막 트랜지스터를 제조하였다. 수소처리는 350 ℃에서 행하였다. 비단결정 박막 트랜지스터중의 하나는 수소처리후에 어닐링하지 않았으며, 다른 비단결정 박막 트랜지스터는 100 ∼ 400 ℃사이의 다른 온도에서 60분간 어닐링하였다.
드레인 전압은 -3.3 볼트로 조정하였으며. 접지 전압을 게이트 전극과 비단결정 박막 트랜지스터의 소스 노드에 인가하였다. 각각의 비단결정 박막 트랜지스터에 대해 전류를 측정하였으며, 이를 제 4도에 나타내었다.
그후, 드레인 노드에 -3.3 볼트를 인가하였으며, 게이트 전극을 -3.3 볼트로 조정하고, 소스 노드는 접지하였다. 다시, 드레인 전류를 측정하여, 제 5도에 나타내었다.
제 4도 및 제 5도로부터 알수 있는 바와 같이, 200 ∼ 300 ℃사이의 포스트 어닐링은 오프 상태에서 효과적으로 드레인 전류를 감소시키며, 온상태에서 드레인 전류를 증가시킨다. 특히, 300 ℃부근에서의 포스트 어닐링은 온상태와 오프상태에서 드레인 전류를 상당히 개선시킨다.
트랜지스터 특성의 개선은 다음의 현상으로부터 얻어진다. 먼저, 200 ∼ 300 ℃사이의 포스트-어닐링에서는 트랩준위로부터의 수소의 제거가 적다. 대조적으로, 포스트-어닐링은 비단결정 실리콘막 (12)로의 확산, 수소이온과 트랩준위간의 결합을 증대시킨다.
400℃ 부근의 포스트-어닐링후, 온상태의 드레인 전류가 감소하는 경우에도, 오프상태의 드레인 전류는 증가하였다. 이 현상은 트랩준위로부터의 수소의 제거가 400 ℃부근에서 많아지기 때문이다.
또한, 본 발명자는 포스트-어닐링후에 트랜지스터의 시간의 존성을 조사하였다. 400 ℃부근에서의 포스트-어닐링후에 트랜지스터 특성이 시간에 따라 변하는 경우에도, 200∼300℃의 포스트-어닐링후의 트랜지스터 특성의 변화는 무시할만 한 것이었다.
또한, 본 발명자는, 압력이 증가할 때 포스트-어닐링에서 수소의 제거가 증가함을 발견했다. 따라서, 대기압에서 포스트-어닐링을 수행하는 것이 바람직하다.
반도체 구조물의 온도의존성은, 수소처리가 300℃이상에서 수행하는 경우에, 명백히 알 수 있다. 이는 수소이온의 이동도가 비단결정 실리콘막 (12)에서 상당히 증가한다는 사실 때문이다. 이런 이유로, 수소처리는 적어도 300 ℃에서 행한다. 금속 와이어 스트립 (19a/19b)을 알루미늄 또는 알루미늄 합금으로 형성하는 경우에는, 이후의 열처리는 400 ℃이하에서 행하여야 한다.
이상의 설명으로부터 알수 있는 바와 같이, 200 ∼ 300 ℃의 포스트-어닐링 동안에 반도체 장치로부터 잔류 수소를 배출함으로써, 포스트-어닐링이 비단결정 박막 트랜지스터와 다른 구성 트랜지스터의 안정성을 향상시키게 된다.
[실시예 2]
제 4a도 내지 제 4f도를 참조하면, 본 발명을 구현하는 다른 공정은 p-형 실리콘 기판 (30)을 준비하여 시작한다. 그 p-형 실리콘 기판 (30)상에 n-채널강화형 스위칭 트랜지스터와 같은 집적회로의 회로소자를 형성한다. 그 회로소자의 상부에 절연막 (31)을 증착하여 절연막을 100 nm ∼ 1000 nm의 두께로 적층한다. 이 절연막 (31)으로 덮힌 p-형 실리콘 기판 (30)은 절연 기판으로 대체할 수도 있다.
그 절연막 (31)상부에 폴리실리콘을 저압 화학 기상 증착에 50 nm ∼ 200 nm의 두께로 증착하여, 절연막 (30)을 폴리실리콘막으로 적층한다. 폴리실리콘막으로 인 또는 붕소와 같은 도판트 불순물을 열확산 또는 이온 주입을 이용하여 주입한다.
그 도핑된 폴리실리콘막상에 포토-레지스트 용액을 도포한 후, 건조, 베이킹하여 도핑된 폴리실리콘막상에 포토-레지스트막 (도시되지 않음)을 형성한다. 게이트 전극의 이미지를 포토마스크로부터 포토-레지스트막으로 광학적으로 전사하여, 잠상을 형성한다. 잠상을 현상하여, 포토-레지스트막을 포토-레지스트 에칭 마스크 (32)로 패터닝한다. 그 포토-레지스트 에칭마스크를 이용하여, 도핑된 폴리실리콘막을 일부분 제거하여, 제 6A도에 도시된 바와 같이 절연막 (31)상에 게이트 전극 (33a)을 남긴다.
포토-레지스트 에칭 마스크 (32)를 박리하여, 게이트 전극 (33a)을 노출시킨다. 그 반도체 구조물의 전체 표면상부에 실리콘 산화물과 같은 절연재료를 열산화 또는 저압 화학기상 증착을 이용하여 약 20 nm 로 성장시켜, 절연막 (31)과 게이트 전극 (33a) 상에 절연막 (34)을 연장한다. 게이트 전극의 상부표면상의 절연막 일부는 게이트 절연막 (34a)으로 기능한다.
그후, 절연막 (34) 상부에 아몰퍼스 실리콘을 저압 화학 기상 증착을 이용하여 10 nm ∼ 100 nm 의 두께로 증착하여, 절연막 (34) 상부에 아몰퍼스 실리콘막을 연장한다. 그 아몰퍼스 실리콘막을 600 ℃부근에서 어닐링시켜, 폴리실리콘막으로 변환시킨다. 폴리실리콘막으로 N-형 도판트 불순물을 이온주입하여, 폴리실리콘막을 저농도로 도핑된 폴리실리콘막(35)로 변환시킨다. 도판트 농도는 1016㎝-3∼ 1018㎝-3사이의 범위이다. 저농도로 도핑된 폴리실리콘막 또는 비단결정 실리콘막을 리소그라피 기술과 건식에칭에 의해서 패터닝한다. 이렇게 제조한 반도체 구조물이 제 6B도에 도시되어 있다.
게이트 전극 (33a) 상부에 포토-레지스트 마스크 (36)를 리소그라피 기술에 의해 형성한 후, 붕소와 같은 p-형 도판트 불순물을 저농도로 도핑된 폴리실리콘막 (35)으로 이온 주입한다. p-형 도판트 불순물은 저농도로 도핑된 폴리실리콘막 (35)에서 p-형 소스 영역 (35a)과 p-형 드레인 영역 (35b)을 형성하며, 채널 영역 (35c)은 제 6C도에 도시된 바와 같이 p-형을 유지한다. p-형 소스/드레인 영역 (35a/35b)의 도판트 농도는 1019㎝-3∼ 1021㎝-3으로 조절한다. 포토레지스트 마스크의 형성후에 , n-형 도판트 불순물의 이온 주입을 반복하면, p-형 소스 영역 (35a)과 p-형 드레인 영역 (35b)은 LDD 구조를 갖게 된다.
포토-레지스트 마스크 (36)를 박리한다. 게이트 전극 (33a), 게이트 절연막 (34a), p-형 소스영역 (35a), p-형 드레인 영역 (35b), 및 채널영역 (35c)은 전체로서 비단결정 박막 트렌지스터 (37)를 구성한다.
그후, 비단결정 박막 트렌지스터 (37) 상부에 절연물질을 300 nm 두께로 증착하여, 비단결정 박막 트렌지스터 (37) 와 절연막 (34)의 노출영역을 층간 절연막 (38)으로 덮는다. 도핑되지 않은 절연재료는 도핑된 폴리실리콘막 (35)의 경계를 이루는 것이 바람직하다.
그 층간 절연막 (38)을 800 ∼ 1100 ℃의 온도에서 리플로우시켜, 열처리동안 소스/드레인 영역 (35a/35b)내의 p-형 도판트 불순물을 활성화된다.
그후, 층간 절연막 (38) 상에 포토-레지스트 에칭 마스크 (도시되지 않음)를 리소그라피 기술을 이용하여 형성한 후 , 층간 절연막 (38)은 부분적으로 제거하여 콘택홀 (39a/39b)을 형성한다. p-형 소스영역 (35a) 및 p-형 드레인 영역 (35b)은 콘택홀 (39a/39b)에 각각 노출된다.
전체 표면상부에 알루미늄 또는 알루미늄 합금과 같은 금속을 증착한다. 콘택홀 (39a/39b)을 이 금속으로 채우고, 팽창하여 층간 절연막 (38)상의 금속막이 된다. 그 금속막상에 포토-레지스트 에칭마스크 (도시되지 않음)를 제공하고, 그 금속막을 부분적으로 에칭한다. 그 결과, 소스전극 (40a)과 드레인 전극 (40b)은 제 6D도에 도시된 것처럼, 콘택홀 (39a/39b)로 남게 된다.
제 6D도에 도시된, 상기 반도체 구조물을 다이오드 평행평판형 플라즈마 화학 기상 증착 시스템 (20)의 서셉터 (20c)상에 배치한 후, 수소처리와 포스트-어닐링을 반응 챔버 (20a)내에서 행한다.
반도체 구조물을 300 ∼ 400 ℃의 온도에서 수소 플라즈마 (PLZ)에 10분 간 노출시킨 후, 그 반도체 구조물을 실시예 1과 유사하게 실온으로 냉각시킨다. 반도체 구조물이 제 6D도에 도시된 바와 같이 수소 플라즈마 (PLZ)에 노출되는 동안, 수소이온이 반도체 구조물에 포함되어, 비단결정 실리콘막 (35)으로 확산된다. 비단결정 실리콘막 (35) 내에서 트랩준위와 표면상태에 의해 수소이온이 포획되어, 트랩준위와 표면상태 준위을 불활성화시키게 된다.
그후, 그 반도체 구조물을, 제 6F도에 도시된 바와 같이, 질소분위기내에서 200 ∼ 300 ℃로 가열한 후, 고온 질소분위기내에서 60분간 유지한다. 다시, 포스트-어닐링후에, 반도체 구조물을 실온으로 냉각한다. 포스트-어닐링은 잔류 수소를 비단결정 실리콘막 (35)과 반응 챔버 (20a)에 부분적으로 확산시킨다. 잔류 수소는 나머지 트랩준위 및 나머지 표면상태 준위와 결합하여, 비단결정 박막 트랜지스터 (37)의 트랜지스터 특성을 개선시킨다.
이 경우, 수소처리와 포스트-어닐링은 소스 및 드레인 전극 (40a/40b)의 패터닝단계후에 수행한다. 변경 공정은 소스 및 드레인 전극 (40a/40b)의 형성전에 수소처리와 포스트-어닐링을 수행한다. 수소처리와 포스트-어닐링을 소스 및 드레인 전극 (40a/40b) 의 형성 이전에 수행하는 경우에도 , 고온분위기에서 트랩준위로 부터의 수소의 제거는 발생하기 때문에, 반도체 구조물은 400℃이상의 고온분위기에 노출시키지 않아야 한다. 또, 고온 분위기는 알루미늄과 실리콘기판 (30) 사이의 반응을 증대시키고, 이 반응은 알루미늄 스파크로 인해 실리콘기판 (30)내에 형성된 확산 영역을 열화시킨다.
[실시예3]
본 발명을 구현하는 또다른 공정은, 수소처리와 포스트-어닐링을 제외하면, 실시예 1 또는 실시예 2 와 동일하다. 이런 이유로, 이들 2단계만을 제 7도를 참조하여 설명한다.
수서처리와 포스트-어닐링을 실온으로 냉각시키지 않고 연속적으로 행한다. 좀더 자세히 설명하면 , 반도체 구조물을 시간 t1 내지 t2 로 300 ∼ 400 ℃에서 수소 플라즈마에 노출시키고, 시간 t2에서 200 ∼ 300 ℃로 냉각시킨다. 시간 t1 내지 t2 사이의 시간은 5분 내지 120분의 범위이다.
그후, 반도체 구조물을 200 ∼ 300 ℃에서 시간 t2로 질소로 어닐링한다. t2 내지 t3 사이의 시간은 5 분 내지 120 분의 범위이다. 수소처리는 진공에서 수행하지만, 포스트-어닐링은 대기압하에서 수행하는 것이 바람직하다.
이 경우, 플라즈마 챔버와 어닐링 챔버를 별도로 준비하고, 반도체 구조물을 플라즈마 챔버로부터 어닐링 챔버로 급속으로 제거한다.
이 실시예 3을 구현하는 공정은 실시예 1의 모든 이점을 달성한다. 이 실시예 3 의 부가적인 이점은 수소처리의 단축이다. 실제로, 이 실시예 3의 수소처리는 실시예 1의 수소처리에 비해 20 % 내지 30 % 감소된다.
[실시예 4]
본 발명을 구현하는 또다른 공정은 수소처리 및 포스트-어닐링을 제외하면 실시예 1 또는 실싱예 2와 동일하다. 이런 이유로, 이 2단계만을, 도 8을 참조하여 설명한다.
수소처리와 포스트-어닐링은 실온으로 냉각하지 않고 연속적으로 수행한다. 좀더 자세히 설명하면, 반도체 구조물을 시간 t11내지 t12 으로 300 ∼ 400 ℃에서 수소 플라즈마에 노출시키고, 시간 t12에서 200 ∼ 300 ℃로 냉각시킨다. 시간 t1 내지 t2 사이의 시간은 5 분 내지 120 분의 범위이다.
그후, 반도체 구조물을 대기압하에서 질소로 어닐링시키고, 온도를 시간 t12 내지 t13에서 점차로 감소시킨다. 냉각 속도는 잔류 수소를 어닐링 챔버와 비단결정 실리콘막으로 확산 시킴으로서 조절한다. 이 경우, 냉각속도는 분당 약 10 ℃로 조절한다.
이 실시예 4를 실시하는 공정은 실시예 1의 모든 이점을 달성한다.
본 발명에 의한 비단결정 박막 트랜지스터는 반도체 SRAM 소자에 사용할 수도 있다. 통상의 SRAM 셀은 플립-플롭형 래치 회로, 및 래치회로와 한 쌍의 비트선쌍사이에 연결된 한쌍의 액세스 트랜지스터를 포함하며, 부하소자와 스위칭 트랜지스터의 두 직렬 결합은 플립플롭형 래치회로를 형성한다. 이 비단결정 박막 트랜지스터는 부하 소자로 유용하다. 이 경우, 비단결정 박막 트랜지스터는 반도체 기판상부에 제조한다.
또다른 적용가능한 장치로는 활성 매트릭스형 액정 디스플레이이다. 비단결정 박막 트랜지스터는 투명유리 기판상에 배열되고 신호선과 픽셀사이에 접속된다. 이 경우, 비단결정 박막 트랜지스터는 절연기판상에 제조한다.
이상 , 본 발명의 특정 실시예를 도시 및 설명하였지만, 당업자에 의해 본 발명의 사상과 범주를 일탈함이 없이 여러 가지 변화 및 변경을 행할 수 있음은 자명하다.
비단결정 박막 트랜지스터는 n-채널형일 수도 있다.
수소 플라즈마의 처리와 잔류 수소의 배출은 층간 절연막으로 비단결정 박막 트랜지스터를 덮은 후에 수행할 수도 있다.
또, 포스트-어닐링은 헬륨 가스 또는 아르곤 가스와 같은 또다른 불활성 분위기에서 수행할 수도 있다.
이상, 본 발명에 따르면 , 포스트-어닐링은 잔류 수소를 어닐링분위기와 비단결정 반도체층으로 확산시킨다. 잔류 수소는 또한 트랩준위과 표면상태 준위을 불활성화시키고, 트랜지스터 특성은 더 안정된다. 실제로, 종래기술 공정에 의해 제조된 비단결정 박막 트랜지스터는 비단결정 반도체층내에 1017cm-3∼1018cm-3농도의 수소를 함유한다. 한편, 본 발명에 의한 공정은 수소함유량을 1018cm-3∼1019cm-3농도로 증가시킨다. 다량의 수소는 트랜지스터 특성을 개선시킨다.
오프상태에서 드레인 전류는 종래기술의 박막 트랜지스터의 드레인 전류의 1/2로 감소되고, 온상태에서 드레인 전류는 종래기술 박막 트랜지스터의 드레인 전류보다 1.5배 증가된다.
Claims (13)
- (a) 제 1 절연막(11/31)으로 덮힌 상부표면을 가진 구조물(10/11;30/31)을 준비하는 단계,(b) 상기 제 1 절연막상에 비단결정 반도체층 (12; 35)을 가진 박막 트랜지스터 (15;37)를 제조하는 단계,(c) 상기 박막 트랜지스터를 덮는 제 2 절연막 (16;38)을 적어도 가진 반도체 구조물을 완성하는 단계, 및(d) 상기 반도체 구조물을 수소를 함유한 가스 혼합물 (GAS1)로부터 생성된 플라즈마(PLZ)로부터 방사된 수소이온에 노출시켜 상기 비단결정 반도체층에서 트랩준위을 불활성화하는 단계를 포함하며,상기 수소이온에의 노출을 300∼400℃에서 수행되며,상기 방법은, (e) 상기 비단결정 반도체층을 제외한 상기 반도체 구조물로부터 잔류 수소를 200∼300℃, 대기압하에서 배출시킴으로써, 상기 대기압이 상기 제 2 절연층에 잔류하는 잔류 수소를 상기 비정질 반도체층으로 일부 확산시키고 또 상기 반도체 구조물로부터 일부 확산시켜, 상기 트랩레벨로부터 상기 수소의 이탈을 억제하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 1 항에 있어서, 상기 반도체 구조물은 상기 단계(d)와 상기 단계(e) 사이에서 실온으로 냉각되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 2 항에 있어서, 상기 반도체 구조물은 상기 단계 (d)에서 5분 내지 120분간의 제 1 기간 동안에 상기 수소이온에 노출되며, 상기 반도체 구조물은 상기 단계(e)에서 5분 내지 120분간의 제 2 기간 동안에 200∼300℃로 유지되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 3항에 있어서, 상기 단계 (e)는 불활성 분위기에서 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 4항에 있어서, 상기 불활성 분위기는 질소에 의해 생성되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 1 항에 있어서, 상기 반도체 구조물은 상기 단계 (d)의 완료후에 200∼300℃로 냉각되며, 상기 반도체 구조물은 상기 단계 (e)에서 실온으로 냉각되지 않고 200∼300℃로 유지되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 6 항에 있어서, 상기 단계 (e)는 불활성 분위기에서 수행되는 것을 특징으로 하는 반도체 장치의 제조방법
- 제 7 항에 있어서, 상기 불활성 분위기는 질소에 의해 생성되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 1 항에 있어서, 상기 반도체 구조물은 상기 단계 (d)에서 상기 수소이온 에의 노출이 완료된후에 200∼300℃로 급속 냉각되고, 상기 반도체 구조물은 상기 단계 (e)에서 200∼300℃에서 실온으로 저속 냉각되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 9 항에 있어서, 상기 단계 (e)는 불활성 분위기에서 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 10 항에 있어서, 상기 불활성 분위기는 질소에 의해 생성되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 1 항에 있어서, 상기 단계 (b)는,(b-1) 상기 제 1 절연막(11) 상에 상기 비단결정 반도체층(12)을 형성하는 단계,(b-2) 상기 비단결정 반도체층상에 게이트 절연막(13a)으로 부분적으로 사용되는 제 3 절연막(13)을 성장시키는 단계,(b-3) 상기 게이트 절연막상에 게이트 전극(14a)을 형성하는 단계, 및(b-4) 상기 비단결정 반도체층안으로 도판트 불순물을 상기 게이트 전극과 자기정합 방식으로 주입하여, 상기 게이트 절연막아래의 채널 영역(12c)의 양측상에 소스영역(12a)과 드레인영역(12b)를 형성하는 단계로 이루어진 서브-단계들을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 1 항에 있어서, 상기 단계(b)는,(b-1) 상기 제 1 절연막(31) 상에 게이트 전극(33a)을 형성하는 단계,(b-2) 상기 게이트 전극을 덮고 게이트 절연막(34a) 으로 부분적으로 사용되는 제 3 절연막(34)을 성장시키는 단계,(b-3) 상기 게이트 절연막 상부에 연장되도록 상기 비단결정 반도체층(35)을 형성하는 단계, 및(b-4) 상기 게이트 전극 상부에 채널 영역으로 사용되는 상기 비단결정 반도체층의 일부의 양측면상의 상기 비단결정 반도체층안으로 도판트 불순물을 선택적으로 주입하여, 소스영역(35a)과 드레인영역(35b)을 형성하는 단계로 이루어진 서브-단계들을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP95-282955 | 1995-10-31 | ||
| JP7282955A JP2978746B2 (ja) | 1995-10-31 | 1995-10-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100267590B1 true KR100267590B1 (ko) | 2000-10-16 |
Family
ID=17659292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960050597A KR100267590B1 (ko) | 1995-10-31 | 1996-10-31 | 수소처리 단계동안 내부에 남겨지는 잔류 수소가 없는 비단결정 박막 트랜지스터를 가진 반도체 장치의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5776804A (ko) |
| JP (1) | JP2978746B2 (ko) |
| KR (1) | KR100267590B1 (ko) |
| CN (1) | CN1076877C (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2985789B2 (ja) * | 1996-08-30 | 1999-12-06 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6885064B2 (en) * | 2000-01-07 | 2005-04-26 | Samsung Electronics Co., Ltd. | Contact structure of wiring and a method for manufacturing the same |
| JP4334225B2 (ja) * | 2001-01-25 | 2009-09-30 | 東京エレクトロン株式会社 | 電子デバイス材料の製造方法 |
| KR20040068990A (ko) * | 2001-12-26 | 2004-08-02 | 동경 엘렉트론 주식회사 | 기판 처리 방법 및 반도체 장치의 제조 방법 |
| JP2004079735A (ja) * | 2002-08-15 | 2004-03-11 | Nec Corp | 薄膜トランジスタの製造方法 |
| JP2005064142A (ja) * | 2003-08-08 | 2005-03-10 | Seiko Epson Corp | 薄膜半導体装置、薄膜半導体装置の製造方法 |
| CN1301550C (zh) * | 2003-09-26 | 2007-02-21 | 统宝光电股份有限公司 | 制作互补式薄膜晶体管的方法 |
| US8486790B2 (en) | 2011-07-18 | 2013-07-16 | United Microelectronics Corp. | Manufacturing method for metal gate |
| US11282950B2 (en) * | 2017-05-31 | 2022-03-22 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4309259A (en) * | 1980-05-09 | 1982-01-05 | Motorola, Inc. | High pressure plasma hydrogenation of silicon tetrachloride |
| JPS6461062A (en) * | 1987-09-01 | 1989-03-08 | Ricoh Kk | Manufacture of thin film transistor |
| US5112764A (en) * | 1990-09-04 | 1992-05-12 | North American Philips Corporation | Method for the fabrication of low leakage polysilicon thin film transistors |
| JPH0644573A (ja) * | 1990-12-19 | 1994-02-18 | Ricoh Co Ltd | 光軸制御装置 |
| US5250444A (en) * | 1992-02-21 | 1993-10-05 | North American Philips Corporation | Rapid plasma hydrogenation process for polysilicon MOSFETs |
| JP2536426B2 (ja) * | 1993-09-21 | 1996-09-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH07153769A (ja) * | 1993-11-30 | 1995-06-16 | Hitachi Ltd | 半導体集積回路装置の製造方法および製造装置 |
| US5508227A (en) * | 1994-06-08 | 1996-04-16 | Northeastern University | Plasma ion implantation hydrogenation process utilizing voltage pulse applied to substrate |
| JP3348531B2 (ja) * | 1994-07-08 | 2002-11-20 | ソニー株式会社 | 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法 |
-
1995
- 1995-10-31 JP JP7282955A patent/JP2978746B2/ja not_active Expired - Fee Related
-
1996
- 1996-10-25 US US08/736,933 patent/US5776804A/en not_active Expired - Fee Related
- 1996-10-31 KR KR1019960050597A patent/KR100267590B1/ko not_active IP Right Cessation
- 1996-10-31 CN CN96121673A patent/CN1076877C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09129889A (ja) | 1997-05-16 |
| CN1076877C (zh) | 2001-12-26 |
| CN1154001A (zh) | 1997-07-09 |
| US5776804A (en) | 1998-07-07 |
| JP2978746B2 (ja) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9899386B2 (en) | Low noise and high performance LSI device | |
| US5399506A (en) | Semiconductor fabricating process | |
| KR100283788B1 (ko) | 전계효과박막트랜지스터의제조방법 | |
| US5512494A (en) | Method for manufacturing a thin film transistor having a forward staggered structure | |
| KR19980016968A (ko) | 셀프얼라인 박막트랜지스터 제조방법 | |
| EP0589713B1 (en) | A thin film semiconductor device and a method for producing the same | |
| JP5038560B2 (ja) | 電界効果型トランジスタ及びその製造方法並びに該トランジスタを使った液晶表示装置及びその製造方法 | |
| KR100267590B1 (ko) | 수소처리 단계동안 내부에 남겨지는 잔류 수소가 없는 비단결정 박막 트랜지스터를 가진 반도체 장치의 제조방법 | |
| JPH07221293A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| US5980763A (en) | Electronic device manufacture | |
| US6043512A (en) | Thin film semiconductor device and method for producing the same | |
| US5903013A (en) | Thin film transistor and method of manufacturing the same | |
| US20050062104A1 (en) | Field effect transistor with a high breakdown voltage and method of manufacturing the same | |
| JPH01295416A (ja) | プラズマドーピング方法 | |
| JPH10214970A (ja) | 半導体装置およびその製造方法 | |
| JP2004288864A (ja) | 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
| KR100338820B1 (ko) | 모스형 트랜지스터의 소오스/드레인 형성 방법 | |
| Bhat et al. | Plasma hydrogenation of metal-induced laterally crystallized thin film transistors | |
| JPH07202198A (ja) | 低濃度ドーピングドレインを有するｍｏｓ型電界効果トランジスタの製造方法 | |
| JPH10189499A (ja) | 半導体装置の製造方法 | |
| JPH1012886A (ja) | 半導体装置 | |
| KR0170467B1 (ko) | 비단결정 반도체 장치 및 그 제조 방법 | |
| KR100531105B1 (ko) | 반도체 소자 제조방법 | |
| JP3577523B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR100555454B1 (ko) | Soi 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040624 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |