JPH11312812A - 薄膜トランジスタの製法 - Google Patents
薄膜トランジスタの製法Info
- Publication number
- JPH11312812A JPH11312812A JP6873399A JP6873399A JPH11312812A JP H11312812 A JPH11312812 A JP H11312812A JP 6873399 A JP6873399 A JP 6873399A JP 6873399 A JP6873399 A JP 6873399A JP H11312812 A JPH11312812 A JP H11312812A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate insulating
- thin film
- insulating film
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 逆スタガー型トランジスタの製法における良
好な水素化を可能にする。 【解決手段】 逆スタガー型薄膜トランジスタの製法で
あって、金属膜によるゲート電極上にゲート絶縁膜を介
して多結晶半導体膜を形成する工程と、この多結晶半導
体膜にソース／ドレイン領域及びこのソース／ドレイン
間にチャネル領域を形成する工程と、多結晶半導体膜側
からチャネル領域、及びチャネル領域とゲート絶縁膜と
の界面に水素原子をイオン注入する工程を有する。
好な水素化を可能にする。 【解決手段】 逆スタガー型薄膜トランジスタの製法で
あって、金属膜によるゲート電極上にゲート絶縁膜を介
して多結晶半導体膜を形成する工程と、この多結晶半導
体膜にソース／ドレイン領域及びこのソース／ドレイン
間にチャネル領域を形成する工程と、多結晶半導体膜側
からチャネル領域、及びチャネル領域とゲート絶縁膜と
の界面に水素原子をイオン注入する工程を有する。
Description
【発明の属する技術分野】本発明は、薄膜トランジスタ
の製法に関する。
の製法に関する。
【０００１】
【従来の技術】近年、薄膜トランジスタに関する研究が
盛んに行われている。多結晶シリコン薄膜を用いた薄膜
トランジスタにおいては、その特性を改善するために、
チャネル領域となる多結晶シリコン薄膜中に水素を導入
して結晶粒界などに存在する結晶欠陥（いわゆるダング
リングボンド）を低減する方法、即ち水素化法が必須と
なっている。通常行われる水素化法は、水素化プラズマ
窒化シリコン（プラズマＳｉＮ：Ｈ）膜をパッシベーシ
ョン膜として用い、４００℃程度の熱処理により、この
膜中から層間絶縁膜を通して水素をチャネル領域へ拡散
させる方法が、一般的となっている。
盛んに行われている。多結晶シリコン薄膜を用いた薄膜
トランジスタにおいては、その特性を改善するために、
チャネル領域となる多結晶シリコン薄膜中に水素を導入
して結晶粒界などに存在する結晶欠陥（いわゆるダング
リングボンド）を低減する方法、即ち水素化法が必須と
なっている。通常行われる水素化法は、水素化プラズマ
窒化シリコン（プラズマＳｉＮ：Ｈ）膜をパッシベーシ
ョン膜として用い、４００℃程度の熱処理により、この
膜中から層間絶縁膜を通して水素をチャネル領域へ拡散
させる方法が、一般的となっている。
【０００２】薄膜トランジスタの製造としては、通常、
高速化の要求から図６に示すように絶縁基板１上の多結
晶シリコン薄膜２上にＳｉＯ2 等によるゲート絶縁膜３
を介してゲート電極４を形成してなる所謂トップゲート
構造が採られている。２Ｓはソース領域、２Ｄはドレイ
ン領域、２Ｃはチャネル領域を示す。この薄膜トランジ
スタ上にパッシベーション膜としての水素化プラズマ窒
化シリコン膜５が被着形成され、熱処理により膜５中の
水素６がチャネル領域２Ｃ、及びチャネル領域２Ｃとゲ
ート絶縁膜３との界面に容易に導入される。
高速化の要求から図６に示すように絶縁基板１上の多結
晶シリコン薄膜２上にＳｉＯ2 等によるゲート絶縁膜３
を介してゲート電極４を形成してなる所謂トップゲート
構造が採られている。２Ｓはソース領域、２Ｄはドレイ
ン領域、２Ｃはチャネル領域を示す。この薄膜トランジ
スタ上にパッシベーション膜としての水素化プラズマ窒
化シリコン膜５が被着形成され、熱処理により膜５中の
水素６がチャネル領域２Ｃ、及びチャネル領域２Ｃとゲ
ート絶縁膜３との界面に容易に導入される。
【０００３】尚、水素化法として、実験的には水素化ア
モルファスシリコン（ａ−Ｓｉ：Ｈ）の類推からかプラ
ズマ励起させて水素化する方法も提案されている。ま
た、トップゲート構造の薄膜トランジスタに対する水素
化法として、ゲート電極を形成した後に、ゲート電極上
からシリコン薄膜中に水素原子をイオン注入法により導
入する方法も提案されている（特開昭６０−１６４３６
３号公報参照）。一方、薄膜トランジスタのゲート絶縁
膜としては、熱酸化によるＳｉＯ2 膜或いはＣＶＤ（化
学気相成長）法によるＳｉＯ2 膜（以下ＣＶＤＳｉＯ2
膜という）等が用いられる。
モルファスシリコン（ａ−Ｓｉ：Ｈ）の類推からかプラ
ズマ励起させて水素化する方法も提案されている。ま
た、トップゲート構造の薄膜トランジスタに対する水素
化法として、ゲート電極を形成した後に、ゲート電極上
からシリコン薄膜中に水素原子をイオン注入法により導
入する方法も提案されている（特開昭６０−１６４３６
３号公報参照）。一方、薄膜トランジスタのゲート絶縁
膜としては、熱酸化によるＳｉＯ2 膜或いはＣＶＤ（化
学気相成長）法によるＳｉＯ2 膜（以下ＣＶＤＳｉＯ2
膜という）等が用いられる。
【０００４】
【発明が解決しようとする課題】上述したように、トッ
プゲート構造の薄膜トランジスタにおいては、図６の通
常の水素化法により、トランジスタ特性に重要なゲート
絶縁膜３とチャネル領域２Ｃとの界面に水素が容易に到
達する。しかし乍ら、近年、ｎチャネルＭＯＳトランジ
スタ上にｐチャネルＭＯＳ薄膜トランジスタを積み重ね
てメモリセルを採用した完全ＣＭＯＳ型のＳＲＡＭ（ス
タティックＲＡＭ）が提案されてきているが、このよう
な所謂スタック型ＳＲＡＭ等に応用する薄膜トランジス
タとしては、主に平坦化等の製造プロセスの要求から、
図７に示すように、ゲート電極４上にゲート絶縁膜３を
介して多結晶シリコン膜２を形成したボトムゲート構造
（即ち逆スタガー型）が有利となる。７は下層半導体素
子領域或いは絶縁基板等の下地領域である。
プゲート構造の薄膜トランジスタにおいては、図６の通
常の水素化法により、トランジスタ特性に重要なゲート
絶縁膜３とチャネル領域２Ｃとの界面に水素が容易に到
達する。しかし乍ら、近年、ｎチャネルＭＯＳトランジ
スタ上にｐチャネルＭＯＳ薄膜トランジスタを積み重ね
てメモリセルを採用した完全ＣＭＯＳ型のＳＲＡＭ（ス
タティックＲＡＭ）が提案されてきているが、このよう
な所謂スタック型ＳＲＡＭ等に応用する薄膜トランジス
タとしては、主に平坦化等の製造プロセスの要求から、
図７に示すように、ゲート電極４上にゲート絶縁膜３を
介して多結晶シリコン膜２を形成したボトムゲート構造
（即ち逆スタガー型）が有利となる。７は下層半導体素
子領域或いは絶縁基板等の下地領域である。
【０００５】この場合、パッシベーション膜としての水
素化プラズマ窒化シリコン膜５を被着形成して熱処理し
ても、水素化プラズマ窒化シリコン膜５からの水素６は
若干多結晶シリコン薄膜２中のトラップ（結晶欠陥）を
低減するのみで、ゲート絶縁膜３とチャネル領域２Ｃと
の界面に到達せず水素化の効果が得られない。なお、ト
ップゲート構造において、イオン注入法で水素原子を導
入する方法は、実際にはゲート電極の陰になるためチャ
ネル領域に均一に水素原子を導入することが難しい。
素化プラズマ窒化シリコン膜５を被着形成して熱処理し
ても、水素化プラズマ窒化シリコン膜５からの水素６は
若干多結晶シリコン薄膜２中のトラップ（結晶欠陥）を
低減するのみで、ゲート絶縁膜３とチャネル領域２Ｃと
の界面に到達せず水素化の効果が得られない。なお、ト
ップゲート構造において、イオン注入法で水素原子を導
入する方法は、実際にはゲート電極の陰になるためチャ
ネル領域に均一に水素原子を導入することが難しい。
【０００６】一方、薄膜トランジスタのゲート絶縁膜に
ついてみると、シリコン薄膜表面の熱酸化によるＳｉＯ
2 膜を用いる場合は緻密で良質の膜であるため耐圧のよ
いゲート絶縁膜が得られる。しかし、炉酸化法では高温
プロセスを必要とするので、スタック型ＳＲＡＭ等の所
謂３次元ＬＳＩでは下地のＬＳＩのＭＯＳトランジスタ
のソース、ドレイン領域の再拡散が生じてしまうので適
用することができない。
ついてみると、シリコン薄膜表面の熱酸化によるＳｉＯ
2 膜を用いる場合は緻密で良質の膜であるため耐圧のよ
いゲート絶縁膜が得られる。しかし、炉酸化法では高温
プロセスを必要とするので、スタック型ＳＲＡＭ等の所
謂３次元ＬＳＩでは下地のＬＳＩのＭＯＳトランジスタ
のソース、ドレイン領域の再拡散が生じてしまうので適
用することができない。
【０００７】また石英上でも例えば６０分程度の長時間
を要する。この炉酸化は酸化膜形成と同時に多結晶シリ
コン薄膜をデンシファイ（緻密化）させる効果が期待で
き、このデンシファイによって多結晶シリコン薄膜中の
トラップ密度が低減する。トラップ密度の低減は、リー
ク電流を減少させること、移動度μを向上させること、
ゲート電圧スイングを低下させること等、薄膜トランジ
スタの特性改善が図れる。
を要する。この炉酸化は酸化膜形成と同時に多結晶シリ
コン薄膜をデンシファイ（緻密化）させる効果が期待で
き、このデンシファイによって多結晶シリコン薄膜中の
トラップ密度が低減する。トラップ密度の低減は、リー
ク電流を減少させること、移動度μを向上させること、
ゲート電圧スイングを低下させること等、薄膜トランジ
スタの特性改善が図れる。
【０００８】トラップ密度の低減効果は酸化温度が高い
程、有効であるが、高温にすると上述の問題が生じ、ま
た下地が石英基板の場合、炉中１０００℃以上の酸化は
石英の軟化で困難となる。また、ＣＶＤＳｉＯ2 膜によ
りゲート絶縁膜を形成する場合には、ピンホールが多く
疎な膜質であり耐圧のばらつきがある等の欠点を有して
いる。
程、有効であるが、高温にすると上述の問題が生じ、ま
た下地が石英基板の場合、炉中１０００℃以上の酸化は
石英の軟化で困難となる。また、ＣＶＤＳｉＯ2 膜によ
りゲート絶縁膜を形成する場合には、ピンホールが多く
疎な膜質であり耐圧のばらつきがある等の欠点を有して
いる。
【０００９】本発明は、上述の点に鑑み、逆スタガー型
トランジスタにおける良好な水素化を可能にした薄膜ト
ランジスタの製法を提供するものである。
トランジスタにおける良好な水素化を可能にした薄膜ト
ランジスタの製法を提供するものである。
【００１０】
【課題を解決するための手段】本発明の薄膜トランジス
タの製法は、逆スタガー型薄膜トランジスタの製法であ
って、金属膜によるゲート電極上にゲート絶縁膜を介し
て多結晶半導体膜を形成する工程と、この多結晶半導体
膜にソース／ドレイン領域およびこのソース／ドレイン
領域間にチャネル領域を形成する工程と、多結晶半導体
膜側からチャネル領域、及びチャネル領域とゲート絶縁
膜との界面に水素原子をイオン注入する工程を有する。
タの製法は、逆スタガー型薄膜トランジスタの製法であ
って、金属膜によるゲート電極上にゲート絶縁膜を介し
て多結晶半導体膜を形成する工程と、この多結晶半導体
膜にソース／ドレイン領域およびこのソース／ドレイン
領域間にチャネル領域を形成する工程と、多結晶半導体
膜側からチャネル領域、及びチャネル領域とゲート絶縁
膜との界面に水素原子をイオン注入する工程を有する。
【００１１】上述の製法においては、逆スタガー型薄膜
トランジスタを形成した後に、多結晶半導体膜側から水
素原子をイオン注入で導入することにより、水素原子が
チャネル領域、及びチャネル領域とゲート絶縁膜との界
面に容易且つ均一に導入される。
トランジスタを形成した後に、多結晶半導体膜側から水
素原子をイオン注入で導入することにより、水素原子が
チャネル領域、及びチャネル領域とゲート絶縁膜との界
面に容易且つ均一に導入される。
【００１２】しかも、多結晶半導体膜のチャネル領域に
対応する下地にはゲート絶縁膜を介して金属膜によるゲ
ート電極が形成されているので、水素原子のイオン注入
時に、水素原子がゲート電極に取り込まれることはな
く、確実に水素原子はチャネル領域とゲート絶縁膜の界
面に十分に取り込まれる。
対応する下地にはゲート絶縁膜を介して金属膜によるゲ
ート電極が形成されているので、水素原子のイオン注入
時に、水素原子がゲート電極に取り込まれることはな
く、確実に水素原子はチャネル領域とゲート絶縁膜の界
面に十分に取り込まれる。
【００１３】因みに、ゲート電極が多結晶シリコン膜で
形成される場合は、多結晶シリコン故に結晶欠陥があ
り、水素原子のイオン注入時に、水素原子がゲート絶縁
膜を通してゲート電極にも取り込まれて、チャネル領域
とゲート絶縁膜の界面での水素原子の取り込みが不充分
となる可能性が生ずる。
形成される場合は、多結晶シリコン故に結晶欠陥があ
り、水素原子のイオン注入時に、水素原子がゲート絶縁
膜を通してゲート電極にも取り込まれて、チャネル領域
とゲート絶縁膜の界面での水素原子の取り込みが不充分
となる可能性が生ずる。
【００１４】本発明では、逆スタガー型薄膜トランジス
タに対して水素化が行われ、チャネル領域中及びそのゲ
ート絶縁膜との界面の結晶欠陥が低減されトランジスタ
特性が向上する。
タに対して水素化が行われ、チャネル領域中及びそのゲ
ート絶縁膜との界面の結晶欠陥が低減されトランジスタ
特性が向上する。
【００１５】
【発明の実施の形態】以下、図面を参照して本発明によ
る薄膜トランジスタの製法の実施の形態を説明する。
る薄膜トランジスタの製法の実施の形態を説明する。
【００１６】先ず図１Ａに示すように、基板１１上にゲ
ート電極１２を形成した後、このゲート電極１２上に例
えばＳｉＯ2 等によるゲート絶縁膜を介して多結晶シリ
コン薄膜１４を形成し、不純物を導入してソース領域１
４Ｓ及びドレイン領域１４Ｄを形成して逆スタガー型薄
膜トランジスタ１５を形成する。基板１１は、石英, ガ
ラス等の絶縁基板、或いは例えば３次元ＬＳＩ，スタッ
ク型ＳＲＡＭ等であればトランジスタ等が形成されてい
る下地領域に相当する。ゲート電極１２としては、多結
晶シリコン膜，金属シリサイド，ポリサイド，金属膜等
にて形成することができるも、本例では特に金属膜にて
形成する。
ート電極１２を形成した後、このゲート電極１２上に例
えばＳｉＯ2 等によるゲート絶縁膜を介して多結晶シリ
コン薄膜１４を形成し、不純物を導入してソース領域１
４Ｓ及びドレイン領域１４Ｄを形成して逆スタガー型薄
膜トランジスタ１５を形成する。基板１１は、石英, ガ
ラス等の絶縁基板、或いは例えば３次元ＬＳＩ，スタッ
ク型ＳＲＡＭ等であればトランジスタ等が形成されてい
る下地領域に相当する。ゲート電極１２としては、多結
晶シリコン膜，金属シリサイド，ポリサイド，金属膜等
にて形成することができるも、本例では特に金属膜にて
形成する。
【００１７】次に、図１Ｂに示すように多結晶シリコン
薄膜１４に対して水素１６をイオン注入する。この水素
のイオン注入により、多結晶シリコン薄膜１４のチャネ
ル領域１４Ｃ及び、チャネル領域１４Ｃとゲート絶縁膜
１３との界面に容易に且つ均一に水素原子が導入され
る。
薄膜１４に対して水素１６をイオン注入する。この水素
のイオン注入により、多結晶シリコン薄膜１４のチャネ
ル領域１４Ｃ及び、チャネル領域１４Ｃとゲート絶縁膜
１３との界面に容易に且つ均一に水素原子が導入され
る。
【００１８】最近の薄膜トランジスタにおいては、高性
能化（即ち低リーク電流、低しきい値電圧Ｖth、小さい
ゲート電圧スイング）の要求により、多結晶シリコン薄
膜１４の膜厚ｄは小さくなってきており、例えば１００
０Å程度以下になっている。従って、低打ち込みエネル
ギーで容易にチャネル領域１４Ｃとゲート絶縁膜１３と
の界面に水素を導入することができる。つまり、チャネ
ル領域１４Ｃとゲート絶縁膜１３との界面に水素を導入
できる程度の打ち込みエネルギーで水素原子のイオン注
入が可能である。
能化（即ち低リーク電流、低しきい値電圧Ｖth、小さい
ゲート電圧スイング）の要求により、多結晶シリコン薄
膜１４の膜厚ｄは小さくなってきており、例えば１００
０Å程度以下になっている。従って、低打ち込みエネル
ギーで容易にチャネル領域１４Ｃとゲート絶縁膜１３と
の界面に水素を導入することができる。つまり、チャネ
ル領域１４Ｃとゲート絶縁膜１３との界面に水素を導入
できる程度の打ち込みエネルギーで水素原子のイオン注
入が可能である。
【００１９】そして低打ち込みエネルギーにより実効的
に打ち込みドーズ量も少なくできるので多結晶シリコン
薄膜１４に対して損傷が少ない（なお、水素イオンは質
量数が小さいので損傷はもともと小さいものである）。
打ち込みエネルギーが低いので、より薄い多結晶半導体
膜領域のみに均一に水素原子を導入することができる。
に打ち込みドーズ量も少なくできるので多結晶シリコン
薄膜１４に対して損傷が少ない（なお、水素イオンは質
量数が小さいので損傷はもともと小さいものである）。
打ち込みエネルギーが低いので、より薄い多結晶半導体
膜領域のみに均一に水素原子を導入することができる。
【００２０】そして、イオン注入後、不活性ガス例えば
フォーミングガス（Ｈを２〜３％含むＮ2 ガス）雰囲気
中で４００℃前後のアニール処理を施す。
フォーミングガス（Ｈを２〜３％含むＮ2 ガス）雰囲気
中で４００℃前後のアニール処理を施す。
【００２１】しかる後、図１Ｃに示すようにパッシベー
ション膜１７を被着形成する。パッシベーション膜１７
としては水素化プラズマ窒化シリコン膜、或いは他のＳ
ｉＯ 2 膜を用いることもできる。
ション膜１７を被着形成する。パッシベーション膜１７
としては水素化プラズマ窒化シリコン膜、或いは他のＳ
ｉＯ 2 膜を用いることもできる。
【００２２】上述の製法によれば、逆スタガー型の薄膜
トランジスタ１５を形成した後に、イオン注入で水素原
子を導入するので、水素原子を多結晶シリコン薄膜１４
のチャネル領域１４Ｃ、及びチャネル領域１４Ｃとゲー
ト絶縁膜１３との界面に容易に且つ均一に導入すること
ができる。このとき、低い打ち込みエネルギーでイオン
注入が可能なので、多結晶シリコン薄膜１４に与える損
傷は小さい。ゲート電極１２として金属膜を用いるとき
は、水素原子のイオン注入時に、水素原子の一部が例え
ばＳｉＯ2 膜のゲート絶縁膜１３を透過して金属膜のゲ
ート電極１２に取り込まれることがなく、チャネル領域
１４Ｃとゲート絶縁膜１３との界面に水素原子を十分に
導入することができる。
トランジスタ１５を形成した後に、イオン注入で水素原
子を導入するので、水素原子を多結晶シリコン薄膜１４
のチャネル領域１４Ｃ、及びチャネル領域１４Ｃとゲー
ト絶縁膜１３との界面に容易に且つ均一に導入すること
ができる。このとき、低い打ち込みエネルギーでイオン
注入が可能なので、多結晶シリコン薄膜１４に与える損
傷は小さい。ゲート電極１２として金属膜を用いるとき
は、水素原子のイオン注入時に、水素原子の一部が例え
ばＳｉＯ2 膜のゲート絶縁膜１３を透過して金属膜のゲ
ート電極１２に取り込まれることがなく、チャネル領域
１４Ｃとゲート絶縁膜１３との界面に水素原子を十分に
導入することができる。
【００２３】そして、水素のイオン注入とその後のアニ
ール処理により従来不可能であった逆スタガー型薄膜ト
ランジスタに対しての水素化を容易に行なうことがで
き、薄膜トランジスタの特性を向上することができる。
また、イオン注入により水素原子の導入を行うので、パ
ッシベーション膜１７としては従来、一般的に用いられ
ている水素化プラズマ窒化シリコン（プラズマＳｉＮ：
Ｈ）膜以外の絶縁膜も使用することができ、パッシベー
ション膜の形成プロセスの自由度を向上することができ
る。
ール処理により従来不可能であった逆スタガー型薄膜ト
ランジスタに対しての水素化を容易に行なうことがで
き、薄膜トランジスタの特性を向上することができる。
また、イオン注入により水素原子の導入を行うので、パ
ッシベーション膜１７としては従来、一般的に用いられ
ている水素化プラズマ窒化シリコン（プラズマＳｉＮ：
Ｈ）膜以外の絶縁膜も使用することができ、パッシベー
ション膜の形成プロセスの自由度を向上することができ
る。
【００２４】次に、ゲート絶縁膜の形成法の例を示す。
本法は、ボトムゲート構造（逆スタガー型）及びトップ
ゲート構造の両薄膜トランジスタに適用できるものであ
る。
本法は、ボトムゲート構造（逆スタガー型）及びトップ
ゲート構造の両薄膜トランジスタに適用できるものであ
る。
【００２５】ボトムゲート構造の場合は、例えば図２に
示すように基板１１上に多結晶シリコン膜からなるゲー
ト電極１２を形成した後（同図Ａ）、酸素雰囲気中でラ
ンプ光線例えばアークランプ光線を照射して例えば１１
００℃，３０秒の酸化処理を施してゲート電極１２の表
面に例えば膜厚１００Å程度の熱酸化膜（ＳｉＯ2 膜）
によるゲート絶縁膜１３1 を形成する（同図Ｂ）。しか
る後ゲート電極１２上を囲うように多結晶シリコン薄膜
１４を形成しソース，ドレイン用の不純物をイオン注入
してソース領域１４Ｓ及びドレイン領域１４Ｄを形成す
る（同図Ｃ）。
示すように基板１１上に多結晶シリコン膜からなるゲー
ト電極１２を形成した後（同図Ａ）、酸素雰囲気中でラ
ンプ光線例えばアークランプ光線を照射して例えば１１
００℃，３０秒の酸化処理を施してゲート電極１２の表
面に例えば膜厚１００Å程度の熱酸化膜（ＳｉＯ2 膜）
によるゲート絶縁膜１３1 を形成する（同図Ｂ）。しか
る後ゲート電極１２上を囲うように多結晶シリコン薄膜
１４を形成しソース，ドレイン用の不純物をイオン注入
してソース領域１４Ｓ及びドレイン領域１４Ｄを形成す
る（同図Ｃ）。
【００２６】この様に、高温短時間の熱酸化によりゲー
ト絶縁膜１３1 を形成するときは、膜質が緻密で耐圧の
良いゲート絶縁膜が得られると共に、下地の基板１１に
熱的影響を与えることがない。即ち、例えば３次元ＬＳ
Ｉ，スタック型ＳＲＡＭ等では下地基板１１に形成され
ているＭＯＳトランジスタのソース，ドレイン領域が再
拡散することがなく、高性能の３次元ＬＳＩ，スタック
型ＳＲＡＭを製造することが可能となる。
ト絶縁膜１３1 を形成するときは、膜質が緻密で耐圧の
良いゲート絶縁膜が得られると共に、下地の基板１１に
熱的影響を与えることがない。即ち、例えば３次元ＬＳ
Ｉ，スタック型ＳＲＡＭ等では下地基板１１に形成され
ているＭＯＳトランジスタのソース，ドレイン領域が再
拡散することがなく、高性能の３次元ＬＳＩ，スタック
型ＳＲＡＭを製造することが可能となる。
【００２７】なお、この３次元ＬＳＩ，スタック型ＳＲ
ＡＭ等では図２Ｂの高温短時間酸化のときに下地のＭＯ
Ｓトランジスタのソース及びドレイン領域等の活性化も
兼ねられる。又、例えば石英またはガラス基板上に薄膜
トランジスタのＬＳＩを形成するときには下地基板１１
を構成する石英またはガラス基板を軟化させることがな
く、高性能のＬＳＩを製造することができる。また、こ
のような高温短時間酸化によりゲート絶縁膜１３1 を形
成することにより微細寸法の薄膜トランジスタの製造が
可能となる。さらに、高温短時間酸化ではデンシファイ
効果もあり、ゲート絶縁膜１３1 の耐圧と共に平坦性も
期待できる。
ＡＭ等では図２Ｂの高温短時間酸化のときに下地のＭＯ
Ｓトランジスタのソース及びドレイン領域等の活性化も
兼ねられる。又、例えば石英またはガラス基板上に薄膜
トランジスタのＬＳＩを形成するときには下地基板１１
を構成する石英またはガラス基板を軟化させることがな
く、高性能のＬＳＩを製造することができる。また、こ
のような高温短時間酸化によりゲート絶縁膜１３1 を形
成することにより微細寸法の薄膜トランジスタの製造が
可能となる。さらに、高温短時間酸化ではデンシファイ
効果もあり、ゲート絶縁膜１３1 の耐圧と共に平坦性も
期待できる。
【００２８】トップゲート構造の場合には、例えば図３
に示すように、基板１１上に島状の多結晶シリコン薄膜
２２を形成した後（同図Ａ）、上述と同時に酸素雰囲気
中で例えばアークランプ光線を照射して例えば１１００
℃，３０秒の酸化処理を施して多結晶シリコン薄膜２２
の表面に例えば膜厚１００Å程度の熱酸化膜（ＳｉＯ 2
膜）によるゲート絶縁膜１３1 を形成する（同図Ｂ）。
次に、ゲート絶縁膜１３1 上に多結晶シリコンによるゲ
ート電極２３を形成し、ソース, ドレイン用の不純物を
イオン注入し、アニールしてソース領域２２Ｓ及びドレ
イン領域２２Ｄを形成する（同図Ｃ）。以後は通常のパ
ッシベーション膜の被着形成，コンタクト窓あけ，Ａｌ
蒸着，水素アニール等の工程を経てトップゲート構造の
薄膜トランジスタを得る。
に示すように、基板１１上に島状の多結晶シリコン薄膜
２２を形成した後（同図Ａ）、上述と同時に酸素雰囲気
中で例えばアークランプ光線を照射して例えば１１００
℃，３０秒の酸化処理を施して多結晶シリコン薄膜２２
の表面に例えば膜厚１００Å程度の熱酸化膜（ＳｉＯ 2
膜）によるゲート絶縁膜１３1 を形成する（同図Ｂ）。
次に、ゲート絶縁膜１３1 上に多結晶シリコンによるゲ
ート電極２３を形成し、ソース, ドレイン用の不純物を
イオン注入し、アニールしてソース領域２２Ｓ及びドレ
イン領域２２Ｄを形成する（同図Ｃ）。以後は通常のパ
ッシベーション膜の被着形成，コンタクト窓あけ，Ａｌ
蒸着，水素アニール等の工程を経てトップゲート構造の
薄膜トランジスタを得る。
【００２９】この例においては、ボトムゲート構造の場
合と同様の作用効果が得られると共に、さらに、高温短
時間酸化のとき（図３Ｂ工程）、多結晶シリコン薄膜２
２がデンシファイされてトラップ密度の少ない薄膜トラ
ンジスタが得られる。
合と同様の作用効果が得られると共に、さらに、高温短
時間酸化のとき（図３Ｂ工程）、多結晶シリコン薄膜２
２がデンシファイされてトラップ密度の少ない薄膜トラ
ンジスタが得られる。
【００３０】尚、図２，図３ではランプ光線により高温
短時間酸化したが、ランプ光線に代えて例えばエキシマ
レーザパルスを照射して高温短時間酸化を行うようにし
ても同様の効果が得られる。エキシマレーザとしてはビ
ームホモジナイザによるエネルギー密度が均一化された
ものを使用するもので、例えばエキシマレーザ（ＸｅＣ
ｌ），８０Ｈｚ，エネルギー２８０ｍＪ／ｃｍ2 程度用
い得る。多結晶シリコン薄膜２２は島状化する前にエキ
シマレーザを照射してゲート絶縁膜１３1 を形成した
後、島状化してもよい。ソース領域２２Ｓ、ドレイン領
域２２Ｄに対しては６００℃以下のアニール又はエキシ
マレーザによってアニールする。
短時間酸化したが、ランプ光線に代えて例えばエキシマ
レーザパルスを照射して高温短時間酸化を行うようにし
ても同様の効果が得られる。エキシマレーザとしてはビ
ームホモジナイザによるエネルギー密度が均一化された
ものを使用するもので、例えばエキシマレーザ（ＸｅＣ
ｌ），８０Ｈｚ，エネルギー２８０ｍＪ／ｃｍ2 程度用
い得る。多結晶シリコン薄膜２２は島状化する前にエキ
シマレーザを照射してゲート絶縁膜１３1 を形成した
後、島状化してもよい。ソース領域２２Ｓ、ドレイン領
域２２Ｄに対しては６００℃以下のアニール又はエキシ
マレーザによってアニールする。
【００３１】図４及び図５はゲート絶縁膜の形成法の他
の例を示す。ボトムゲート構造の場合は図４に示すよう
に、基板１１上に多結晶シリコン膜からなるゲート電極
１２を形成した後（同図Ａ）、ゲート電極１２上に例え
ば厚さ２００Å程度のＣＶＤＳｉＯ2 膜２５を被着形成
する（同図Ｂ）。次に、酸素雰囲気中でランプ光線例え
ばアークランプ光線を照射して例えば１１００℃，５秒
の酸化処理を施してＣＶＤＳｉＯ2 膜２５とゲート電極
１２との界面に熱酸化によるＳｉＯ2 膜２６を形成し、
ＣＶＤＳｉＯ2 膜２５と熱酸化ＳｉＯ2 膜２６からなる
ゲート絶縁膜１３2 を形成する（同図Ｃ）。しかる後、
ゲート電極１２上を囲うように多結晶シリコン薄膜１４
を形成し、ソース，ドレイン用の不純物をイオン注入し
てソース領域１４Ｓ及びドレイン領域１４Ｄを形成する
（同図Ｄ）。
の例を示す。ボトムゲート構造の場合は図４に示すよう
に、基板１１上に多結晶シリコン膜からなるゲート電極
１２を形成した後（同図Ａ）、ゲート電極１２上に例え
ば厚さ２００Å程度のＣＶＤＳｉＯ2 膜２５を被着形成
する（同図Ｂ）。次に、酸素雰囲気中でランプ光線例え
ばアークランプ光線を照射して例えば１１００℃，５秒
の酸化処理を施してＣＶＤＳｉＯ2 膜２５とゲート電極
１２との界面に熱酸化によるＳｉＯ2 膜２６を形成し、
ＣＶＤＳｉＯ2 膜２５と熱酸化ＳｉＯ2 膜２６からなる
ゲート絶縁膜１３2 を形成する（同図Ｃ）。しかる後、
ゲート電極１２上を囲うように多結晶シリコン薄膜１４
を形成し、ソース，ドレイン用の不純物をイオン注入し
てソース領域１４Ｓ及びドレイン領域１４Ｄを形成する
（同図Ｄ）。
【００３２】この様なゲート絶縁膜１３2 によれば、Ｃ
ＶＤＳｉＯ2 膜２５によってゲート絶縁膜１３2 の平坦
性が得られると共に、熱酸化ＳｉＯ2 膜２６を形成した
ときの熱処理でＣＶＤＳｉＯ2 膜２５がデンシファイさ
れ、従って全体としてゲート絶縁膜の膜質が緻密とな
り、耐圧の良いゲート絶縁膜が得られる。因みに、従来
の熱酸化法でゲート絶縁膜を形成するときは、多結晶シ
リコンの結晶粒界に沿って酸化されるために、ゲート絶
縁膜の平坦性が悪くなるが、本法では平坦性がよくな
る。また本例では上例と同様に微細寸法の薄膜トランジ
スタの製造が可能となり、また下地基板１１に熱的影響
を与えることがない。
ＶＤＳｉＯ2 膜２５によってゲート絶縁膜１３2 の平坦
性が得られると共に、熱酸化ＳｉＯ2 膜２６を形成した
ときの熱処理でＣＶＤＳｉＯ2 膜２５がデンシファイさ
れ、従って全体としてゲート絶縁膜の膜質が緻密とな
り、耐圧の良いゲート絶縁膜が得られる。因みに、従来
の熱酸化法でゲート絶縁膜を形成するときは、多結晶シ
リコンの結晶粒界に沿って酸化されるために、ゲート絶
縁膜の平坦性が悪くなるが、本法では平坦性がよくな
る。また本例では上例と同様に微細寸法の薄膜トランジ
スタの製造が可能となり、また下地基板１１に熱的影響
を与えることがない。
【００３３】トップゲート構造の場合は、図５に示すよ
うに、基板１１上に島状の多結晶シリコン薄膜２２を形
成した後（同図Ａ）、図４と同様に多結晶シリコン薄膜
２２上に厚さ２００Å程度のＣＶＤＳｉＯ2 膜２５を被
着形成する（同図Ｂ）。次に酸素雰囲気中で例えばアー
クランプ光線を照射して例えば１１００℃，５秒の酸化
処理を施してＣＶＤＳｉＯ2 膜２５と多結晶シリコン薄
膜２２との界面に熱酸化によるＳｉＯ2 膜２６を形成
し、ＣＶＤＳｉＯ2 膜２５と熱酸化ＳｉＯ2 膜２６から
なるゲート絶縁膜１３2 を形成する（同図Ｃ）。次に、
ゲート絶縁膜１３ 2 上に多結晶シリコンによるゲート電
極２３を形成し、ソース, ドレイン用の不純物をイオン
注入し、アニールしてソース領域２２Ｓ及びドレイン領
域２２Ｄを形成する（同図Ｄ）。以後は通常のパッシベ
ーション膜の形成，コンタクト窓あけ，Ａｌ蒸着，水素
アニール等の工程を経てトップゲート構造の薄膜トラン
ジスタを得る。
うに、基板１１上に島状の多結晶シリコン薄膜２２を形
成した後（同図Ａ）、図４と同様に多結晶シリコン薄膜
２２上に厚さ２００Å程度のＣＶＤＳｉＯ2 膜２５を被
着形成する（同図Ｂ）。次に酸素雰囲気中で例えばアー
クランプ光線を照射して例えば１１００℃，５秒の酸化
処理を施してＣＶＤＳｉＯ2 膜２５と多結晶シリコン薄
膜２２との界面に熱酸化によるＳｉＯ2 膜２６を形成
し、ＣＶＤＳｉＯ2 膜２５と熱酸化ＳｉＯ2 膜２６から
なるゲート絶縁膜１３2 を形成する（同図Ｃ）。次に、
ゲート絶縁膜１３ 2 上に多結晶シリコンによるゲート電
極２３を形成し、ソース, ドレイン用の不純物をイオン
注入し、アニールしてソース領域２２Ｓ及びドレイン領
域２２Ｄを形成する（同図Ｄ）。以後は通常のパッシベ
ーション膜の形成，コンタクト窓あけ，Ａｌ蒸着，水素
アニール等の工程を経てトップゲート構造の薄膜トラン
ジスタを得る。
【００３４】この例においても、図４と同様に平坦で且
つ耐圧のよいゲート絶縁膜１３2 を形成できると共に、
下地基板１１に熱的影響を与えることがない。さらにト
ップゲート構造では、最も重要なゲート絶縁膜１３2 と
チャネル領域２２Ｃとの界面において膜質のよい熱酸化
ＳｉＯ2 膜２６が存在するので有利である。また、図５
Ｃの高温短時間酸化のときに、下地の多結晶シリコン薄
膜２２がデンシファイされるのでトラップ密度が低減
し、より高性能の薄膜トランジスタを製造できる。
つ耐圧のよいゲート絶縁膜１３2 を形成できると共に、
下地基板１１に熱的影響を与えることがない。さらにト
ップゲート構造では、最も重要なゲート絶縁膜１３2 と
チャネル領域２２Ｃとの界面において膜質のよい熱酸化
ＳｉＯ2 膜２６が存在するので有利である。また、図５
Ｃの高温短時間酸化のときに、下地の多結晶シリコン薄
膜２２がデンシファイされるのでトラップ密度が低減
し、より高性能の薄膜トランジスタを製造できる。
【００３５】なお、図４及び図５の高温短時間酸化では
ランプ光線照射に代えてレーザ照射を用いても可能であ
る。
ランプ光線照射に代えてレーザ照射を用いても可能であ
る。
【００３６】上述のように、薄膜トランジスタのゲート
絶縁膜の形成に際しては高温短時間酸化によってゲート
絶縁膜を形成するときは、耐圧のよいゲート絶縁膜を得
ることができると共に、下地領域に対して熱的影響を与
えることがない。また、ＣＶＤ酸化膜の形成後に、高温
短時間酸化してゲート絶縁膜を形成するときは平坦性が
よく且つ耐圧のよいゲート絶縁膜を得ることができると
共に、下地領域に対して熱的影響を与えることがない。
従って、特に３次元ＬＳＩ、スタック型、ＳＲＡＭ、或
いは絶縁基板上のＬＳＩ等に応用する薄膜トランジスタ
の製造に適用して好適ならしめるものである。
絶縁膜の形成に際しては高温短時間酸化によってゲート
絶縁膜を形成するときは、耐圧のよいゲート絶縁膜を得
ることができると共に、下地領域に対して熱的影響を与
えることがない。また、ＣＶＤ酸化膜の形成後に、高温
短時間酸化してゲート絶縁膜を形成するときは平坦性が
よく且つ耐圧のよいゲート絶縁膜を得ることができると
共に、下地領域に対して熱的影響を与えることがない。
従って、特に３次元ＬＳＩ、スタック型、ＳＲＡＭ、或
いは絶縁基板上のＬＳＩ等に応用する薄膜トランジスタ
の製造に適用して好適ならしめるものである。
【００３７】
【発明の効果】本発明によれば、逆スタガー型薄膜トラ
ンジスタを形成した後、多結晶半導体膜側からチャネル
領域に水素原子をイオン注入するので、水素原子がチャ
ネル領域、及びゲート絶縁膜とチャネル領域との界面に
容易に且つ均一に導入されて水素化が行われる。さら
に、ゲート電極として金属膜によるゲート電極を用いる
ので、水素原子のイオン注入時にゲート絶縁膜を通して
水素原子がゲート電極に取り込まれることがなく、チャ
ネル領域とゲート絶縁膜との界面に十分な水素原子を注
入することができる。従って特性のよい逆スタガー型薄
膜トランジスタを製造することができる。本発明は、３
次元ＬＳＩ，スタック型ＳＲＡＭ，或いは絶縁基板上の
ＬＳＩ等に応用する薄膜トランジスタの製造に適用して
好適ならしめるものである。
ンジスタを形成した後、多結晶半導体膜側からチャネル
領域に水素原子をイオン注入するので、水素原子がチャ
ネル領域、及びゲート絶縁膜とチャネル領域との界面に
容易に且つ均一に導入されて水素化が行われる。さら
に、ゲート電極として金属膜によるゲート電極を用いる
ので、水素原子のイオン注入時にゲート絶縁膜を通して
水素原子がゲート電極に取り込まれることがなく、チャ
ネル領域とゲート絶縁膜との界面に十分な水素原子を注
入することができる。従って特性のよい逆スタガー型薄
膜トランジスタを製造することができる。本発明は、３
次元ＬＳＩ，スタック型ＳＲＡＭ，或いは絶縁基板上の
ＬＳＩ等に応用する薄膜トランジスタの製造に適用して
好適ならしめるものである。
【図１】Ａ〜Ｃ 本発明に係る薄膜トランジスタの製法
の一実施の形態を示す製造工程図である。
の一実施の形態を示す製造工程図である。
【図２】Ａ〜Ｃ ゲート絶縁膜の一例をボトムゲート構
造に適用した薄膜トランジスタの製造工程図である。
造に適用した薄膜トランジスタの製造工程図である。
【図３】Ａ〜Ｃ ゲート絶縁膜の一例をトップゲート構
造に適用した薄膜トランジスタの製造工程図である。
造に適用した薄膜トランジスタの製造工程図である。
【図４】Ａ〜Ｄ ゲート絶縁膜の他の例をボトムゲート
構造に適用した薄膜トランジスタの製造工程図である。
構造に適用した薄膜トランジスタの製造工程図である。
【図５】Ａ〜Ｄ ゲート絶縁膜の他の例をトップゲート
構造に適用した薄膜トランジスタの製造工程図である。
構造に適用した薄膜トランジスタの製造工程図である。
【図６】従来のトップゲート構造の薄膜トランジスタの
水素化法の例を示す断面図である。
水素化法の例を示す断面図である。
【図７】従来のボトムゲート構造の薄膜トランジスタの
水素化法の例を示す断面図である。
水素化法の例を示す断面図である。
１１‥‥基板、１２‥‥ゲート電極、１３，１３1 ，１
３2 ‥‥ゲート絶縁膜、１４‥‥多結晶ＣＶＤ膜、１６
‥‥水素、２５‥‥ＣＶＤＳｉＯ2 膜、２６‥‥熱酸化
ＳｉＯ2 膜
３2 ‥‥ゲート絶縁膜、１４‥‥多結晶ＣＶＤ膜、１６
‥‥水素、２５‥‥ＣＶＤＳｉＯ2 膜、２６‥‥熱酸化
ＳｉＯ2 膜
Claims (1)
- 【請求項１】 逆スタガー型薄膜トランジスタの製法で
あって、 金属膜によるゲート電極上にゲート絶縁膜を介して多結
晶半導体膜を形成する工程と、 この多結晶半導体膜にソース／ドレイン領域及びこのソ
ース／ドレイン領域間にチャネル領域を形成する工程
と、 前記多結晶半導体膜側から前記チャネル領域、及びチャ
ネル領域とゲート絶縁膜との界面に水素原子をイオン注
入する工程を有することを特徴とする薄膜トランジスタ
の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11068733A JP3033579B2 (ja) | 1999-03-15 | 1999-03-15 | 薄膜トランジスタの製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11068733A JP3033579B2 (ja) | 1999-03-15 | 1999-03-15 | 薄膜トランジスタの製法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19779689A Division JP2945032B2 (ja) | 1989-07-29 | 1989-07-29 | 薄膜トランジスタの製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312812A true JPH11312812A (ja) | 1999-11-09 |
| JP3033579B2 JP3033579B2 (ja) | 2000-04-17 |
Family
ID=13382298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11068733A Expired - Lifetime JP3033579B2 (ja) | 1999-03-15 | 1999-03-15 | 薄膜トランジスタの製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3033579B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100345076B1 (ko) * | 1999-12-23 | 2002-07-20 | 주식회사 하이닉스반도체 | 에스램의 풀업 소자용 박막 트랜지스터의 형성방법 |
| JP2009004770A (ja) * | 2007-06-19 | 2009-01-08 | Samsung Sdi Co Ltd | 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置 |
-
1999
- 1999-03-15 JP JP11068733A patent/JP3033579B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100345076B1 (ko) * | 1999-12-23 | 2002-07-20 | 주식회사 하이닉스반도체 | 에스램의 풀업 소자용 박막 트랜지스터의 형성방법 |
| JP2009004770A (ja) * | 2007-06-19 | 2009-01-08 | Samsung Sdi Co Ltd | 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置 |
| US7825476B2 (en) | 2007-06-19 | 2010-11-02 | Samsung Mobile Display Co., Ltd. | Method of fabricating polycrystalline silicon, TFT fabricated using the same, method of fabricating the TFT, and organic light emitting diode display device including the TFT |
| US8445336B2 (en) | 2007-06-19 | 2013-05-21 | Samsung Display Co., Ltd. | Method of fabricating polycrystalline silicon, TFT fabricated using the same, method of fabricating the TFT, and organic light emitting diode display device including the TFT |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3033579B2 (ja) | 2000-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6165876A (en) | Method of doping crystalline silicon film | |
| KR100839359B1 (ko) | 피모스 트랜지스터 제조 방법 및 상보형 모스 트랜지스터제조 방법 | |
| US7547915B2 (en) | Semiconductor device having SiOxNy film | |
| JPH05190484A (ja) | 半導体装置の製造方法 | |
| JP2978746B2 (ja) | 半導体装置の製造方法 | |
| JP2006049535A (ja) | 薄膜半導体装置の製造方法および薄膜半導体装置 | |
| JP3033579B2 (ja) | 薄膜トランジスタの製法 | |
| JP2945032B2 (ja) | 薄膜トランジスタの製法 | |
| JP3374455B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2009048199A (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JP2002359192A (ja) | 半導体装置の作製方法 | |
| JP2002246329A (ja) | 半導体基板の極浅ｐｎ接合の形成方法 | |
| JP2701711B2 (ja) | 多結晶シリコン薄膜の製造方法 | |
| JP3765936B2 (ja) | 半導体装置の作製方法 | |
| JPH03148836A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03227525A (ja) | 薄膜トランジスタの製造方法 | |
| US8247875B2 (en) | Fabrication method of semiconductor device | |
| JPH11330463A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05102471A (ja) | 半導体装置の製造方法 | |
| JP4461731B2 (ja) | 薄膜トランジスタの製造方法 | |
| US7670936B1 (en) | Nitridation of gate oxide by laser processing | |
| JP3077804B2 (ja) | 半導体装置の製造方法 | |
| JPH0745608A (ja) | 絶縁膜の形成方法およびこれを用いて製造される半導体装置 | |
| JP2004241504A (ja) | 半導体装置の製造方法 | |
| JPH0555577A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20080218 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090218 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100218 |