JPH0745608A - 絶縁膜の形成方法およびこれを用いて製造される半導体装置 - Google Patents
絶縁膜の形成方法およびこれを用いて製造される半導体装置Info
- Publication number
- JPH0745608A JPH0745608A JP5226598A JP22659893A JPH0745608A JP H0745608 A JPH0745608 A JP H0745608A JP 5226598 A JP5226598 A JP 5226598A JP 22659893 A JP22659893 A JP 22659893A JP H0745608 A JPH0745608 A JP H0745608A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- sio
- thin film
- atmosphere
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 123
- 239000010409 thin film Substances 0.000 claims description 45
- 239000003990 capacitor Substances 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000005224 laser annealing Methods 0.000 abstract description 19
- 238000005121 nitriding Methods 0.000 abstract description 13
- 239000012535 impurity Substances 0.000 abstract description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 9
- 230000002411 adverse Effects 0.000 abstract description 5
- 230000007774 longterm Effects 0.000 abstract description 4
- 238000010893 electron trap Methods 0.000 abstract description 3
- 229910020286 SiOxNy Inorganic materials 0.000 abstract 1
- 229910020776 SixNy Inorganic materials 0.000 abstract 1
- 238000003475 lamination Methods 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 59
- 239000010410 layer Substances 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 信頼性の高い絶縁膜を形成し、これを用いて
半導体装置の動作特性を改善する。 【構成】 単結晶Ｓｉ基板１上にＳｉＯｘ膜２とアモル
ファスＳｉ膜３を順次積層し、Ｎ２Ｏ雰囲気またはＮＨ
３雰囲気中でＸｅＣｌまたはＫｒＦエキシマ・レーザ・
アニールを行ってアモルファスＳｉ膜３のみ選択的に加
熱し、これを窒化または酸化窒化してＳｉＯｘＮｙ膜４
またはＳｉｘＮｙ膜５に変化させる。さらに、この２層
積層膜系をゲート絶縁膜６として用い、ＭＯＳ−ＦＥＴ
を構成する。 【効果】 従来のＲＴＮ（急速熱窒化）処理を行ったゲ
ート絶縁膜と異なり、窒素がＳｉＯｘ膜中にほとんど分
布しないので、膜中で電子捕獲が生じない。ＭＯＳ−Ｆ
ＥＴの閾値電圧Ｖｔｈ，相互コンダクタンスｇｍが長期
間安定に維持され、しかも低温プロセスなので不純物プ
ロファイルに悪影響が及ばない。
半導体装置の動作特性を改善する。 【構成】 単結晶Ｓｉ基板１上にＳｉＯｘ膜２とアモル
ファスＳｉ膜３を順次積層し、Ｎ２Ｏ雰囲気またはＮＨ
３雰囲気中でＸｅＣｌまたはＫｒＦエキシマ・レーザ・
アニールを行ってアモルファスＳｉ膜３のみ選択的に加
熱し、これを窒化または酸化窒化してＳｉＯｘＮｙ膜４
またはＳｉｘＮｙ膜５に変化させる。さらに、この２層
積層膜系をゲート絶縁膜６として用い、ＭＯＳ−ＦＥＴ
を構成する。 【効果】 従来のＲＴＮ（急速熱窒化）処理を行ったゲ
ート絶縁膜と異なり、窒素がＳｉＯｘ膜中にほとんど分
布しないので、膜中で電子捕獲が生じない。ＭＯＳ−Ｆ
ＥＴの閾値電圧Ｖｔｈ，相互コンダクタンスｇｍが長期
間安定に維持され、しかも低温プロセスなので不純物プ
ロファイルに悪影響が及ばない。
Description
【０００１】
【産業上の利用分野】本発明は信頼性の高い絶縁膜の形
成方法と、これを用いて構成される半導体装置の動作特
性の改善に関する。
成方法と、これを用いて構成される半導体装置の動作特
性の改善に関する。
【０００２】
【従来の技術】近年のＶＬＳＩ，ＵＬＳＩ等のごとく半
導体装置の高集積化が急ピッチで進行するに伴い、ＭＯ
Ｓトランジスタのゲート絶縁膜やキャパシタ絶縁膜等の
絶縁膜の薄膜化も進行している。ゲート酸化膜は酸化シ
リコン（ＳｉＯx ）薄膜、キャパシタ絶縁膜は窒化シリ
コン（Ｓｉx Ｎy ）薄膜を含む複合膜を用いて構成する
のが一般的であるが、その厚さはたとえばサブミクロン
のデザイン・ルールにもとづいて量産されている４ＭＤ
ＲＡＭでは、ゲート絶縁膜は１７〜２０ｎｍ、キャパシ
タ絶縁膜は酸化膜換算で８ｎｍ程度と極めて薄い。さら
に、ハーフミクロンのデザイン・ルールが適用される１
６ＭＤＲＡＭでは、ゲート絶縁膜は１５ｎｍ程度、キャ
パシタ絶縁膜は５ｎｍ程度となる。
導体装置の高集積化が急ピッチで進行するに伴い、ＭＯ
Ｓトランジスタのゲート絶縁膜やキャパシタ絶縁膜等の
絶縁膜の薄膜化も進行している。ゲート酸化膜は酸化シ
リコン（ＳｉＯx ）薄膜、キャパシタ絶縁膜は窒化シリ
コン（Ｓｉx Ｎy ）薄膜を含む複合膜を用いて構成する
のが一般的であるが、その厚さはたとえばサブミクロン
のデザイン・ルールにもとづいて量産されている４ＭＤ
ＲＡＭでは、ゲート絶縁膜は１７〜２０ｎｍ、キャパシ
タ絶縁膜は酸化膜換算で８ｎｍ程度と極めて薄い。さら
に、ハーフミクロンのデザイン・ルールが適用される１
６ＭＤＲＡＭでは、ゲート絶縁膜は１５ｎｍ程度、キャ
パシタ絶縁膜は５ｎｍ程度となる。
【０００３】このように薄膜化が高度に進行し、しかも
デバイス構造の三次元化により局部的な電界集中が生じ
易くなる状況下では、ホットキャリヤ耐性や絶縁破壊耐
性の確保が従来にも増して重要である。かかる背景か
ら、ＲＴＮ（急速熱窒化法）により窒化膜もしくは酸化
窒化膜を形成する技術が提案されている。これは、Ｓｉ
Ｏx 薄膜をＮＨ3 ，ＮＦ3 ，Ｎ2Ｏ等の窒素含有雰囲気
中で急速に８００〜１２００℃まで加熱し、窒化または
酸化窒化を行う方法である。この方法により、たとえば
シリコン（Ｓｉ）基板上のＳｉＯx 膜をＮＨ3 雰囲気中
で窒化すると、窒素がＳｉＯx 薄膜中を拡散してＳｉ基
板との界面近傍に偏析し、ホットキャリヤ耐性、放射線
損傷耐性が向上することが知られている。
デバイス構造の三次元化により局部的な電界集中が生じ
易くなる状況下では、ホットキャリヤ耐性や絶縁破壊耐
性の確保が従来にも増して重要である。かかる背景か
ら、ＲＴＮ（急速熱窒化法）により窒化膜もしくは酸化
窒化膜を形成する技術が提案されている。これは、Ｓｉ
Ｏx 薄膜をＮＨ3 ，ＮＦ3 ，Ｎ2Ｏ等の窒素含有雰囲気
中で急速に８００〜１２００℃まで加熱し、窒化または
酸化窒化を行う方法である。この方法により、たとえば
シリコン（Ｓｉ）基板上のＳｉＯx 膜をＮＨ3 雰囲気中
で窒化すると、窒素がＳｉＯx 薄膜中を拡散してＳｉ基
板との界面近傍に偏析し、ホットキャリヤ耐性、放射線
損傷耐性が向上することが知られている。
【０００４】この技術を応用して、ＭＯＳトランジスタ
のゲート絶縁膜、あるいはＥＰＲＯＭ等の不揮発性メモ
リ素子のゲート電極間絶縁膜をＯＮＯ構造（ＳｉＯx ／
Ｓｉx Ｎy ／ＳｉＯx の積層構造）あるいはＯＮ構造
（ＳｉＯx ／Ｓｉx Ｎy の積層構造）とすることが行わ
れている。
のゲート絶縁膜、あるいはＥＰＲＯＭ等の不揮発性メモ
リ素子のゲート電極間絶縁膜をＯＮＯ構造（ＳｉＯx ／
Ｓｉx Ｎy ／ＳｉＯx の積層構造）あるいはＯＮ構造
（ＳｉＯx ／Ｓｉx Ｎy の積層構造）とすることが行わ
れている。
【０００５】
【発明が解決しようとする課題】しかしながら、ＲＴＮ
により形成された窒化膜または酸化窒化膜については、
上述のようなメリットが得られる一方で、経時的な閾値
電圧Ｖthや相互コンダクタンスｇm の劣化が生ずる問題
が指摘されている。たとえば、月刊セミコンダクターワ
ールド１９９３年１月号，ｐ．１０８〜１１２（プレス
ジャーナル社刊）には、ＮＨ3 アニールを経た厚さ１０
ｎｍ以下の超薄絶縁膜の劣化が膜中における電子捕獲に
起因することが報告されている。
により形成された窒化膜または酸化窒化膜については、
上述のようなメリットが得られる一方で、経時的な閾値
電圧Ｖthや相互コンダクタンスｇm の劣化が生ずる問題
が指摘されている。たとえば、月刊セミコンダクターワ
ールド１９９３年１月号，ｐ．１０８〜１１２（プレス
ジャーナル社刊）には、ＮＨ3 アニールを経た厚さ１０
ｎｍ以下の超薄絶縁膜の劣化が膜中における電子捕獲に
起因することが報告されている。
【０００６】また、既にＳｉ基板中に導入された不純物
がＲＴＮのような高温熱処理を経ることにより再分布を
起こすことも問題である。かかる再分布は、浅い接合の
維持を困難とし、ひいては半導体装置の高集積化の障害
となる。そこで本発明は、不純物プロファイルに悪影響
を及ぼさずに信頼性の高い絶縁膜を形成し、これにより
半導体装置の動作特性を改善することを目的とする。
がＲＴＮのような高温熱処理を経ることにより再分布を
起こすことも問題である。かかる再分布は、浅い接合の
維持を困難とし、ひいては半導体装置の高集積化の障害
となる。そこで本発明は、不純物プロファイルに悪影響
を及ぼさずに信頼性の高い絶縁膜を形成し、これにより
半導体装置の動作特性を改善することを目的とする。
【０００７】
【課題を解決するための手段】本発明者は、上述の目的
を達するために鋭意検討を行う過程で、Ｓｉ基板への極
浅不純物ドーピングやイオン注入原子の活性化に応用さ
れているレーザ・アニール法、特にエキシマ・レーザ・
アニール法に着目した。これは、Ｓｉ系材料が紫外光領
域において大きな光吸収係数を有し、レーザ照射による
加熱領域を表層部に限定できることを利用して、基板温
度の上昇とこれによる不純物の再拡散を抑制しながら局
所的な高温熱処理を行う方法である。
を達するために鋭意検討を行う過程で、Ｓｉ基板への極
浅不純物ドーピングやイオン注入原子の活性化に応用さ
れているレーザ・アニール法、特にエキシマ・レーザ・
アニール法に着目した。これは、Ｓｉ系材料が紫外光領
域において大きな光吸収係数を有し、レーザ照射による
加熱領域を表層部に限定できることを利用して、基板温
度の上昇とこれによる不純物の再拡散を抑制しながら局
所的な高温熱処理を行う方法である。
【０００８】本発明者は、このレーザ・アニール法を窒
化または酸化窒化に適用することを考えた。ただし、こ
れを従来のようなＳｉＯx 膜の窒化または酸化窒化にも
とづいて行うことは、以下の理由により難しい。すなわ
ち、ＳｉＯx はＳｉに比べて光吸収率が小さく、かつ熱
伝導率が低い。したがって、Ｓｉ基板上のＳｉＯx 膜に
レーザ照射を行っても、レーザ光はＳｉＯx 膜を透過し
て主にＳｉ基板の表層部で吸収され、しかもここで生成
した熱はＳｉＯx 膜へは伝導せずに、熱伝導率の高いＳ
ｉ基板内へ散逸してしまう。この結果、ＳｉＯx 膜の温
度が余り上昇せず、窒化反応が進行し難くなると考えら
れるからである。窒化反応を促進するためにレーザ・パ
ワーを増大させれば、基板の表面荒れが生ずる懸念があ
るため、パワー増大にも限界がある。
化または酸化窒化に適用することを考えた。ただし、こ
れを従来のようなＳｉＯx 膜の窒化または酸化窒化にも
とづいて行うことは、以下の理由により難しい。すなわ
ち、ＳｉＯx はＳｉに比べて光吸収率が小さく、かつ熱
伝導率が低い。したがって、Ｓｉ基板上のＳｉＯx 膜に
レーザ照射を行っても、レーザ光はＳｉＯx 膜を透過し
て主にＳｉ基板の表層部で吸収され、しかもここで生成
した熱はＳｉＯx 膜へは伝導せずに、熱伝導率の高いＳ
ｉ基板内へ散逸してしまう。この結果、ＳｉＯx 膜の温
度が余り上昇せず、窒化反応が進行し難くなると考えら
れるからである。窒化反応を促進するためにレーザ・パ
ワーを増大させれば、基板の表面荒れが生ずる懸念があ
るため、パワー増大にも限界がある。
【０００９】本発明の絶縁膜の形成方法は、上述の懸念
を考慮して提案されるものであり、下地材料層の上にＳ
ｉＯx 薄膜を形成する工程と、前記ＳｉＯx 薄膜の上に
Ｓｉ系薄膜を形成する工程と、少なくとも窒素を含有す
る雰囲気下で前記Ｓｉ系薄膜のレーザ・アニールを行う
工程とを有するものである。
を考慮して提案されるものであり、下地材料層の上にＳ
ｉＯx 薄膜を形成する工程と、前記ＳｉＯx 薄膜の上に
Ｓｉ系薄膜を形成する工程と、少なくとも窒素を含有す
る雰囲気下で前記Ｓｉ系薄膜のレーザ・アニールを行う
工程とを有するものである。
【００１０】ここで、前記下地材料層としてはＳｉ基板
または多結晶Ｓｉ層を用いることができる。Ｓｉ基板を
下地材料層とするプロセスには、たとえばＭＯＳトラン
ジスタのゲート絶縁膜形成やトレンチ・キャパシタのキ
ャパシタ絶縁膜形成がある。また、多結晶Ｓｉを下地材
料層とするプロセスには、たとえばＥＰＲＯＭのフロー
ティング・ゲート電極上の電極間絶縁膜形成、薄膜トラ
ンジスタのゲート絶縁膜形成、スタック・キャパシタの
キャパシタ絶縁膜形成がある。
または多結晶Ｓｉ層を用いることができる。Ｓｉ基板を
下地材料層とするプロセスには、たとえばＭＯＳトラン
ジスタのゲート絶縁膜形成やトレンチ・キャパシタのキ
ャパシタ絶縁膜形成がある。また、多結晶Ｓｉを下地材
料層とするプロセスには、たとえばＥＰＲＯＭのフロー
ティング・ゲート電極上の電極間絶縁膜形成、薄膜トラ
ンジスタのゲート絶縁膜形成、スタック・キャパシタの
キャパシタ絶縁膜形成がある。
【００１１】また、本発明は窒素を含有する雰囲気中で
レーザ・アニールを行って窒化反応を進行させることを
基本とするが、この反応系に酸素が関与していれば酸化
窒化を進行させることもできる。
レーザ・アニールを行って窒化反応を進行させることを
基本とするが、この反応系に酸素が関与していれば酸化
窒化を進行させることもできる。
【００１２】前記Ｓｉ系薄膜としては、多結晶Ｓｉ薄膜
を用いても良いが、アモルファスＳｉ薄膜を用いること
が特に好ましい。これは、粒界を持たないアモルファス
Ｓｉの方が多結晶Ｓｉに比べて膜質の優れた薄膜を形成
し易く、また融点の低いアモルファスＳｉの方が多結晶
Ｓｉに比べてレーザ・アニールを行う上で有利だからで
ある。
を用いても良いが、アモルファスＳｉ薄膜を用いること
が特に好ましい。これは、粒界を持たないアモルファス
Ｓｉの方が多結晶Ｓｉに比べて膜質の優れた薄膜を形成
し易く、また融点の低いアモルファスＳｉの方が多結晶
Ｓｉに比べてレーザ・アニールを行う上で有利だからで
ある。
【００１３】本発明の半導体装置は、上述のようにして
形成された絶縁膜を用いて構成されるものである。この
絶縁膜の実用上重要な用途としては、ＭＯＳトランジス
タのゲート絶縁膜、不揮発性メモリ素子のゲート電極間
絶縁膜、および容量素子のキャパシタ絶縁膜を挙げるこ
とができる。
形成された絶縁膜を用いて構成されるものである。この
絶縁膜の実用上重要な用途としては、ＭＯＳトランジス
タのゲート絶縁膜、不揮発性メモリ素子のゲート電極間
絶縁膜、および容量素子のキャパシタ絶縁膜を挙げるこ
とができる。
【００１４】
【作用】本発明の絶縁膜の形成方法においてＳｉＯx 薄
膜上に形成されるＳｉ系薄膜は、ＳｉＯx 薄膜と異なり
紫外光領域における光吸収率が大きいので、レーザ光の
エネルギーの大部分はこのＳｉ系薄膜で効率良く吸収さ
れる。しかも、下地のＳｉＯx 薄膜の熱伝導率が低いた
め、Ｓｉ系薄膜内で生成した熱は下地側へはほとんど散
逸せずに膜中に蓄積される。この結果、Ｓｉ系薄膜は効
率良く加熱され、窒化あるいは酸化窒化される。このＳ
ｉ系薄膜として、粒界を持たず、融点の低いアモルファ
スＳｉ薄膜を用いると、特に膜質の良好なＳｉx Ｎy 薄
膜もしくはＳｉＯx Ｎy 薄膜を形成することができる。
膜上に形成されるＳｉ系薄膜は、ＳｉＯx 薄膜と異なり
紫外光領域における光吸収率が大きいので、レーザ光の
エネルギーの大部分はこのＳｉ系薄膜で効率良く吸収さ
れる。しかも、下地のＳｉＯx 薄膜の熱伝導率が低いた
め、Ｓｉ系薄膜内で生成した熱は下地側へはほとんど散
逸せずに膜中に蓄積される。この結果、Ｓｉ系薄膜は効
率良く加熱され、窒化あるいは酸化窒化される。このＳ
ｉ系薄膜として、粒界を持たず、融点の低いアモルファ
スＳｉ薄膜を用いると、特に膜質の良好なＳｉx Ｎy 薄
膜もしくはＳｉＯx Ｎy 薄膜を形成することができる。
【００１５】このレーザ・アニールの結果、ＳｉＯx ／
Ｓｉx Ｎy 積層系、もしくはＳｉＯx ／ＳｉＯx Ｎy 積
層系が形成される。この積層系の内部応力は低く、半導
体装置の特性に悪影響を与えるものではない。ところ
で、従来のＲＴＮによるＳｉＯx 薄膜の窒化では、窒素
がＳｉＯx 膜中を拡散して下地のＳｉ基板との界面付近
に偏析し、これにより電流駆動能力が低下する問題が生
じていた。しかし、本発明ではかかる積層構造からも明
らかなように、窒素を含む膜はＳｉＯx 薄膜の上層側に
積層され、ＳｉＯx 薄膜そのものの中にほとんど分布し
ないので、ＳｉＯx 薄膜中の固定電荷や界面準位密度の
増加が抑制され、閾値電圧Ｖthや相互コンダクタンスｇ
m が長期間安定に維持される。
Ｓｉx Ｎy 積層系、もしくはＳｉＯx ／ＳｉＯx Ｎy 積
層系が形成される。この積層系の内部応力は低く、半導
体装置の特性に悪影響を与えるものではない。ところ
で、従来のＲＴＮによるＳｉＯx 薄膜の窒化では、窒素
がＳｉＯx 膜中を拡散して下地のＳｉ基板との界面付近
に偏析し、これにより電流駆動能力が低下する問題が生
じていた。しかし、本発明ではかかる積層構造からも明
らかなように、窒素を含む膜はＳｉＯx 薄膜の上層側に
積層され、ＳｉＯx 薄膜そのものの中にほとんど分布し
ないので、ＳｉＯx 薄膜中の固定電荷や界面準位密度の
増加が抑制され、閾値電圧Ｖthや相互コンダクタンスｇ
m が長期間安定に維持される。
【００１６】また、本発明ではレーザ照射を受けたＳｉ
系薄膜以外の領域にはほとんど熱伝導が生じないので、
たとえ下地のＳｉ基板や多結晶シリコン層に拡散層が形
成されていたとしても、その不純物プロファイルを変化
させることがない。
系薄膜以外の領域にはほとんど熱伝導が生じないので、
たとえ下地のＳｉ基板や多結晶シリコン層に拡散層が形
成されていたとしても、その不純物プロファイルを変化
させることがない。
【００１７】かかる絶縁膜をＭＯＳトランジスタのゲー
ト絶縁膜、不揮発性メモリ素子のゲート電極間絶縁膜、
容量素子のキャパシタ絶縁膜に適用した場合には、動作
特性、長期信頼性に優れる半導体装置を構成することが
できる。
ト絶縁膜、不揮発性メモリ素子のゲート電極間絶縁膜、
容量素子のキャパシタ絶縁膜に適用した場合には、動作
特性、長期信頼性に優れる半導体装置を構成することが
できる。
【００１８】
【実施例】以下、本発明の具体的な実施例について説明
する。
する。
【００１９】実施例１ 本実施例では、ＳｉＯx 薄膜上のアモルファス・シリコ
ン薄膜についてＮ2 Ｏ雰囲気中でおけるエキシマ・レー
ザ・アニールを行い、ＳｉＯx ／ＳｉＯx Ｎy積層系か
らなるゲート絶縁膜を形成し、さらにこれを用いてＭＯ
Ｓ−ＦＥＴを構成した。このゲート絶縁膜の形成プロセ
スおよびＭＯＳ−ＦＥＴの構成を、図１を参照しながら
説明する。
ン薄膜についてＮ2 Ｏ雰囲気中でおけるエキシマ・レー
ザ・アニールを行い、ＳｉＯx ／ＳｉＯx Ｎy積層系か
らなるゲート絶縁膜を形成し、さらにこれを用いてＭＯ
Ｓ−ＦＥＴを構成した。このゲート絶縁膜の形成プロセ
スおよびＭＯＳ−ＦＥＴの構成を、図１を参照しながら
説明する。
【００２０】まず、図１（ａ）に示されるように、予め
素子分離領域やウェル（いずれも図示せず。）が形成さ
れた単結晶Ｓｉ基板１上に、その表面を熱酸化して厚さ
約３ｎｍのＳｉＯx 膜２を形成し、さらにＣＶＤ法によ
りアモルファスＳｉ膜３を約２ｎｍの厚さに堆積させ
た。
素子分離領域やウェル（いずれも図示せず。）が形成さ
れた単結晶Ｓｉ基板１上に、その表面を熱酸化して厚さ
約３ｎｍのＳｉＯx 膜２を形成し、さらにＣＶＤ法によ
りアモルファスＳｉ膜３を約２ｎｍの厚さに堆積させ
た。
【００２１】次に、上記ウェハをＫｒＦエキシマ・レー
ザ光源を用いるレーザ・アニール装置にセットし、Ｎ2
Ｏ雰囲気中、２００〜３００ｍＪ／ｃｍ2 のパワーでア
ニールを行った。この過程では、ほぼアモルファスＳｉ
膜３のみが選択的に加熱されて酸化窒化反応が進行し、
図１（ｂ）に示されるようにＳｉＯx Ｎy 膜４が形成さ
れた。このとき、単結晶Ｓｉ基板１内の不純物プロファ
イルに悪影響が及ぶことはなかった。
ザ光源を用いるレーザ・アニール装置にセットし、Ｎ2
Ｏ雰囲気中、２００〜３００ｍＪ／ｃｍ2 のパワーでア
ニールを行った。この過程では、ほぼアモルファスＳｉ
膜３のみが選択的に加熱されて酸化窒化反応が進行し、
図１（ｂ）に示されるようにＳｉＯx Ｎy 膜４が形成さ
れた。このとき、単結晶Ｓｉ基板１内の不純物プロファ
イルに悪影響が及ぶことはなかった。
【００２２】本実施例ではさらに、このＳｉＯx Ｎy 膜
４をその下のＳｉＯx 膜２と共にゲート絶縁膜６として
用いるＭＯＳ−ＦＥＴを構成した。このＭＯＳ−ＦＥＴ
は、図１（ｃ）に示される構成を有し、通常のＬＤＤプ
ロセスにしたがって作成した。すなわち、上記ゲート絶
縁膜６上で不純物を含有する多結晶シリコン層をパター
ニングしてゲート電極７を形成し、このゲート電極をマ
スクとするイオン注入、およびこの後にエッチバック・
プロセスにより形成されるサイドウォールをマスクとす
るイオン注入により自己整合的にソース・ドレイン領域
８を形成し、ウェハの全面にＳｉＯx 層間絶縁膜９を堆
積した後、ソース・ドレイン領域８に臨むコンタクト・
ホール１０を開口し、これをＡｌ−１％Ｓｉ配線層１１
で埋め込んだ。
４をその下のＳｉＯx 膜２と共にゲート絶縁膜６として
用いるＭＯＳ−ＦＥＴを構成した。このＭＯＳ−ＦＥＴ
は、図１（ｃ）に示される構成を有し、通常のＬＤＤプ
ロセスにしたがって作成した。すなわち、上記ゲート絶
縁膜６上で不純物を含有する多結晶シリコン層をパター
ニングしてゲート電極７を形成し、このゲート電極をマ
スクとするイオン注入、およびこの後にエッチバック・
プロセスにより形成されるサイドウォールをマスクとす
るイオン注入により自己整合的にソース・ドレイン領域
８を形成し、ウェハの全面にＳｉＯx 層間絶縁膜９を堆
積した後、ソース・ドレイン領域８に臨むコンタクト・
ホール１０を開口し、これをＡｌ−１％Ｓｉ配線層１１
で埋め込んだ。
【００２３】このようにして構成されたＭＯＳ−ＦＥＴ
は、高いホットキャリヤ耐性を示し、またその閾値電圧
Ｖthや相互コンダクタンスｇm は高電界ストレス印加に
対しても優れた耐性を示した。
は、高いホットキャリヤ耐性を示し、またその閾値電圧
Ｖthや相互コンダクタンスｇm は高電界ストレス印加に
対しても優れた耐性を示した。
【００２４】実施例２ 本実施例では、ＳｉＯx 薄膜上のアモルファス・シリコ
ン薄膜についてＮＨ3雰囲気中でおけるエキシマ・レー
ザ・アニールを行い、ＳｉＯx ／Ｓｉx Ｎy 積層系から
なるゲート絶縁膜を形成し、さらにこれを用いてＭＯＳ
−ＦＥＴを構成した。
ン薄膜についてＮＨ3雰囲気中でおけるエキシマ・レー
ザ・アニールを行い、ＳｉＯx ／Ｓｉx Ｎy 積層系から
なるゲート絶縁膜を形成し、さらにこれを用いてＭＯＳ
−ＦＥＴを構成した。
【００２５】本実施例におけるゲート絶縁膜の形成方法
は、エキシマ・レーザ・アニールの雰囲気をＮＨ3 に変
更した以外は、実施例１と同じである。アニール時には
アモルファスＳｉ膜３が選択的に加熱されて窒化反応が
進行し、図１（ｂ）に示されるようにＳｉx Ｎy 膜５が
形成された。さらに、このＳｉx Ｎy 膜５をその下のＳ
ｉＯx 膜２と共にゲート絶縁膜６として用い、実施例１
と同様にＭＯＳ−ＦＥＴを構成したところ、良好な動作
特性を達成することができた。
は、エキシマ・レーザ・アニールの雰囲気をＮＨ3 に変
更した以外は、実施例１と同じである。アニール時には
アモルファスＳｉ膜３が選択的に加熱されて窒化反応が
進行し、図１（ｂ）に示されるようにＳｉx Ｎy 膜５が
形成された。さらに、このＳｉx Ｎy 膜５をその下のＳ
ｉＯx 膜２と共にゲート絶縁膜６として用い、実施例１
と同様にＭＯＳ−ＦＥＴを構成したところ、良好な動作
特性を達成することができた。
【００２６】なお、ＮＨ3 雰囲気中におけるアニールに
関しては、ＲＴＮでＳｉＯx 薄膜をＮＨ3 雰囲気中で窒
化した後に再酸化を行うと、窒化により一旦低下した絶
縁膜の絶縁耐圧が回復することが知られている。これ
は、ＮＨ3 から供給されるＨに起因して膜中に形成され
た電子捕獲サイトが、再酸化により消滅するためと考え
られている。
関しては、ＲＴＮでＳｉＯx 薄膜をＮＨ3 雰囲気中で窒
化した後に再酸化を行うと、窒化により一旦低下した絶
縁膜の絶縁耐圧が回復することが知られている。これ
は、ＮＨ3 から供給されるＨに起因して膜中に形成され
た電子捕獲サイトが、再酸化により消滅するためと考え
られている。
【００２７】本実施例においても、上述のようにＮＨ3
雰囲気中でエキシマ・レーザ・アニールを行った後、Ｓ
ｉx Ｎy 膜５を再酸化することにより、同様の効果を得
るようにしても良い。
雰囲気中でエキシマ・レーザ・アニールを行った後、Ｓ
ｉx Ｎy 膜５を再酸化することにより、同様の効果を得
るようにしても良い。
【００２８】実施例３ 本実施例では、ＳｉＯx 薄膜上のアモルファス・シリコ
ン薄膜についてＮ2 Ｏ雰囲気中でおけるエキシマ・レー
ザ・アニールを行い、ＳｉＯx ／ＳｉＯx Ｎy積層系か
らなるゲート電極間絶縁膜を形成し、さらにこれを用い
てＥＰＲＯＭを構成した。
ン薄膜についてＮ2 Ｏ雰囲気中でおけるエキシマ・レー
ザ・アニールを行い、ＳｉＯx ／ＳｉＯx Ｎy積層系か
らなるゲート電極間絶縁膜を形成し、さらにこれを用い
てＥＰＲＯＭを構成した。
【００２９】このＥＰＲＯＭのメモリセルの構成を、図
２に示す。このメモリセルは、単結晶Ｓｉ基板２１上に
ＳｉＯx からなるゲート絶縁膜２２を介して多結晶Ｓｉ
からなるフローティング・ゲート電極２３、さらにゲー
ト電極間絶縁膜２６を介してコントロール・ゲート電極
２７が積層され、これら両ゲート電極２６，２７をマス
クとして単結晶Ｓｉ基板２１内に自己整合的にソース・
ドレイン領域２８が形成され、ここへＳｉＯx 層間絶縁
膜２９に開口されたコンタクト・ホール３０を通じてＡ
ｌ−１％Ｓｉ配線層３１が接続されてなるものである。
２に示す。このメモリセルは、単結晶Ｓｉ基板２１上に
ＳｉＯx からなるゲート絶縁膜２２を介して多結晶Ｓｉ
からなるフローティング・ゲート電極２３、さらにゲー
ト電極間絶縁膜２６を介してコントロール・ゲート電極
２７が積層され、これら両ゲート電極２６，２７をマス
クとして単結晶Ｓｉ基板２１内に自己整合的にソース・
ドレイン領域２８が形成され、ここへＳｉＯx 層間絶縁
膜２９に開口されたコンタクト・ホール３０を通じてＡ
ｌ−１％Ｓｉ配線層３１が接続されてなるものである。
【００３０】ここで、上記ゲート電極間絶縁膜２６は下
層側から順にＳｉＯx 膜２４とＳｉＯx Ｎy 膜２５とが
積層されたものである。このＳｉＯx Ｎy 膜２５は、Ｓ
ｉＯx 膜２４上にアモルファスＳｉ膜を積層し、実施例
１で上述した方法にしたがってＮ2 Ｏ雰囲気中でエキシ
マ・レーザ・アニールを行うことにより形成した。この
ゲート電極間絶縁膜２６は情報の書き込みを繰り返し行
っても劣化しないため、上記ＥＰＲＯＭは優れた長期信
頼性を示した。
層側から順にＳｉＯx 膜２４とＳｉＯx Ｎy 膜２５とが
積層されたものである。このＳｉＯx Ｎy 膜２５は、Ｓ
ｉＯx 膜２４上にアモルファスＳｉ膜を積層し、実施例
１で上述した方法にしたがってＮ2 Ｏ雰囲気中でエキシ
マ・レーザ・アニールを行うことにより形成した。この
ゲート電極間絶縁膜２６は情報の書き込みを繰り返し行
っても劣化しないため、上記ＥＰＲＯＭは優れた長期信
頼性を示した。
【００３１】なお、上記エキシマ・レーザ・アニールを
ＮＨ3 雰囲気中で行い、ＳｉＯx Ｎy 膜２５の代わりに
Ｓｉx Ｎy 膜を形成しても、同様に良好な結果を得るこ
とができた。
ＮＨ3 雰囲気中で行い、ＳｉＯx Ｎy 膜２５の代わりに
Ｓｉx Ｎy 膜を形成しても、同様に良好な結果を得るこ
とができた。
【００３２】実施例４ 本実施例では、ＳｉＯx 薄膜上のアモルファス・シリコ
ン薄膜についてＮ2 Ｏ雰囲気中でおけるエキシマ・レー
ザ・アニールを行い、ＳｉＯx ／ＳｉＯx Ｎy積層系か
らなるキャパシタ絶縁膜を形成し、さらにこれを用いて
トレンチ・キャパシタを構成した。
ン薄膜についてＮ2 Ｏ雰囲気中でおけるエキシマ・レー
ザ・アニールを行い、ＳｉＯx ／ＳｉＯx Ｎy積層系か
らなるキャパシタ絶縁膜を形成し、さらにこれを用いて
トレンチ・キャパシタを構成した。
【００３３】このトレンチ・キャパシタの構成を、図３
に示す。このキャパシタは、単結晶Ｓｉ基板４０にＲＩ
Ｅ（反応性イオン・エッチング）によりトレンチ４１が
形成され、その内壁面を被覆するごとくキャパシタ絶縁
膜４４が形成され、さらに上記トレンチ４１が多結晶Ｓ
ｉプレート電極４５に埋め込まれてなるものである。
に示す。このキャパシタは、単結晶Ｓｉ基板４０にＲＩ
Ｅ（反応性イオン・エッチング）によりトレンチ４１が
形成され、その内壁面を被覆するごとくキャパシタ絶縁
膜４４が形成され、さらに上記トレンチ４１が多結晶Ｓ
ｉプレート電極４５に埋め込まれてなるものである。
【００３４】ここで、上記キャパシタ絶縁膜４４は下層
側から順にＳｉＯx 膜４２とＳｉＯx Ｎy 膜４３とが積
層されたものである。このＳｉＯx Ｎy 膜４３は、Ｓｉ
Ｏx膜２４上にアモルファスＳｉ膜を積層し、実施例１
で上述した方法にしたがってＮ2 Ｏ雰囲気中でエキシマ
・レーザ・アニールを行うことにより形成されてなるも
のである。
側から順にＳｉＯx 膜４２とＳｉＯx Ｎy 膜４３とが積
層されたものである。このＳｉＯx Ｎy 膜４３は、Ｓｉ
Ｏx膜２４上にアモルファスＳｉ膜を積層し、実施例１
で上述した方法にしたがってＮ2 Ｏ雰囲気中でエキシマ
・レーザ・アニールを行うことにより形成されてなるも
のである。
【００３５】このキャパシタ絶縁膜４４は電荷の蓄積を
繰り返し行っても劣化しないため、上記トレンチ・キャ
パシタは安定した容量を維持した。なお、上記エキシマ
・レーザ・アニールをＮＨ3 雰囲気中で行い、ＳｉＯx
Ｎy 膜４３の代わりにＳｉx Ｎy 膜を形成しても、同様
に良好な結果を得ることができた。
繰り返し行っても劣化しないため、上記トレンチ・キャ
パシタは安定した容量を維持した。なお、上記エキシマ
・レーザ・アニールをＮＨ3 雰囲気中で行い、ＳｉＯx
Ｎy 膜４３の代わりにＳｉx Ｎy 膜を形成しても、同様
に良好な結果を得ることができた。
【００３６】以上、本発明を４例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。たとえば、上述のＳｉＯx ／ＳｉＯx Ｎ
y 積層系やＳｉＯx ／Ｓｉx Ｎy 積層系にさらにＳｉＯ
x 膜を積層していわゆるＯＮＯ構造を達成することも可
能である。
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。たとえば、上述のＳｉＯx ／ＳｉＯx Ｎ
y 積層系やＳｉＯx ／Ｓｉx Ｎy 積層系にさらにＳｉＯ
x 膜を積層していわゆるＯＮＯ構造を達成することも可
能である。
【００３７】また、これらの積層系は上述の実施例に示
した素子以外に、たとえば薄膜トランジスタやスタック
・キャパシタにも適用することができる。この他、素子
の構成の細部、膜厚、成膜方法、レーザ・アニール条件
等が適宜変更可能であることは、言うまでもない。
した素子以外に、たとえば薄膜トランジスタやスタック
・キャパシタにも適用することができる。この他、素子
の構成の細部、膜厚、成膜方法、レーザ・アニール条件
等が適宜変更可能であることは、言うまでもない。
【００３８】
【発明の効果】以上の説明からも明らかなように、本発
明によれば薄膜化に対応しつつ、かつ下地の不純物プロ
ファイルに影響を与えない、高い信頼性を有する絶縁膜
の形成が可能となる。また、この絶縁膜をＭＯＳ−ＦＥ
Ｔ，ＥＰＲＯＭ，容量素子に適用することにより、半導
体装置の動作特性や長期信頼性を改善することができ
る。
明によれば薄膜化に対応しつつ、かつ下地の不純物プロ
ファイルに影響を与えない、高い信頼性を有する絶縁膜
の形成が可能となる。また、この絶縁膜をＭＯＳ−ＦＥ
Ｔ，ＥＰＲＯＭ，容量素子に適用することにより、半導
体装置の動作特性や長期信頼性を改善することができ
る。
【図１】本発明をＭＯＳ−ＦＥＴの製造に適用したプロ
セス例をその工程順にしたがって示す模式的断面図であ
り、（ａ）は単結晶Ｓｉ基板上にＳｉＯx 膜とアモルフ
ァスＳｉ膜の積層系を形成した状態、（ｂ）はエキシマ
・レーザ・アニールによりアモルファスＳｉ膜をＳｉＯ
x Ｎy 膜またはＳｉx Ｎy 膜に変化させ、２層構成のゲ
ート絶縁膜を形成した状態、（ｃ）はＬＤＤ構造を有す
るＭＯＳ−ＦＥＴを構成した状態をそれぞれ表す。
セス例をその工程順にしたがって示す模式的断面図であ
り、（ａ）は単結晶Ｓｉ基板上にＳｉＯx 膜とアモルフ
ァスＳｉ膜の積層系を形成した状態、（ｂ）はエキシマ
・レーザ・アニールによりアモルファスＳｉ膜をＳｉＯ
x Ｎy 膜またはＳｉx Ｎy 膜に変化させ、２層構成のゲ
ート絶縁膜を形成した状態、（ｃ）はＬＤＤ構造を有す
るＭＯＳ−ＦＥＴを構成した状態をそれぞれ表す。
【図２】本発明を適用したＥＰＲＯＭの構成例を示す模
式的断面図である。
式的断面図である。
【図３】本発明を適用したトレンチ・キャパシタの構成
例を示す模式的断面図である。
例を示す模式的断面図である。
１，２１，４０・・・単結晶Ｓｉ基板 ２，２４，４２・・・ＳｉＯx 膜 ３ ・・・アモルファスＳｉ膜 ４，２５，４３・・・ＳｉＯx Ｎy 膜 ５ ・・・Ｓｉx Ｎy 膜 ６ ・・・ゲート絶縁膜 ２６ ・・・ゲート電極間絶縁膜 ４１ ・・・トレンチ ４４ ・・・キャパシタ絶縁膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１月７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】次に、上記ウェハをＸｅＣｌまたはＫｒＦ
エキシマレーザ光源を用いるレーザ・アニール装置にセ
ットし、Ｎ２Ｏ雰囲気中、２００〜３００ｍＪ／ｃｍ２
のパワーでアニールを行った。この課程では、ほぼアモ
ルファスＳｉ膜３のみが選択的に加熱されて酸化窒化反
応が進行し、図１（ｂ）に示されるようにＳｉＯｘＮｙ
膜が形成された。このとき、単結晶Ｓｉ基板１内の不純
物プロファイルに悪影響が及ぶことはなかった。
エキシマレーザ光源を用いるレーザ・アニール装置にセ
ットし、Ｎ２Ｏ雰囲気中、２００〜３００ｍＪ／ｃｍ２
のパワーでアニールを行った。この課程では、ほぼアモ
ルファスＳｉ膜３のみが選択的に加熱されて酸化窒化反
応が進行し、図１（ｂ）に示されるようにＳｉＯｘＮｙ
膜が形成された。このとき、単結晶Ｓｉ基板１内の不純
物プロファイルに悪影響が及ぶことはなかった。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 21/8242 27/108
Claims (5)
- 【請求項１】 下地材料層の上に酸化シリコン薄膜を形
成する工程と、 前記酸化シリコン薄膜の上にシリコン系薄膜を形成する
工程と、 少なくとも窒素を含有する雰囲気下で前記シリコン系薄
膜のレーザ・アニールを行う工程とを有することを特徴
とする絶縁膜の形成方法。 - 【請求項２】 前記下地材料層は、シリコン基板または
多結晶シリコン層であることを特徴とする請求項１記載
の絶縁膜の形成方法。 - 【請求項３】 前記シリコン系薄膜はアモルファス・シ
リコン薄膜であることを特徴とする請求項１または請求
項２に記載の絶縁膜の形成方法。 - 【請求項４】 請求項１ないし請求項３のいずれか１項
に記載の絶縁膜の形成方法により形成された絶縁膜を用
いて構成される半導体装置。 - 【請求項５】 前記絶縁膜は、ＭＯＳトランジスタのゲ
ート絶縁膜、不揮発性メモリ素子のゲート電極間絶縁
膜、もしくは容量素子のキャパシタ絶縁膜のいずれかで
あることを特徴とする請求項４記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5226598A JPH0745608A (ja) | 1993-07-31 | 1993-07-31 | 絶縁膜の形成方法およびこれを用いて製造される半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5226598A JPH0745608A (ja) | 1993-07-31 | 1993-07-31 | 絶縁膜の形成方法およびこれを用いて製造される半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0745608A true JPH0745608A (ja) | 1995-02-14 |
Family
ID=16847705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5226598A Withdrawn JPH0745608A (ja) | 1993-07-31 | 1993-07-31 | 絶縁膜の形成方法およびこれを用いて製造される半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0745608A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10321840A (ja) * | 1997-03-13 | 1998-12-04 | Lsi Logic Corp | Ｍｏｓ素子のポリシリコンゲート電極及びその製造方法 |
| KR100953023B1 (ko) * | 2008-01-14 | 2010-04-14 | 주식회사 하이닉스반도체 | 게이트 전극 형성 방법 |
-
1993
- 1993-07-31 JP JP5226598A patent/JPH0745608A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10321840A (ja) * | 1997-03-13 | 1998-12-04 | Lsi Logic Corp | Ｍｏｓ素子のポリシリコンゲート電極及びその製造方法 |
| KR100953023B1 (ko) * | 2008-01-14 | 2010-04-14 | 주식회사 하이닉스반도체 | 게이트 전극 형성 방법 |
| US7795123B2 (en) | 2008-01-14 | 2010-09-14 | Hynix Semiconductor Inc. | Method of forming gate electrode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7535067B2 (en) | Transistor in semiconductor devices and method of fabricating the same | |
| KR100190757B1 (ko) | 모스 전계 효과 트랜지스터 형성방법 | |
| JP3220645B2 (ja) | 半導体装置の製造方法 | |
| JP2000332237A (ja) | 半導体装置の製造方法 | |
| US6417570B1 (en) | Layered dielectric film structure suitable for gate dielectric application in sub-0.25 μm technologies | |
| US6767847B1 (en) | Method of forming a silicon nitride-silicon dioxide gate stack | |
| JPS6344770A (ja) | 電界効果型トランジスタの製造方法 | |
| US6800901B2 (en) | Process for the selective formation of salicide on active areas of MOS devices | |
| JPH09312395A (ja) | 半導体装置の製造方法 | |
| JP3119190B2 (ja) | 半導体装置の製造方法 | |
| US6060369A (en) | Nitrogen bearing sacrificial oxide with subsequent high nitrogen dopant profile for high performance MOSFET | |
| US7129141B2 (en) | Method for manufacturing a semiconductor device having a low junction leakage current | |
| US6309932B1 (en) | Process for forming a plasma nitride film suitable for gate dielectric application in sub-0.25 μm technologies | |
| JPH0745608A (ja) | 絶縁膜の形成方法およびこれを用いて製造される半導体装置 | |
| JP3028635B2 (ja) | メモリトランジスタ | |
| JP3061027B2 (ja) | 半導体装置の製造方法 | |
| JPH06310666A (ja) | デュアルゲート構造ｃｍｏｓ型半導体装置の製造方法 | |
| JP2623902B2 (ja) | 半導体装置とその製造方法 | |
| US20050127446A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JPH11186544A (ja) | 浅い接合のソース／ドレーンを有するｍｏｓトランジスター及びその製造方法 | |
| JP3429567B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JP3033579B2 (ja) | 薄膜トランジスタの製法 | |
| JP2961388B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| JPH1126766A (ja) | Ｍｏｓ型電界効果トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |