KR101725304B1 - 폴리실리콘 증착 장치 및 이에 따른 증착 방법 - Google Patents
폴리실리콘 증착 장치 및 이에 따른 증착 방법 Download PDFInfo
- Publication number
- KR101725304B1 KR101725304B1 KR1020150146520A KR20150146520A KR101725304B1 KR 101725304 B1 KR101725304 B1 KR 101725304B1 KR 1020150146520 A KR1020150146520 A KR 1020150146520A KR 20150146520 A KR20150146520 A KR 20150146520A KR 101725304 B1 KR101725304 B1 KR 101725304B1
- Authority
- KR
- South Korea
- Prior art keywords
- laser
- amorphous silicon
- polysilicon
- substrate
- plasma
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 64
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 60
- 238000000151 deposition Methods 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 230000008021 deposition Effects 0.000 claims abstract description 33
- 230000001678 irradiating effect Effects 0.000 claims abstract description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 62
- 238000005224 laser annealing Methods 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000007787 solid Substances 0.000 claims description 4
- 239000007789 gas Substances 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 13
- 238000002425 crystallisation Methods 0.000 description 9
- 230000008025 crystallization Effects 0.000 description 8
- -1 for example Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 6
- 239000012780 transparent material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000012071 phase Substances 0.000 description 3
- 229920002284 Cellulose triacetate Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- NNLVGZFZQQXQNW-ADJNRHBOSA-N [(2r,3r,4s,5r,6s)-4,5-diacetyloxy-3-[(2s,3r,4s,5r,6r)-3,4,5-triacetyloxy-6-(acetyloxymethyl)oxan-2-yl]oxy-6-[(2r,3r,4s,5r,6s)-4,5,6-triacetyloxy-2-(acetyloxymethyl)oxan-3-yl]oxyoxan-2-yl]methyl acetate Chemical compound O([C@@H]1O[C@@H]([C@H]([C@H](OC(C)=O)[C@H]1OC(C)=O)O[C@H]1[C@@H]([C@@H](OC(C)=O)[C@H](OC(C)=O)[C@@H](COC(C)=O)O1)OC(C)=O)COC(=O)C)[C@@H]1[C@@H](COC(C)=O)O[C@@H](OC(C)=O)[C@H](OC(C)=O)[C@H]1OC(C)=O NNLVGZFZQQXQNW-ADJNRHBOSA-N 0.000 description 2
- 229920001577 copolymer Polymers 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229920000307 polymer substrate Polymers 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H01L21/205—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
- H05H1/00—Generating plasma; Handling plasma
- H05H1/24—Generating plasma
- H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Electromagnetism (AREA)
- High Energy & Nuclear Physics (AREA)
- Optics & Photonics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Recrystallisation Techniques (AREA)
Abstract
기재의 하부에서 레이저를 조사하여 폴리실리콘을 증착하는 폴리실리콘 증착 장치 및 상기 장치에 따른 증착 방법에 관한 것이다.
Description
본원은, 기재의 하부에서 레이저를 조사하여 폴리실리콘을 증착하는 폴리실리콘 증착 장치 및 상기 장치에 따른 증착 방법에 관한 것이다.
박막트랜지스터(thin film transistor, TFT)에 사용되는 활성층(active layer)을 폴리실리콘 박막으로서 형성하기 위해서, 절연 기재 상에 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD) 또는 저압 화학 기상 증착법(low pressure chemical vapor deposition, LPCVD)을 이용하여 순수 비정질 실리콘(intrinsic amorphous silicon)을 증착한 후, 이를 다시 결정화하는 방법을 이용한다.
결정화 방법에는 고출력의 펄스 레이저인 엑시머 레이저를 순간적으로 조사하여 열을 가함으로써 비정질 실리콘을 결정화하는 엑시머 레이저 어닐링(excimer laser annealing, ELA)법, 반응로 내에서 노 가열법을 이용하여 비정질 실리콘을 결정화하는 고상 결정화(solid phase crystallization, SPC)법, 완전 멜팅 영역대의 에너지를 사용하는 순차적 측면 고상화(sequential lateral solidification, SLS)법, 비정질 실리콘막 상에 금속을 선택적으로 증착한 후 전기장을 인가하여 금속을 씨드(seed)로 하여 결정화가 일어나도록 유도하는 금속 유도 결정화(meal induced crystallization, MIC)법, 또는 상기 MIC 법의 응용 기술로서, 채널 위에 금속을 증착하는 대신 게이트 전극을 형성한 후 자기 정렬된 구조에서 소스 및 드레인 위에 금속을 얇게 증착하여 금속 유도 결정화를 유발하여 채널 쪽으로 측면 결정화를 유도하는 금속 유도 측면 결정화(metal induced lateral crystallization, MILC)법 등이 이용된다.
이 중, 상기 ELA법은, 약 300 ㎛ 내지 약 800 ㎛ 정도의 두꺼운 두께의 실리콘막을 용융시키기 위해 단파장(λ = 0.3 ㎛)의 강한 에너지를 펄스 형태로 투과시키기 때문에 빠른 속도의 결정화가 가능하고, 결정성이 뛰어나 소자의 이동도가 향상됨으로써 소자의 동작 특성이 우수한 장점이 있어, 널리 이용되고 있다.
그러나, 상기 ELA 법은 몇 가지 중대한 단점을 가지고 있다. 예를 들어, 레이저 빔 자체의 조사량이 불균일한 레이저 시스템 상의 문제점, 조대한 결정립(coarse grain)을 얻기 위한 레이저 에너지 밀도의 공정 영역이 극히 제한되어 있다는 레이저 공정 상의 문제점, 및 대면적에 샷(shot) 자국이 남는다는 문제점을 가지고 있다.
상기와 같은 문제점들은 다결정 실리콘 TFT의 활성층을 구성하는 다결정 실리콘 박막의 결정립 크기의 불균일성을 야기시킨다. 또한, 액상에서 고상으로의 상변태를 동반하며 생성되는 다결정 실리콘의 경우 부피 팽창이 수반되므로, 결정립계가 만들어지는 지점으로부터 표면쪽으로 심한 돌출(protrusion) 현상이 일어난다. 이러한 현상은 후속 공정인 게이트 절연층에도 직접적인 영향을 미치게 되는데, 다결정 실리콘/게이트 절연층 계면의 불균일한 평탄도에 의한 절연파괴 전압(breakdown voltage)의 감소 및 핫 캐리어 응력(hot carrier stress) 등의 소자 신뢰성에 심각한 영향을 미친다.
이와 관련하여, 대한민국 공개특허 제2005-0064567호에는, 비정질 실리콘층에 레이저 조사를 수행하여 비정질 실리콘층을 폴리실리콘층으로서 결정화 및 활성화하는 방법 및 이를 이용한 폴리실리콘 박막트랜지스터 제조 방법에 관하여 개시하고 있다.
또한, 대한민국 등록특허 제10-1533033호에는, 소스가스 및 반응가스가 하나의 플라즈마 모듈에서 수행되는 초슬림 구조의 박막 증착 방법 및 증착 장치에 관하여 개시하고 있으나, 상기 장치는 폴리실리콘 증착을 위한 에너지 조사를 수행할 수 있는 장치에 관해서는 개시하고 있지 않다.
본원은, 기재의 하부에서 레이저를 조사하여 폴리실리콘을 증착하는 폴리실리콘 증착 장치 및 상기 장치에 따른 증착 방법을 제공하고자 한다.
그러나, 본원이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본원의 제 1 측면은, 기재가 로딩되는 기재 로딩부; 상기 기재의 상단에 비정질 실리콘을 증착하는 플라즈마 모듈; 및, 상기 플라즈마 모듈과 대향하여 상기 기재의 하단에 위치하고, 상기 비정질 실리콘에 레이저 어닐링을 수행하여 폴리실리콘을 형성하는 레이저부를 포함하는, 폴리실리콘 증착 장치를 제공한다.
본원의 제 2 측면은, 기재 상에 비정질 실리콘을 증착하는 단계; 상기 비정질 실리콘의 증착과 동시에 상기 비정질 실리콘에 레이저 어닐링을 수행하여 폴리실리콘을 형성하는 단계; 및, 상기 비정질 실리콘 증착 및 상기 레이저 어닐링을 수행하여 폴리실리콘을 형성하는 단계를 1 회 이상 반복하여 수행하며; 상기 레이저 어닐링은 상기 기재의 하부에 위치한 에너지 원으로부터 에너지가 조사되어 수행되는 것인, 폴리실리콘 증착 방법을 제공한다.
본원의 일 구현예에 있어서, 비정질 실리콘을 증착하는 플라즈마 모듈이 기재 상에 위치하고, 상기 비정질 실리콘에 레이저를 조사하는 레이저부가 기재 하부에 상기 플라즈마 모듈과 대향하여 위치하는, 폴리실리콘 증착 장치를 제공한다. 본원의 폴리실리콘 증착 장치는 투명기재를 사용함으로써, 상기 기재 하부에서 조사된 레이저가 상기 투명기재를 통과하여 비정질 실리콘에 레이저가 흡수될 수 있다는 특징이 있다.
본원의 일 구현예에 따른 폴리실리콘 증착 장치는, 비정질 실리콘 증착 후 폴리실리콘 공정에 필요한 레이저를 한 챔버에서 동시에 사용할 수 있어, 공정 시간을 단축할 수 있다. 또한, 설비의 문제점 발생 시 피드백 속도가 빠르기 때문에 OLED 플라스틱 디스플레이의 배리어 특성을 측정하고, 산업화를 가속시키는데 유용한 기술을 제공한다.
도 1은, 본원의 일 구현예에 있어서, 종래의 폴리실리콘 증착 장치를 나타낸 개략도이다.
도 2는, 본원의 일 구현예에 따른 폴리실리콘 증착 장치를 나타낸 개략도이다.
도 3은, 본원의 일 구현예에 따른 폴리실리콘 증착 장치의 레이저 조사를 나타낸 개략도이다.
도 4는, 본원의 일 구현예에 따른 폴리실리콘 증착 장치의 비정질 실리콘 증착 및 레이저 어닐링 과정을 나타낸 개략도이다.
도 2는, 본원의 일 구현예에 따른 폴리실리콘 증착 장치를 나타낸 개략도이다.
도 3은, 본원의 일 구현예에 따른 폴리실리콘 증착 장치의 레이저 조사를 나타낸 개략도이다.
도 4는, 본원의 일 구현예에 따른 폴리실리콘 증착 장치의 비정질 실리콘 증착 및 레이저 어닐링 과정을 나타낸 개략도이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 “연결”되어 있다고 할 때, 이는 “직접적으로 연결”되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 “전기적으로 연결”되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 “포함” 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 “약”, “실질적으로” 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 “~(하는) 단계” 또는 “~의 단계”는 “~ 를 위한 단계”를 의미하지 않는다.
본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 “이들의 조합(들)”의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
본원 명세서 전체에서, “A 및/또는 B”의 기재는 “A 또는 B, 또는 A 및 B”를 의미한다.
이하, 첨부된 도면을 참조하여 본원의 구현예 및 실시예를 상세히 설명한다. 그러나, 본원이 이러한 구현예 및 실시예와 도면에 제한되지 않을 수 있다.
본원의 제 1 측면은, 기재가 로딩되는 기재 로딩부; 상기 기재의 상단에 비정질 실리콘을 증착하는 플라즈마 모듈; 및, 상기 플라즈마 모듈과 대향하여 상기 기재의 하단에 위치하고, 상기 비정질 실리콘에 레이저 어닐링을 수행하여 폴리실리콘을 형성하는 레이저부를 포함하는, 폴리실리콘 증착 장치를 제공한다.
이와 관련하여, 종래의 폴리실리콘 증착 장치 및 본원의 일 구현예에 따른 폴리실리콘 증착의 개략도를 도 1 및 도 2에 나타내었다.
도 1에 도시된 바와 같이, 종래의 폴리실리콘 증착 장치는 기재(10), 버퍼층(20), 비정질 실리콘층(31), 상기 비정질 실리콘층(31)에 레이저가 조사되어 형성된 폴리실리콘층(32), 기재 가열부(40), 플라즈마 모듈(50), 레이저부(60)를 포함한다.
상기 종래의 폴리실리콘 증착 장치는 비정질 실리콘을 증착하는 상기 플라즈마 모듈(50)과 레이저부(60)가 기재(10) 상에 나란히 위치한다.
반면, 본원의 일 구현예에 따른 폴리실리콘 증착 장치는, 도 2에 도시된 바와 같이, 플라즈마 모듈(50)과 레이저부(60)가 기재(10)를 중심으로 대향하여 위치하고, 상기 레이저부(60)는 기재(10)의 하단에서 레이저를 조사한다.
도 2는, 상기 도 1과 중복되는 부분인 버퍼층(20), 비정질 실리콘층(31), 상기 비정질 실리콘층(31)에 레이저가 조사되어 형성된 폴리실리콘층(32), 기재 가열부(40)를 생략하여 나타내었으며, 이를 도 3에 나타내었다.
도 3은, 본원의 일 구현예에 따른 폴리실리콘 증착 장치의 레이저부(60)에서 레이저가 조사되는 것을 나타낸 것이다.
도 3에 나타낸 바와 같이, 본원의 일 구현예에 있어서, 상기 레이저부(60)는 기재(10)의 하단에 위치하여 레이저를 조사하고, 상기 레이저는 기재(10) 및 상기 기재(10) 상의 버퍼층(20)을 통과하여 상기 버퍼층(20) 상에 위치한 비정질 실리콘층(31)에 조사됨으로써 폴리실리콘을 형성할 수 있다.
본원의 일 구현예에 있어서, 먼저, 상기 기재 로딩부(미도시)에 기재(10)를 로딩시킨다. 상기 기재는 투명기재를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 투명기재는 상기 레이저부(60)의 레이저가 통과하여 비정질 실리콘층(31)에 흡수될 수 있도록 투명성을 가지는 물질이라면 특별히 제한 없이 사용할 수 있으며, 예를 들어, 유리 기재 또는 투명 고분자 기재를 사용할 수 있다. 상기 투명기재로서 사용할 수 있는 투명 고분자 기재의 재료로는, 예를 들어, 폴리프로필렌, 폴리이미드, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 트리아세틸셀룰로오스, 또는 이들의 공중합체 등을 사용할 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 기재 로딩부는 투명한 소재를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 투명한 소재는 쿼츠(quartz), 유리, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 기재(10) 상에 버퍼층(20)을 추가 포함할 수 있으나, 이에 제한되지 않을 수 있다. 상기 버퍼층(20)은 상기 비정질 실리콘층(31) 또는 폴리실리콘층(32)의 하단에 위치할 수 있고, 바람직하게는 약 300 nm의 두께로 형성되는 것일 수 있다. 상기 버퍼층은 상기 레이저 어닐링 과정에서 상기 실리콘 증착부에서 상기 기재(10)로 전도되는 열을 감소시키는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 버퍼층은 상기 레이저부(60)에서 조사된 레이저가 통과할 수 있는 물질을 포함하며, 예를 들어, 실리콘 옥사이드(silicon oxide), 나이트라이드(nitride), 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 기재(10)의 상단에 비정질 실리콘을 증착하는 플라즈마 모듈(50)이 위치할 수 있으며, 상기 플라즈마 모듈(50)은 소스부(51), 플라즈마부(52), 및 배기부(53)를 포함할 수 있다. 예를 들어, 상기 소스부(51)에서는 실리콘을 포함하는 소스가스를 플라즈마 처리하는 것일 수 있고, 상기 플라즈마부(25)에서는 반응가스를 플라즈마 처리하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 플라즈마 모듈에서 실리콘을 포함하는 가스를 플라즈마 처리하여 비정질 실리콘을 증착하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 플라즈마는 Ar, H, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 플라즈마 모듈은 배기부를 추가 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 레이저부(60)는 상기 기재(10)의 하단 및 상기 플라즈마 모듈(50)과 대향하여 위치할 수 있으며, 상기 기재(10)의 하단에서 조사된 레이저가 상기 기재(10) 및 상기 버퍼층(20)에서는 흡수되지 않고 통과하여 상기 플라즈마 모듈(50)에 의해 형성된 비정질 실리콘층(31)에 흡수됨으로써 폴리실리콘층(32)을 형성할 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 레이저부(60)는 엑시머 레이저, UV 레이저, 다이오드 여기형 고체 레이저, 가스 레이저, 및 이들의 조합들로 이루어진 군으로부터 선택되는 레이저를 조사하는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 가스 레이저는 레이저 매질이 가스 상(phase)인 것을 의미하며, 예를 들어 CO2 레이저를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 레이저부(60)에서 조사하는 레이저는 밀도가 낮은 저가 레이저를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 레이저부(60)에서 조사하는 레이저의 파장 범위는 약 290 nm 내지 약 400 nm인 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 레이저의 파장 범위는 약 290 nm 내지 약 400 nm, 약 290 nm 내지 약 350 nm, 약 290 nm 내지 약 300 nm, 약 300 nm 내지 약 400 nm, 또는 약 350 nm 내지 약 400 nm인 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 기재 로딩부(미도시)의 하단에 구비되어 상기 기재(10)를 가열하는 기재 가열부(미도시)를 추가 포함할 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 기재 가열부는 상기 기재를 약 400℃ 이하의 온도 범위에서 가열하는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 기재를 약 400℃ 이하, 약 300℃ 이하, 약 200℃ 이하, 또는 약 100℃ 이하의 온도에서 가열하는 것을 추가 포함할 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 기재 가열부는 간접 가열 방식에 의해 가열하는 것을 추가 포함할 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 간접 가열 방식은, 상기 기재의 주위에 히팅 구역을 형성하여 주변 온도를 증가시킴으로써 상기 기재의 온도를 일정하게 설정하는 방식일 수 있으나, 이에 제한되지 않을 수 있다.
도 4에 도시된 바와 같이, 본원의 일 구현예에 있어서, 상기 플라즈마 모듈(50) 및 상기 레이저부(60)의 교번 이동에 의해 폴리실리콘이 형성되는 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 플라즈마 모듈(50)은 상기 기재(10) 상에서 이동하며 비정질 실리콘을 증착할 수 있고, 상기 레이저부(60)는 상기 기재(10)의 하단에서 이동하며, 상기 플라즈마 모듈(50)에 의해 증착된 비정질 실리콘에 레이저를 조사하여 레이저 어닐링을 함으로써 폴리실리콘을 형성할 수 있다. 또한, 상기 모듈의 이동 방향은 선형 또는 비선형의 경로로 교번 이동하는 것일 수 있고, 상기 플라즈마 모듈(50)과 상기 레이저부(60)의 이동 방향은 서로 같은 방향 또는 반대 방향일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 기재(10)의 교번 이동에 의해 폴리실리콘이 형성되는 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 기재(10)의 이동에 의해 폴리실리콘이 형성되는 경우, 기재 수송부를 추가 포함하는 것일 수 있고, 상기 플라즈마 모듈(50) 및 상기 레이저부(60)는 고정된 것일 수 있다. 또한, 상기 기재(10)는 좌우 선형의 경로로 교번 이동하는 것일 수 있으며, 상기 기재 수송부는 투명한 소재를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 플라즈마 모듈(50)에 의해 비정질 실리콘이 증착되고, 상기 레이저부(60)에 의해 폴리실리콘이 형성되는 과정은 동시에 수행될 수 있으며, 상기 과정을 1 회 이상 반복 수행하여 다층의 폴리실리콘을 형성할 수 있으나, 이에 제한되지 않을 수 있다.
본원의 제 2 측면은, 기재 상에 비정질 실리콘을 증착하는 단계; 상기 비정질 실리콘의 증착과 동시에 상기 비정질 실리콘에 레이저 어닐링을 수행하여 폴리실리콘을 형성하는 단계; 및, 상기 비정질 실리콘 증착 및 상기 레이저 어닐링을 수행하여 폴리실리콘을 형성하는 단계를 1 회 이상 반복하여 수행하며; 상기 레이저 어닐링은 상기 기재의 하부에 위치한 에너지 원으로부터 에너지가 조사되어 수행되는 것인, 폴리실리콘 증착 방법을 제공한다.
본원의 일 구현예에 있어서, 상기 폴리실리콘 증착 방법은, 기재 상에서 실리콘을 포함하는 소스가스의 플라즈마 처리에 의해 비정질 실리콘을 증착하고, 상기 증착과 동시에 기재의 하단에서 상기 비정질 실리콘에 에너지 원으로부터 에너지(레이저)를 조사하여 레이저 어닐링을 수행하여 폴리실리콘을 형성한다. 이 때, 상기 레이저는 기재와 기재 상에 위치한 버퍼층에 흡수되지 않고 통과하여 상기 버퍼층 상에 위치한 상기 비정질 실리콘에만 흡수될 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 비정질 실리콘의 증착과 폴리실리콘의 형성을 기재 상에서 1 회 이상 반복 수행하여 다층의 폴리실리콘을 형성할 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 기재는 투명기재를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 투명기재는 상기 비정질 실리콘에 레이저 어닐링을 수행하는 단계에서 상기 레이저가 상기 투명기재를 통과하여 상기 비정질 실리콘에 흡수될 수 있도록 투명성을 가지는 물질이라면 특별히 제한 없이 사용할 수 있으며, 예를 들어, 유리 기재 또는 투명 고분자 기재를 사용할 수 있다. 상기 투명기재로서 사용할 수 있는 투명 고분자 기재의 재료로는, 예를 들어, 폴리프로필렌, 폴리이미드, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 트리아세틸셀룰로오스, 또는 이들의 공중합체 등을 사용할 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 기재 상에 소스가스를 플라즈마 처리하여 상기 비정질 실리콘을 증착하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 소스가스는 실리콘을 포함하는 가스를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 플라즈마는 Ar, H, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 레이저는 엑시머 레이저, UV 레이저, 다이오드 여기형 고체 레이저, 가스 레이저, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 가스 레이저는 레이저 매질이 가스 상인 것을 의미하며, 예를 들어 CO2 레이저를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 레이저는 밀도가 낮은 저가 레이저를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 레이저의 파장 범위는 약 290 nm 내지 약 400 nm인 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 레이저의 파장 범위는 약 290 nm 내지 약 400 nm, 약 290 nm 내지 약 350 nm, 약 290 nm 내지 약 300 nm, 약 300 nm 내지 약 400 nm, 또는 약 350 nm 내지 약 400 nm인 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 한번에 증착되는 상기 비정질 실리콘의 두께는 약 1 nm 내지 약 10 nm인 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 비정질 실리콘의 두께는 약 1 nm 내지 약 10 nm, 약 1 nm 내지 약 8 nm, 약 1 nm 내지 약 6 nm, 약 1 nm 내지 약 4 nm, 약 1 nm 내지 약 2 nm, 약 2 nm 내지 약 10 nm, 약 4 nm 내지 약 10 nm, 약 6 nm 내지 약 10 nm, 또는 약 8 nm 내지 약 10 nm인 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 비정질 실리콘의 전체 두께는 약 100 nm 이하인 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 비정질 실리콘의 전체 두께는 약 100 nm 이하, 약 1 nm 내지 약 100 nm, 약 1 nm 내지 약 80 nm, 약 1 nm 내지 약 60 nm, 약 1 nm 내지 약 50 nm, 약 1 nm 내지 약 40 nm, 약 1 nm 내지 약 20 nm, 약 20 nm 내지 약 100 nm, 약 40 nm 내지 약 100 nm, 약 50 nm 내지 약 100 nm, 약 60 nm 내지 약 100 nm, 또는 약 80 nm 내지 약 100 nm인 것일 수 있고, 바람직하게는 약 50 nm인 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 폴리실리콘의 두께는 약 100 nm 이하인 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 폴리실리콘의 전체 두께는 약 100 nm 이하, 약 1 nm 내지 약 100 nm, 약 1 nm 내지 약 80 nm, 약 1 nm 내지 약 60 nm, 약 1 nm 내지 약 50 nm, 약 1 nm 내지 약 40 nm, 약 1 nm 내지 약 20 nm, 약 20 nm 내지 약 100 nm, 약 40 nm 내지 약 100 nm, 약 50 nm 내지 약 100 nm, 약 60 nm 내지 약 100 nm, 또는 약 80 nm 내지 약 100 nm인 것일 수 있고, 바람직하게는 약 50 nm인 것일 수 있으나, 이에 제한되지 않을 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.
10: 기재 20: 버퍼층
31: 비정질 실리콘층 32: 폴리실리콘층
40: 기재가열부 50: 플라즈마 모듈
51: 소스부 52: 플라즈마부
53: 배기부 60: 레이저부
31: 비정질 실리콘층 32: 폴리실리콘층
40: 기재가열부 50: 플라즈마 모듈
51: 소스부 52: 플라즈마부
53: 배기부 60: 레이저부
Claims (13)
- 버퍼층을 포함하는 투명 기재가 로딩되는 기재 로딩부;
상기 기재의 상기 버퍼층 상단에 비정질 실리콘을 증착하는 플라즈마 모듈; 및,
상기 플라즈마 모듈과 대향하여 상기 기재의 하단에 위치하고, 상기 비정질 실리콘에 레이저 어닐링을 수행하여 폴리실리콘을 형성하는 레이저부를 포함하고,
상기 플라즈마 모듈은 비정질 실리콘을 증착하기 위한 플라즈마부를 포함하고, 상기 플라즈마부와 상기 레이저부가 서로 대향하여 나란하게 배치되며,
상기 비정질 실리콘 증착 후 폴리실리콘을 형성하는 공정에 필요한 상기 레이저 어닐링를 한 챔버에서 동시에 수행할 수 있는 것이며,
한 번에 증착되는 상기 비정질 실리콘의 두께는 1 nm 내지 10 nm이고,
상기 비정질 실리콘 증착 및 상기 레이저 어닐링을 수행하여 폴리실리콘을 형성하는 것을 1 회 이상 반복하여 수행함으로써 상기 폴리실리콘을 100 nm 이하의 두께로 증착되고,
상기 플라즈마 모듈 및 상기 레이저부가 동시에 이동하여 폴리실리콘을 형성하는 것인,
폴리실리콘 증착 장치.
- 삭제
- 삭제
- 제 1 항에 있어서,
상기 플라즈마 모듈에서 실리콘을 포함하는 가스를 플라즈마 처리하여 비정질 실리콘을 증착하는 것인, 폴리실리콘 증착 장치.
- 제 4 항에 있어서,
상기 플라즈마는 Ar, H, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 폴리실리콘 증착 장치.
- 제 1 항에 있어서,
상기 플라즈마 모듈은 배기부를 추가 포함하는 것인, 폴리실리콘 증착 장치.
- 제 1 항에 있어서,
상기 레이저부는 엑시머 레이저, UV 레이저, 다이오드 여기형 고체 레이저, 가스 레이저, 및 이들의 조합들로 이루어진 군으로부터 선택되는 레이저를 조사하는 것을 포함하는 것인, 폴리실리콘 증착 장치.
- 투명 기재 상에 버퍼층을 형성하는 단계
상기 버퍼층 상에 1 nm 내지 10 nm 두께의 비정질 실리콘을 증착하는 단계;
상기 비정질 실리콘의 증착과 동시에 상기 비정질 실리콘에 레이저 어닐링을 수행하여 폴리실리콘을 형성하는 단계; 및,
상기 비정질 실리콘 증착 및 상기 레이저 어닐링을 수행하여 폴리실리콘을 형성하는 단계를 1 회 이상 반복하여 수행함으로써 상기 폴리실리콘을 100nm 이하의 두께로 형성하는 단계를 포함하고,
상기 레이저 어닐링은 상기 기재의 하부에 위치한 에너지 원으로부터 에너지가 조사되어 수행되고,
상기 비정질 실리콘 증착 및 상기 폴리실리콘을 형성하는 공정에 필요한 레이저 어닐링은 한 챔버 내에서 동시에 수행되는 것인,
제 1 항에 따른 폴리실리콘 증착 장치에 의한 폴리실리콘 증착 방법.
- 삭제
- 제 8 항에 있어서,
상기 기재 상에 소스가스를 플라즈마 처리하여 상기 비정질 실리콘을 증착하는 것인, 폴리실리콘 증착 방법.
- 제 10 항에 있어서,
상기 소스가스는 실리콘을 포함하는 가스를 포함하는 것인, 폴리실리콘 증착 방법.
- 제 10 항에 있어서,
상기 플라즈마는 Ar, H, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 폴리실리콘 증착 방법.
- 제 8 항에 있어서,
상기 레이저는 엑시머 레이저, UV 레이저, 다이오드 여기형 고체 레이저, 가스 레이저, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 폴리실리콘 증착 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150146520A KR101725304B1 (ko) | 2015-10-21 | 2015-10-21 | 폴리실리콘 증착 장치 및 이에 따른 증착 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150146520A KR101725304B1 (ko) | 2015-10-21 | 2015-10-21 | 폴리실리콘 증착 장치 및 이에 따른 증착 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101725304B1 true KR101725304B1 (ko) | 2017-04-10 |
Family
ID=58581229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150146520A KR101725304B1 (ko) | 2015-10-21 | 2015-10-21 | 폴리실리콘 증착 장치 및 이에 따른 증착 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101725304B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163409A (ja) * | 1992-11-19 | 1994-06-10 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2002170772A (ja) * | 2000-12-04 | 2002-06-14 | Sharp Corp | 結晶薄膜製造装置、結晶薄膜製造方法および結晶薄膜素子 |
| JP2004031511A (ja) * | 2002-06-24 | 2004-01-29 | Ulvac Japan Ltd | 大気圧下での基板の連続処理装置及び方法 |
-
2015
- 2015-10-21 KR KR1020150146520A patent/KR101725304B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163409A (ja) * | 1992-11-19 | 1994-06-10 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2002170772A (ja) * | 2000-12-04 | 2002-06-14 | Sharp Corp | 結晶薄膜製造装置、結晶薄膜製造方法および結晶薄膜素子 |
| JP2004031511A (ja) * | 2002-06-24 | 2004-01-29 | Ulvac Japan Ltd | 大気圧下での基板の連続処理装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100952317B1 (ko) | 반도체 제조 장치 | |
| KR100407748B1 (ko) | 레이저 열처리 방법, 레이저 열처리 장치 및 반도체디바이스 | |
| US6919533B2 (en) | Method for manufacturing a display device including irradiating overlapping regions | |
| KR100364944B1 (ko) | 반도체 박막의 제조 방법 | |
| KR20090049567A (ko) | 레이저 장치, 레이저 조사방법, 반도체장치 제작방법 | |
| US9087696B2 (en) | Systems and methods for non-periodic pulse partial melt film processing | |
| WO2011056787A1 (en) | Systems and methods for non-periodic pulse partial melt film processing | |
| KR100718976B1 (ko) | 반도체장치의 제조방법 | |
| TWI331366B (en) | Method of semiconductor thin film crystallization and semiconductor device fabrication | |
| WO2013172965A1 (en) | Advanced excimer laser annealing for thin films | |
| KR101725304B1 (ko) | 폴리실리콘 증착 장치 및 이에 따른 증착 방법 | |
| JP2603418B2 (ja) | 多結晶半導体薄膜の製造方法 | |
| US7682950B2 (en) | Method of manufacturing laterally crystallized semiconductor layer and method of manufacturing thin film transistor using the same method | |
| KR101764876B1 (ko) | 폴리실리콘 증착 방법 및 이를 위한 증착 장치 | |
| KR101764877B1 (ko) | 폴리실리콘 증착 방법 및 이를 위한 증착 장치 | |
| CN1848365B (zh) | 多晶硅薄膜制造方法和具有其的薄膜晶体管的制造方法 | |
| KR101814763B1 (ko) | 폴리실리콘 증착 방법 및 이를 위한 증착 장치 | |
| JPH02177422A (ja) | 光ビームアニーリング装置 | |
| CN106373908B (zh) | 多晶硅沉积方法及用于其的沉积装置 | |
| JP3966923B2 (ja) | 半導体作製方法および半導体装置の作製方法 | |
| KR20160142642A (ko) | 박막 증착장치 및 기판처리방법 | |
| CN106367728B (zh) | 多晶硅沉积方法及用于其的沉积装置 | |
| CN103165422A (zh) | 以高能辐射源形成多晶硅的方法 | |
| US20080102611A1 (en) | Method for fabricating a polysilicon layer having large and uniform grains | |
| KR101391939B1 (ko) | 플라즈마 이온 주입에 의한 비결정질 반도체 박막을 결정화하는 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20200217 Year of fee payment: 4 |