KR100718976B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR100718976B1
KR100718976B1 KR1020057023193A KR20057023193A KR100718976B1 KR 100718976 B1 KR100718976 B1 KR 100718976B1 KR 1020057023193 A KR1020057023193 A KR 1020057023193A KR 20057023193 A KR20057023193 A KR 20057023193A KR 100718976 B1 KR100718976 B1 KR 100718976B1
Authority
KR
South Korea
Prior art keywords
substrate
laser
laser beam
surface layer
layer portion
Prior art date
Application number
KR1020057023193A
Other languages
English (en)
Other versions
KR20060016801A (ko
Inventor
도시오 구도
분지 미즈노
유이치로 사사키
쳉구오 진
Original Assignee
스미도모쥬기가이고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미도모쥬기가이고교 가부시키가이샤 filed Critical 스미도모쥬기가이고교 가부시키가이샤
Publication of KR20060016801A publication Critical patent/KR20060016801A/ko
Application granted granted Critical
Publication of KR100718976B1 publication Critical patent/KR100718976B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Laser Beam Processing (AREA)
  • Thin Film Transistor (AREA)
  • Lasers (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

시트 저항의 변동을 작게 할 수 있는 레이저 어닐 방법을 제공한다.
반도체재료로 이루어지는 기판의, 깊이 100nm보다도 얕은 표층부에, 불순물을 첨가한다. 레이저 다이오드 여기형 전(全)고체 레이저 발진기로부터 출사된 레이저 빔 또는 그 고조파 빔을 기판에 조사하여, 불순물을 활성화시킨다.
반도체, 제조, 고조파, 레이저, 어닐, 표층부, 다이오드, 불순물, 활성화

Description

반도체장치의 제조방법{Process for fabricating semiconductor device}
본 발명은, 반도체장치의 제조방법에 관한 것으로서, 특히 반도체재료로 이루어지는 기판에 첨가된 불순물을 레이저 빔의 조사(照射)에 의해 활성화시키는 공정을 포함하는 반도체장치의 제조방법에 관한 것이다.
게이트 길이가 50nm 이하인 MOSFET를 양산하기 위해서, 저(低)저항이고, 또한 쇼트 채널(short channel) 효과를 개선한 극천(極淺)(Ultra-Shallow) pn접합을 형성하는 기술의 실현이 요구되고 있다. 이 기술의 실현을 위해서, 반도체, 특히 실리콘 속에 불순물을 도입하는 방법, 및 도입된 불순물을 전기적으로 활성화하는 방법의 기술혁신이 기대되어 있다.
현재, 양산 공정으로 이용되고 있는 불순물의 활성화 처리에 있어서는, 래피드 서멀 어닐(RTA; Rapid Thermal Anneal)이 주류다. RTA에 있어서는, 불순물원자의 확산과 활성화율이 트레이드 오프(trade-off)의 관계에 있다. 다시 말해, 불순물의 확산을 억제해서 접합의 깊이를 얕게 하고자 하면, 활성화율을 높게 할 수 없다. 한편, 활성화율을 높게 하고자 하면, 불순물의 확산이 진행되어서 접합이 깊어져버린다. 이로 인하여, RTA를 채용할 경우에는, 게이트 길이가 50nm 이하의 MOSFET을, 만족할만한 성능을 유지하면서 양산하는 것이 곤란하다.
불순물의 확산을 억제하고, 또한 활성화율을 높이는 방법으로서, 레이저 어닐(anneal; 풀림)이 주목받고 있다.
특허문헌 1 및 특허문헌 2에, 불순물이 주입된 실리콘 기판을, 엑시머 레이저로 어닐하는 방법이 개시되어 있다. 엑시머 레이저를 이용해서 어닐하는 기술은, 그 밖에 「IEDM Tech. Digest, p.931(1999)」, 「IEDM Tech. Digest, p.509(1999)」, 「Symp. on VLSI Tech., p.138(2002)」, 「Electrochem. Soc. Symp. Proc., 2000-9, 95(2000)」, 「Symp. VLSI Tech. Digest, p.69(2001)」, 「Extended Abstracts of International Workshop on Junction Technology 2002, p.27-30」, 「Extended Abstracts of International Workshop on Junction Technology 2002, p.31-34」, 「Extended Abstracts of International Workshop on Junction Technology 2002, p.35-36」, 「응용 물리학회 실리콘 테크놀로지 연구회 No. 39, p.23(2002)」등에 보고되어 있다.
「응용 물리학회 실리콘 테크놀로지 연구회 No. 39, p.23(2002)」에 의하면, 엑시머 레이저는 자외영역의 펄스 레이저이기 때문에, 실리콘에 조사된 엑시머 레이저의 에너지는, 약 10nm의 극(極)표층부에만, 약 10ns의 단시간에 흡수된다. 이로 인하여, 불순물의 확산을 방지하고, 극천(極淺) pn접합을 형성하는 것이 가능하게 된다.
「Extended Abstracts of International Workshop on Junction Technology 2002, p.31-34」에 개시된 레이저 어닐 방법에 대해서 설명한다.
(100)결정면을 주면(主面)으로 하는 n형 실리콘 웨이퍼에, 가속 에너지 0.5keV, 도즈(dose)량 5×1014cm-2의 조건으로 보론(Boron)이 이온주입된다. 그리고, 가속 에너지 5keV, 도즈량 1×1015cm-2의 조건으로 게르마늄이 이온주입된다. 이 이온주입에 의하여, 실리콘 웨이퍼의 표층부가 비정질화된다. 비정질화된 층의 두께는 약 12nm이다.
이 실리콘 웨이퍼에, 파장 248nm의 엑시머 레이저를 1회 조사(照射)한다. 엑시머 레이저의 펄스 폭은, 10ns, 33ns, 38ns, 55ns, 및 62ns에서 선택되고, 실리콘 웨이퍼 표면에 있어서의 펄스 에너지 밀도는, 400∼921mJ/cm2의 범위에서 선택된다. 레이저 조사후, 시료의 표층부의 불순물분포가 ２차 이온 질량분석(SIMS)법에 의해 평가되고, 또한 시트(sheet) 저항이 측정되고 있다.
펄스 폭과 펄스 에너지 밀도와의 조합이, (10ns, 500mJ/cm2), (10ns, 600mJ/cm2), (33ns, 700mJ/cm2), (38ns, 700mJ/cm2), (38ns, 800mJ/cm2), (55ns, 800mJ/cm2),및 (55ns, 900mJ/cm2),일 때에, pn접합의 깊이가 30nm 이하가 되고, 또한 시트 저항이 1000Ω/□(ohm/square, 이하, 'Ω/□'로 표기한다.) 이하가 되고 있다. 여기서, 접합의 깊이는, 보론 농도가 1×1018cm-3이 되는 깊이로 정의된다.
도 10에, 펄스 폭을 38ns로 하여 어닐한 시료의 깊이 방향의 보론 농도분포를 나타낸다. 여기서, 보론 농도분포는, SIMS에 의해 측정되어 있다. 횡축은 깊이를 단위 「nm」로 나타내고, 종축은 보론 농도를 단위 「cm-3」로 나타낸다. 각 곡 선에 붙여진 수치는, 레이저 어닐에서 이용한 펄스 레이저의 시료표면에 있어서의 펄스 에너지 밀도를 나타낸다.
보론 농도가 1×1018cm-3이 되는 위치를 접합의 깊이로 정의하면, 펄스 에너지 밀도가 700mJ/cm2일 때에, 접합 깊이가 약 17nm가 되는 것을 알 수 있다. 이 때의 시트 저항은 약 450Ω/□가 된다. 또한, 펄스 에너지 밀도를 800mJ/cm2로 하면, 접합 깊이가 약 26nm가 되고, 시트 저항은 약 400Ω/□가 된다.
펄스 에너지 밀도가 500mJ/cm2일 때에는, 접합 깊이가, 레이저 어닐을 행하지 않은 경우와 거의 같다. 이 때의 시트 저항에 대해서는 기재되고 있지 않아, 보론은 거의 활성화되지 않고 있다고 추측된다.
특허문헌 3에 개시된 레이저 어닐 기술에 대해서 설명한다. 특허문헌 3에 개시된 발명은, MOSFET의 게이트 전극 속의 불순물농도가, 게이트 절연막에 가까이 감에 따라서 낮아짐을 특징으로 하고 있고, 게이트 전극 속의 불순물을 레이저 어닐에 의하여 활성화시키는 공정이 개시되어 있다.
우선, 실리콘 기판의 표면상에 게이트 절연막을 형성하고, 그 위에 보론이 도프(dope)된 SiGe층과 논 도프(non dope)의 Si층을, 스퍼터링에 의해 적층한다. 가속 에너지 7keV, 도즈량 4×1015cm-2의 조건으로, 보론을 이온주입한다. 그 후, 조사 에너지 밀도 500mJ/cm2의 조건으로 엑시머 레이저를, 2칩(chip) 일괄 샷(shot)의 싱글 샷(shot)으로 조사(照射)한다. 조사 에너지 밀도 220mJ/cm2의 조건으로 2샷(shot)의 조사를 행해도 좋다. 이 레이저 어닐에 의해, SiGe층이 결정화되어, 저(低)저항화된다.
레이저 어닐에 이용하는 자외선의 펄스 광으로는, 엑시머 레이저 광 또는 전(全)고체 레이저 광을 이용할 수 있다고 기재되어 있다. Nd:YAG 등의 일반적인 전(全)고체 레이저의 기본파의 파장은, 약 1000nm이다. 이로 인하여, 여기에서 언급되어 있는 전(全)고체 레이저 광은, 기본파의 3배 또는 그것보다도 고차(高次)의 고조파를 의미한다고 생각된다.
보론의 이온주입에 있어서의 가속 에너지가 7keV인 점에서, 보론 농도가 1×1018cm-3이 되는 깊이는 100nm 이상이라고 생각된다. 깊이가 100nm 이하인 극천(極淺) 접합을 형성하는 기술에 대해서는, 개시되어 있지 않다.
비(非)특허문헌 1 및 비특허문헌 2에, 파장 532nm의 레이저 빔을 이용하여 레이저 어닐을 행하는 기술이 개시되어 있다.
도 11에, 비특허문헌 1 및 비특허문헌 2에 개시되어 있는 접합 깊이와 펄스 에너지 밀도와의 관계를 나타낸다. 횡축은 펄스 에너지 밀도를 단위 「mJ/cm2」로 나타내고, 종축은 접합 깊이를 단위 「nm」로 나타낸다. 펄스 에너지 밀도가 350∼460mJ/cm2의 범위에서, 접합 깊이가 약 26nm로 유지되고 있어, 이 범위에서 펄스 에너지 밀도가 변화되어도, 접합 깊이의 변동이 작은 것을 알 수 있다.
[특허문헌 1]
일본국 특허공표 2001-509316호 공보
[특허문헌 2]
일본국 특허공표 2002-524846호 공보
[특허문헌 3]
일본국 특허공개 평 11-330463호 공보
[비특허문헌 1]
R. Murto et al., An Investigation of Species Dependence in Germanium Pre-amorphized and Laser Thermal Annealed Ultra-Shallow Abrupt Junctions, "2000 International Conference on Ion Implantation Technology Proceedings", (US) IEEE, 2000년9월 17∼22일, p.182-185
[비특허문헌 2]
R. Murto et al., Activation and Deactivation Studies of Laser Thermal Annealed Boron, Arsenic, Phosphorous, and Antimony Ultra-Shallow Abrupt Junctions, "2000 International Conference on Ion Implantation Technology Proceedings", (US) IEEE, 2000년9월 17∼22일, p.155-158
도 12에, 비특허문헌 1 및 비특허문헌 2에 개시되어 있는 시트 저항과 펄스 에너지 밀도와의 관계를 나타낸다. 횡축은 펄스 에너지 밀도를 단위 「mJ/cm2」로 나타내고, 종축은 시트 저항을 단위 「Ω/□」로 나타낸다. 시트 저항을 Rs(Ω/□), 펄스 에너지 밀도를 E (mJ/cm2)로 하면, 도 12에 나타낸 그래프는,
Rs = 0.0938 × E2 - 89 × E + 21258
로 근사된다. 수학식 1로부터, 펄스 에너지 밀도가 430mJ/cm2을 기준으로 하여 1% 변동했을 때, 시트 저항의 변동량은 약 10.2%이다. 상기 문헌에는, 파장 532nm의 펄스 레이저 발진기의 에너지 안정성은 ±3%라고 기재되어 있다. 펄스 에너지 밀도가 ±3% 변동하면, 시트 저항은 ±30.6% 변동한다. 시트 저항의 변동 폭이 크기 때문에, 이 레이저 어닐 방법을 공업적인 양산 공정에 도입하는 것은 곤란하다.
본 발명의 목적은, 시트 저항의 변동을 작게 하는 것이 가능한 레이저 어닐 방법을 제공하는 것이다.
본 발명의 하나의 관점에 의하면, (a) 반도체재료로 이루어지는 기판의, 깊이 100nm보다도 얕은 표층부에, 불순물을 첨가하는 공정과, (b) 레이저 다이오드 여기(勵起)형 전(全)고체 레이저 발진기로부터 출사된 레이저 빔 또는 그 고조파 빔을, 상기 기판에 조사하여, 상기 불순물을 활성화시키는 공정을 가지는 반도체장치의 제조방법이 제공된다.
레이저 다이오드 여기형 전(全)고체 레이저 발진기를 이용함으로써, 에너지 안정성을 높이고, 어닐 조건의 편차를 작게 할 수 있다. 이로써, 시트 저항의 변동을 작게 할 수 있다.
[도 1]
실시예에서 이용되는 레이저 어닐링 장치의 개략도이다.
[도 2]
레이저 어닐에 이용되는 레이저 빔의 펄스 에너지 밀도와 시트 저항과의 관계를 나타내는 그래프이다.
[도 3]
레이저 어닐 전과 레이저 어닐 후에 있어서의 깊이 방향에 관한 보론 농도분포를 나타내는 그래프이다.
[도 4]
단결정 실리콘과 비정질 실리콘과의 흡수 계수의 파장의존성을 나타내는 그래프이다.
[도 5]
레이저 어닐에 이용되는 레이저 빔의 펄스 에너지 밀도와 시트 저항과의 관계를 나타내는 그래프이다.
[도 6]
레이저 어닐에 이용되는 레이저 빔의 펄스 에너지 밀도와 접합의 깊이와의 관계를 나타내는 그래프이다.
[도 7]
실시예에 의한 레이저 어닐 방법을 설명하기 위한 기판단면도 및 평면도이다.
[도 8]
오버랩율과 시트 저항과의 관계를 나타내는 그래프이다.
[도 9]
(A)는, 실시예에 의한 방법으로 어닐되는 반도체기판과 레이저 빔의 입사 위치와의 상대위치 관계를 나타내는 평면도, 및 반도체기판과 빔 입사 영역과의 위치 제어장치의 블럭도이며, (B)는, 빔 단면의 길이방향의 강도분포를 나타내는 그래프이다.
[도 10]
종래의 방법으로 레이저 어닐한 시료의 보론 농도분포를 나타내는 그래프이다.
[도 11]
종래의 방법으로 레이저 어닐한 시료의 접합 깊이와, 펄스 에너지 밀도와의 관계를 나타내는 그래프이다.
[도 12]
종래의 방법으로 레이저 어닐한 시료의 시트 저항과, 펄스 에너지 밀도와의 관계를 나타내는 그래프이다.
도 1에, 본 발명의 제1의 실시예에서 사용되는 레이저 어닐링 장치의 개략도를 나타낸다. 레이저 어닐링 장치는, 처리 챔버(40), 반송 챔버(82), 반출반입 챔버(83, 84), 레이저 광원(71), 호모지나이저(72), CCD카메라(88), 및 비디오 모니터(89)를 포함해서 구성된다. 처리 챔버(40)에는, 벨로즈(67), 결합 부재(63, 65), 리니어 가이드 기구(64) 및 리니어 모터(66) 등을 포함하는 직동(直動)기구(60)가 장착되어 있다. 직동기구(60)는, 처리 챔버(40) 안에 배치된 스테이지(44)를 병진 이동시킬 수 있다.
처리 챔버(40)와 반송 챔버(82)가 게이트 밸브(85)를 사이에 두고 결합되고, 반송 챔버(82)와 반출반입 챔버(83), 및 반송 챔버(82)와 반출반입 챔버(84)가, 각각 게이트 밸브(86 및 87)를 사이에 두고 결합되어 있다. 처리 챔버(40), 반출반입 챔버(83 및 84)에는, 각각 진공 펌프(91, 92 및 93)를 장착할 수 있어서, 각 챔버의 내부를 진공배기할 수 있다.
반송 챔버(82) 안에는, 반송용 로봇(94)이 수용되어 있다. 반송용 로봇(94)은, 처리 챔버(40), 반출반입 챔버(83 및 84)의 각 챔버 상호간에 처리 기판을 이송한다.
처리 챔버(40)의 표면에, 레이저 빔 투과용의 석영창문(38)이 마련되어 있다. 여기서, 석영의 대신에, BK7 등의 가시광학 유리를 이용해도 좋다. 레이저 광 원(71)에서 출력된 펄스 레이저 빔이 어테뉴에이터(76)을 통해서 호모지나이저(72)에 입사한다. 호모지나이저(72)는, 레이저 빔의 단면형상을 가늘고 긴 형상으로 하는 동시에, 그 장축(長軸)방향 및 단축(短軸)방향에 관한 강도를 균일에 가깝게 한다. 다시 말해, 광강도분포를 탑 플랫(top flat) 형상으로 한다. 호모지나이저(72)를 통과한 레이저 빔은, 빔의 단면형상에 대응한 가늘고 긴 석영창문(38)을 투과하여, 처리 챔버(40) 안의 스테이지(44) 위에 지지된 처리 기판에 입사한다. 기판의 표면이 균질화(homogenize)면에 일치하도록, 호모지나이저(72)와 처리 기판과의 상대위치가 조절되어 있다.
직동기구(60)에 의해 스테이지(44)가 병진 이동하는 방향은, 석영창문(38)의 길이방향에 직교하는 방향이다. 이에 의하여, 기판표면의 넓은 영역에 레이저 빔을 조사할 수 있다. 기판표면은 CCD카메라(88)에 의하여 촬영되어, 처리 중인 기판표면을 비디오 모니터(89)로 관찰할 수 있다.
레이저 광원(71)은, 여기용 광원으로서 반도체 레이저 다이오드가 이용된 전(全)고체 레이저 발진기와, 파장변환 소자를 포함해서 구성된다. 전(全)고체 레이저 발진기의 레이저 매질로서, Nd:YLF, Nd:YAG, Nd:YVO4, Cr:Nd:GSGG 등이 이용된다. 레이저 광원(71)에서 출사되는 펄스 레이저 빔은, 이들 레이저 매질에서 발진된 기본파의 제2고조파이다.
다음으로, 본 발명의 실시예에 의한 레이저 어닐링 방법에 대해서 설명한다. (100)면을 주면(主面)으로 하는 n형 실리콘 기판의 표층부에, 가속 에너지 6keV, 도즈량 1×1014cm-2의 조건으로 아르곤(Ar) 이온을 주입한다. 이로써, 실리콘 기판(1)의 표층부가 비정질화되어, 두께 약 20nm의 비정질층이 형성된다.
실리콘 기판(1)의 표층부에, 플라즈마 도핑(doping)에 의하여 보론을 주입한다. 이 플라즈마 도핑(doping)은, B2H6 가스를 He 가스로 희석한 혼합 가스의 플라즈마를 이용하고, 바이어스 전압 -100V의 조건으로 행한다. 이 조건으로 플라즈마 도핑(doping)을 행하였을 경우, 보론의 도즈량은 4×1014cm-2, 농도가 1×1018cm-3이 되는 깊이는 8∼10nm이었다.
도 1에 나타낸 레이저 어닐링 장치 스테이지(44)에, 보론을 도프(dope)한 실리콘 기판을 지지하고, 기판표면에 레이저 빔을 입사시킨다. 입사시키는 레이저 빔은, Nd:YLF 레이저의 2배 고조파이며, 그 파장은 527nm, 펄스 폭은 110ns, 펄스 주파수는 1kHz이다. 기판표면에 있어서의 빔 단면의 오버랩율이 50%가 되도록, 빔 단면의 길이방향과 직교하는 방향으로 기판을 이동시켰다.
이하, 본 명세서 중에 있어서의 「오버랩율」의 정의에 대해서 설명한다. 기판표면에 있어서의 빔 단면 내의 최대강도의 90% 이상의 강도를 나타내는 영역의 폭(T)을 탑 플랫(top flat) 폭이라 부르는 것으로 한다. 레이저 빔이 어느 1샷(shot)으로 조사된 영역에서 다음 1샷(shot)으로 조사되는 영역까지의 이동 거리(S)를, 빔의 스텝(step) 폭이라 부르는 것으로 한다. 오버랩율은,
(T - S) / T × 100 [%]
로 정의된다.
실리콘 기판의 표면에 있어서의 펄스 에너지 밀도를, 300∼3900mJ/cm2의 범위에서 변화시켰다. 처리 챔버(40) 안은, 질소분위기로 하였다. 여기서, 질소 이외의 불활성 가스, 예컨대 아르곤 가스나 헬륨 가스의 분위기로 하여도 좋다.
기판표면에 있어서의 빔 단면의 길이방향과 직교하는 방향에 관한 강도분포의 탑 플랫(top flat)율은 약 50%이다. 여기에서, 탑 플랫(top flat)율은, 탑 플랫(top flat) 폭(T)을, 기판표면에 있어서의 빔 단면의 단축(端軸)방향의 강도분포의 반값폭으로 나눈 값으로 정의된다. 균일한 어닐을 행하기 위해서, 탑 플랫(top flat)율을 50% 이상으로 하는 것이 바람직하다.
레이저 어닐 처리를 행하기 전에, 실리콘 기판의 탈수소 처리를 행하는 것이 바람직하다. 탈수소 처리는, 기판표면에의 레이저 빔의 조사, 기판의 가열, 전자파의 조사 등에 의하여 행할 수 있다. 탈수소 처리를 행함으로써, 기판표면의 거칠어짐을 방지할 수 있다. 탈수소 처리를 레이저 빔의 조사로 행할 경우에는, 후의 활성화 어닐시와 같은 파장의 레이저 빔을 사용하고, 기판표면에 있어서의 펄스 에너지 밀도를 500mJ/cm2∼1300mJ/cm2로 한다. 이 범위 펄스 에너지에서는, 실리콘 기판의 표층부는 용융하지 않고, 기판표면에서 수소가 이탈한다.
도 2에, 실리콘 기판표면에 있어서의 펄스 에너지 밀도와 시트 저항과의 관계를 나타낸다. 횡축은 펄스 에너지 밀도를 단위 「mJ/cm2」로 나타내고, 종축은 시트 저항을 단위 「Ω/□」로 나타낸다. 도 2의 흑점 기호가, 상기 실시예에 의한 방법으로 작성한 시료의 시트 저항을 나타낸다. 백점 기호는, 플라즈마 도핑 (doping) 전에 형성하는 비정질층의 두께를 5nm로 하여 제작한 시료의 시트 저항을 나타낸다. 두께 5nm의 비정질층은, 아르곤 플라즈마 조사(照射)에 의하여 형성하였다.
상기 실시예와 같이, 비정질층의 두께를 20nm로 했을 경우, 펄스 에너지 밀도가 1300mJ/cm2 미만의 조건에서는, 시트 저항이 170∼180Ω/□이며, 레이저 어닐을 행하기 전의 시트 저항과 거의 같았다. 펄스 에너지 밀도가 1300mJ/cm2 이하의 경우, 보론은 거의 활성화되지 않는다고 생각된다.
펄스 에너지 밀도가 1300∼1500mJ/cm2의 범위에서는, 펄스 에너지 밀도가 증가함에 따라, 시트 저항이 180Ω/□에서 600Ω/□까지 증가했다. 이 영역에서는, 실리콘 기판의 표층부가 용융하고, 보론의 활성화가 생기지만, 활성화한 보론 농도가, 실리콘 기판에 도프(dope) 되어 있었던 n형 불순물을 보상하는 농도까지 높아지지 않아, n형 영역의 시트 저항이 관측되고 있다고 생각된다. 실리콘 기판표면에 있어서의 펄스 에너지 밀도를 1300mJ/cm2보다도 크게 함으로써, 주입된 보론을 활성화시킬 수 있다고 생각된다. 또한, 보론을 활성화시키기 위해서는, 실리콘 기판의 표층부의 온도가, 표층부를 형성하는 재료의 융점 이상이 되도록 펄스 에너지 밀도를 설정하는 것이 바람직하다.
펄스 에너지 밀도가 1500mJ/cm2 이상의 영역에서는, 펄스 에너지 밀도가 증가하는 것에 따라, 시트 저항이 600Ω/□에서 240Ω/□까지 감소했다. 이 영역에서 는, 보론의 활성화가 진행하여, 실리콘 기판의 표층부에 p형층이 형성되어, 펄스 에너지 밀도가 증가함에 따라, p형층의 시트 저항이 감소했다고 생각된다.
비정질층의 두께를 5nm로 했을 경우, 도 2의 백점으로 나타내는 바와 같이, 상기 실시예의 경우와 마찬가지로, 펄스 에너지 밀도를 증가시킴에 따라, 시트 저항이 일단 증가해서 극대값을 나타내고, 그 후 감소한다. 그런데, 시트 저항의 절대치는, 상기 실시예의 경우보다도 높다.
도 3에, 상기 실시예에 의한 방법에 의하여, 펄스 에너지 밀도 1500mJ/cm2의 조건으로 제작한 시료의, 깊이 방향에 관한 보론 농도분포를 나타낸다. 횡축은 깊이를 단위 「nm」로 나타내고, 종축은 보론 농도를 단위 「cm-3」로 나타낸다. 여기서, 보론 농도는 SIMS에 의해 관측하였다. 도 3의 점 그룹(AL)이, 레이저 어닐 후의 보론 농도를 나타낸다. 참고를 위해서, 레이저 어닐 전의 보론 농도를, 점 그룹(BL)로 나타낸다.
보론 농도가 1×1018cm-3의 위치를 접합 깊이로 정의하면, 레이저 어닐 후의 접합 깊이는 약 23nm이다.
금후, MOSFET의 드레인의 익스텐션부의 접합 깊이를 13∼22nm정도로 하여 시트 저항을 770Ω/□ 이하로 할 것이 요구된다. 상술한 바와 같이, 펄스 에너지 밀도를 1500mJ/cm2로 했을 경우, 접합 깊이가 약 23nm가 되고, 그 때의 시트 저항이 600Ω/□(도 2 참조)가 된다. 이렇게, 익스텐션부에 요구되는 접합 깊이와 시트 저 항이, 거의 만족되고 있는 것을 알 수 있다.
이렇게, 상기 실시예에 의한 방법에 의하여, 접합 깊이가 30nm 이하의 불순물 확산영역을 형성하는 것이 가능하게 된다. 또한, 종래의 RTA에서는 100nm 이하의 얕은 접합을 형성하는 것은 곤란하였지만, 상기 실시예에 의한 방법을 적용함으로써, 100nm 이하의 깊이의 접합을 재현성 좋게 형성할 수 있다.
비정질 실리콘의 융점은, 단결정 실리콘의 융점보다도 낮다. 비교적 낮은 온도로 비정질층을 용융시킴으로써, 비정질층 아래의 단결정영역의 온도상승을 억제할 수 있다. 단결정영역의 온도를 비교적 낮게 유지함으로써, 깊이 방향으로의 불순물의 확산을 억제할 수 있다.
도 4에, 비정질 실리콘과 단결정 실리콘과의 광흡수 계수의 파장의존성을 나타낸다. 횡축은 파장을 단위 「nm」로 나타내고, 종축은 흡수 계수를 단위 「×107cm-1」으로 나타낸다. 도면 중의 흑점 및 백점은, 각각 단결정 실리콘의 흡수 계수 및 비정질 실리콘의 흡수 계수를 나타낸다.
파장이 약 340nm 이상인 영역에서, 비정질 실리콘의 흡수 계수가 단결정 실리콘의 흡수 계수보다도 큰 것을 알 수 있다. 단결정 실리콘의 흡수 계수보다도 비정질 실리콘의 흡수 계수의 쪽이 큰 파장영역의 광을 사용함으로써, 실리콘 기판의 표층부에 형성된 비정질층을 우선적으로 가열할 수 있다. 단결정 실리콘 영역의 가열이 억제되기 때문, 불순물이 단결정 실리콘 영역 내에 확산하기 어려워져서, 얕은 접합을 형성하는 것이 용이해진다.
또한, 파장 400nm 이상의 영역(가시 및 적외의 파장영역)에 있어서의 비정질 실리콘의 흡수 계수는, 자외영역에 있어서의 흡수 계수에 비교해서 작다. 이로 인하여, 파장 400nm 이상의 광은, 비정질 실리콘 영역 내의 깊은 위치까지 도달하기 쉽다. 자외영역의 레이저 빔을 이용할 경우에는, 기판의 표면의 극천(極淺) 영역만이 가열되어, 열전도에 의하여 깊은 영역이 간접적으로 가열된다. 이것에 대비하여, 파장 400nm 이상의 레이저 빔을 이용하면, 깊은 영역도 레이저 빔의 에너지에 의하여 직접 가열된다. 이로 인하여, 두께 방향에 관한 온도분포를 균일에 가까이 함이 가능하게 된다. 이에 의하여, 두께 방향에 관해서, 불순물의 활성화율을 균일에 가까이 할 수 있다.
파장이 지나치게 길어지면, 비정질 실리콘의 흡수 계수가 작아지기 때문에, 효율적으로 가열하는 것이 곤란해진다. 따라서, 실리콘 기판의 어닐링용의 레이저 빔의 파장을 400∼650nm로 하는 것이 바람직하다.
도 2의 백점으로 나타낸 것 같이, 비정질층의 두께를 5nm로 했을 경우, 두께를 20nm로 한 실시예의 경우에 비해서 시트 저항이 높아지는 것을 알 수 있었다. 더욱이, 비정질층의 두께를 5nm로 하면, 두께를 20nm로 한 실시예의 경우보다도, 보론이 보다 깊은 영역까지 확산되는 것을 알 수 있었다. 비정질층이 지나치게 얇으면, 비정질층에서 전부 흡수할 수 없어서 단결정의 실리콘 기판까지 도달하여, 단결정의 실리콘 기판에서 흡수되는 에너지가 커졌기 때문이라고 생각된다.
보다 얕은 영역에서 레이저 빔의 에너지를 효율적으로 흡수하기 위해서, 비정질층의 두께를 5nm보다도 두텁게 하고, 또한 30nm 이하로 하는 것이 바람직하다.
상기 실시예에서는, 아르곤을 이온주입함으로써, 표면에서 20nm의 깊이까지의 표층부의 비정질화를 행하였지만, 실리콘의 전기 특성에 영향을 주지 않는 다른 원소, 예컨대 게르마늄을 주입해서 비정질화를 행하는 것도 가능하다. 또한, 이온주입 이외에, 플라즈마 도핑(doping)에 의해 비정질화를 행하는 것도 가능하다. 특히, 5∼10nm 정도의 극천(極淺) 영역을 비정질화할 경우에, 플라즈마 도핑(doping)이 유효하다.
도 5에, 실시예에 의한 방법으로 제작한 시료의 펄스 에너지 밀도와 시트 저항과의 관계를 나타낸다. 횡축은 펄스 에너지 밀도를 단위 「mJ/cm2」로 나타내고, 종축은 시트 저항을 단위 「Ω/□」로 나타낸다. 도 5는, 도 2의 펄스 에너지 밀도가 1500∼2000mJ/cm2인 범위를 발췌한 것이다. 이 범위에서는, 펄스 에너지 밀도의 변동량에 대한 시트 저항의 변동량이 작다.
펄스 에너지 밀도가 1500∼2000mJ/cm2의 범위 내에서는, 근사적으로, 측정 점이 직선(L2)에 실린다고 생각된다. 펄스 에너지 밀도의 변동량을 ΔE, 시트 저항의 변동량을 ΔRs로 하면, ΔE가 300mJ/cm2일 때, ΔRs는 약 150Ω/□이 된다. 펄스 에너지 밀도 1500mJ/cm2을 기준으로 하면, 펄스 에너지 밀도가 1% 변동했을 때에, 시트 저항은 0.75% 변동한다고 어림잡을 수 있다.
상기 실시예에서는, 여기용 광원으로서 반도체 레이저 다이오드를 이용한 전(全)고체 레이저 발진기가 사용된다. 이 레이저 발진기는, 높은 에너지 안정성을 가져서, 펄스 에너지의 변동 폭은 ±1% 이하이다. 이로 인하여, 펄스 에너지 밀도가 1500∼2000mJ/cm2인 범위 내에서 레이저 어닐을 행하면, 시트 저항의 변동 폭을 ± 0.75% 이하로 할 수 있다.
펄스 에너지 밀도가 1500∼1800mJ/cm2인 범위 내에서는, 측정 점이 근사적으로 직선(L1)에 실린다. 그 기울기의 절대치는, 직선(L2)의 기울기의 절대치보다도 작다. 펄스 에너지 밀도가 1500∼1800mJ/cm2인 범위 내에서 레이저 어닐을 행할 경우에는, 펄스 에너지 밀도가 ±1% 변동했을 때의 시트 저항의 변동량은 ± 0.3%라고 어림잡는 것도 가능하다.
상기 고찰로부터, 시료표면에 있어서의 펄스 에너지 밀도를 1500∼2000mJ/cm2로 하는 것이 바람직하고, 1500∼1800mJ/cm2로 하는 것이 보다 바람직한 것을 알 수 있다.
도 6에, 실시예에 의한 방법으로 제작한 시료의 펄스 에너지 밀도와 접합 깊이와의 관계를 나타낸다. 횡축은 펄스 에너지 밀도를 단위 「mJ/cm2」로 나타내고, 종축은 접합 깊이를 단위 「nm」로 나타낸다. 펄스 에너지 밀도가 증가함에 따라, 접합 깊이가 깊어진다. 펄스 에너지 밀도 1400∼1800mJ/cm2의 범위에서는, 펄스 에너지 밀도의 변동량 400mJ/cm2에 대하여, 접합 깊이의 변동량이 약 25nm이다. 펄스 에너지 밀도 1500mJ/cm2을 기준으로 하면, 펄스 에너지 밀도 1%의 변동에 대하여, 접합 깊이가 0.93nm 변동하게 된다.
상기 실시예에서 이용되는 레이저 광원의 에너지 안정성이 ±1%이기 때문에, 펄스 에너지 밀도를 1400∼1800mJ/cm2의 범위 내로 설정할 경우에는, 접합 깊이의 편차를 ± 0.93nm 이하로 할 수 있다. 이 정도의 편차는, 공업적인 양산을 행함에 있어서, 충분한 품질안정성을 확보할 수 있는 수준이다.
상기 제1의 실시예에서는, 실리콘 기판에 오버랩율 50%로 펄스 레이저 빔을 조사했다. 다음으로, 오버랩율 95%로 펄스 레이저 빔을 조사하는 제2의 실시예에 대해서 설명한다. 사용되는 레이저 어닐링 장치의 기본구성은, 도 1에 나타낸 것과 동일하다. 여기서, 도 1의 스테이지(44)는, 2차원 방향으로 이동가능한 XY스테이지로 되어 있다.
도 7을 참조하여, 제2의 실시예에 의한 레이저 어닐링 방법에 대해서 설명한다.
도 7 (A)에 나타내는 바와 같이, (100)면을 주면(主面)으로 하는 n형 실리콘 기판(1)의 표면 상에 레지스트 막(2)을 형성하고, 노광 및 현상을 행함으로써, 레지스트 막(2)에 개구(開口)를 형성한다.
도 7 (B)에 나타내는 바와 같이, 레지스트 막(2)을 마스크로 하여, 개구(2a)를 통해서 실리콘 기판(1)의 표층부에 아르곤(Ar) 이온을 주입한다. 이온주입의 조건은, 제1의 실시예의 경우와 같다. 이에 의하여, 개구(2a)에 대응하는 영역의 표층부가 비정질화되어, 두께 약 20nm의 비정질영역(3)이 형성된다. 여기서, 비정질 화되는 영역은, 예컨대 MOSFET의 소스 및 드레인 영역의 익스텐션부 등이다. 소스 및 드레인 영역의 익스텐션부를 비정질화시킬 경우에는, MOSFET의 게이트 전극을 마스크로 하여 실리콘 기판(1)의 표층부에 아르곤 이온을 주입한다.
도 7 (C)에 나타내는 바와 같이, 레지스트 막(2)을 마스크로 하여, 실리콘 기판(1)의 표층부에, 플라즈마 도핑(doping)에 의해 보론을 주입한다. 도핑(doping) 조건은, 제1의 실시예의 경우와 같다.
이에 의하여, 불순물주입 영역(4)이 형성된다. 그 후, 레지스트 막(2)을 제거한다.
도 7 (D)에 나타내는 바와 같이, 도 1에 나타낸 레이저 어닐링 장치 스테이지(44)에 실리콘 기판(1)을 지지하고, 기판표면에 레이저 빔(5)을 입사시킨다. 레이저 빔(5)은, Nd:YLF 레이저의 2배 고조파이며, 그 파장은 527nm, 펄스 폭은 110ns, 펄스 주파수는 1kHz이다. 기판표면에 있어서의 빔 단면의 오버랩율이 50%가 되도록, 빔 단면의 길이방향과 직교하는 방향으로 기판을 이동시켰다. 실리콘 기판(1)의 표면에 있어서의 펄스 에너지 밀도를, 300∼3900mJ/cm2의 범위에서 변화시켰다. 처리 챔버(40) 안은, 질소분위기로 하였다.
도 7 (E)에 나타내는 바와 같이, 기판표면 상의 빔 입사 영역(기판표면에 있어서의 빔 단면)(6)은, 한 방향으로 긴 직선 형상의 형상을 가진다. 예컨대, 빔 입사 영역(6)의 폭은 0.1mm, 길이는 17mm이다. 기판표면에 있어서의 1펄스당의 에너지 밀도는, 1400∼2000mJ/cm2이다. 빔 입사 위치를, 빔 입사 영역(6)의 단축(短軸) 방향으로 이동시키면서, 기판 전면(全面)에 레이저 빔(5)을 조사한다. 이 때, 레이저 빔(5)의 입사 영역이, 전회(前回)의 샷(shot)에 있어서의 빔 입사 영역과 부분적으로 겹치도록, 빔 입사 위치를 이동시킨다. 전회의 샷(shot)에서 조사된 영역과, 이번의 조사의 빔 단면과의 겹친 영역의 면적을, 빔 단면의 면적으로 나눈 값을 오버랩율이라 부른다.
도 8에, 오버랩율과 시트 저항과의 관계를 나타낸다. 횡축은 오버랩율을 단위「%」로 나타내고, 종축은 시트 저항을 단위 「Ω/□」로 나타낸다. 여기서, 도 8의 데이타를 측정한 시료는, 실리콘 기판의 표층부를 비정질화하지 않고, 플라즈마 도핑(doping)을 행한 것이다. 보론의 도즈량은 2.5×1014cm-2로 하였다. 시료표면에 있어서의 펄스 에너지 밀도는 1500mJ/cm2로 하였다.
오버랩율을 75%에서 98%까지 증가시키면, 시트 저항은 2050Ω/□에서 840Ω/□까지 감소한다. 이로부터, 오버랩율을 변화시킴으로써, 시트 저항을 제어할 수 있음을 알 수 있다. 시트 저항은, 보론의 활성화율 및 접합 깊이에 의존한다. 다시 말해, 오버랩율을 변화시킴으로써, 활성화율과 접합 깊이 중의 적어도 일방을 제어할 수 있음을 알 수 있다.
실제로, 비정질층의 두께를 5nm라고 하고 펄스 에너지 밀도를 1500mJ/cm2로하여 활성화 어닐을 행하여, 접합의 깊이를 측정하였다. 오버랩율이 75% 및 95%일 때에, 접합의 깊이는 각각 약 60nm 및 90nm이었다. 이렇게, 오버랩율을 바꿈으로써, 접합의 깊이를 조정할 수 있다.
도 9 (A)에, 실리콘 기판(1)과 빔 입사 영역과의 위치 관계, 및 양자의 상대위치를 조절하는 장치의 블럭도를 나타낸다. 실리콘 기판(1)의 표면에, 격자형상의 스크라이브(scribe) 라인(10X 및 10Y)이 구획 설정되어 있다. 스크라이브 라인(10X)의 각각은, 도면의 횡방향으로 뻗게 되고, 스크라이브 라인(10Y)의 각각은, 도면의 종방향으로 뻗게 된다. 격자형상의 스크라이브 라인(10X 및 10Y)에 의하여 복수의 칩(chip)(11)이 구획 설정된다.
위치 센서(45)가, 스테이지(44)에 지지된 실리콘 기판(1)의 면 내의 병진 방향 및 회전 방향의 위치를 검출한다. 위치 검출 결과가 제어장치(46)에 입력된다. 제어장치(46)는, 빔 단면(6a)의 길이방향이 스크라이브 라인(10Y)에 평행해지고, 동시에, 그 양단이, 서로 이웃이 되는 2개의 스크라이브 라인(10X) 내에 위치하도록, XY스테이지(44)를 구동한다. 여기서, 기판표면에 있어서의 빔 단면(6a)의 길이방향의 길이는, 도 1에 나타낸 호모지나이저(72)에 의하여, 2개의 스크라이브 라인(10X)의 간격보다도 길고, 또한 간격에 스크라이브 라인(10X)의 폭의 2배를 더한 길이보다도 짧아지도록 미리 조절되어 있다. 펄스 레이저 빔을 조사하면서, 빔 단면(6a)의 양단이 스크라이브 라인(10X) 상을 이동하도록, 실리콘 기판(1)을 이동시킨다.
여기서, 빔 단면의 길이를, 스크라이브 라인(10X)의 피치의 정수배로 하여도 좋다. 예컨대, 스크라이브 라인(10X)의 피치의 2배인 길이의 빔 입사 영역(6b)을, 그 양단이 공히 스크라이브 라인(10X) 상을 이동하도록 하여도 좋다.
또한, 기판표면에 있어서의 빔 단면의 길이를, 스크라이브 라인(10X)의 간격 보다도 길게 함으로써, 1개의 칩(chip)을 1방향으로 1회 주사하기만 하면, 칩(chip) 내의 전역에 레이저 빔을 조사할 수 있다.
또한, 상기 실시예에서는, 직선 형상의 빔 입사 영역을, 부분적으로 겹치면서 그 단축(短軸)방향으로 이동시키고 있다. 기판표면에 있어서의 빔 단면이 정방형인 레이저 빔을 이용하고, 빔 입사 위치를, 정방형의 1개의 변에 평행한 방향으로 이동시킬 경우에는, 이동 방향에 평행한 변에 대응하는 부분에서, 어닐링 효과가 불균일해지기 쉽다. 상기 실시예에서는, 빔 입사 영역(6a 및 6b)의 양단이, 스크라이브 라인(10X) 상을 이동하기 때문에, 어닐링 효과가 불균일해지는 위치가, 정확히 스크라이브 라인(10X)에 일치한다. 이로 인하여, 칩(chip)(11) 내에 있어서는, 어닐링 효과를 균일하게 하는 것이 가능하게 된다.
도 9 (B)에, 빔 단면의 길이방향의 강도분포와, 스크라이브 라인(10X)과의 위치 관계를 나타낸다. 횡축은, 빔 단면의 길이방향의 위치를 나타내고, 종축은, 강도를 나타낸다. 길이방향의 양단 근방에 있어서, 단부(端部)에 가까이 감에 따라서 강도가 서서히 저하하고 있다. 빔 단면 내의 최대강도의 90%가 되는 위치에서 10%가 되는 위치까지의 영역 A를, 강도기울기부(intensity drop-off region)라 부르는 것으로 한다. 이 강도기울기부(A)가 스크라이브 라인(10X) 내에 위치하도록, 레이저 빔을 조사하는 것이 바람직하다. 이렇게 조사함으로써, 빔 단면의 양단이 칩(chip)(11) 내를 통과하지 않게 된다. 빔 단면의 양단에 기인하는 어닐 효과의 불균일성의 발생을 회피할 수 있다.
상기 실시예에서는, 기판의 표층부를 비정질화시켰지만, 기판의 내층부(표면 에서 어떤 깊이에 배치된 어떤 두께의 층)을 비정질화시키고, 표층부의 결정상태를 유지하여 행하여도 좋다. 이 경우, 레이저 빔을, 내층부의 비정질층에 우선적으로 흡수시켜서, 내층부의 활성화율을 높일 수 있다. 표층부의 결정층이 용융하지 않고, 내층부의 비정질층이 용융하는 조건으로, 레이저 빔을 조사하는 것이 바람직하다. 이 방법은, 예컨대, 불순물농도분포가, 표면에서 어떤 깊이의 위치에서 최대치를 나타내게 되는 구조를 제작할 경우에 유효하다.
상기 실시예에서는, 실리콘 기판의 표층부에 주입한 보론을, 레이저 어닐에 의해 활성화시키는 경우를 설명하였지만, 주입하는 불순물은 보론에 한정되지 않는다. 예컨대, 비소(As), 인(燐)(P) 등의 불순물을 활성화시키는 것도 가능하다. 또한, 불순물이 주입되는 기판은, 실리콘에 한정되지 않는다. 예컨대, SiGe 등의 기판을 이용하는 것도 가능하다.
상기 실시예에서는, 반도체 레이저 다이오드를 여기용 광원으로서 이용한 전(全)고체 레이저 발진기를 펄스 발진시키는 경우를 설명하였지만, 연속 발진시켜도 좋다. 연속 발진한 레이저 빔을 이용해서 레이저 어닐을 행할 경우에는, 도 7을 참조하여 설명한 것 같이, 레이저 빔의 입사 위치를 기판의 표면 내에서 이동시킴으로써, 불순물의 활성화를 행할 수 있다. 이동의 속도를 제어함으로써, 접합 깊이나 활성화율을 제어할 수 있다.
이상 실시예에 따라 본 발명을 설명하였지만, 본 발명은 이들로 제한되는 것이 아니다. 예컨대, 다양한 변경, 개량, 조합 등이 가능함은 당업자에게 자명할 것이다.
이상 설명한 것 같이, 본 발명에 의하면, 레이저 광원으로서 반도체 레이저 다이오드 여기의 전(全)고체 레이저 발진기가 이용된다. 이 레이저 발진기는, 높은 에너지 안정성을 가지기 위해서, 어닐 조건의 편차를 적게 할 수 있다. 이에 의하여, 공업적인 양산에 적용하는 것이 가능하게 된다.

Claims (19)

  1. (a) 단결정 실리콘 반도체 기판의 표층부를 플라즈마 도핑(doping)에 의하여 비정질화한 후, 상기 반도체 기판의 100nm보다 얕은 깊이의 표층부에 불순물을 첨가하는 단계와;
    (b) 레이저 다이오드 여기형 고체 레이저로부터 출사된 파장 400nm 이상 650nm 이하의 레이저 빔을 상기 기판에 조사하여, 상기 불순물을 활성화시키는 단계,
    로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 청구항 1에 있어서,
    상기 단계 (a)에 있어서, 비정질화된 층의 두께가 5nm보다도 두껍고, 30nm 이하가 되도록 비정질화를 행하는 반도체장치의 제조방법.
  3. 청구항 1에 있어서,
    상기 고체 레이저의 레이저 매질이, Nd:YLF, Nd:YAG, Nd:YVO4, 및 Cr:Nd:GSGG로 이루어지는 군으로부터 선택된 1개의 매질인 반도체장치의 제조방법.
  4. 청구항 1에 있어서,
    상기 단계 (b)에, 상기 기판표면에 있어서의 펄스 에너지 밀도가 1300mJ/cm2보다 큰 펄스 레이저 빔을 상기 고체 레이저가 출사시키도록 하는 것이 포함되는 반도체장치의 제조방법.
  5. 청구항 1에 있어서,
    상기 단계 (b)에, 상기 기판표면에 있어서의 펄스 에너지 밀도가 1400mJ/cm2 이상이고, 1800mJ/cm2 이하인 펄스 레이저 빔을 상기 고체 레이저가 출사시키도록 하는 것이 포함되는 반도체장치의 제조방법.
  6. 청구항 1에 있어서,
    상기 기판의 표층부의 온도가 실리콘의 융점 이상이 되도록 상기 단계 (b)가 실행되는 반도체장치의 제조방법.
  7. 청구항 1에 있어서,
    상기 단계 (b)에 있어서, 상기 기판에 대한 레이저 빔의 조사는 불활성 가스 분위기 중에서 행하여지는 반도체장치의 제조방법.
  8. 청구항 7에 있어서,
    상기 불활성 가스는, 질소 가스, 헬륨 가스, 및 아르곤 가스로 이루어지는 군으로부터 선택된 적어도 1개의 가스를 포함하는 반도체장치의 제조방법.
  9. (a0) 반도체 기판의 표층부를, 플라즈마 도핑(doping)에 의하여 비정질화시키는 단계와;
    (a) 깊이가 100nm보다 얕은 단결정 실리콘 기판의 표층부에 불순물을 첨가하는 단계와;
    (b) 상기 기판 표면에 있어서의 펄스 에너지 밀도가 1300mJ/cm2보다도 큰 조건 하에서, 레이저 다이오드 여기형 고체 레이저로부터 출사된 펄스 레이저 빔 또는 상기 레이저 빔의 고차 고조파를 상기 기판에 대하여 조사하는 단계,
    로 이루어짐을 특징으로 하는 반도체장치의 제조방법.
  10. (a0) 반도체 기판의 표층부를, 플라즈마 도핑(doping)에 의하여 비정질화시키는 단계와;
    (a) 깊이가 100nm보다도 얕은 반도체 기판의 표층부에 불순물을 첨가하는 단계와;
    (b) 레이저 다이오드 여기형 고체 레이저로부터 출사된 레이저 빔 또는 상기 레이저 빔의 고차 고조파를 상기 기판에 대하여 조사하여, 상기 불순물을 활성화시키는 단계,
    로 이루어지고,
    여기서, 상기 레이저 빔은 상기 기판의 표면에 있어서 한 방향으로 긴 빔 단면을 가지고, 상기 빔 입사 위치는 상기 빔 단면의 길이방향과 수직인 방향으로 이동되며,
    또한 여기서, 복수의 스크라이브 라인이 상기 기판의 표면에 구획되어 있고, 또한 상기 기판 표면에 있어서의 빔 단면의 길이방향의 길이는 인접하는 스크라이브 라인 사이의 거리보다 작지 않은 것을 특징으로 하는 반도체장치의 제조방법.
  11. 청구항 10에 있어서,
    상기 단계 (b)는, 빔 단면의 길이방향 또는 그에 직교하는 방향에 관해서, 상기 기판표면에 있어서의 레이저 빔의 강도를 균일하도록 하는 공정을 포함하는 반도체장치의 제조방법.
  12. (a0) 반도체 기판의 표층부를, 플라즈마 도핑(doping)에 의하여 비정질화시키는 단계와;
    (a) 깊이가 100nm보다도 얕은 반도체 기판의 표층부에 불순물을 첨가하는 단계와;
    (b) 레이저 다이오드 여기형 고체 레이저로부터 출사된 레이저 빔 또는 상기 레이저 빔의 고차 고조파를 상기 기판에 대하여 조사하여, 상기 불순물을 활성화시키는 단계,
    로 이루어지고,
    여기서, 상기 레이저 빔은 상기 기판의 표면에 있어서 한 방향으로 긴 빔 단면을 가지고, 상기 빔 입사 위치는 상기 빔 단면의 길이방향과 수직인 방향으로 이동되며,
    또한 여기서, 복수의 스크라이브 라인이 상기 기판의 표면에 새겨져 있고, 이 기판표면에 있어서의 빔 단면의 길이방향의 양단에 있어서, 이 빔 단면 내의 최대강도의 90%가 되는 위치에서부터 10%가 되는 위치까지의 강도기울기부가, 상기 스크라이브 라인 내에 위치하도록, 상기 레이저 빔을 조사하는 반도체장치의 제조방법.
  13. 청구항 12에 있어서,
    상기 단계 (b)는, 빔 단면의 길이방향 또는 그에 직교하는 방향에 관해서, 상기 기판표면에 있어서의 레이저 빔의 강도를 균일하도록 하는 공정을 포함하는 반도체장치의 제조방법.
  14. (a0) 반도체 기판의 표층부를, 플라즈마 도핑(doping)에 의하여 비정질화시키는 단계와;
    (a) 깊이가 100nm보다도 얕은 반도체 기판의 표층부에 불순물을 첨가하는 단계와;
    (a1) 상기 기판에 대하여 탈수소 처리를 행하는 단계와;
    (b) 레이저 다이오드 여기형 고체 레이저로부터 출사된 레이저 빔 또는 상기 레이저 빔의 고차 고조파를 상기 기판에 대하여 조사하여, 상기 불순물을 활성화시키는 단계,
    로 이루어지는 반도체장치의 제조방법.
  15. 청구항 14에 있어서,
    상기 탈수소 처리가, 상기 기판의 가열, 상기 기판에 대한 레이저 빔의 조사, 및 상기 기판에 대한 전자파의 조사로 이루어지는 군으로부터 선택된 적어도 1개의 처리를 포함하는 반도체장치의 제조방법.
  16. 청구항 14에 있어서,
    상기 (a1) 단계에 있어서, 상기 기판표면에 있어서의 펄스 에너지 밀도가 500mJ/cm2 이상이고, 1300mJ/cm2 이하인 조건 하에서, 상기 (b) 단계의 레이저 빔과 동일 파장의 레이저 빔이 상기 기판에 조사되는 반도체장치의 제조방법.
  17. (a) 반도체 기판의 표층부를, 플라즈마 도핑(doping)에 의하여 비정질화시키는 단계와;
    (b) 깊이 100nm보다도 얕은 상기 기판의 표층부에 불순물을 첨가하는 단계와;
    (c) 상기 기판의 적어도 표층부를 가열하여, 상기 불순물을 활성화시키는 단계,
    로 이루어지는 반도체장치의 제조방법.
  18. 청구항 17에 있어서,
    상기 단계 (c)는, 레이저 다이오드 여기형 고체 레이저로부터 출사된 레이저 빔 또는 상기 레이저 빔의 고차 고조파를 상기 기판에 조사함으로써 수행되는 반도체장치의 제조방법.
  19. 삭제
KR1020057023193A 2003-06-02 2004-06-02 반도체장치의 제조방법 KR100718976B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00156769 2003-06-02
JP2003156769A JP4589606B2 (ja) 2003-06-02 2003-06-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20060016801A KR20060016801A (ko) 2006-02-22
KR100718976B1 true KR100718976B1 (ko) 2007-05-16

Family

ID=33508330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057023193A KR100718976B1 (ko) 2003-06-02 2004-06-02 반도체장치의 제조방법

Country Status (8)

Country Link
US (1) US7932185B2 (ko)
EP (1) EP1648023A4 (ko)
JP (1) JP4589606B2 (ko)
KR (1) KR100718976B1 (ko)
CN (1) CN100426464C (ko)
HK (1) HK1095207A1 (ko)
TW (1) TW200507269A (ko)
WO (1) WO2004109783A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200423185A (en) 2003-02-19 2004-11-01 Matsushita Electric Ind Co Ltd Method of introducing impurity
CN101436534B (zh) * 2003-10-09 2012-02-08 松下电器产业株式会社 制作器件的方法以及采用该方法形成的已加工材料
JP2005322893A (ja) * 2004-04-05 2005-11-17 Toshiba Corp 不純物添加方法及び半導体装置の製造方法
US7858479B2 (en) 2004-05-14 2010-12-28 Panasonic Corporation Method and apparatus of fabricating semiconductor device
EP1881523B1 (en) * 2005-05-12 2013-01-02 Panasonic Corporation Plasma doping method and plasma doping apparatus
DE102006053182B4 (de) * 2006-11-09 2015-01-15 Infineon Technologies Ag Verfahren zur p-Dotierung von Silizium
JP2012503886A (ja) * 2008-09-25 2012-02-09 アプライド マテリアルズ インコーポレイテッド オクタデカボラン自己アモルファス化注入種を使用する無欠陥接合形成
KR20100040455A (ko) * 2008-10-10 2010-04-20 주식회사 동부하이텍 반도체 소자의 제조 방법
JP5557848B2 (ja) 2009-11-06 2014-07-23 株式会社日立製作所 半導体装置の製造方法
JP5246716B2 (ja) * 2009-11-25 2013-07-24 株式会社日本製鋼所 半導体基板の製造方法及びレーザアニール装置
JP2011171551A (ja) 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
CN102834899B (zh) * 2010-04-12 2015-08-05 株式会社日本制钢所 激光处理装置
JP5660880B2 (ja) * 2010-12-20 2015-01-28 住友重機械工業株式会社 レーザアニール方法
US20120289036A1 (en) * 2011-05-11 2012-11-15 Applied Materials, Inc. Surface dose retention of dopants by pre-amorphization and post implant passivation treatments
US9048099B2 (en) * 2013-05-09 2015-06-02 Applied Materials, Inc. Multi-layer amorphous silicon structure with improved poly-silicon quality after excimer laser anneal
US20150287824A1 (en) * 2014-04-03 2015-10-08 GlobalFoundries, Inc. Integrated circuits with stressed semiconductor substrates and processes for preparing integrated circuits including the stressed semiconductor substrates
JP7051203B2 (ja) * 2017-12-15 2022-04-11 住友重機械工業株式会社 アニール方法及びアニール装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246601A (ja) * 2001-02-16 2002-08-30 Seiko Epson Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4370510A (en) * 1980-09-26 1983-01-25 California Institute Of Technology Gallium arsenide single crystal solar cell structure and method of making
JPS5799747A (en) * 1980-12-12 1982-06-21 Fujitsu Ltd Light beam diffusor
US4620785A (en) * 1982-12-01 1986-11-04 Canon Kabushiki Kaisha Sheet-like member having alignment marks and an alignment apparatus for the same
JPS59101828A (ja) * 1982-12-01 1984-06-12 Canon Inc 観察装置
JPS60167491A (ja) * 1984-02-10 1985-08-30 株式会社東芝 導体路形成方法
JPS62104154A (ja) * 1985-10-31 1987-05-14 Sony Corp 高抵抗素子の製造方法
JP2623276B2 (ja) * 1988-01-22 1997-06-25 株式会社日立製作所 薄膜半導体装置の製造方法
US5688715A (en) * 1990-03-29 1997-11-18 The United States Of America As Represented By The Secretary Of The Navy Excimer laser dopant activation of backside illuminated CCD's
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JP3060813B2 (ja) * 1993-12-28 2000-07-10 トヨタ自動車株式会社 レーザ加工装置
DE19632415A1 (de) * 1996-08-05 1998-02-12 Samsung Display Devices Co Ltd Verfahren zur Herstellung von Maskenrahmen
US5888888A (en) * 1997-01-29 1999-03-30 Ultratech Stepper, Inc. Method for forming a silicide region on a silicon body
US5908307A (en) * 1997-01-31 1999-06-01 Ultratech Stepper, Inc. Fabrication method for reduced-dimension FET devices
JP2002261015A (ja) * 1997-12-17 2002-09-13 Matsushita Electric Ind Co Ltd 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
US6528397B1 (en) * 1997-12-17 2003-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
JPH11330463A (ja) 1998-05-15 1999-11-30 Sony Corp 半導体装置および半導体装置の製造方法
JP4443646B2 (ja) * 1998-06-04 2010-03-31 東芝モバイルディスプレイ株式会社 多結晶半導体膜の製造方法
US5956603A (en) 1998-08-27 1999-09-21 Ultratech Stepper, Inc. Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits
US6297115B1 (en) * 1998-11-06 2001-10-02 Advanced Micro Devices, Inc. Cmos processs with low thermal budget
JP2000260728A (ja) * 1999-03-08 2000-09-22 Nec Corp 半導体装置の製造方法
TW445545B (en) * 1999-03-10 2001-07-11 Mitsubishi Electric Corp Laser heat treatment method, laser heat treatment apparatus and semiconductor device
US6326219B2 (en) * 1999-04-05 2001-12-04 Ultratech Stepper, Inc. Methods for determining wavelength and pulse length of radiant energy used for annealing
JP2000349039A (ja) * 1999-06-02 2000-12-15 Nec Corp 浅い拡散層を有する半導体装置の製造方法
US6380044B1 (en) * 2000-04-12 2002-04-30 Ultratech Stepper, Inc. High-speed semiconductor transistor and selective absorption process forming same
US6635588B1 (en) * 2000-06-12 2003-10-21 Ultratech Stepper, Inc. Method for laser thermal processing using thermally induced reflectivity switch
JP5013235B2 (ja) * 2000-12-06 2012-08-29 株式会社アルバック イオン注入装置およびイオン注入方法
US20020086502A1 (en) * 2000-12-29 2002-07-04 Liu Mark Y. Method of forming a doped region in a semiconductor material
JP3904936B2 (ja) * 2001-03-02 2007-04-11 富士通株式会社 半導体装置の製造方法
JP3973849B2 (ja) * 2001-03-09 2007-09-12 住友重機械工業株式会社 レーザアニール方法
JP5103695B2 (ja) * 2001-03-21 2012-12-19 富士通セミコンダクター株式会社 電界効果型半導体装置の製造方法
JP5160001B2 (ja) * 2001-04-02 2013-03-13 富士電機株式会社 半導体装置の製造方法
KR100365414B1 (en) * 2001-04-30 2002-12-18 Hynix Semiconductor Inc Method for forming ultra-shallow junction using laser annealing process
TW541584B (en) * 2001-06-01 2003-07-11 Semiconductor Energy Lab Semiconductor film, semiconductor device and method for manufacturing same
TWI262561B (en) * 2001-06-12 2006-09-21 Promos Technologies Inc Method of forming ultra-shallow junction devices and its application in a memory device
US20030040130A1 (en) * 2001-08-09 2003-02-27 Mayur Abhilash J. Method for selection of parameters for implant anneal of patterned semiconductor substrates and specification of a laser system
JP4558262B2 (ja) * 2001-08-30 2010-10-06 シャープ株式会社 半導体装置の製造方法
US20050224799A1 (en) * 2002-02-07 2005-10-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6632729B1 (en) * 2002-06-07 2003-10-14 Advanced Micro Devices, Inc. Laser thermal annealing of high-k gate oxide layers
US6642122B1 (en) * 2002-09-26 2003-11-04 Advanced Micro Devices, Inc. Dual laser anneal for graded halo profile
JP6322453B2 (ja) 2014-03-27 2018-05-09 株式会社アーレスティ 鋳造製品、構造物および構造物の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246601A (ja) * 2001-02-16 2002-08-30 Seiko Epson Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
TWI360882B (ko) 2012-03-21
US20060183350A1 (en) 2006-08-17
JP4589606B2 (ja) 2010-12-01
EP1648023A1 (en) 2006-04-19
KR20060016801A (ko) 2006-02-22
HK1095207A1 (en) 2007-04-27
WO2004109783A1 (ja) 2004-12-16
CN1830067A (zh) 2006-09-06
CN100426464C (zh) 2008-10-15
TW200507269A (en) 2005-02-16
JP2004363168A (ja) 2004-12-24
EP1648023A4 (en) 2008-05-21
US7932185B2 (en) 2011-04-26

Similar Documents

Publication Publication Date Title
KR100718976B1 (ko) 반도체장치의 제조방법
US7943534B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing system
JP3949362B2 (ja) 半導体デバイスの作製方法
JP4942128B2 (ja) レーザーアニーリングおよび急速熱アニーリングにより極めて浅い接合を形成する方法
CN1113403C (zh) 半导体器件及其制造方法
KR100407748B1 (ko) 레이저 열처리 방법, 레이저 열처리 장치 및 반도체디바이스
KR101561364B1 (ko) 레이저어닐링 방법 및 레이저어닐링 장치
KR102478873B1 (ko) 디이프 접합 전자 소자 및 그의 제조 공정
US20020086502A1 (en) Method of forming a doped region in a semiconductor material
KR101124408B1 (ko) 매립된 종의 선형 포커싱된 레이저-어닐링
US6559034B2 (en) Method of fabricating semiconductor device
JP2008016466A (ja) 半導体装置の製造方法
US20040058501A1 (en) Apparatus and method for adiabatically heating a semiconductor surface
TW201605138A (zh) 掃描脈衝退火裝置及方法
US20090042354A1 (en) Integrated circuit fabrication process using a compression cap layer in forming a silicide with minimal post-laser annealing dopant deactivation
US20140363986A1 (en) Laser scanning for thermal processing
JP4307817B2 (ja) 半導体装置の製造方法
JP5307093B2 (ja) 半導体デバイスの製造方法
JP5610493B2 (ja) 半導体デバイスの製造方法および製造装置
US20220293414A1 (en) Method for modifying a strain state of at least one semiconductor layer
JP2012069748A (ja) レーザアニール方法及びレーザアニール装置
JP2024080162A (ja) 不純物導入方法及び不純物導入装置
JP2008306210A (ja) 半導体装置の製造方法
JP2008306211A (ja) 半導体装置の製造方法及びレーザアニーリング装置
US20170148726A1 (en) Semiconductor processing method and semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee