CN1830067A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1830067A
CN1830067A CNA2004800152545A CN200480015254A CN1830067A CN 1830067 A CN1830067 A CN 1830067A CN A2004800152545 A CNA2004800152545 A CN A2004800152545A CN 200480015254 A CN200480015254 A CN 200480015254A CN 1830067 A CN1830067 A CN 1830067A
Authority
CN
China
Prior art keywords
manufacture method
semiconductor device
laser beam
laser
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800152545A
Other languages
English (en)
Other versions
CN100426464C (zh
Inventor
工藤利雄
水野文二
佐佐木雄一朗
金成国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Heavy Industries Ltd
Original Assignee
Sumitomo Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Heavy Industries Ltd filed Critical Sumitomo Heavy Industries Ltd
Publication of CN1830067A publication Critical patent/CN1830067A/zh
Application granted granted Critical
Publication of CN100426464C publication Critical patent/CN100426464C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Abstract

本发明提供一种可以减小表面电阻变化的激光退火方法。在由半导体材料构成的基板的深度比100nm浅的表层部添加杂质。对基板照射从激光二极管激励型全固体激光振荡器射出的激光束或其高次谐波束，使杂质活性化。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的制造方法，特别是涉及一种包括通过对半导体材料制成的基板中所添加的杂质照射激光束使其活性化的工序的半导体装置的制造方法。
背景技术
为了批量生产栅极长度在50nm以下的MOSFET，要求实现低电阻并且短沟道效应得以改善的形成极浅pn结的技术。为了实现这种技术，期待对在半导体特别是硅中导入杂质的方法、以及对导入的杂质进行电活性化的方法做出技术革新。
目前，采用批量生产工序的杂质活性化处理中，快速热退火(RTA)成为主流。在RTA中，杂质原子的扩散与活性化率之间存在综合调整的关系。亦即，如果抑制杂质的扩散、使结(接合)深度变浅，则无法提高活性化率。另一方面，如果提高活性化率，则杂质的扩散活跃、结加深。因此，在采用RTA的情形，难以一边维持满足需要的性能，一边批量生产栅极长度在50nm以下的MOSFET。
作为抑制杂质扩散并且提高活性化率的方法，激光退火引人注目。
专利文献1和专利文献2中公开了采用准分子激光对注入了杂质的硅基板进行退火的方法。除此之外，“IEDM Tech.Digest，p.931(1999)”、“IEDM Tech.Digest，p.509(1999)”、“Symp.on VLSI Tech.，p.138(2002)”、“Electrochem.Soc.Symp.Proc.，2000-9，95(2000)”、“Symp.VLSI Tech.Digest，p.69(2001)”、“Extended Abstracts of International Workshopon JunctionTechnology 2002，p.27-30”、“Extended Abstracts of InternationalWorkshopon Junction Technology 2002，p.31-34”、“Extended Abstracts ofInternational Workshop on Junction Technology 2002，p.35-36”、“应用物理学会硅技术研究会No.39，p.23(2003)”等也报道了采用准分子激光进行退火的技术。
如果按照“应用物理学会硅技术研究会No.39，p.23(2002)”，由于准分子激光是紫外域的脉冲激光，所以照射硅的准分子激光的能量，在约10ns的短时间内仅被约10nm的极表层部吸收。因此，可以防止杂质扩散，形成极浅的pn结。
以下说明“Extended Abstracts of International Workshop on JunctionTechnology 2002，p.31-34”中公开的激光退火方法。
按照加速能量为0.5keV、剂量为5×1014cm-2的条件，向以(100)结晶面为主面的n型硅晶片离子注入硼。而且，按照加速能量为5keV、剂量为1×1015cm-2的条件，离子注入锗。通过这种离子注入，使得硅晶片表层部非晶化。非晶化的层厚约为12nm。
对该硅晶片一次照射波长为248nm的准分子激光。准分子激光的脉冲宽度选取10ns、33ns、38ns、55ns、和62ns，硅晶片表面的脉冲能量密度在400～921mJ/cm2的范围内选取。激光照射后，采用二次离子质量分析(SIMS)法评价试样的表层部的杂质分布，进一步测定表面电阻。
脉冲宽度与脉冲能量密度的组合为(10ns、500mJ/cm2)、(10ns、600mJ/cm2)、(33ns、700mJ/cm2)、(38ns、700mJ/cm2)、(38ns、800mJ/cm2)、(55ns、800mJ/cm2)、和(55ns、900mJ/cm2)时，pn结的深度在30nm以下，并且表面电阻在1000Ω/□以下。并且，结的深度定义为硼浓度为1×1018cm-3的深度。
图10表示脉冲宽度为38ns时退火的试样的深度方向的硼浓度分布。并且，采用SIMS测定硼浓度分布。横轴以“nm”为单位表示深度，纵轴以“cm-3”为单位表示硼浓度。各曲线标记的数值表示激光退火所用的脉冲激光的试样表面的脉冲能量密度。
如果把硼浓度为1×1018cm-3的位置定义为结的深度，则脉冲能量密度为700mJ/cm2时，可知结深度约为17nm。此时的表面电阻约为450Ω/□。如果脉冲能量密度为800mJ/cm2，则结深度约为26nm，表面电阻约为400Ω/□。
脉冲能量密度为500mJ/cm2时，结深度与不进行激光退火的情形基本相同。此时的表面电阻无记载，推测硼基本未活性化。
以下说明专利文献3公开的激光退火技术。专利文献3公开的发明的特征在于，MOSFET的栅极中的杂质浓度随着靠近栅绝缘膜而降低，公开了通过激光退火使栅极中的杂质活性化的工序。
首先，在硅基板表面上形成栅绝缘膜，通过溅射，在其上层叠掺杂硼的SiGe层和未掺杂的Si层。按照加速能量为7keV、剂量为4×1015cm-2的条件，离子注入硼。之后，按照照射能量密度为500mJ/cm2的条件，采用两个芯片一并发射的单次发射方式，照射准分子激光。也可以按照照射能量密度为220mJ/cm2的条件，进行两次发射来进行照射。通过这种激光退火，使得SiGe层结晶化，低电阻化。
激光退火所用的紫外线脉冲光，记载为可以使用准分子激光或者全固体激光。Nd:YAG等的一般全固体激光的基波波长约是1000nm。因此，这里所说的全固体激光是指基波的3倍或者比这更高的高次谐波。
由于硼的离子注入的加速能量是7keV，所以认为硼浓度为1×1018cm-3的深度在100nm以上。未公开深度在100nm以下的极浅结的形成技术。
非专利文献1和非专利文献2公开了使用波长532nm的激光束进行激光退火的技术。
图11表示非专利文献1和非专利文献2公开的结深度和脉冲能量密度的关系。横轴以“mJ/cm2”为单位表示脉冲能量密度，纵轴以“nm”为单位表示结深度。脉冲能量密度保持在350～460mJ/cm2的范围内，结深度保持在约26nm，已知即使脉冲能量密度在此范围内有偏差，结深度的变动也较小。
【专利文献1】日本特表2001-509316号公报。
【专利文献2】日本特表2002-524846号公报。
【专利文献3】日本特开平11-330463号公报。
非专利文献1：R.Murto et al.，An Investigation of Species Dependencein Germanium Pre-amorphized and Laser Thermal Annealed Ultra-ShallowAbrupt Junctions，“2000 International Conference on Ion ImplantationTechnology Proceedings”，(US)IEEE，2000年9月17～22日，p.182～185
非专利文献2：R.Murto et al.，Activation and Deactivation Studiesof Laser Thermal Annealed Boron，Arsenic，Phosphorous，and AntimonyUltra-Shallow Abrupt Junctions，“2000 International Conference on IonImplantation Technology Proceedings”，(US)IEEE，2000年9月17～22日，p.155～158
图12表示非专利文献1和非专利文献2公开的表面电阻与脉冲能量密度的关系。横轴以“mJ/cm2”为单位表示脉冲能量密度，纵轴以“Ω/□”为单位表示表面电阻。如果用Rs(Ω/□)表示表面电阻，用E(mJ/cm2)表示脉冲能量密度，则图12所示曲线近似为：
Rs＝0.0938×E2-89×E+21258                      (1)
从式(1)可知，脉冲能量密度以430mJ/cm2为基准变动1％时，表面电阻的变动量约为10.2％。上述文献中对波长为532nm的脉冲激光振荡器的能量稳定性的记载是±3％。如果脉冲能量密度变动±3％，则表面电阻变化±30.6％。由于表面电阻的变动幅度大，所以在工业批量生产工序中引入激光退火方法存在困难。
发明内容
本发明的目的在于提供一种可以减小表面电阻变动的激光退火方法。
根据本发明的一个观点，提供一种半导体装置的制造方法，包括以下工序，(a)在由半导体材料构成的基板的深度比100nm浅的表层部添加杂质；(b)对所述基板照射从激光二极管激励型全固体激光振荡器射出的激光束或其高次谐波束，使上述杂质活性化。
通过使用激光二极管激励型全固体激光振荡器，可以提高能量稳定性，减小退火条件的偏差。因此，可以减小表面电阻的变动。
附图说明
图1是实施例所用的激光退火装置的示意图。
图2是表示用于激光退火的激光束的脉冲能量密度与表面电阻的关系的曲线图。
图3是表示激光退火前和激光退火后在深度方向的硼浓度分布的曲线图。
图4是表示单晶硅和非晶硅的吸收系数的波长依赖性的曲线图。
图5是表示用于激光退火的激光束的脉冲能量密度与表面电阻的关系的曲线图。
图6是表示用于激光退火的激光束的脉冲能量密度与结深度的关系的曲线图。
图7是说明实施例的激光退火方法的基板剖面图和俯视图。
图8是表示重叠率与表面电阻的关系的曲线图。
图9(A)是采用实施例的方法退火的半导体基板与激光束入射位置的相对位置关系的俯视图、及半导体基板与束入射区域的位置控制装置的框图；(B)是表示束剖面的长度方向强度分布的曲线图。
图10是表示采用已有方法激光退火的试样的硼浓度分布的曲线图。
图11是表示采用已有方法激光退火的试样的结深度与脉冲能量密度的关系曲线图。
图12是表示采用已有方法激光退火的试样的表面电阻与脉冲能量密度的关系的曲线图。
具体实施方式
图1表示本发明第一实施例使用的激光退火装置的示意图。激光退火装置的构成包括处理室40、搬运室82、搬出搬入室83、84、激光光源71、均化器72、CCD照相机88、和视频监视器89。在处理室40中安装直接联动机构60，该直接联动机构60包含波纹管67、结合部件63、65、线性导向机构64和直线电动机66等。直接联动机构60可以并进移动配置在处理室40内的平台44。
处理室40和搬运室82通过闸阀85结合，搬运室82和搬出搬入室83、搬运室82和搬出搬入室84分别通过闸阀86和87结合。处理室40、搬出搬入室83和84中分别安装真空泵91、92和93，可以对各个室内部进行真空排气。
搬运用机械手94容纳在搬运室82内。搬运用机械手94在处理室40、搬出搬入室83和84的各室之间移送处理基板。
激光束透过用石英窗38设置在处理室40上面。而且，也可以用BK7等可视光学玻璃代替石英。从激光光源71输出的脉冲激光束通过衰减器76入射到均化器72。均化器72使激光束剖面成为细长形状，并且使其长轴方向和短轴方向的强度接近均匀。亦即，使光强度分布成为平顶形状。通过均化器72的激光束透过与束剖面形状对应的细长石英窗38，入射到保持在处理室40内的平台44上的处理基板。调节均化器72和处理基板之间的相对位置，使得基板表面与均化面一致。
利用直接联动机构60，使得平台44并进移动的方向在与石英窗38的长方向正交的方向。由此，可以在基板表面的宽广区域照射激光束。可以利用CCD照相机88对基板表面摄影，通过视频监视器89观察处理中的基板表面。
激光光源71包括使用半导体激光二极管作为激励用光源的全固体激光振荡器和波长变换元件而构成。作为全固体激光振荡器的激光介质，使用Nd:YLF、Nd:YAG、Nd:YVO4、Cr:Nd:GSGG等。从激光光源71发射出的脉冲激光束是由这些激光介质发生的基波的第二高次谐波。
随后，说明根据本发明实施例的激光退火方法。按照加速能量为6keV、剂量为1×1014cm-2的条件，在以(100)面为主面的n型硅基板的表层部注入氩(Ar)离子。由此，使硅基板1的表层部非晶化，形成厚约20nm的非晶质层。
通过等离子体掺杂，在硅基板1的表层部注入硼。该等离子体掺杂是使用He气体稀释B2H6气体的混合气体的等离子体，采用偏置电压为-100V的条件而进行的。采用此条件进行等离子体掺杂的情形，硼的剂量是4×1014cm-2，浓度为1×1018cm-3的深度是8～10nm。
掺杂了硼的硅基板保持在图1所示的激光退火装置的平台44上，在基板表面入射激光束。入射的激光束是Nd:YLF激光的2倍高次谐波，其波长是527nm，脉冲宽度是110ns，脉冲频率是1kHz。在与束剖面的长度方向正交的方向上移动基板，以使基板表面上的束剖面的重叠率成为50％。
以下，说明本说明书中的“重叠率”的定义。表示基板表面上的束剖面内的最大强度的90％以上的强度的区域宽度T称为平顶宽度。从被激光束的某一次发射所照射的区域到被下一次发射所照射的区域的移动距离S，被称为束的步宽。重叠率定义为(T-S)/T×100[％]。
硅基板表面的脉冲能量密度在300～3900mJ/cm2的范围内变化。处理室40内成为氮气环境。而且，也可以采用氮气之外的惰性气体，例如氩气气体或氦气气体的环境。
与基板表面上的束剖面长度方向正交的方向的强度分布的平顶率约为50％。这里，平顶率定义为平顶宽度T除以基板表面上的束剖面的端轴方向的强度分布的半值宽度之值。为了进行均匀的退火，平顶率最好在50％以上。
在进行激光退火处理之前，最好对硅基板进行脱氢处理。可以通过向基板表面照射激光、加热基板、照射电磁波等进行脱氢处理。通过脱氢处理，可以防止基板表面粗糙。在通过照射激光束进行脱氢处理的情形，使用与后续的活性化退火时相同波长的激光束，基板表面的脉冲能量密度为500mJ/cm2～1300mJ/cm2。采用该范围的脉冲能量不会使硅基板的表层部熔融，可使氢从基板表面脱离。
图2表示硅基板表面的脉冲能量密度与表面电阻的关系。横轴以“mJ/cm2”为单位表示脉冲能量密度，纵轴以“Ω/□”为单位表示表面电阻。图2的黑圆点记号表示采用上述实施例的方法制成的试样的表面电阻。白圆点记号表示等离子体掺杂前形成的制成非晶层的厚度为5nm制成的试样的表面电阻。通过氩气等离子体照射形成厚5nm的非晶层。
如上述实施例所述，在非晶层厚20nm的情形，就脉冲能量密度不足1300mJ/cm2的条件而言，表面电阻在170～180Ω/□，与进行激光退火前的表面电阻基本相同。在脉冲能量密度为1300mJ/cm2以下的情形，认为硼基本未被活性化。
脉冲能量密度在1300～1500mJ/cm2的范围内，随着脉冲能量密度的增加，表面电阻从180Ω/□增加到600Ω/□。在此区域，硅基板的表层部熔融，产生硼的活性化，但是如果观察n型区域的表面电阻，则认为活性化的硼浓度未达到补偿在硅基板掺杂的n型杂质的浓度。通过使硅基板表面的脉冲能量密度大于1300mJ/cm2，认为可以活性化注入的硼。而且，为了活性化硼，最好设定脉冲能量密度，以使硅基板的表层部的温度在形成表层部的材料熔点以上。
脉冲能量密度在1500mJ/cm2以上的区域，随着脉冲能量密度的增加，表面电阻从600Ω/□减小到240Ω/□。在该区域，发生硼的活性化，在硅基板的表层部形成p型层，随着脉冲能量密度的增加，p型层的表面电阻减小。
在非晶层厚度为5nm的情形，如图2的白圆点所示，与上述实施例的情形一样，随着脉冲能量密度的增加，表面电阻暂时增加，呈现极大值，之后减小。但是，表面电阻的绝对值比上述实施例的情形要高。
图3表示根据上述实施例的方法，按照脉冲能量密度为1500mJ/cm2的条件制成试样的深度方向的硼浓度分布。横轴以“nm”为单位表示深度，纵轴以“cm-3”为单位表示硼浓度。而且，通过SIMS观测硼浓度。图3的点群AL表示激光退火后的硼浓度。为了参考，点群BL表示激光退火前的硼浓度。
如果把硼浓度为1×1018cm-3的位置定义为结深度，则激光退火后的结深度约为23nm。
今后，要求MOSFET的漏的扩展部的结深度为13～22nm左右，表面电阻在770Ω/□以下。如上所述，在脉冲能量密度为1500mJ/cm2的情形，结深度约为23nm，此时的表面电阻为600Ω/□(参见图2)。这样，对扩展部要求的结深度和表面电阻可知得到基本满足。
这样，采用上述实施例的方法，可以形成结深度在30nm以下的杂质扩散区。而且，采用以往的RTA难以形成100nm以下的浅结，但是通过适用上述实施例的方法，能够再现性良好地形成深度在100nm以下的结。
非晶硅的熔点比单晶硅的熔点低。在比较低的温度熔融非晶硅层，可以抑制非晶硅层下的单晶硅区的温度上升。使单晶硅区的温度维持在比较低的温度，可以抑制杂质向深度方向的扩散。
图4表示非晶硅和单晶硅的光吸收系数的波长依赖性。横轴以“nm”为单位表示波长，纵轴以“×107cm-1”为单位表示吸收系数。图中的黑圆点和白圆点分别表示单晶硅的吸收系数和非晶硅的吸收系数。
在波长约为340nm以上的区域，已知非晶硅的吸收系数比单晶硅的吸收系数大。使用与其说对单晶硅的吸收系数不如说对非晶硅的吸收系数大的波长区的光，可以优先加热在硅基板表层部形成的非晶层。由于抑制了单晶硅区的加热，所以杂质在单晶硅区内难以扩散，容易形成浅的结。
波长在400nm以上的区域(可见和红外的波长区域)的非晶硅的吸收系数，比紫外区的吸收系数小。因此，波长在400nm以上的光容易到达非晶硅区内的深的位置。在使用紫外区的激光束的情形，仅加热基板表面极浅的区域，利用热传导间接地加热深的区域。与此相反，如果使用波长在400nm以上的激光束，利用激光束的能量直接加热深的区域。因此，厚度方向的温度分布可以接近均匀。由此，在厚度方向，可以使杂质的活性化率接近均匀。
如果波长过长，则由于非晶硅的吸收系数小，所以难以有效地加热。因此，硅基板退火用的激光束的波长最好在400～650nm。
如图2的白圆点所示，非晶层的厚度为5nm时，与厚度为20nm的实施例的情形相比，可知表面电阻高。并且，如果非晶层的厚度为5nm，则与厚度为20nm的实施例的情形相比，可知硼扩散到更深的区域。如果非晶层过薄，则非晶层的吸收不中断，到达单晶硅基板，单晶硅基板吸收的能量增大。
为了在更浅的区域有效地吸收激光束的能量，非晶层的厚度比5nm厚，并且在30nm以下较好。
根据上述实施例，通过离子注入氩，使从表面到20nm深的表层部非晶化，但是，也可以注入对硅的电气特性无影响的其它元素、例如锗，使其非晶化。而且，除了离子注入之外，也可以通过等离子体掺杂使其非晶化。特别是，在使5～10nm左右的极浅区域非晶化的情形，等离子体掺杂更有效。
图5表示根据实施例的方法制成的试样的脉冲能量密度与表面电阻的关系。横轴以“mJ/cm2”为单位表示脉冲能量密度，纵轴以“Ω/□”为单位表示表面电阻。图5是在图2的脉冲能量密度为1500～2000mJ/cm2的范围内选取的。该范围内，相对于脉冲能量密度的变化量的表面电阻的变化量小。
脉冲能量密度为1500～2000mJ/cm2的范围内，近似地认为测定点位于直线L2上。如果把脉冲能量密度的变化量作为ΔE，把表面电阻的变化量作为ΔRs，则ΔE为300mJ/cm2时，ΔRs约为150Ω/□。如果以1500mJ/cm2的脉冲能量密度为基准，则脉冲能量密度变化1％时，表面电阻估计变化0.75％。
在上述实施例中，使用采用半导体激光二极管作为激励用光源的全固体激光振荡器。该激光振荡器具有高的能量稳定性，脉冲能量的变化幅度在±1％以下。因此，如果在脉冲能量密度为1500～2000mJ/cm2的范围内进行激光退火，则表面电阻的变化幅度可以在±0.75％以下。
在脉冲能量密度为1500～1800mJ/cm2的范围内，测定点近似地位于直线L1上。其倾斜度的绝对值比直线L2的倾斜度的绝对值小。若在脉冲能量密度为1500～1800mJ/cm2的范围内进行激光退火，则可以估计脉冲能量密度变化±1％时的表面电阻的变化量为±0.3％。
从上述考察可知，试样表面的脉冲能量密度最好在1500～2000mJ/cm2，在1500～1800mJ/cm2更好。
图6表示根据实施例的方法制成的试样的脉冲能量密度与结深度的关系。横轴以“mJ/cm2”为单位表示脉冲能量密度，纵轴以“nm”为单位表示结深度。随着脉冲能量密度的增加，结深度加深。在脉冲能量密度为1400～1800mJ/cm2的范围内，相对于400mJ/cm2的脉冲能量密度的变化量，结深度的变化量约为25nm。如果以1500mJ/cm2的脉冲能量密度为基准，则相对于1％的脉冲能量密度的变化，结深度有0.93nm的变化。
由于上述实施例所用的激光光源的能量稳定性是±1％，所以在脉冲能量密度设定在1400～1800mJ/cm2的范围内的情形，结深度的偏差可以在±0.93nm以下。在进行工业批量生产时，这种程度的偏差是可以充分确保品质稳定性的水平。
上述第一实施例中，按照50％的重叠率对硅基板照射脉冲激光束。以下，对按照95％的重叠率照射脉冲激光束的第二实施例予以说明。使用的激光退火装置的基本构成与图1所示的相同。而且，图1的平台44是在二维方向可以移动的XY平台。
参见图7，说明第二实施例的激光退火方法。
如图7(A)所示，在以(100)面为主面的n型硅基板1的表面上形成保护膜2，进行曝光和显影，在保护膜2形成开口。
如图7(B)所示，以保护膜2作为掩模，通过开口2a，在硅基板1的表层部注入氩(Ar)离子。离子注入条件与第一实施例的情形相同。由此，使开口2a对应的区域的表层部非晶化，形成厚约20nm的非晶区3。而且，非晶化的区域是例如MOSFET的源区和漏区的扩展部等。在使源区和漏区的扩展部非晶化的情形，以MOSFET的栅极作为掩模，向硅基板1的表层部注入氩离子。
如图7(C)所示，以保护膜2作为掩模，通过等离子体掺杂，在硅基板1的表层部注入硼。掺杂条件与第一实施例的情形相同。
由此，形成杂质注入区4。之后，去除保护膜2。
如图7(D)所示，把硅基板1保持在图1所示的激光退火装置的平台44上，向基板表面入射激光束5。激光束5是Nd:YLF激光的二倍高次谐波，其波长是527nm，脉冲宽度是110ns，脉冲频率是1kHz。在正交于束剖面的长度方向的方向移动基板，以使基板表面上的束剖面的重叠率为50％。使硅基板1的表面的脉冲能量密度在300～3900mJ/cm2的范围内变化。处理室40内为氮气环境。
如图7(E)所示，基板表面上的束入射区(基板表面上的束剖面)6具有在一个方向延长的直线状形状。例如，束入射区6的宽度是0.1mm，长度是17mm。基板表面的1个脉冲发射的能量密度是1400～2000mJ/cm2。一边在束入射区6的短轴方向移动束入射位置，一边向基板整个面照射激光束5。此时，移动束入射位置，以使激光束5的入射区与前次发射的束入射区部分地重叠。前次发射所照射的区域和本次照射的束剖面重叠区域的面积除以束剖面面积的值称为重叠率。
图8表示重叠率与表面电阻的关系。横轴以“％”为单位表示重叠率，纵轴以“Ω/□”为单位表示表面电阻。测定图8的数据的试样，是未使硅基板的表层部非晶化的进行了等离子体掺杂的试样。硼的剂量是2.5×1014cm-2。试样表面的脉冲能量密度是1500mJ/cm2。
如果重叠率从75％增加到98％，则表面电阻从2050Ω/□减小到840Ω/□。由此可知，通过改变重叠率，可以控制表面电阻。表面电阻依赖于硼的活性化率和结深度。亦即，已知通过改变重叠率，可以控制活性化率和结深度之中的至少一个。
实际上，非晶层的厚度为5nm，脉冲能量密度为1500mJ/cm2，进行活性化退火，测定结深度。重叠率为75％和95％时，结深度分别约为60nm和90nm。这样，通过改变重叠率可以调整结深度。
图9(A)表示硅基板1和束入射区域的位置关系、以及调整两者的相对位置的装置的框图。在硅基板1的表面划定格子状划线10X和10Y。划线10X分别在图的横向延伸，划线10Y分别在图的长度方向延伸。利用格子状划线10X和10Y划定多个芯片11。
位置传感器45检测保持在平台44上的硅基板1的面内的并进方向和旋转方向的位置。位置检测结果输入到控制装置46。控制装置46驱动XY平台44，使得束剖面6a的长度方向平行于划线10Y，并且其两端位于相互相邻的两条划线10X内。利用图1所示的均化器72，预先调节基板表面上的束剖面6a的长度方向的长度，使其比两条划线10X的间隔更长，并且比间隔上足以达到划线10X的宽度两倍的长度短。一边照射脉冲激光束，一边移动硅基板1，以使束剖面6a的两端在划线10X上移动。
而且，束剖面的长度最好是划线10X的间距的整数倍。例如，也可以是划线10X的间距的两倍长度的束入射区域6b，其两端同时在划线10X上移动。
使基板表面上的束剖面的长度比划线10X的间隔长，可以通过在一个方向一次扫描一个芯片，即在芯片内的整个区域照射激光。
根据上述实施例，使直线状束入射区域一边部分重叠地、一边在短轴方向移动。在使用正方形的激光束，在与正方形的一边平行的方向移动基板表面上的束剖面的情形，与移动方向平行的边对应的部分，容易产生退火效果不均匀。根据上述实施例，束入射区域6a和6b的两端在划线10X上移动，所以成为退火效果不均匀的位置，但是恰好与划线10X一致。因此，在芯片11内，可以获得均匀的退火效果。
图9(B)表示束剖面的长度方向强度分布与划线10X的位置关系。横轴表示束剖面长度方向的位置，纵轴表示强度。在长度方向两端附近，随着靠近两端强度缓慢降低。从束剖面内的最大强度为90％的位置到10％的位置的区域A，称为强度倾斜部。该强度倾斜部A最好位于划线10X内来照射激光束。通过这样照射，使束剖面两端不通过芯片11。可以避免发生因束剖面两端引起的退火效果不均匀。
根据上述实施例，基板表层部被非晶化，但是也可以维持表层部的结晶状态，而使基板的内层部位(在距表面一定深度配置的一定厚度的层)被非晶化。此时，激光束可以被内层部的非晶层优先吸收，提高内层部的活性化率。最好在表层部的结晶层不熔融，而内层部位的非晶层熔融的条件下照射激光束。该方法对于制造例如杂质浓度分布在距表面一定深度的位置呈现最大值的结构的情形是有效的。
在上述实施例中，说明了在硅基板的表层部注入的硼被激光退火活性化的情形，但是注入的杂质不限于硼。也可以活性化例如砷(As)、磷(P)等杂质。而且，注入杂质的基板不限于硅基板。也可以使用例如SiGe等基板。
根据上述实施例，说明了使用半导体激光二极管作为激励用光源的全固体激光振荡器起振脉冲的情形，但是也可以连续起振。在使用连续起振的激光束进行激光退火的情形，如参照图7说明的那样，可以通过在基板表面内移动激光束的入射位置，进行杂质的活性化。通过控制移动速度，可以控制结深度或活性化率。
根据以上实施例说明了本发明，但是本发明并不限于此。例如各种变更、改进、组合等对于本领域技术人员来说是不言自明的。
如上所述，根据本发明，使用半导体激光二极管激励的全固体激光振荡器作为激光光源。这种激光振荡器具有高的能量稳定性，所以能够减小退火条件的偏差。由此，可以适用于工业批量生产。

Claims (19)

1.一种半导体装置的制造方法，其特征在于，包括以下工序：
(a)在由半导体材料构成的基板的深度比100nm浅的表层部添加杂质；
(b)对所述基板照射从激光二极管激励型全固体激光振荡器射出的激光束或其高次谐波束，使上述杂质活性化。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，在所述工序(b)中，对所述基板照射可见或红外波长区域的激光束。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，所述工序(a)包括使由单晶半导体材料构成的基板的表层部非晶化的工序。
4.根据权利要求3所述的半导体装置的制造方法，其特征在于，在所述非晶化工序中进行非晶化，以使非晶化的层的厚度比5nm厚、小于等于30nm。
5.根据权利要求1～4中任意一项所述的半导体装置的制造方法，其特征在于，所述全固体激光振荡器的激光介质是从由Nd:YLF、Nd:YAG、Nd:YVO4、以及Cr:Nd:GSGG构成的组中选择的一种介质。
6.根据权利要求1～5中任意一项所述的半导体装置的制造方法，其特征在于，所述基板由硅形成。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于，在所述工序(b)中向所述基板照射波长大于等于400nm、小于等于650nm的激光束。
8.根据权利要求6或7所述的半导体装置的制造方法，其特征在于，在所述工序(b)中，从所述全固体激光振荡器射出脉冲激光束，使所述基板表面的脉冲能量密度大于1300mJ/cm2。
9.根据权利要求1～7中任意一项所述的半导体装置的制造方法，其特征在于，在所述工序(b)中，照射所述激光束，以使所述基板的表层部的温度在形成该表层部的材料的熔点以上。
10.根据权利要求1～9中任意一项所述的半导体装置的制造方法，其特征在于，在所述工序(b)中，所述基板表面的激光束的束剖面具有在一个方向上长的形状，在与束剖面的长度方向交叉的方向上移动激光束的入射位置。
11.根据权利要求10所述的半导体装置的制造方法，其特征在于，在所述工序(b)中，包括使所述基板表面的激光束的强度在束剖面的长度方向或者与其正交的方向上接近于均匀的工序。
12.根据权利要求10或11所述的半导体装置的制造方法，其特征在于，在所述基板表面划定相互平行的多条划线，该基板表面的束剖面的长度方向长度在所述划线的间隔以上。
13.根据权利要求10或11所述的半导体装置的制造方法，其特征在于，在所述基板表面划定相互平行且等间隔配置的划线，照射所述激光束，以使在该基板表面的束剖面的长度方向两端，强度倾斜部位于所述划线内，所述强度倾斜部是指从该束剖面内的最大强度是90％的位置到10％的位置的部位。
14.根据权利要求1～13中任意一项所述的半导体装置的制造方法，其特征在于，在所述工序(b)中，在惰性气体环境中向所述基板照射激光束。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于，所述惰性气体是从氮气、氦气、氩气构成的组中选择的至少一种气体。
16.根据权利要求1～15中任意一项所述的半导体装置的制造方法，其特征在于，在所述工序(b)中，在向所述基板照射激光束之前，对所述基板进行脱氢处理。
17.根据权利要求16所述的半导体装置的制造方法，其特征在于，所述脱氢处理包括从由对所述基板加热、向所述基板照射激光束、以及向所述基板照射电磁波构成的组中选择的至少一种处理。
18.一种半导体装置的制造方法，其特征在于，包括以下工序：
(a)使用等离子体掺杂，使由半导体材料构成的基板表层部非晶化；
(b)在所述基板的深度比100nm浅的表层部添加杂质；
(c)加热所述基板的至少表层部，使所述杂质活性化。
19.根据权利要求18所述的半导体装置的制造方法，其特征在于，在所述工序(c)中，对所述基板照射从激光二极管激励型全固体激光振荡器射出的激光束或其高次谐波束，使上述杂质活性化。
CNB2004800152545A 2003-06-02 2004-06-02 半导体装置的制造方法 Expired - Fee Related CN100426464C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003156769A JP4589606B2 (ja) 2003-06-02 2003-06-02 半導体装置の製造方法
JP156769/2003 2003-06-02

Publications (2)

Publication Number Publication Date
CN1830067A true CN1830067A (zh) 2006-09-06
CN100426464C CN100426464C (zh) 2008-10-15

Family

ID=33508330

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800152545A Expired - Fee Related CN100426464C (zh) 2003-06-02 2004-06-02 半导体装置的制造方法

Country Status (8)

Country Link
US (1) US7932185B2 (zh)
EP (1) EP1648023A4 (zh)
JP (1) JP4589606B2 (zh)
KR (1) KR100718976B1 (zh)
CN (1) CN100426464C (zh)
HK (1) HK1095207A1 (zh)
TW (1) TW200507269A (zh)
WO (1) WO2004109783A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1596427A4 (en) 2003-02-19 2009-06-10 Panasonic Corp PROCESS FOR INTRODUCING CONTAMINATION
TW200520063A (en) * 2003-10-09 2005-06-16 Matsushita Electric Ind Co Ltd Junction-forming method and object to be processed and formed by using the same
JP2005322893A (ja) * 2004-04-05 2005-11-17 Toshiba Corp 不純物添加方法及び半導体装置の製造方法
WO2005112088A1 (ja) 2004-05-14 2005-11-24 Matsushita Electric Industrial Co., Ltd. 半導体装置の製造方法および製造装置
WO2006121131A1 (ja) * 2005-05-12 2006-11-16 Matsushita Electric Industrial Co., Ltd. プラズマドーピング方法およびプラズマドーピング装置
DE102006053182B4 (de) * 2006-11-09 2015-01-15 Infineon Technologies Ag Verfahren zur p-Dotierung von Silizium
CN102165561A (zh) * 2008-09-25 2011-08-24 应用材料股份有限公司 使用十八硼烷自我非晶体化注入物的无缺陷接点形成
KR20100040455A (ko) * 2008-10-10 2010-04-20 주식회사 동부하이텍 반도체 소자의 제조 방법
WO2011055691A1 (ja) 2009-11-06 2011-05-12 株式会社日立製作所 半導体装置の製造方法
JP5246716B2 (ja) * 2009-11-25 2013-07-24 株式会社日本製鋼所 半導体基板の製造方法及びレーザアニール装置
JP2011171551A (ja) 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
WO2011129282A1 (ja) * 2010-04-12 2011-10-20 株式会社日本製鋼所 レーザ処理装置
JP5660880B2 (ja) * 2010-12-20 2015-01-28 住友重機械工業株式会社 レーザアニール方法
TW201246305A (en) * 2011-05-11 2012-11-16 Applied Materials Inc Surface dose retention of dopants by pre-amorphization and post-implant passivation treatments
US9048099B2 (en) 2013-05-09 2015-06-02 Applied Materials, Inc. Multi-layer amorphous silicon structure with improved poly-silicon quality after excimer laser anneal
US20150287824A1 (en) * 2014-04-03 2015-10-08 GlobalFoundries, Inc. Integrated circuits with stressed semiconductor substrates and processes for preparing integrated circuits including the stressed semiconductor substrates
JP7051203B2 (ja) * 2017-12-15 2022-04-11 住友重機械工業株式会社 アニール方法及びアニール装置

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4370510A (en) * 1980-09-26 1983-01-25 California Institute Of Technology Gallium arsenide single crystal solar cell structure and method of making
JPS5799747A (en) * 1980-12-12 1982-06-21 Fujitsu Ltd Light beam diffusor
US4620785A (en) * 1982-12-01 1986-11-04 Canon Kabushiki Kaisha Sheet-like member having alignment marks and an alignment apparatus for the same
JPS59101828A (ja) * 1982-12-01 1984-06-12 Canon Inc 観察装置
JPS60167491A (ja) * 1984-02-10 1985-08-30 株式会社東芝 導体路形成方法
JPS62104154A (ja) * 1985-10-31 1987-05-14 Sony Corp 高抵抗素子の製造方法
JP2623276B2 (ja) * 1988-01-22 1997-06-25 株式会社日立製作所 薄膜半導体装置の製造方法
US5688715A (en) * 1990-03-29 1997-11-18 The United States Of America As Represented By The Secretary Of The Navy Excimer laser dopant activation of backside illuminated CCD's
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JP3060813B2 (ja) * 1993-12-28 2000-07-10 トヨタ自動車株式会社 レーザ加工装置
DE19632415A1 (de) * 1996-08-05 1998-02-12 Samsung Display Devices Co Ltd Verfahren zur Herstellung von Maskenrahmen
US5888888A (en) * 1997-01-29 1999-03-30 Ultratech Stepper, Inc. Method for forming a silicide region on a silicon body
US5908307A (en) * 1997-01-31 1999-06-01 Ultratech Stepper, Inc. Fabrication method for reduced-dimension FET devices
WO1999031719A1 (fr) 1997-12-17 1999-06-24 Matsushita Electric Industrial Co., Ltd. Couche mince de semi-conducteur, son procede et son dispositif de fabrication, composant a semi-conducteur et son procede de fabrication
JP2002261015A (ja) * 1997-12-17 2002-09-13 Matsushita Electric Ind Co Ltd 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
JPH11330463A (ja) 1998-05-15 1999-11-30 Sony Corp 半導体装置および半導体装置の製造方法
JP4443646B2 (ja) * 1998-06-04 2010-03-31 東芝モバイルディスプレイ株式会社 多結晶半導体膜の製造方法
US5956603A (en) 1998-08-27 1999-09-21 Ultratech Stepper, Inc. Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits
US6297115B1 (en) * 1998-11-06 2001-10-02 Advanced Micro Devices, Inc. Cmos processs with low thermal budget
JP2000260728A (ja) * 1999-03-08 2000-09-22 Nec Corp 半導体装置の製造方法
TW445545B (en) * 1999-03-10 2001-07-11 Mitsubishi Electric Corp Laser heat treatment method, laser heat treatment apparatus and semiconductor device
US6326219B2 (en) * 1999-04-05 2001-12-04 Ultratech Stepper, Inc. Methods for determining wavelength and pulse length of radiant energy used for annealing
JP2000349039A (ja) * 1999-06-02 2000-12-15 Nec Corp 浅い拡散層を有する半導体装置の製造方法
US6380044B1 (en) * 2000-04-12 2002-04-30 Ultratech Stepper, Inc. High-speed semiconductor transistor and selective absorption process forming same
US6635588B1 (en) * 2000-06-12 2003-10-21 Ultratech Stepper, Inc. Method for laser thermal processing using thermally induced reflectivity switch
JP5013235B2 (ja) * 2000-12-06 2012-08-29 株式会社アルバック イオン注入装置およびイオン注入方法
US20020086502A1 (en) * 2000-12-29 2002-07-04 Liu Mark Y. Method of forming a doped region in a semiconductor material
JP2002246601A (ja) * 2001-02-16 2002-08-30 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JP3904936B2 (ja) * 2001-03-02 2007-04-11 富士通株式会社 半導体装置の製造方法
JP3973849B2 (ja) * 2001-03-09 2007-09-12 住友重機械工業株式会社 レーザアニール方法
JP5103695B2 (ja) * 2001-03-21 2012-12-19 富士通セミコンダクター株式会社 電界効果型半導体装置の製造方法
JP5160001B2 (ja) * 2001-04-02 2013-03-13 富士電機株式会社 半導体装置の製造方法
KR100365414B1 (en) * 2001-04-30 2002-12-18 Hynix Semiconductor Inc Method for forming ultra-shallow junction using laser annealing process
TW541584B (en) * 2001-06-01 2003-07-11 Semiconductor Energy Lab Semiconductor film, semiconductor device and method for manufacturing same
TWI262561B (en) * 2001-06-12 2006-09-21 Promos Technologies Inc Method of forming ultra-shallow junction devices and its application in a memory device
US20030040130A1 (en) * 2001-08-09 2003-02-27 Mayur Abhilash J. Method for selection of parameters for implant anneal of patterned semiconductor substrates and specification of a laser system
JP4558262B2 (ja) * 2001-08-30 2010-10-06 シャープ株式会社 半導体装置の製造方法
KR100624281B1 (ko) * 2002-02-07 2006-09-19 마츠시타 덴끼 산교 가부시키가이샤 반도체 장치 및 그 제조 방법
US6632729B1 (en) * 2002-06-07 2003-10-14 Advanced Micro Devices, Inc. Laser thermal annealing of high-k gate oxide layers
US6642122B1 (en) * 2002-09-26 2003-11-04 Advanced Micro Devices, Inc. Dual laser anneal for graded halo profile
JP6322453B2 (ja) 2014-03-27 2018-05-09 株式会社アーレスティ 鋳造製品、構造物および構造物の製造方法

Also Published As

Publication number Publication date
EP1648023A1 (en) 2006-04-19
JP4589606B2 (ja) 2010-12-01
EP1648023A4 (en) 2008-05-21
US20060183350A1 (en) 2006-08-17
TW200507269A (en) 2005-02-16
US7932185B2 (en) 2011-04-26
KR100718976B1 (ko) 2007-05-16
JP2004363168A (ja) 2004-12-24
CN100426464C (zh) 2008-10-15
HK1095207A1 (en) 2007-04-27
KR20060016801A (ko) 2006-02-22
TWI360882B (zh) 2012-03-21
WO2004109783A1 (ja) 2004-12-16

Similar Documents

Publication Publication Date Title
CN1830067A (zh) 半导体装置的制造方法
CN1248287C (zh) 半导体设备的制造方法
CN1179403C (zh) 半导体器件及其制造方法
CN1295763C (zh) 半导体装置的制造方法
CN1249779C (zh) 制造晶体半导体材料的方法和制作半导体器件的方法
CN1624868A (zh) 激光照射装置、激光照射方法以及半导体器件的制作方法
CN1691293A (zh) 激光照射设备和制造半导体器件的方法
CN1969377A (zh) 激光照射设备和激光照射方法
CN1550863A (zh) 半导体薄膜、薄膜晶体管、及其制造方法和制造设备
CN1706028A (zh) 薄膜半导体的制造方法及制造装置
KR102478873B1 (ko) 디이프 접합 전자 소자 및 그의 제조 공정
CN1185532C (zh) 平板显示器的制造方法
CN101038867A (zh) 结晶半导体薄膜的方法
CN1716071A (zh) 结晶方法、薄膜晶体管制造方法、薄膜晶体管及显示装置
JP2008016466A (ja) 半導体装置の製造方法
TW201605138A (zh) 掃描脈衝退火裝置及方法
JP4307817B2 (ja) 半導体装置の製造方法
KR101323614B1 (ko) 결정질막의 제조 방법 및 결정질막 제조 장치
JP2005005323A (ja) 半導体加工方法および半導体加工装置
JP2014195004A (ja) 半導体素子の製造方法及び半導体素子の製造装置
US20220293414A1 (en) Method for modifying a strain state of at least one semiconductor layer
JP2012069748A (ja) レーザアニール方法及びレーザアニール装置
JP4581764B2 (ja) 薄膜半導体装置の製造方法
CN1822318A (zh) 半导体器件及其制造方法
JP2008306211A (ja) 半導体装置の製造方法及びレーザアニーリング装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1095207

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1095207

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081015

Termination date: 20150602

EXPY Termination of patent right or utility model