KR101323614B1 - 결정질막의 제조 방법 및 결정질막 제조 장치 - Google Patents

결정질막의 제조 방법 및 결정질막 제조 장치 Download PDF

Info

Publication number
KR101323614B1
KR101323614B1 KR1020107029391A KR20107029391A KR101323614B1 KR 101323614 B1 KR101323614 B1 KR 101323614B1 KR 1020107029391 A KR1020107029391 A KR 1020107029391A KR 20107029391 A KR20107029391 A KR 20107029391A KR 101323614 B1 KR101323614 B1 KR 101323614B1
Authority
KR
South Korea
Prior art keywords
laser light
pulsed laser
film
amorphous
amorphous film
Prior art date
Application number
KR1020107029391A
Other languages
English (en)
Other versions
KR20110122787A (ko
Inventor
료타로 토가시
료수케 사토
토시아키 세이노
토시오 이나미
히데아키 쿠사마
Original Assignee
가부시끼가이샤 니혼 세이꼬쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 니혼 세이꼬쇼 filed Critical 가부시끼가이샤 니혼 세이꼬쇼
Publication of KR20110122787A publication Critical patent/KR20110122787A/ko
Application granted granted Critical
Publication of KR101323614B1 publication Critical patent/KR101323614B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073Shaping the laser spot
    • B23K26/0732Shaping the laser spot into a rectangular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686Pulsed laser beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Abstract

비정질막에 340∼358㎚의 파장으로 이루어지고 130∼240mJ/㎠의 에너지밀도를 갖는 펄스레이저광을 1∼10회의 쇼트수로 조사하고, 상기 비정질막을 결정 융점을 초과하지 않는 온도로 가열해서 결정화시키는 것이며, 적합하게는, 펄스레이저광의 펄스폭을 5∼100㎱, 주파수를 6∼10㎑, 단축폭을 1.0㎜이하로 해서 상기 펄스레이저광을 상대적으로 주사 속도 50∼1000㎜/초로 주사함으로써 기판에 데미지를 주는 일 없이 결정립경의 불균일이 적고 균일하고 미세한 결정질막을 비정질막으로부터 효율적으로 제작할 수 있다.

Description

결정질막의 제조 방법 및 결정질막 제조 장치{METHOD FOR FABRICATING CRYSTALLINE FILM AND DEVICE FOR FABRICATING CRYSTALLINE FILM}
본 발명은 비정질막에 펄스레이저광을 조사해서 상기 비정질막을 미세결정화시켜서 결정질막을 제작하는 결정질막의 제조 방법 및 제조 장치에 관한 것이다.
액정 표시 장치 등의 박형 표시기 플랫 패널 디스플레이에 사용되는 박막트랜지스터(TFT)의 결정화 실리콘의 제조에는 기판 상층에 마련되어진 아모포스 실리콘막에 펄스레이저광을 조사해서 용융, 재결정화시키는 방법(레이저 어닐법)이나 아모포스 실리콘막을 상층에 갖는 상기 기판을 가열로에서 가열하고, 상기 실리콘막을 용융하지 않고 고체인 채로 결정성장시키는 고상성장법 (SPC: Solid Phase Crystallization)의 두가지 방법이 일반적으로 사용되고 있다.
또한, 본 발명자들은 기판온도를 가열 상태로 유지한 상태에서 펄스레이저광을 조사함으로써 고상성장에 의해 미세한 다결정막을 얻을 수 있는 것을 확인하고, 이것을 제안하고 있다(특허문헌 1 참조).
일본 특허 공개 2008-147487호 공보
최근에는, 대형의 TV용 OLED(Organic light-emitting diode) 패널이나 LCD (Liquid Crystal Display) 패널을 제조함에 있어서, 균일하고 대면적의 미세한 다결정 실리콘막을 저렴하게 제조하는 방법이 요청되고 있다.
또한, 최근 액정 디스플레이를 대신해서 차세대 디스플레이로서 유력시되고 있는 유기 EL 디스플레이에서는 유기 EL 자체가 발광함으로써 스크린의 휘도를 높이고 있다. 유기 EL의 발광 재료는 LCD와 같이 전압구동이 아니라 전류구동이기 때문에, TFT에의 요구가 다르다. 아모포스 실리콘에 의한 TFT에서는 경년변화의 억제가 어렵고, 한계치 전압(Vth)의 대폭적인 드리프트(drift)가 발생하여 디바이스의 수명이 제한된다. 한편, 폴리실리콘은 안정 재료이기 때문에 수명이 길다. 그러나, 폴리실리콘에 의한 TFT에서는 TFT의 특성 불균일은 크다. 이 TFT 특성의 불균일은 결정립경의 불균일이나, 결정질 실리콘의 결정립의 계면(결정립계)이 TFT의 채널 형성 영역에 존재함으로써 보다 발생하기 쉬워진다. TFT의 특성 불균일은 주로 채널간에 존재하는 결정립경과 결정립계의 수에 좌우되기 쉽다. 또한, 결정립경이 크면 일반적으로 전자이동도가 커진다. 유기 EL 디스플레이 용도의 TFT는 전계전자 이동도가 높은 것은 도리어 TFT의 채널길이를 길게 해야 하고, RGB(빨강·초록·파랑) 각각의 1 화소의 크기가 TFT의 채널길이에 의존해 버려 고해상도가 얻어지지 않는다. 이 때문에, 결정립경의 불균형이 작고, 미세한 결정막에의 요구 정도는 점점 높아지고 있다.
그러나, 종래의 결정화방법으로는 이들 문제를 해결하는 것은 곤란하다.
왜냐하면, 그 중 하나인 레이저 어닐법은 아모포스 실리콘을 일단 용융시켜 재결정화시키는 프로세스이며, 일반적으로 형성되는 결정립경이 크고, 결정립경의 불균형도 크다. 이 때문에, 앞에 서술한 것처럼 전계전자 이동도가 높고, 복수의 TFT의 채널 영역 내의 결정립경의 수에 불균일이 생기는 것이나, 임의적인 형상, 인접한 결정의 결정배향성의 차이가 결과적으로 TFT의 특성 불균일에 크게 영향을 준다. 특히, 레이저 중첩부분에 결정성의 차이가 나타나기 쉽고, 이 결정성의 차이가 TFT의 특성 불균일에 크게 영향을 준다. 또한, 표면의 콘태미네이션(불순물)에 의해 결정에 결함이 생긴다고 하는 문제도 있다.
또한, 고상성장법(SPC법)에 의해 얻어지는 결정은 입경이 작고 TFT 불균일이 적어 상기 과제를 해결하는 가장 유효한 결정화방법이다. 그러나, 결정화시간이 길어 양산 용도로서는 채용되기 어렵다. 고상성장법(SPC)을 가능하게 하는 열처리공정에서는 복수매의 기판을 동시에 처리하는 배치 타입의 열처리장치가 사용된다. 대량의 기판을 동시에 가열하므로 승온 및 강온에 장시간을 요함과 아울러 기판 내의 온도가 불균일해지기 쉽다. 또한, 고상성장법은 유리 기판의 변형점 온도보다 높은 온도에서 장시간 가열하면 유리 기판 자체의 수축, 팽창을 야기해 유리에 데미지를 준다. SPC의 결정화온도는 유리전이점보다 높으므로 소폭의 온도분포에서 유리 기판의 휘어짐이나 수축 분포가 발생한다. 그 결과 결정화가 가능하여도 노광공정 등의 프로세스에 지장이 생겨서 디바이스의 제작이 곤란해진다. 처리 온도가 높을수록 온도 균일성이 요구된다. 일반적으로 결정화속도는 가열온도에 의존하고, 600℃에서 10∼15시간, 650℃에서 2∼3시간, 700℃에서 수십분의 처리 시간이 필요하다. 유리 기판에 데미지를 주는 일 없이 처리하기 위해서는 장시간의 처리 시간이 필요하게 되어 이 방법은 양산 용도로서 채용하기 어렵다.
본 발명은 상기 사정을 배경으로 해서 이루어진 것으로서, 결정립경의 불균형이 적고, 미세한 결정질막을 기판에 데미지를 주는 일 없이 비정질막으로부터 효율적으로 제작할 수 있는 결정질막의 제조 방법을 제공하는 것을 목적으로 한다.
즉, 본 발명의 결정질막의 제조 방법 중, 제 1의 본 발명은 기판의 상층에 있는 비정질막에 340∼358㎚의 파장으로 이루어지고 130∼240mJ/㎠의 에너지밀도를 갖는 펄스레이저광을 1∼10회의 쇼트수로 조사하고, 상기 비정질막을 결정 융점을 초과하지 않는 온도로 가열해서 결정화시키는 것을 특징으로 한다.
본 발명의 결정질막 제조 장치는, 파장 340∼358㎚의 펄스레이저광을 출력하는 펄스레이저 광원과, 상기 펄스레이저광을 비정질막에 유도해서 조사하는 광학계와, 상기 레이저광이 비정질막 상에서 130∼240mJ/㎠의 에너지밀도로 조사되도록 상기 펄스레이저 광원으로부터 출력된 상기 펄스레이저광의 감쇠율을 조정하는 감쇠기와, 상기 펄스레이저광이 상기 비정질막 상에서 1∼10쇼트의 범위 내에서 오버랩 조사되도록 상기 레이저광을 상기 비정질막에 대하여 상대적으로 이동시키는 주사장치를 구비하는 것을 특징으로 한다.
본 발명에 의하면, 자외파장 영역의 펄스레이저광을 적당한 에너지밀도와 적당한 쇼트수로 비정질막에 조사해서 급속하게 가열함으로써 비정질막이 결정 융점을 초과하지 않는 온도로 가열되어 종래의 용융·재결정화법과 다른 방법으로 입경의 불균일이 작은 균일한 미세결정, 예를 들면 크기가 50㎚ 이하이고 돌기가 없는 미세결정을 얻을 수 있다. 종래 방식의 용융결정화법에서는 결정립경이 50㎚를 넘어 커지고, 또한 이 용융결정화법이나 가열로에 의한 SPC(고상성장법)로는 결정립의 불균일이 커져서 미세결정을 얻을 수 없다.
또한, 본 발명에 의하면, 결정의 융점을 초과하지 않는 온도까지밖에 가열되지 않으므로 결정화되는 막 자체는 그 이상은 상변화하지 않고, 예를 들면 아모포스 실리콘만을 결정 실리콘으로 변화시키기 때문에 펄스레이저광의 중첩 개소도 같은 결정성이 얻어져서 균일성이 향상된다. 또한, 본 발명조건에 의한 펄스레이저광의 조사에 의해 비정질막을 종래의 고상성장법에 비해 고온으로 가열할 수 있다.
또한, 연속발진이 아니고 펄스레이저광을 채용함으로써 하지의 기판은 데미지를 받는 온도가 되기 어렵다. 또, 본 발명에 있어서는 기판의 가열은 불필요하나 본 발명으로서 기판의 가열을 행하는 것을 배제하는 것은 아니다. 다만, 본 발명으로서는 기판의 가열을 행하지 않고 상기 펄스레이저광의 조사를 행하는 것이 바람직하다.
또한, 기판 상에 부착되는 비정질막은 수소함유량이 많으면 용융결정화법과 같은 높은 에너지로 조사할 때에 Si-H의 분자결합이 끊어지기 쉽고, 어블레이션(ablation)하기 쉽기 때문에 탈수소될 경우가 있지만, 본 발명에서는 실리콘은 고상인 채로 변화되어서 어블레이션은 발생하기 어렵기 때문에 탈수소되어 있지 않은 비정질막을 처리하는 것이 가능하다.
다음에, 본 발명에서 규정하는 조건에 대해서 이하에 설명한다.
파장 영역 : 340∼358㎚
상기 파장 영역은 비정질막, 특히 아모포스 실리콘막에 대하여 흡수가 좋은 파장 영역이므로 상기 파장 영역의 펄스레이저광으로 비정질막을 직접 가열할 수 있다. 따라서, 비정질막의 상층에 간접적으로 레이저 흡수층을 형성할 필요가 없다. 또한, 레이저광이 비정질막에서 충분하게 흡수되기 때문에 레이저광에 의해 기판이 가열되는 것을 방지할 수 있고, 기판의 휘어짐이나 변형이 억제되어 기판의 데미지를 회피할 수 있다.
또한, 레이저광의 파장이 비정질막, 특히 아모포스 실리콘막에 대하여 흡수는 있지만, 투과하는 종류이면 하층측으로부터의 다중반사에 의해 비정질막의 조사 부분에 대한 광의 흡수율이 비정질막 하층의 두께 편차(불균일)에 크게 의존해 버린다. 상기 파장 영역이면 레이저광은 비정질막, 특히 실리콘막의 표층에서 완전하게 광흡수시킬 수 있기 때문에 하층의 막두께 불균일을 그다지 고려하지 않고 다결정막을 얻을 수 있다. 또한, 비정질막의 투과를 거의 무시할 수 있으므로 금속 상에 비정질막이 형성되는 것으로의 적용도 가능하다.
즉, 결정화에 사용하는 레이저광의 파장 영역을 가시영역으로 하면 50㎚ 두께정도의 실리콘은 광흡수하지만 투과하는 광도 존재하기 때문에 실리콘 하층 (SiO2, SiN층 등의 버퍼층)으로부터의 다중반사가 영향을 주고, 실리콘 하층의 버퍼층의 두께를 균일하게 하지 않으면 실리콘의 광흡수율도 변화되어 버린다고 하는 문제가 있다. 실리콘의 상층에 SiO2 등의 캐핑층을 형성하는 방식에서도 마찬가지로 문제가 있다.
또한, 펄스레이저광의 파장 영역을 적외역으로 하면 50㎚ 두께 정도의 실리콘에는 거의 광흡수되지 않기 때문에 실리콘의 상층부에 광흡수층을 설치하는 것이 일반적이다. 따라서, 상기 방식을 사용하면 광흡수층을 도포하는 공정과, 펄스레이저 조사 후에 제거하는 공정이 저절로 늘어난다고 하는 문제가 있다.
상기 각 관점으로부터, 본원 발명에서는 펄스레이저광의 파장 영역을 자외역인 340∼358㎚로 정하고 있다.
에너지밀도 : 130∼240mJ/㎠
비정질막에 적당한 에너지밀도(비정질막상)의 펄스레이저광을 조사함으로써 비정질막은 고상인 채로, 또는 아모포스의 융점은 초과하지만 결정 융점은 초과하지 않는 온도까지 가열하여 결정화되어서 미결정을 제작할 수 있다. 에너지밀도가 낮으면 비정질막의 온도가 충분하게 상승하지 않아 결정화가 충분하게 이루어지지 않거나, 결정화가 곤란해진다. 한편, 에너지밀도가 높으면 용융 결정이 생기거나, 어블레이션이 생겨버린다. 이 때문에, 펄스레이저광의 에너지밀도를 130∼240mJ/㎠로 한정한다.
쇼트수 : 1∼10회
비정질막에 펄스레이저광을 조사할 때에 동일영역에 조사되는 쇼트수를 적절히 정함으로써 조사하는 빔 면적 내에서 에너지 불균일이 있어도 여러번 조사함으로써 결정화되는 온도가 균일화되고, 그 결과, 균일한 미결정을 제작할 수 있다.
쇼트수가 많으면 비정질막은 결정 융점을 넘는 온도까지 가열되어 용융 또는 어블레이션이 발생할 경우가 있다. 또한, 쇼트수의 증대에 따라 처리 시간이 길어져 효율이 나쁘다.
결정화율 : 60∼95%
상기 파장, 에너지밀도, 쇼트수의 조건 내에서, 결정화시의 결정화율을 60∼95%로 규정하는 것이 바람직하다. 결정화율이 60% 미만이면 박막 트랜지스터 등으로서 사용할 때에 충분한 특성을 얻기 어려워진다. 비정질막에 주어지는 에너지가 적으면 결정화율을 60% 이상으로 할 수 없다. 또한, 결정화율이 95%를 초과하면 결정의 조대화가 진행되어 미세하고 균일한 결정을 얻는 것이 어렵게 된다. 결정 융점을 넘어서 펄스레이저광을 조사하면 결정화율이 95%를 초과하기 쉬워진다.
또한, 결정화율은, 구체적으로는 라만 분광에 의해 얻어지는 결정 피크의 면적 및 비결정 피크의 면적의 비율[결정화 Si 피크의 면적 / (비결정 Si 피크의 면적 + 결정화 Si 피크의 면적)]에 의해 결정될 수 있다.
또한, 펄스레이저광의 펄스폭(반값폭)은 5∼100㎱로 하는 것이 바람직하다. 펄스폭이 작으면 피크 파워 밀도가 증대하고, 융점을 넘는 온도까지 가열되어 용융 또는 어블레이션하는 경우가 있다. 펄스폭이 크면 피크 파워 밀도가 감소하고, 고상결정화시키는 온도까지 가열할 수 없을 경우가 있다.
또한, 펄스레이저광의 펄스 주파수는 6∼10㎑가 바람직하다.
펄스레이저광의 펄스 주파수는 어느 정도 높게 함으로써(6㎑이상) 쇼트간의 시간간격이 작아져 펄스레이저광 조사에 의한 열이 비정질막에서 유지되기 때문에 결정화에 유효하게 작용한다. 한편, 펄스 주파수가 지나치게 높아지게 되면 용융, 어블레이션이 생기기 쉬워진다.
또한, 상기 펄스레이저광의 단축폭은 1.0㎜이하로 하는 것이 바람직하다.
단축폭 방향에 펄스레이저광을 상대적으로 주사함으로써 비정질막을 부분적으로 조사·가열하면서 큰 영역의 결정화처리가 가능하게 된다. 단지, 단축폭이 지나치게 크면 효율적으로 결정화하기 위해서 주사 속도를 크게 하지 않으면 안되고, 장치 코스트가 증대해 버린다.
상기 펄스레이저광을 비정질막에 대하여 상대적으로 주사함으로써 상기 비정질막을 면방향을 따라 결정화시키는 것이 가능하게 된다. 상기 주사는 펄스레이저광측을 이동시켜도 되고, 비정질막측을 이동시켜도 되고, 양쪽을 이동시키도록 하여도 좋다. 상기 주사는 50∼1000㎜/초의 속도로 행하는 것이 바람직하다.
이 주사 속도가 작으면 피크 파워 밀도가 증대하고, 비정질막이 결정 융점을 넘는 온도에까지 가열되어 용융 또는 어블레이션하는 경우가 있다. 또한, 주사 속도가 크면 피크 파워 밀도가 감소하여 고상결정화시키는 온도까지 가열할 수 없는 경우가 있다.
또한, 본 발명의 제조 장치는 자외역의 펄스레이저광을 출력하는 고체레이저 광원을 사용해서 원하는 파장 영역의 펄스레이저광을 출력할 수 있고, 메인터넌스가 양호한 레이저 광원에 의해 미결정의 제작을 행할 수 있다. 펄스레이저광은 균일한 미세결정을 얻기 위해서 에너지 조정부에 의해 에너지밀도가 적절히 조정되어 비정질막에 조사할 수 있다. 에너지 조정부는 고체레이저 광원의 출력을 조정해서 소정의 에너지밀도가 얻어지도록 해도 되고, 고체레이저 광원으로부터 출력된 펄스레이저광의 감쇠율을 조정하는 등으로 에너지밀도를 조정하여도 좋다. 상기 펄스레이저광은 주사장치에 의해 비정질막에 대하여 상대적으로 주사함으로써 비정질막의 큰 영역에서 적정한 결정화율로 미세하고 균일한 결정을 얻을 수 있다. 상기 주사에 의해 비정질막에 대한 동일영역에의 쇼트수가 1∼10이 되도록 펄스의 주파수, 펄스레이저광의 단축폭, 주사 속도가 설정된다.
주사장치는 펄스레이저광이 유도되는 광학계를 이동시켜서 펄스레이저광을 이동시키는 것이라도 되고, 또한 비정질막이 배치되는 기대(基臺)를 이동시키는 것이라도 된다.
(발명의 효과)
이상에서 설명한 바와 같이, 본 발명에 의하면, 기판의 상층에 있는 비정질막에 340∼358㎚의 파장으로 이루어지고, 130∼240mJ/㎠의 에너지밀도를 갖는 펄스레이저광을 1∼10회의 쇼트수로 조사하고, 상기 비정질막을 결정 융점을 초과하지 않는 온도로 가열해서 결정화시키므로 TFT의 채널 영역에 복수의 결정립이 존재할 수 있도록 하는, 평균 입경이 작은 결정질막을 각별히 뛰어난 균일성을 갖고 제작할 수 있어 상기 과제를 해결할 수 있다. 최근에는 배선폭이 작아짐과 아울러 TFT의 채널 형성 영역의 사이즈(채널길이, 채널폭)도 작아지고 있기 때문에 평균 입경이 작은 안정된 결정질막을 기판 전역에 균일하게 제작할 수 있는 방법이 요구되고 있다. 특히, 인접 영역의 TFT 특성의 차를 최소로 하는 결정화기술이 요구되고 있고, 본 발명에 의해 상기 요망을 확실하게 실현할 수 있다. 동시에 막표면에 부착되는 불순물도 제거하는 것도 가능해진다.
삭제
또한, 본 발명에 의하면, 장치의 저코스트화 및 메인티넌스 비용의 저감화가 가능해서 가동률이 높은 처리가 가능하고, 따라서 생산성을 높일 수 있다.
또한, 본 발명에 의하면, 기판 (유리 등)의 전이점을 초과하지 않거나, 또는 전이점을 초과했다고 해도 저온에서 처리할 수 있는 프로세스이기 때문에 비정질막만을 레이저에 의해 고온으로 가열시켜 결정화시킬 수 있다. 동시에 단시간에 50㎚이하의 미결정을 생성할 수 있는 효과가 있다. 동시에 중첩부분도 마찬가지로 50㎚이하의 미결정을 생성할 수 있는 효과가 있다(대면적의 결정화에 유효).
동시에, 기판의 변위(휘어짐·변형·내부응력)를 최소한으로 억제하는 효과가 있다. 동시에, 기판이 다소 가열됨으로써 비정질막 내에 내재하는 불순물이나 표면에 부착되어 있는 콘태미네이션(contamination)을 제거하는 효과가 있다.
도 1은 본 발명의 일실시형태의 제조 장치인 자외 고체레이저 어닐처리장치를 나타내는 종단면도이다.
도 2는 마찬가지로, 실시예에 있어서 제조 조건을 바꾸어서 펄스레이저를 조사한 후의 박막을 나타내는 SEM 사진이다.
도 3은 마찬가지로, 다른 실시예에 있어서 제조 조건을 바꾸어서 펄스레이저를 조사한 후의 박막을 나타내는 SEM 사진이다.
도 4는 마찬가지로, 다른 실시예에 있어서 제조 조건을 바꾸어서 펄스레이저를 조사한 후의 박막을 나타내는 SEM 사진이다.
도 5는 마찬가지로, 라만 분광측정 결과를 도시한 도면이다.
이하에, 본 발명의 일실시형태를 도 1에 의거하여 설명한다.
이 실시형태의 결정질막의 제조 방법에서는 플랫 패널 디스플레이 TFT 디바이스에 사용되는 기판(8)을 대상으로 하고, 상기 기판(8) 상에는 비정질막으로서 아모포스 실리콘 박막(8a)이 형성되어 있는 것으로 한다. 아모포스 실리콘 박막(8a)은 통상의 방법에 의해 기판(8)의 상층에 형성되고, 탈수소처리가 생략되어 있다.
다만, 본 발명으로서는, 대상이 되는 기판 및 이것에 형성된 비정질막의 종별이 이것에 한정되는 것은 아니다.
도 1은 본 발명의 일실시형태의 결정질막의 제조 방법에 사용되는 자외 고체레이저 어닐처리장치(1)를 나타내는 것이며, 상기 자외 고체레이저 어닐처리장치(1)는 본 발명의 결정질막 제조 장치에 해당한다.
자외 고체레이저 어닐처리장치(1)에서는 340∼358㎚의 파장을 갖고 펄스 주파수 6∼10㎑, 펄스폭 5∼100㎱의 펄스레이저광을 출력하는 자외 고체레이저 발진기(2)가 제진대(6)에 설치되어 있고, 상기 자외 고체레이저 발진기(2)에는 펄스 신호를 생성하는 제어회로(2a)가 구비되어 있다.
자외 고체레이저 발진기(2)의 출력측에는 감쇠기(3)가 배치되고 있고, 감쇠기(3)의 출력측에는 결합기(4)를 통해서 광파이버(5)가 접속되어 있다. 광파이버(5)의 전송처에는 집광렌즈(70a, 70b)와 상기 집광렌즈(70a, 70b) 사이에 배치된 빔 호모지나이저(71a, 71b) 등을 구비하는 광학계(7)가 접속되어 있다. 광학계(7)의 출사 방향으로는 기판(8)을 적재하는 기판적재대(9)가 설치되어 있다. 광학계(7)는 펄스레이저광을 단축폭이 1.0㎜이하의 장방형 또는 라인 빔 모양으로 정형하도록 설정되어 있다.
상기 기판적재대(9)는 상기 기판적재대(9)의 면방향(XY방향)을 따라 이동할 수 있게 되어 있고, 상기 기판적재대(9)를 상기 면 방향을 따라 고속 이동시키는 주사장치(10)가 구비되어 있다.
다음에, 상기 자외 고체레이저 어닐처리장치(1)를 사용한 아모포스 실리콘 박막의 결정화방법에 관하여 설명한다.
우선, 기판적재대(9) 상에, 아모포스 실리콘 박막(8a)이 상층에 형성된 기판(8)을 적재한다. 이 실시형태에서는 상기 기판(8)은 히터 등에 의한 가열은 행하여지지 않는다.
제어회로(2a)에서는 미리 설정된 펄스 주파수(6∼10㎑), 펄스폭 5∼100㎱의 펄스레이저광이 출력되도록 펄스 신호가 생성되고, 상기 펄스 신호에 의해 자외 고체레이저 발진기(2)로부터 340∼358㎚ 파장의 펄스레이저광이 출력된다.
자외 고체레이저 발진기(2)로부터 출력된 펄스레이저광은 감쇠기(3)에 이르고, 이것을 통과함으로써 소정의 감쇠율로 감쇠된다. 상기 감쇠율은 가공면에서 펄스레이저광이 본 발명 규정의 에너지밀도가 되도록 설정된다. 감쇠기(3)는 감쇠율을 가변으로 해도 좋다.
에너지밀도가 조정된 펄스레이저광은 광파이버(5)에 의해 전송되어서 광학계(7)에 도입된다. 광학계(7)에서는, 상기와 같이, 집광렌즈(70a, 70b), 빔 호모지나이저(71a, 71b) 등에 의해 단축폭이 1.0㎜이하인 장방형 또는 라인 빔 모양으로 정형되어 기판(8)을 향해서 가공면에 있어서 130∼240mJ/㎠의 에너지밀도로 조사된다.
상기 기판적재대(9)는 아모포스 실리콘 박막(8a)면을 따라 주사장치(10)에 의해 상기 라인 빔의 단축폭 방향으로 이동되고 그 결과, 상기 아모포스 실리콘 박막(8a)면의 넓은 영역에서 상기 펄스레이저광이 상대적으로 주사되면서 조사된다. 또한, 이때 주사장치에 의한 이동속도의 설정에 의해 펄스레이저광의 주사 속도를 50∼1000㎜/초로 해서 아모포스 실리콘 박막(8a)의 동일영역에 펄스레이저광이 1∼10회의 쇼트수로 오버랩 조사되도록 한다. 상기 쇼트수는 상기 펄스의 주파수, 펄스폭, 펄스레이저광의 단축폭, 펄스레이저광의 주사 속도에 의거하여 결정된다.
상기 펄스레이저광의 조사에 의해 기판(8) 상의 아모포스 실리콘 박막(8a)만이 가열되어서 단시간에 다결정화된다. 이때, 아모포스 실리콘 박막(8a)의 가열온도는 결정 융점을 초과하지 않는 온도가 된다(예를 들면 1000℃초과∼1400℃ 정도). 또한, 가열온도는 아모포스 융점온도를 초과하지 않는 온도, 혹은 아모포스 융점온도는 초과하고, 결정 융점은 초과하지 않는 온도로 할 수 있다.
상기 조사에 의해 얻어진 결정질 박막은 결정립경이 50㎚이하이고, 종래의 고상결정성장법에서 보여지는 것 같은 돌기도 없고 균일하고 미세한 양질의 결정성을 갖고 있다. 예를 들면 평균 결정립이 20㎚이하이고, 표준편차가 10㎚이하인 것을 적합하게 들 수 있다. 결정립은 원자간력 현미경(AFM)에 의해 측정할 수 있다. 또한, 얻어진 결정은 라만 분광에 의한 결정 피크의 면적과 비결정 피크의 면적의 비를 기초로 해서 결정화율을 산출할 수 있고, 상기 결정화율은 60∼95%가 바람직하다.
상기 결정질 박막은 유기 EL 디스플레이에 적합하게 사용할 수 있다. 다만, 본 발명으로서는 사용 용도가 이것에 한정되는 것은 아니고, 그 밖의 액정 디스플레이나 전자재료로서 이용하는 것이 가능하다.
또한, 상기 실시형태에서는 기판적재대를 이동시킴으로써 펄스레이저광을 상대적으로 주사하는 것으로 했지만, 펄스레이저광이 유도되는 광학계를 고속으로 이동시킴으로써 펄스레이저광을 상대적으로 주사하는 것으로 해도 된다.
(실시예 1)
다음에, 본 발명의 실시예를 비교예와 비교하면서 설명한다.
상기 실시형태의 자외 고체레이저 어닐처리장치(1)를 이용하여 유리로 만든 기판의 표면에 통상의 방법에 의해 형성된 아모포스 실리콘 박막에 펄스레이저광을 조사하는 실험을 행하였다.
상기 실험에서는 펄스레이저광의 파장을 355㎚의 자외역광으로 하고, 펄스 주파수를 8㎑, 펄스폭을 80㎱ec로 했다. 에너지밀도는 감쇠기(3)에 의해 대상 에너지밀도로 조정했다.
펄스레이저광은 광학계에 의해 가공면에서 원형으로 되도록 정형하고, 가공면에 있어서의 에너지밀도, 빔 사이즈, 쇼트수를 바꾸어 기판상의 아모포스 실리콘막에 펄스레이저광을 조사했다. 아모포스 실리콘은 가열하여 결정 실리콘으로 변화시켰다. 이 조사를 행한 박막을 도 2에 나타낸 SEM 사진에 의해 평가했다. 또한, 각 조건 및 평가 결과를 표 1에 나타냈다.
펄스레이저광의 에너지밀도를 70mJ/㎠로 해서 조사가 된 박막에서는, 쇼트수를 8000회로 하면, 사진 1에 나타나 있는 바와 같이, 10-20㎚의 미결정을 제작할 수 있었다. 그러나, 쇼트수가 많아서 처리 시간에 장시간을 요하므로 공업적이지는 않았다.
또한, 에너지밀도를 70mJ/㎠이고, 쇼트수가 800회인 것에서는 아모포스 박막은 결정화되지 않았다. 이것은 에너지밀도가 지나치게 낮아서 쇼트수를 늘려도 결정화에 이르지 않은 것이다.
다음에, 펄스레이저광의 에너지밀도를 140, 160, 180, 200mJ/㎠로 했을 경우 사진 2∼6에 나타나 있는 바와 같이 균일한 미세결정을 얻을 수 있었다.
다음에, 펄스레이저광의 에너지밀도를 250mJ/㎠로 했을 경우 사진 7에 나타나 있는 바와 같이 결정 융점을 넘는 온도까지 가열되어 용융되었기 때문에 용융 결정이 되어 미세결정을 얻을 수 없었다.
또한, 펄스레이저광의 에너지밀도를 260mJ/㎠로 했을 경우 사진 8에 나타낸 바와 같이 어블레이션이 생겨 버렸다.
이상으로 나타나 있는 바와 같이 펄스레이저광의 에너지밀도, 펄스폭, 쇼트수를 적절한 범위로 설정함으로써 비로소 균일하고 미세한 결정화가 가능하게 된다.
상기 사진으로부터 분명하게 나타나 있는 바와 같이, 본 발명법에 의해 얻어진 다결정 실리콘 박막은 결정립경의 불균형이 적고, 면전체에서 균질하게 다결정화되어 있고, 또한 양질의 다결정 실리콘 박막을 얻을 수 있었다. 또한, 동시에 중복부분도 마찬가지의 균일한 미결정이 생성되어 있는 것을 확인할 수 있었다. 결정립은 50㎚ 이하로 작고 돌기도 생기지 않았고, 결정질 실리콘막이 균일하게 얻어지기 때문에 TFT 특성이 불균일이 적은 실리콘막을 제공할 수 있는 것이 밝혀졌다.
Figure 112010086693816-pct00001
다음에 본 발명의 다른 실시예와 비교예를 비교하면서 설명한다.
상기 실시형태의 자외 고체레이저 어닐처리장치(1)을 이용하여 유리로 만든 기판의 표면에 통상의 방법에 의해 형성된 아모포스 실리콘 박막에 펄스레이저광을 조사하는 실험을 행했다. 상기 실험에서는 펄스레이저광의 파장을 355㎚의 자외역광으로 하고, 펄스 주파수를 6∼8㎑, 펄스폭을 80㎱(㎱ec)으로 했다. 펄스 에너지밀도는 감쇠기(3)에 의해 대상 에너지밀도로 조정을 행했다. 쇼트수는 스테이지 속도에 의해 대상 쇼트수가 되도록 조정을 행했다. 각 공시재의 에너지밀도, 쇼트수를 표 2에 나타냈다. 또한, 이하에 측정되는 결정화율을 마찬가지로 표 2에 나타냈다.
펄스레이저광은 광학계에 의해 가공면에서 장방형이 되도록 정형하고, 기판상의 아모포스 실리콘에 조사했다. 아모포스 실리콘은 가열되어 결정 실리콘으로 변화된다. 이 조사를 행한 박막을 도 3, 4에 나타내는 SEM 사진과 도 5에 예를 나타내는 라만 분광측정에 의해 평가했다. 결정화율은 라만 분광측정결과에 의거하여 결정화 Si 피크의 면적/(비결정 Si 피크의 면적 + 결정화 Si 피크의 면적)의 계산식(1)에 의해 산출했다.
이하의 실시예 및 비교예에서는, 구체적으로는, 50㎚두께의 박막에 대하여 파장 514.5㎚, 출력 2mW의 Ar 이온 레이저광을 1㎜φ로 집광해서 조사하여 라만 분광측정을 행했다. 도 5의 라만 측정 결과에서는, 520cm- 1부근에 결정 Si의 날카로운 피크가 존재하고, 480cm-1 부근의 아모포스 Si 피크가 거의 없는 것을 알 수 있다.
또한, 측정 결과에 의거하여 최소자승법을 사용한 가우시안 핏팅에 의해 두개의 피크 파형으로 분리하고, 각각의 피크 파형으로부터 상기 계산식(1)에 의해 결정화율을 산출했다.
도 5에 나타내는 예는 하기 실시예 3의 데이터이며, 상기 산출의 결과, 결정화율은 약 88%이었다.
(실시예 2)
펄스레이저광의 에너지밀도를 130mJ/㎠, 펄스 주파수를 6㎑로 해서 상기 펄스레이저광이 조사된 박막에서는 쇼트수 6회로 하면, 사진 10에 나타나 있는 바와 같이, 10∼20㎚지름의 미결정을 제작할 수 있었다. 라만 분광측정에 의해 결정화율을 평가하면 85%이었다. 또한, 펄스 주파수를 8㎑로 해도 같은 결과가 얻어졌다.
(실시예 3)
펄스레이저광의 에너지밀도를 140mJ/㎠, 펄스 주파수를 6㎑로 해서 상기 펄스레이저광이 조사된 박막에서는 쇼트수 6회로 하면, 사진 11에 나타나 있는 바와 같이, 10∼20㎚의 미결정을 제작할 수 있었다. 라만 분광측정에 의해 결정화율을 평가하면 88%이었다. 또한, 펄스 주파수를 8㎑로 해도 같은 결과가 얻어졌다.
(실시예 4)
펄스레이저광의 에너지밀도를 150mJ/㎠, 펄스 주파수를 6㎑로 해서 상기 펄스레이저광이 조사된 박막에서는 쇼트수 6회로 하면, 사진 12에 나타나 있는 바와 같이, 10∼20㎚의 미결정을 제작할 수 있었다. 라만 분광측정에 의해 결정화율을 평가하면 90%이었다. 또한, 펄스 주파수를 8㎑로 해도 같은 결과가 얻어졌다.
(실시예 5)
펄스레이저광의 에너지밀도를 160mJ/㎠, 펄스 주파수를 6㎑로 해서 상기 펄스레이저광이 조사된 박막에서는 쇼트수 6회로 하면, 사진 13에 나타나 있는 바와 같이, 20∼30㎚의 미결정을 제작할 수 있었다. 라만 분광측정에 의해 결정화율을 평가하면 90%이었다. 또한, 펄스 주파수를 8㎑로 해도 같은 결과가 얻어졌다.
(실시예 6)
펄스레이저광의 에너지밀도를 180mJ/㎠, 펄스 주파수를 6㎑로 해서 상기 펄스레이저광이 조사된 박막에서는 쇼트수 6회로 하면, 사진 14에 나타나 있는 바와 같이, 20∼30㎚의 미결정을 제작할 수 있었다. 라만 분광측정에 의해 결정화율을 평가하면 95%이었다. 또한, 펄스 주파수를 8㎑로 해도 같은 결과가 얻어졌다.
(실시예 7)
펄스레이저광의 에너지밀도를 200mJ/㎠, 펄스 주파수를 6㎑로 해서 상기 펄스레이저광이 조사된 박막에서는 쇼트수 6회로 하면, 사진 15에 나타나 있는 바와 같이, 40∼50㎚의 미결정을 제작할 수 있었다. 라만 분광측정에 의해 결정화율을 평가하면 95%이었다. 또한, 펄스 주파수를 8㎑로 해도 같은 결과가 얻어졌다.
(비교예 1)
펄스레이저광의 에너지밀도를 250mJ/㎠, 펄스 주파수를 6㎑로 해서 상기 펄스레이저광이 조사된 박막에서는 쇼트수 6회로 하면, 사진 16에 나타나 있는 바와 같이, 융점을 넘는 온도까지 가열되어 용융 결정이 되고, 균일한 결정을 얻을 수 없었다. 라만 분광측정에 의해 결정화율을 평가하면 97%이었다. 또한, 쇼트수를 1회로 감해도 같은 결과가 얻어졌다.
(비교예 2)
펄스레이저광의 에너지밀도를 260mJ/㎠, 펄스 주파수를 6㎑로 해서 상기 펄스레이저광이 조사된 박막에서는 쇼트수 6회로 하면, 사진 17에 나타나 있는 바와 같이, 어블레이션이 생겨버렸다.
(비교예 3)
펄스레이저광의 에너지밀도를 120mJ/㎠, 펄스 주파수를 8㎑로 해서 상기 펄스레이저광이 조사된 박막에서는 쇼트수 8회로 하면 결정화되었지만 Secco 에칭을 행하면, 사진 18과 같이, 결정의 여기저기가 에칭되어 버렸다. 라만 분광측정에 의해 결정화율을 평가하면 54%이었다.
(실시예 8)
펄스레이저광의 에너지밀도를 160mJ/㎠, 펄스 주파수를 8㎑로 해서 상기 펄스레이저광이 조사된 박막에서는 쇼트수 2회로 하면, 사진 19에 나타나 있는 바와 같이, 10∼20㎚의 미결정을 제작할 수 있었다. 라만 분광측정에 의해 결정화율을 평가하면 75%이었다.
(실시예 9)
펄스레이저광의 에너지밀도를 180mJ/㎠, 펄스 주파수를 8㎑로 해서 상기 펄스레이저광이 조사된 박막에서는 쇼트수 2회로 하면, 사진 20에 나타나 있는 바와 같이, 10∼20㎚의 미결정을 제작할 수 있었다. 라만 분광측정에 의해 결정화율을 평가하면 78%이었다.
(비교예 4)
상기 실험과는 다른 파장의 308㎚, 펄스폭 20㎱ec의 XeCl 엑시머레이저를 이용하여 같은 실험을 행했다. 펄스레이저광의 에너지밀도를 180mJ/㎠, 펄스 주파수를 300Hz로 해서 상기 펄스레이저광이 조사된 박막에서는 쇼트수 8회로 결정화 후 SEM관찰을 위해서 Secco 에칭을 행하면 결정화부 모두가 에칭되어 버렸다. 라만 분광측정에 의해 결정화율을 평가하면 54%이었다. 이것은 파장이 짧기 때문에 표층면만 결정화되었기 때문으로 생각된다.
(비교예 5)
상기 실험과는 다른 파장의 308㎚, 펄스폭 20㎱ec의 XeCl 엑시머레이저를 이용하여 같은 실험을 행했다. 펄스레이저광의 에너지밀도를 200mJ/㎠, 펄스 주파수를 300Hz로 해서 상기 펄스레이저광이 조사된 박막에서는 쇼트수 8회로 하면, 사진 21에 나타나 있는 바와 같이, 결정 융점을 넘는 온도까지 가열되어 용융 결정이 되고, 균일한 결정이 얻어지지 않았다. 라만 분광측정에 의해 결정화율을 평가하면 97%이었다.
Figure 112010086693816-pct00002
또한, 실시예 3에서는 평균 입경이 15㎚, 표준편차(σ)가 7㎚이며, 비교예 1에서는 평균 결정립경이 72㎚, 표준편차(σ)가 42㎚이었다.
도 5와 도 3, 4의 사진으로부터 분명하게 나타나 있는 바와 같이, 본 발명에서 얻어진 다결정 실리콘 박막은 결정립의 불균일도 작고, 또한 결정화율의 비율도 높다. 또한, 면전체에서 균질하게 다결정화되어 있고, 레이저의 중첩부분도 동일한 결정이 생성되어 있는 것을 확인할 수 있었다. 결정립은 50㎚이하로 작고 돌기도 생기지 않고, 결정질 실리콘막이 균일하게 얻어지기 때문에 TFT특성의 불균일이 적은 실리콘막을 제공할 수 있다.
이상, 본 발명에 대해서 상기 실시형태 및 실시예에 의거하여 설명을 행했지만, 본 발명은 상기 설명의 범위에 한정되는 것은 아니고, 본 발명의 범위를 일탈하지 않는 한 당연히 적당한 변경이 가능하다.
1 : 자외 고체레이저 어닐처리장치 2 : 자외 고체레이저 발진기
3 : 감쇠기 4 : 결합기
5 : 광파이버 6 : 제진대
7 : 광학계 70a : 집광렌즈
70b : 집광렌즈 71a : 빔 호모지나이저
71b : 빔 호모지나이저 8 : 기판
8a : 아모포스 실리콘 박막 9 : 기판적재대
10 : 주사장치

Claims (13)

  1. 기판의 상층에 있는 비정질막에, 상기 기판의 가열을 행하지 않고, 340∼358㎚의 파장으로 이루어지고 130∼240mJ/㎠의 에너지밀도를 갖는 펄스레이저광을 1∼10회의 쇼트수로 조사하고, 상기 비정질막을 결정 융점을 초과하지 않는 온도로 가열해서 결정화시키는 것을 특징으로 하는 결정질막의 제조 방법.
  2. 제 1 항에 있어서,
    상기 펄스레이저광은 상기 비정질막을 그 융점을 초과하지 않는 온도, 또는 상기 융점을 넘고 결정 융점을 초과하지 않는 온도로 가열하는 것을 특징으로 하는 결정질막의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 결정화는 결정화율 60∼95%의 범위에서 행하는 것을 특징으로 하는 결정질막의 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 펄스레이저광의 펄스폭이 5∼100㎱인 것을 특징으로 하는 결정질막의 제조 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 펄스레이저광의 펄스 주파수가 6∼10㎑인 것을 특징으로 하는 결정질막의 제조 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 비정질막에 조사되는 펄스레이저광의 단축폭이 1.0㎜이하인 것을 특징으로 하는 결정질막의 제조 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 펄스레이저광을 상기 비정질막에 대하여 상대적으로 주사하면서 상기 조사를 행하고, 상기 주사 속도를 50∼1000㎜/초로 하는 것을 특징으로 하는 결정질막의 제조 방법.
  8. 제 7 항에 있어서,
    상기 펄스레이저광을 광학계에서 장방형 또는 라인 빔 모양으로 빔 정형하고, 상기 광학계를 고속으로 움직임으로써 상기 주사를 행하는 것을 특징으로 하는 결정질막의 제조 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 결정화에 의해 크기가 50㎚이하이고 돌기가 없는 미결정을 얻는 것을 특징으로 하는 결정질막의 제조 방법.
  10. 파장 340∼358㎚의 펄스레이저광을 출력하는 펄스레이저 광원과, 상기 펄스레이저광을 비정질막에 유도해서 조사하는 광학계와, 상기 레이저광이 비정질막상에서 130∼240mJ/㎠의 에너지밀도로 조사되도록 상기 펄스레이저 광원으로부터 출력된 상기 펄스레이저광의 감쇠율을 조정하는 감쇠기와, 상기 펄스레이저광이 상기 비정질막상에서 1∼10쇼트의 범위내에서 오버랩 조사되도록 상기 레이저광을 상기 비정질막에 대하여 상대적으로 이동시키는 주사장치를 구비하는 것을 특징으로 하는 결정질막 제조 장치.
  11. 제 10 항에 있어서,
    상기 펄스레이저 광원은 펄스 주파수 6∼10㎑의 펄스레이저광을 출력하는 것을 특징으로 하는 결정질막 제조 장치.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 광학계는 상기 펄스레이저광을 단축폭 1.0㎜이하의 장방형 또는 라인 빔 모양으로 빔 정형하는 것을 특징으로 하는 결정질막 제조 장치.
  13. 제 10 항 또는 제 11 항에 있어서,
    상기 펄스레이저 광원은 펄스폭 5∼100㎱의 펄스레이저광을 출력하는 것을 특징으로 하는 결정질막 제조 장치.
KR1020107029391A 2009-03-05 2010-02-25 결정질막의 제조 방법 및 결정질막 제조 장치 KR101323614B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-052404 2009-03-05
JP2009052404 2009-03-05
PCT/JP2010/052935 WO2010101066A1 (ja) 2009-03-05 2010-02-25 結晶質膜の製造方法および結晶質膜製造装置

Publications (2)

Publication Number Publication Date
KR20110122787A KR20110122787A (ko) 2011-11-11
KR101323614B1 true KR101323614B1 (ko) 2013-11-01

Family

ID=42709625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107029391A KR101323614B1 (ko) 2009-03-05 2010-02-25 결정질막의 제조 방법 및 결정질막 제조 장치

Country Status (5)

Country Link
JP (1) JP5594741B2 (ko)
KR (1) KR101323614B1 (ko)
CN (1) CN102099895B (ko)
TW (1) TWI467659B (ko)
WO (1) WO2010101066A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012120775A1 (ja) 2011-03-04 2012-09-13 パナソニック株式会社 結晶性評価方法、結晶性評価装置、及びそのコンピュータソフト
CN109920809A (zh) * 2019-03-14 2019-06-21 上海交通大学 一种x射线平板探测器及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294165B1 (ko) 1995-02-02 2001-11-30 야마자끼 순페이 레이저어닐방법
JP2004342785A (ja) 2003-05-15 2004-12-02 Sony Corp 半導体製造方法および半導体製造装置
JP2008147487A (ja) 2006-12-12 2008-06-26 Japan Steel Works Ltd:The 結晶質半導体膜の製造方法および半導体膜の加熱制御方法ならびに半導体結晶化装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326654B2 (ja) * 1994-05-02 2002-09-24 ソニー株式会社 表示用半導体チップの製造方法
WO1997022141A1 (fr) * 1995-12-14 1997-06-19 Seiko Epson Corporation Procede de fabrication d'un film semi-conducteur mince et dispositif obtenu par ce procede
JPH10209069A (ja) * 1997-01-17 1998-08-07 Sumitomo Heavy Ind Ltd レーザアニール方法及びレーザアニール装置
JP2000208416A (ja) * 1999-01-14 2000-07-28 Sony Corp 半導体薄膜結晶化方法及びレ―ザ照射装置
TWI456663B (zh) * 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294165B1 (ko) 1995-02-02 2001-11-30 야마자끼 순페이 레이저어닐방법
JP2004342785A (ja) 2003-05-15 2004-12-02 Sony Corp 半導体製造方法および半導体製造装置
JP2008147487A (ja) 2006-12-12 2008-06-26 Japan Steel Works Ltd:The 結晶質半導体膜の製造方法および半導体膜の加熱制御方法ならびに半導体結晶化装置

Also Published As

Publication number Publication date
TW201034082A (en) 2010-09-16
CN102099895B (zh) 2016-10-12
CN102099895A (zh) 2011-06-15
WO2010101066A1 (ja) 2010-09-10
TWI467659B (zh) 2015-01-01
JPWO2010101066A1 (ja) 2012-09-10
JP5594741B2 (ja) 2014-09-24
KR20110122787A (ko) 2011-11-11

Similar Documents

Publication Publication Date Title
US8802580B2 (en) Systems and methods for the crystallization of thin films
KR101613136B1 (ko) 레이저 어닐링 처리 장치 및 레이저 어닐링 처리 방법
EP1912252A1 (en) Polysilicon thin film transistor and method of fabricating the same
JP5004160B2 (ja) 結晶質半導体膜の製造方法および半導体膜の加熱制御方法ならびに半導体結晶化装置
JP2011165717A (ja) 表示装置及び表示装置の製造方法
TWI521607B (zh) 結晶質半導體的製造方法以及雷射退火裝置
KR101323614B1 (ko) 결정질막의 제조 방법 및 결정질막 제조 장치
JPH11121378A (ja) 多結晶半導体膜の製造方法、半導体装置の製造方法、液晶表示装置の製造方法、及びレーザアニール装置
JP2000216088A (ja) 半導体薄膜形成方法及びレ―ザ照射装置
JP5213192B2 (ja) 結晶質膜の製造方法および製造装置
KR101411188B1 (ko) 레이저 어닐 방법
KR100667899B1 (ko) 저온 다결정 폴리 실리콘 박막트랜지스터 액정표시장치의레이저 어닐링 장치 및 방법
Morikawa et al. 33.3: Comparison of Poly‐Si TFT Characteristics Crystallized by a YAG2ω Laser and an Excimer Laser
WO2021039365A1 (ja) レーザアニール装置および結晶化膜の形成方法
JP6687497B2 (ja) 結晶半導体膜製造方法、結晶半導体膜製造装置および結晶半導体膜製造装置の制御方法
KR20120119367A (ko) 레이저 빔 조사 장치
JP2012038843A (ja) 半導体薄膜の製造方法、半導体デバイスおよび半導体薄膜製造装置
KR20040061495A (ko) 비정질 실리콘의 결정화 방법
WO2012081474A1 (ja) 結晶性半導体膜の形成方法
JP2010141040A (ja) 表示装置用基板とその製造方法、表示装置、レーザアニーリング装置、結晶化半導体膜の製造方法
JP2002158172A (ja) 半導体薄膜、半導体薄膜の製造方法、及び単結晶半導体薄膜の製造装置、並びに単結晶薄膜の製造方法、単結晶薄膜基板、半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161010

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191121

Year of fee payment: 7