KR101764876B1 - 폴리실리콘 증착 방법 및 이를 위한 증착 장치 - Google Patents

폴리실리콘 증착 방법 및 이를 위한 증착 장치 Download PDF

Info

Publication number
KR101764876B1
KR101764876B1 KR1020160163365A KR20160163365A KR101764876B1 KR 101764876 B1 KR101764876 B1 KR 101764876B1 KR 1020160163365 A KR1020160163365 A KR 1020160163365A KR 20160163365 A KR20160163365 A KR 20160163365A KR 101764876 B1 KR101764876 B1 KR 101764876B1
Authority
KR
South Korea
Prior art keywords
laser
polysilicon
amorphous silicon
substrate
module
Prior art date
Application number
KR1020160163365A
Other languages
English (en)
Other versions
KR20170010737A (ko
Inventor
서상준
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020160163365A priority Critical patent/KR101764876B1/ko
Publication of KR20170010737A publication Critical patent/KR20170010737A/ko
Application granted granted Critical
Publication of KR101764876B1 publication Critical patent/KR101764876B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/2026—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

모듈 이동 방식을 이용한 폴리실리콘 증착 방법, 및 상기 폴리실리콘 증착을 위한 증착 장치에 관한 것이다.

Description

폴리실리콘 증착 방법 및 이를 위한 증착 장치 {POLYSILICON DEPOSITING METHOD AND DEPOSITING APPARATUS THEREFOR}
본원은, 모듈 이동 방식을 이용한 폴리실리콘 증착 방법, 및 상기 폴리실리콘 증착을 위한 증착 장치에 관한 것이다.
폴리실리콘 박막을 이용하여 박막트랜지스터(thin film transistor, TFT)에 사용되는 활성층(active layer)을 형성하기 위해서, 절연 기재 상에 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD) 또는 저압 화학 기상 증착법(low pressure chemical vapor deposition, LPCVD)을 이용하여 순수 비정질 실리콘(intrinsic amorphous silicon)을 증착한 후, 이를 다시 결정화하는 방법을 이용한다.
결정화 방법에는 고출력의 펄스 레이저인 엑시머 레이저를 순간적으로 조사하여 열을 가함으로써 비정질 실리콘을 결정화하는 엑시머 레이저 어닐링(excimer laser annealing, ELA)법, 반응로 내에서 로 가열법을 이용하여 비정질 실리콘을 결정화하는 고상 결정화(solid phase crystallization, SPC)법, 완전 멜팅 영역 대의 에너지를 사용하는 순차적 측면 고상화(sequential lateral solidification, SLS)법, 비정질 실리콘막 상에 금속을 선택적으로 증착한 후 전기장을 인가하여 금속을 씨드(seed)로 하여 결정화가 일어나도록 유도하는 금속 유도 결정화(metal induced crystallization, MIC)법, 또는 상기 MIC 법의 응용기술로서, 채널 위에 금속을 증착하는 대신 게이트 전극을 형성한 후 자기 정렬된 구조에서 소스 및 드레인 위에 금속을 얇게 증착하여, 금속 유도 결정화를 유발하여 채널 쪽으로 측면 결정화를 유도하는 금속 유도 측면 결정화(metal induced lateral crystallization, MILC)법 등이 이용된다.
이 중, 상기 ELA법은 약 300 ㎛ 내지 약 800 ㎛ 정도의 두꺼운 두께의 실리콘막을 용융시키기 위해 단파장(λ = 0.3 ㎛)의 강한 에너지를 펄스 형태로 투과시키기 때문에 빠른 속도의 결정화가 가능하고, 결정성이 뛰어나 소자의 이동도가 향상됨으로써 소자의 동작 특성이 우수한 장점이 있어, 널리 이용되고 있다.
그러나, 상기 ELA 법은 몇 가지 중대한 단점을 가지고 있다. 예를 들어, 레이저 빔 자체의 조사량이 불균일한 레이저 시스템 상의 문제점, 조대한 결정립(coarse grain)을 얻기 위한 레이저 에너지 밀도의 공정 영역이 극히 제한되어 있다는 레이저 공정 상의 문제점, 및 대면적에 샷(shot) 자국이 남는다는 문제점을 가지고 있다.
상기와 같은 문제점은 다결정 실리콘 TFT의 활성층를 구성하는 다결정 실리콘 박막의 결정립 크기의 불균일성을 야기시킨다. 또한, 액상에서 고상으로의 상변태를 동반하며 생성되는 다결정 실리콘의 경우 부피 팽창이 수반되므로, 결정립계가 만들어지는 지점으로부터 표면쪽으로 심한 돌출(protrusion) 현상이 일어난다. 이러한 현상은 후속 공정인 게이트 절연층에도 직접적인 영향을 미치게 되는데, 다결정 실리콘/게이트 절연층 계면의 불균일한 평탄도에 의한 절연 파괴 전압(breakdown voltage) 감소 및 핫 캐리어 응력(hot carrier stress) 등의 소자 신뢰성에 심각한 영향을 미친다.
이와 관련하여, 대한민국 공개특허 제2005-0064567호에는, 비정질 실리콘층에 레이저 조사를 수행하여 비정질 실리콘층을 폴리실리콘층으로서 결정화 및 활성화하는 방법 및 이를 이용한 폴리실리콘 박막트랜지스터 제조 방법에 관하여 개시하고 있다.
본원은, 모듈 이동 방식을 이용한 폴리실리콘 증착 방법, 및 상기 폴리실리콘 증착을 위한 증착 장치를 제공하고자 한다.
그러나, 본원이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본원의 제 1 측면은, 기재가 로딩되는 기재 로딩부; 및, 상기 기재 상에 비정질 실리콘을 증착하는 플라즈마부 및 상기 증착된 비정질 실리콘 상에 레이저 어닐링을 수행하는 레이저부를 포함하는 모듈을 포함하고, 상기 모듈의 교번 이동에 의해 폴리실리콘이 형성되는 것인, 폴리실리콘 증착 장치를 제공한다.
본원의 제 2 측면은, 본원의 제 1 측면에 따른 폴리실리콘 증착 장치에서, 기재 상에 비정질 실리콘을 증착하고, 상기 비정질 실리콘에 레이저 어닐링을 하여 폴리실리콘을 형성하는 제 1 단계; 및, 상기 형성된 폴리실리콘 상에 비정질 실리콘을 증착하고, 상기 비정질 실리콘에 레이저 어닐링을 하여 폴리실리콘을 형성하는 제 2 단계를 포함하고, 상기 제 1 단계 및 상기 제 2 단계를 1 회 이상 반복하여 수행하며, 상기 비정질 실리콘 증착 및 상기 레이저 어닐링은 각각 독립된 모듈에서 수행되는 것이고, 상기 모듈은 상기 기재 상에 교번하여 이동하면서 상기 폴리실리콘을 형성하는, 폴리실리콘 증착 방법을 제공한다.
본원의 일 구현예에 있어서, 기재 이동 방식이 아닌 모듈 이동 방식을 이용한 폴리실리콘 증착 방법 및 증착 장치를 제공한다. 본원의 일 구현예에 따른 폴리실리콘 증착 방법은, 두께가 얇은 비정질 실리콘을 레이저 어닐링하여 폴리실리콘을 형성하는 단계를 반복 수행하는 멀티스텝 공정을 이용함으로써, 상기 레이저의 에너지 밀도가 낮은 저가의 레이저 이용이 가능하다.
또한, 종래의 비정질 실리콘을 한 번에 레이저 어닐링하여 폴리실리콘을 형성하는 방법인 풀 레이저 스캔 방법에 비해, 폴리실리콘의 변형율이 약 95% 이상(비정질 실리콘 약 50 nm 기준)으로서 더 높은 변형율을 갖는 폴리실리콘의 제조 방법을 제공한다.
더불어, 본원의 일 구현예에 따른 폴리실리콘 증착 장치는, 모듈 이동 방식을 이용함으로써 기재 이동 방식에 비해 설비 크기를 줄일 수 있다는 장점이 있다.
도 1은, 본원의 일 구현예에 있어서, 폴리실리콘 증착 장치를 나타낸 개략도이다.
도 2는, 본원의 일 구현예에 있어서, 폴리실리콘 증착 장치를 나타낸 개략도이다.
도 3은, 본원의 일 구현예에 있어서, 폴리실리콘 증착 장치의 5 모듈을 나타낸 개략도이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 “연결”되어 있다고 할 때, 이는 “직접적으로 연결”되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 “전기적으로 연결”되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 “포함” 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 “약”, “실질적으로” 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 “~(하는) 단계” 또는 “~의 단계”는 “~ 를 위한 단계”를 의미하지 않는다.
본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 “이들의 조합(들)”의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
본원 명세서 전체에서, “A 및/또는 B”의 기재는 “A 또는 B, 또는 A 및 B”를 의미한다.
이하, 첨부된 도면을 참조하여 본원의 구현예 및 실시예를 상세히 설명한다. 그러나, 본원이 이러한 구현예 및 실시예와 도면에 제한되지 않을 수 있다.
본원의 제 1 측면은, 기재가 로딩되는 기재 로딩부; 및, 상기 기재 상에 비정질 실리콘을 증착하는 플라즈마부 및 상기 증착된 비정질 실리콘 상에 레이저 어닐링을 수행하는 레이저부를 포함하는 모듈을 포함하고, 상기 모듈의 교번 이동에 의해 폴리실리콘이 형성되는 것인, 폴리실리콘 증착 장치를 제공한다.
이와 관련하여, 본원의 일 구현예에 따른 폴리실리콘 증착 장치의 개략도를 도 1에 나타내었다.
도 1에 도시된 바와 같이, 본원의 일 구현예에 따른 폴리실리콘의 증착 장치는 기재(10), 기재 로딩부(100), 버퍼층(300), 실리콘 증착부(400), 레이저부(500), 및 플라즈마부(610, 620)를 포함한다.
먼저, 상기 기재 로딩부(100)에 기재(10)를 로딩시킨다. 상기 기재(10)는 일반적으로 반도체 소자용으로 사용되는 기재로서, 플라스틱, 석영, 유리, 실리콘, 폴리머, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 기재(10) 상에 비정질 실리콘(410) 및 폴리실리콘(420)을 포함하는 실리콘 증착부(400)를 포함하며, 상기 실리콘 증착부(400) 상단에 플라즈마부(610, 620) 및 레이저부(500)를 포함하는 모듈이 위치한다. 상기 모듈의 상기 플라즈마부(610, 620)에 의해 비정질 실리콘(410)이 상기 기재(10) 상에 증착되고, 상기 레이저부(500)에 의해 폴리실리콘(420)이 증착될 수 있다.
본원의 일 구현예에 있어서, 상기 기재 상에 버퍼층(300)을 추가 포함할 수 있으나, 이에 제한되지 않을 수 있다. 상기 버퍼층(300)은 상기 실리콘 증착부(400)의 하단에 위치할 수 있고, 바람직하게는 약 300 nm의 두께로 형성되는 것일 수 있다. 상기 버퍼층(300)은 상기 레이저 어닐링 과정에서 상기 실리콘 증착부(400)에서 상기 기재(10)로 전도되는 열을 감소시키기 위해 형성되는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 버퍼층(300)은 실리콘 옥사이드(silicon oxide), 나이트라이드(nitride), 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 플라즈마부(610, 620) 및 상기 레이저부(500)를 포함하는 상기 모듈은 교번하여 이동하면서 상기 플라즈마부(610, 620)에 의해 상기 기재(10) 상에 비정질 실리콘을 증착할 수 있고, 상기 증착된 비정질 실리콘 상에 상기 레이저부(500)에 의해 레이저를 조사하여 폴리실리콘을 형성할 수 있다. 상기 모듈의 이동 방향은 선형 또는 비선형의 경로로 교번 이동하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 구체적으로, 도 2에 도시된 바와 같이, 상기 기재(10) 상에 모듈이 이동하면서 상기 모듈의 플라즈마부(610, 620)에 의해 비정질 실리콘(410)이 증착되고, 도 2의 실리콘 증착부(400)의 우측에 나타낸 바와 같이, 상기 모듈이 이동하면서 상기 증착된 비정질 실리콘(410)이 상기 모듈의 레이저부(500)에서 조사된 레이저에 의해 폴리실리콘(420)으로 형성되며, 도 2의 실리콘 증착부(400)의 좌측에 나타낸 바와 같이, 상기 형성된 폴리실리콘(420) 상에 다시 비정질 실리콘(410)을 증착하고, 상기 비정질 실리콘(410) 상에 다시 레이저를 조사하여 폴리실리콘(420)을 형성하는 과정을 반복 수행함으로써 다층의 폴리실리콘(420)을 형성하는 것일 수 있다.
본원의 일 구현예에 있어서, 상기 모듈은 상기 플라즈마부(610, 620) 및 상기 레이저부(500)를 각각 하나 이상 포함하며, 대칭으로 형성되는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 모듈이 5 모듈일 경우, 도 3에 도시된 바와 같이, 레이저부(510), 플라즈마부(610), 레이저부(520), 플라즈마부(620), 레이저부(530) 순으로 상기 모듈이 대칭으로 형성될 수 있다. 상기 모듈의 상기 플라즈마부(610, 620) 및 상기 레이저부(510, 520, 530)가 대칭으로 형성됨으로써, 상기 모듈의 이동 방향과 상관없이 상기 플라즈마부에 의한 비정질 실리콘의 증착 및 상기 레이저부에 의한 폴리실리콘의 형성이 번갈아 반복되어 수행될 수 있다.
본원의 일 구현예에 있어서, 상기 모듈은 상기 플라즈마부(610, 620) 및 상기 레이저부(500)를 각각 하나 이상 포함하는 3 모듈 이상의 모듈을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 모듈이 3 모듈일 경우, 플라즈마부-레이저부-플라즈마부 또는 레이저부-플라즈마부-레이저부 순으로 형성될 수 있고, 상기 모듈이 4 모듈일 경우, 플라즈마부-레이저부-플라즈마부-레이저부 또는 레이저부-플라즈마부-레이저부-플라즈마부 순으로 형성될 수 있고, 상기 모듈이 5 모듈일 경우, 플라즈마부-레이저부-플라즈마부-레이저부-플라즈마부 또는 레이저부-플라즈마부-레이저부-플라즈마부-레이저부 순으로 형성되는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 레이저부는 UV 레이저, 다이오드 여기형 고체 레이저(diode-pumped solid-state laser), 및 이들의 조합들로 이루어진 군으로부터 선택되는 레이저를 조사하는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 레이저부에서 조사하는 레이저는 밀도가 낮은 저가 레이저를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 기재 수송부의 하단에 구비되어 상기 기재를 가열하는 기재 가열부를 추가 포함할 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 기재 가열부는 상기 기재를 약 400℃ 이하의 온도 범위에서 가열하는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 기재를 약 400℃ 이하, 약 300℃ 이하, 약 200℃ 이하, 또는 약 100℃ 이하의 온도에서 가열하는 것을 추가 포함할 수 있으나, 이에 제한되지 않을 수 있다.
본원의 제 2 측면은, 본원의 제 1 측면에 따른 폴리실리콘 증착 장치에서, 기재 상에 비정질 실리콘을 증착하고, 상기 비정질 실리콘에 레이저 어닐링을 하여 폴리실리콘을 형성하는 제 1 단계; 및, 상기 형성된 폴리실리콘 상에 비정질 실리콘을 증착하고, 상기 비정질 실리콘에 레이저 어닐링을 하여 폴리실리콘을 형성하는 제 2 단계를 포함하고, 상기 제 1 단계 및 상기 제 2 단계를 1 회 이상 반복하여 수행하며, 상기 비정질 실리콘 증착 및 상기 레이저 어닐링은 각각 독립된 모듈에서 수행되는 것이고, 상기 모듈은 상기 기재 상에 교번하여 이동하면서 상기 폴리실리콘을 형성하는, 폴리실리콘 증착 방법을 제공한다.
본원의 제 1 측면과 중복되는 부분들에 대해서는 상세한 설명을 생략하였으나, 본원의 제 1 측면에 대해 설명한 내용은 제 2 측면에서 그 설명이 생략되었더라도 동일하게 적용될 수 있다.
본원의 일 구현예에 따른 폴리실리콘 증착 방법은, 두께가 얇은 비정질 실리콘을 레이저 어닐링하여 폴리실리콘을 형성하는 단계를 반복 수행하는 멀티스텝 공정을 이용함으로써, 상기 레이저의 에너지 밀도가 낮은 저가의 레이저 이용이 가능하며, 종래의 비정질 실리콘을 한 번에 레이저 어닐링하여 폴리실리콘을 형성하는 방법인 풀 레이저 스캔 방법에 비해, 폴리실리콘의 변형율이 약 95% 이상(비정질 실리콘 약 50 nm 기준)으로서 더 높은 변형율을 갖는 폴리실리콘의 제조 방법을 제공할 수 있다.
본원의 일 구현예에 있어서, 상기 폴리실리콘 증착 방법은, 기재 상에 한 층의 상기 비정질 실리콘을 증착하고, 상기 비정질 실리콘 상에 레이저를 이용하여 레이저 어닐링을 함으로써 폴리실리콘을 형성하는 제 1 단계, 및 상기 제 1 단계에서 형성된 상기 폴리실리콘 상에 다른 층의 비정질 실리콘을 증착하여 상기 레이저 어닐링에 의해 폴리실리콘을 형성하는 제 2 단계를 1 회 이상 반복되어 수행하는 것일 수 있다. 본원의 일 구현예에 있어서, 상기 비정질 실리콘 증착 및 상기 레이저 어닐링은 각각 독립된 모듈에서 수행되고, 상기 모듈이 상기 기재 상에 교번하여 이동하면서 상기 비정질 실리콘을 증착한 후, 상기 비정질 실리콘 상에 레이저 어닐링을 수행하여 상기 폴리실리콘을 형성하는 과정을 반복 수행하는 것일 수 있다.
본원의 일 구현예에 있어서, 상기 폴리실리콘 증착 장치는 기재가 로딩되는 기재 로딩부; 및, 상기 기재 상에 비정질 실리콘을 증착하는 플라즈마부 및 상기 증착된 비정질 실리콘 상에 레이저 어닐링을 수행하는 레이저부를 포함하는 모듈을 포함하고, 상기 모듈의 교번 이동에 의해 폴리실리콘이 형성되는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 모듈은 상기 플라즈마부 및 상기 레이저부를 각각 하나 이상 포함하며, 대칭으로 형성되는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 모듈이 5 모듈일 경우, 도 3에 도시된 바와 같이, 레이저부(510), 플라즈마부(610), 레이저부(520), 플라즈마부(620), 레이저부(530) 순으로 상기 모듈이 대칭으로 형성될 수 있다. 상기 모듈의 상기 플라즈마부(610, 620) 및 상기 레이저부(510, 520, 530)가 대칭으로 형성됨으로써, 상기 모듈의 이동 방향과 상관없이 상기 플라즈마부에 의한 비정질 실리콘의 증착 및 상기 레이저부에 의한 폴리실리콘의 형성이 번갈아 반복되어 수행될 수 있다.
본원의 일 구현예에 있어서, 상기 기재 수송부의 하단에 구비되어 상기 기재를 가열하는 기재 가열부를 추가 포함할 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 기재 가열부는 상기 기재를 약 400℃ 이하의 온도 범위에서 가열하는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 기재를 약 400℃ 이하, 약 300℃ 이하, 약 200℃ 이하, 또는 약 100℃ 이하의 온도에서 가열하는 것을 추가 포함할 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 한번에 증착되는 상기 비정질 실리콘의 두께는 약 1 nm 내지 약 10 nm인 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 비정질 실리콘의 두께는 약 1 nm 내지 약 10 nm, 약 1 nm 내지 약 8 nm, 약 1 nm 내지 약 6 nm, 약 1 nm 내지 약 4 nm, 약 1 nm 내지 약 2 nm, 약 2 nm 내지 약 10 nm, 약 4 nm 내지 약 10 nm, 약 6 nm 내지 약 10 nm, 또는 약 8 nm 내지 약 10 nm인 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 비정질 실리콘의 전체 두께는 약 100 nm 이하인 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 비정질 실리콘의 전체 두께는 약 1 nm 내지 약 100 nm, 약 1 nm 내지 약 80 nm, 약 1 nm 내지 약 60 nm, 약 1 nm 내지 약 50 nm, 약 1 nm 내지 약 40 nm, 약 1 nm 내지 약 20 nm, 약 20 nm 내지 약 100 nm, 약 40 nm 내지 약 100 nm, 약 50 nm 내지 약 100 nm, 약 60 nm 내지 약 100 nm, 또는 약 80 nm 내지 약 100 nm인 것일 수 있고, 바람직하게는 약 50 nm인 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 레이저는 UV 레이저, 다이오드 여기형 고체 레이저(diode-pumped solid-state laser), 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 레이저는 에너지 밀도가 낮은 레이저부터 에너지 밀도가 높은 레이저까지 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
본원의 일 구현예에 있어서, 상기 폴리실리콘의 두께는 약 100 nm 이하인 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 폴리실리콘의 전체 두께는 약 1 nm 내지 약 100 nm, 약 1 nm 내지 약 80 nm, 약 1 nm 내지 약 60 nm, 약 1 nm 내지 약 50 nm, 약 1 nm 내지 약 40 nm, 약 1 nm 내지 약 20 nm, 약 20 nm 내지 약 100 nm, 약 40 nm 내지 약 100 nm, 약 50 nm 내지 약 100 nm, 약 60 nm 내지 약 100 nm, 또는 약 80 nm 내지 약 100 nm인 것일 수 있고, 바람직하게는 약 50 nm인 것일 수 있으나, 이에 제한되지 않을 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.
10: 기재 100: 기재 로딩부
200: 기재 가열부 300: 버퍼층
400: 실리콘 증착부 410: 비정질 실리콘
420: 폴리실리콘 500, 510, 520, 530: 레이저부
610, 620: 플라즈마부

Claims (6)

  1. 버퍼층을 포함하는 기재가 로딩되는 기재 로딩부; 및,
    상기 기재 상에 비정질 실리콘을 증착하는 플라즈마부 및 상기 증착된 비정질 실리콘 상에 레이저 어닐링을 수행하는 레이저부를 포함하는 모듈을 포함하고,
    상기 모듈의 동일 챔버 내에서의 교번 이동에 의해 폴리실리콘이 형성되는 것이고,
    상기 모듈은 상기 플라즈마부 및 상기 레이저부를 각각 하나 이상 포함하며, 상기 플라즈마부 및 상기 레이저부가 대칭으로 형성됨으로써, 상기 모듈의 이동방향과 상관없이 상기 플라즈마부에 의한 비정질 실리콘의 증착 및 상기 레이저부에 의한 폴리실리콘의 형성이 반복되는 것이고,
    상기 플라즈마부에 의해 증착되는 비정질 실리콘의 두께는 1 nm 내지 10 nm인 것이고,
    상기 비정질 실리콘 증착 및 상기 레이저 어닐링을 수행하여 폴리실리콘을 형성하는 것을 1 회 이상 반복하여 수행함으로써 상기 폴리실리콘을 100 nm 이하의 두께로 증착되는 것인,
    폴리실리콘 증착 장치.
  2. 제 1 항에 있어서,
    상기 레이저부는 UV 레이저, 다이오드 여기형 고체 레이저, 및 이들의 조합들로 이루어진 군으로부터 선택되는 레이저를 조사하는 것을 포함하는 것인, 폴리실리콘 증착 장치.
  3. 제 1 항에 있어서,
    상기 기재 로딩부의 하단에 구비되어 상기 기재를 가열하는 기재 가열부를 추가 포함하는, 폴리실리콘 증착 장치.
  4. 제 3 항에 있어서,
    상기 기재 가열부는 상기 기재를 400℃ 이하의 온도 범위에서 가열하는 것을 포함하는 것인, 폴리실리콘 증착 장치.
  5. 제 1 항에 따른 폴리실리콘 증착 장치에서,
    기재 상에 비정질 실리콘을 증착하고, 상기 비정질 실리콘에 레이저 어닐링을 하여 폴리실리콘을 형성하는 제 1 단계; 및,
    상기 형성된 폴리실리콘 상에 비정질 실리콘을 증착하고, 상기 비정질 실리콘에 레이저 어닐링을 하여 폴리실리콘을 형성하는 제 2 단계를 포함하고,
    상기 제 1 단계 및 상기 제 2 단계를 1 회 이상 반복하여 수행하며,
    상기 비정질 실리콘 증착 및 상기 레이저 어닐링은 각각 독립된 모듈에서 수행되는 것이고,
    상기 모듈은 상기 기재 상에 교번하여 이동하면서 상기 폴리실리콘을 형성하는 것이고,
    상기 비정질 실리콘의 두께는 1 nm 내지 10 nm인 것인,
    폴리실리콘 증착 방법.
  6. 제 5 항에 있어서,
    상기 레이저는 UV 레이저, 다이오드 여기형 고체 레이저, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 폴리실리콘 증착 방법.
KR1020160163365A 2016-12-02 2016-12-02 폴리실리콘 증착 방법 및 이를 위한 증착 장치 KR101764876B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160163365A KR101764876B1 (ko) 2016-12-02 2016-12-02 폴리실리콘 증착 방법 및 이를 위한 증착 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160163365A KR101764876B1 (ko) 2016-12-02 2016-12-02 폴리실리콘 증착 방법 및 이를 위한 증착 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150102444 Division 2015-07-20 2015-07-20

Publications (2)

Publication Number Publication Date
KR20170010737A KR20170010737A (ko) 2017-02-01
KR101764876B1 true KR101764876B1 (ko) 2017-08-03

Family

ID=58109428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160163365A KR101764876B1 (ko) 2016-12-02 2016-12-02 폴리실리콘 증착 방법 및 이를 위한 증착 장치

Country Status (1)

Country Link
KR (1) KR101764876B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170772A (ja) * 2000-12-04 2002-06-14 Sharp Corp 結晶薄膜製造装置、結晶薄膜製造方法および結晶薄膜素子
JP2004031511A (ja) * 2002-06-24 2004-01-29 Ulvac Japan Ltd 大気圧下での基板の連続処理装置及び方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170772A (ja) * 2000-12-04 2002-06-14 Sharp Corp 結晶薄膜製造装置、結晶薄膜製造方法および結晶薄膜素子
JP2004031511A (ja) * 2002-06-24 2004-01-29 Ulvac Japan Ltd 大気圧下での基板の連続処理装置及び方法

Also Published As

Publication number Publication date
KR20170010737A (ko) 2017-02-01

Similar Documents

Publication Publication Date Title
JP3883592B2 (ja) レーザ照射方法および半導体作製方法および半導体装置の作製方法および液晶電気光学装置の作製方法
CN100555570C (zh) 形成多晶硅薄膜的方法及用该方法制造薄膜晶体管的方法
EP1087429B1 (en) Method for laser heat treatment, and semiconductor device
US6602765B2 (en) Fabrication method of thin-film semiconductor device
KR100364944B1 (ko) 반도체 박막의 제조 방법
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
JP2001110743A (ja) 半導体デバイス及びその作製方法
EP1912252A1 (en) Polysilicon thin film transistor and method of fabricating the same
US7560365B2 (en) Method of semiconductor thin film crystallization and semiconductor device fabrication
KR101186294B1 (ko) 측면 결정화된 반도체층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법
JP2012243818A (ja) レーザ処理装置
JP2603418B2 (ja) 多結晶半導体薄膜の製造方法
KR101764876B1 (ko) 폴리실리콘 증착 방법 및 이를 위한 증착 장치
KR101764877B1 (ko) 폴리실리콘 증착 방법 및 이를 위한 증착 장치
JP3886554B2 (ja) レーザーアニール方法
KR101814763B1 (ko) 폴리실리콘 증착 방법 및 이를 위한 증착 장치
CN106373908B (zh) 多晶硅沉积方法及用于其的沉积装置
KR101725304B1 (ko) 폴리실리콘 증착 장치 및 이에 따른 증착 방법
JPH02177422A (ja) 光ビームアニーリング装置
KR101734386B1 (ko) 박막 증착장치 및 기판처리방법
JP3966923B2 (ja) 半導体作製方法および半導体装置の作製方法
CN106367728B (zh) 多晶硅沉积方法及用于其的沉积装置
KR102034136B1 (ko) 박막 트랜지스터 기판의 제조방법
CN106373881A (zh) 多晶硅沉积方法及用于该方法的沉积装置
KR101391939B1 (ko) 플라즈마 이온 주입에 의한 비결정질 반도체 박막을 결정화하는 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right