JP2010010709A - 半導体装置 - Google Patents

Abstract

【課題】ソース／ドレイン領域へのコンタクトの方法を改良することにより、配線抵抗を減らす。
【解決手段】基板上の酸化珪素膜と、酸化珪素膜上のソース領域、ドレイン領域、ソース領域の上部に形成された第１のシリサイド、ドレイン領域の上部に形成された第２のシリサイド、及びチャネル形成領域を有する半導体層と、ゲイト絶縁膜と、多結晶珪素膜及び第３のシリサイドを有するゲイト電極と、ゲイト電極の側面に設けられた側壁と、第１のシリサイドに密着して形成された第１の金属配線と、第２のシリサイドに密着して形成された第２の金属配線と、を有し、第１の金属配線と第２の金属配線は同一金属膜をエッチングして形成された構造であり、第１乃至第３のシリサイドは、金属膜に用いられる金属を用いて形成されたシリサイドである。
【選択図】図１

Description

本発明は、ＴＦＴ（薄膜トランジスタ）もしくはＴＦＴを有する半導体集積回路の構造
、及びその作製方法に関する。特に、ＴＦＴやＴＦＴを有する半導体集積回路の配線およ
びその形成方法に関する。

従来より、アクティブマトリクス型の液晶表示装置やイメージセンサー等のガラス基板
上に集積化された装置にＴＦＴ（薄膜トランジスタ）を利用する技術が広く知られている
。これらの回路において重要なことは、ＴＦＴの半導体領域（ソースやドレイン）と配線
のコンタクトを確実に形成すること、および、回路の抵抗を下げることである。これらの
課題は回路の集積度が進めば進むほど重要であり、また、技術的な困難性が現れる。

前者の問題に関しては用いられる半導体被膜が極めて薄いことに関連する。一般に高い
特性を得るためには半導体被膜は薄くすることが求められるが、数１００Å程度の薄い半
導体被膜にコンタクトを形成することは並大抵でない。かなり高い確率で、コンタクトホ
ール形成の段階でオーバーエッチングされて、半導体被膜に孔が開くことがある。これは
、層間絶縁物として一般に用いられる酸化珪素、窒化珪素と半導体被膜として用いられる
珪素のエッチングレート（特にドライエッチングの場合）があまり大きくないためである
。

さらに、後者の問題に関しては、抵抗の多くの部分が半導体被膜の抵抗であり、回路中
に半導体被膜の部分を減らすことが有効な対策であるが、デザインルール上の問題から、
回路配置のみによっては解決できない。
このような問題のうち後者を解決する方法としては、ＴＦＴのソース、ドレインに相当
する部分のほとんどをシリサイドとしてしまう方法が提案されている。図２を用いてその
例を説明する。

基板２１上には半導体被膜（活性層）２２が形成され、それを覆って、ゲイト絶縁層２
３、さらに、ゲイト電極２４、ゲイト配線２５が設けられる。ゲイト電極２４とゲイト配
線２５は同じ層内にある。つまり、これらは同時に形成される。活性層２２にはソース２
６、ドレイン２７等の不純物領域が形成される。（図２（Ａ））

その後、公知の異方性エッチング技術を用いてゲイト電極２４およびゲイト配線２５の
側面に側壁絶縁物２８が形成される。これは、通常、全面を絶縁物で被覆したのち、異方
性エッチングをおこなう方法により得られる。その際、ゲイト絶縁層２３もエッチングさ
れ、活性層の表面が露呈される。また、ゲイト電極２４の下にゲイト絶縁膜２３ａ、ゲイ
ト配線２５の下にゲイト絶縁膜２３ｂが得られる。（図２（Ｂ））

次いで、金属層２９が全面に形成される。（図２（Ｃ））
そして、熱アニール、ラピッド・サーマル・アニール、光アニール等の手段により、金
属層２９と活性層２２を界面で反応させ、シリサイド層３０および３１が得られる。シリ
サイド層は図に示すように活性層の底部にまで到達するまで反応させても、途中でとまる
程度に反応させてもよい。いずれにせよ、金属層２９と活性層２２の接触部分から反応が
進行するので、側壁２８の下部のソース、ドレインは半導体のままである。（図２（Ｄ）
）

次に、反応しなかった金属層を全面的に除去する。（図２（Ｅ））
最後に、公知の多層配線技術を用い、層間絶縁物３３上に上層の配線３４、３５を形成
する。上層の配線はシリサイド層３０および３１とコンタクト３２ａおよび３２ｂをそれ
ぞれ形成し、また、ゲイト配線２５とコンタクト３２ｃを形成する。
図２の例では、異方性エッチングによる側壁を用いる場合を示したが、他に、特開平７
−１６９９７４、同７−１６９９７５、同７−２１８９３２等に開示されるようにゲイト
電極の陽極酸化技術を用いてもよい。

このような方法では、シリサイドが半導体材料よりも抵抗率が小さいので、ＴＦＴを経
由する回路の抵抗を減らすことができる。しかしながら、コンタクトホールの形成の際の
問題はほとんど解決できない。シリサイドと酸化珪素や窒化珪素とのドライエッチング法
によるエッチングレートが十分に大きくないためである。特に、ＴＦＴの層間絶縁膜とし
て窒化珪素を用いる方法が有効であることは知られている（例えば、特開平７−３２６７
６８）が、この場合には、層間絶縁物のエッチングの際の窒化珪素と活性層のエッチング
レートが十分に大きくないと、前者が後者の１０倍程度の厚さを有するため、エッチング
の終点を正確に定めることが難しい。

さらに、回路によっては別の問題が生じることもある。例えば、図２のドレイン２７（
あるいはシリサイド３１）からゲイト配線２５へは上層の配線３５を経由する必要がある
ため、コンタクトを２つ経由することになる。コンタクトは不良の確率も多く、また、抵
抗も大きいので、回路中のその数が少ない方が望ましいことは言うまでもない。さらに、
オーバーエッチングの確率が低下するとはいえ、シリサイド層は非常に薄いものであるの
で、コンタクト部での不良が発生する確率も高い。そのため、コンタクトホールは十分な
広さが必要とされ、回路を高集積化する際の問題となっている。

本発明は以下の基本構成を有する半導体装置である。すなわち、
ゲイト電極と、ゲイト電極よりも幅の広いゲイト絶縁膜と、
活性層中に形成されたＮ型もしくはＰ型の１対の不純物領域と、
ゲイト絶縁膜に対して自己整合的に形成された１対のシリサイド層と、
シリサイド層に密着し、かつ、選択的に設けられた金属層と、
を有し、シリサイド層は、金属層を構成する金属元素と珪素を主成分とする（本発明１）
。

これにいくつかのバリエーションがあり、それぞれ効果がある。
ゲイト電極より上の層には上層配線が設けられ、これと金属層とが少なくとも１つのコ
ンタクトを有してもよい（本発明２）。例えば、上層配線とＴＦＴのソース、ドレイン（
シリサイド層）の間のコンタクトはかくするとよい。特に、図２で示した従来の例で問題
となった極めて薄いシリサイド層と上層配線間のコンタクト不良を防ぐ上で効果的である
。

ＴＦＴの活性層は、必要とする特性から極めて薄いことが要求されるものの本発明の金
属層は活性層にシリサイド層を形成する目的であるので、薄いことは特に必要とされず、
十分に厚くしてもよい。本発明ではソース、ドレイン（シリサイド層）は金属層と全面的
に（合金的に）接合し、さらに、金属層が上層配線とコンタクトする構成である。そして
、前者のコンタクト不良の確率は非常に低く、かつ、後者の不良の確率も金属層が十分に
厚いために、図２の場合に比べて著しく低い。したがって、総合的にもコンタクトでの不
良の確率が著しく低下する。

また、上記の基本構成において、ゲイト電極と同じ層のゲイト配線が、シリサイド層と
結合する金属層と少なくとも１つのコンタクトを有してもよい（本発明３）。この構成で
は、コンタクトホールを特に設けずとも、図２のドレイン２７（シリサイド層３１）とゲ
イト配線２５を接続することが可能である。
一般的にゲイト電極・配線とソース、ドレインの配線とは層間絶縁物を隔てて形成され
るので、その間のコンタクトを取るには、かならず、コンタクトホールが必要であったが
、上記のように、ゲイト配線とソース、ドレインとの接続にコンタクトホールが不要とな
れば、回路配置上、有利なことは言うまでもない。

また、上記金属層は、上述のようにそのまま配線としても使用されるのであるが、シリ
サイドを形成する金属の抵抗率は配線材料に用いられる金属の抵抗率よりも１ケタ以上、
高いので、配線の抵抗を下げるために、金属層の上に抵抗率の小さな材料の別の金属層を
重ねてもよい（本発明４）。
なお、金属層の材料には、チタン、モリブテン、タングステン、白金、クロム、コバル
トから選ばれた元素を主成分とするとよい。

上記の構成の半導体装置を得るには、以下のような作製工程によることが好ましい。す
なわち、
（１）活性層上にゲイト絶縁層とゲイト電極を形成する工程
（２）ゲイト絶縁層をエッチングして、ゲイト電極より幅の広いゲイト絶縁膜を形成する
工程
（３）活性層に密着した金属層を形成する工程
（４）活性層と金属層を反応させてゲイト絶縁膜に対して自己整合的にシリサイド層を形
成する工程
（５）金属層を選択的にエッチングする工程

上記の本発明４の構成を得るには、上記の工程（３）と工程（５）の間に、
前記金属層に密着して、前記金属層の材料よりも抵抗率の小さな材料の別の金属層を形
成する工程
を設けると良いが、例えば、アルミニウムのような耐熱性の低い金属を用いる倍には、高
温を伴う工程（４）は避ける方がよい。したがって、上記の工程は工程（４）と工程（５
）の間に設けるとよい。

上記工程（１）〜（５）においては、ソース、ドレイン（不純物領域）の作製工程につ
いては特に述べなかったが、一般には工程（３）の前に形成することが望まれる。本発明
では不純物領域は（ゲイト電極に対して）自己整合的に形成されても、そうでなくてもよ
い。自己整合的に形成するには、以下の２通りが考えられる。最も、一般的には、第１の
工程と第２の工程の間に、不純物領域形成の工程を設ける。これは図２のように側壁を用
いる場合に有効である。

その際には、工程（２）と工程（３）の間に、上記の工程で形成される不純物領域より
も同一導電型で不純物濃度のより大きな不純物領域を形成する工程を有せしめてもよい。
かくすると、２重ドレイン（低濃度ドレイン）構造を得ることができる。ただし、この工
程は工程（３）以後におこなってもよい。その場合には、金属層の厚さによっては適切な
深さまでドーピングされない点に注意が必要である。もっとも、工程（５）以後であれば
、２重ドレイン構造の部分へのドーピングには何ら支障はない。

また、ゲイト電極の陽極酸化を用いる場合には、不純物領域の形成は、工程（２）と工
程（３）の間におこなうこととなる。
工程（２）においては、ゲイト配線も露呈されるような構成にすると、金属層がゲイト
配線と接合を形成するので、適当な選択的エッチングにより、本発明３の構成を得ること
ができる。

以上の基本工程（１）〜（５）の後に公知の多層配線技術工程を付加してもよい。すな
わち、下記の３工程を追加する。かくすると、本発明２の構成を得ることができる。
（６）層間絶縁物を形成する工程
（７）層間絶縁物をエッチングして金属層に達するコンタクトホールを形成する工程
（８）コンタクトホールを介して金属層とコンタクトする上層の配線を形成する工程

ソース、ドレインにシリサイド層を自己整合的に形成し、かつ、それを形成する際に用
いた金属層を配線もしくはコンタクトパッドに用いることにより、回路の抵抗を下げ、ま
た、回路の集積度を高めることができる。特に、
(1)マスク合わせの問題が無い。
(2)コンタクト形成の際の諸問題がない。
といった有用性を得ることができる。かくして、ＴＦＴおよび半導体回路の特性、歩留り
、信頼性、生産性を向上させることができる。

実施例１の半導体回路の作製工程を示す。 従来のＴＦＴの構造を示す。 実施例２の半導体回路の作製工程を示す。 実施例３の半導体回路の作製工程を示す。 実施例４の半導体回路の作製工程を示す。 実施例１のＴＦＴの断面の拡大概念図を示す。 実施例３のＴＦＴの断面の拡大概念図を示す。 実施例５の半導体回路の作製工程を示す。 実施例６の半導体回路の作製工程を示す。 実施例６のＴＦＴの断面の拡大概念図を示す。

図１に本実施例のＴＦＴの概略の作製工程を示す。本実施例で作製するのは、Ｎチャネ
ル型ＴＦＴであるが、ソース／ドレイン領域をＰ型半導体で構成すればＰチャネル型ＴＦ
Ｔとできることはいうまでもない。本実施例のＴＦＴは、液晶表示装置の画素に設けられ
るＴＦＴや周辺回路に利用されるＴＦＴ、さらにはイメージセンサやその他集積回路に利
用することができる。

本実施例においては、基板１として、厚さ２０００Åの酸化珪素膜（図示せず）でコー
ティングされたガラス基板を用いる。コーティングの方法としてはスパッタ法もしくはプ
ラズマＣＶＤ法が用いられる。つぎに非晶質珪素膜をプラズマＣＶＤ法によって５００Å
の厚さに成膜する。この非晶質珪素膜の成膜方法や膜厚は実施態様によって決定されるも
のであり、特に限定されるものではない。また結晶性を有する珪素膜（例えば微結晶珪素
膜や多結晶珪素膜）を利用することもできる。

つぎに、非晶質珪素膜を結晶化させ、結晶性珪素膜とする。結晶化は、５５０〜７００
℃、１〜４８時間の加熱によっておこなうのが一般的であるが、レーザー光の照射や強光
の照射によっておこなってもよい。このようにして結晶化させた珪素膜を素子間分離のた
めに島状にエッチングし、活性層領域２を確定する。活性層領域とは、ソース／ドレイン
領域とチャネル形成領域とが形成される島状の半導体領域のことである。

つぎにゲイト絶縁層となる酸化珪素膜３を１２００Åの厚さに成膜する。酸化珪素膜３
の成膜は、スパッタ法や有機シラン（例えばＴＥＯＳ）と酸素とを用いたプラズマＣＶＤ
法による方法が用いられる。つぎにゲイト電極となる多結晶の燐ドープ珪素膜を６０００
〜８０００Å、本実施例では６０００Åの厚さに成膜する。ゲイト電極としては、珪素以
外に、珪素と金属とのシリサイド、珪素と金属との積層体等を用いることもできる。

つぎに、多結晶珪素膜をパターニングして、ゲイト電極４とゲイト配線５を形成する。
次にＮ型の導電型を付与するための不純物Ｐ（燐）をイオン注入法により、活性層２にド
ーピングする。この際、ゲイト電極４がマスクとなり、自己整合的にソース／ドレイン領
域６、７が形成される。（図１（Ａ））

この後ドーピングされたＰを活性化するのと結晶化の劣化した珪素膜のアニールをおこ
なうために、レーザー光の照射によるアニールをおこなう。このアニールは、赤外光の照
射によるランプアニールによるものでもよい。赤外線（例えば1.2 μｍの赤外線）による
アニールは、赤外線が珪素半導体に選択的に吸収され、ガラス基板をそれ程加熱せず、し
かも一回の照射時間を短くすることで、ガラス基板に対する加熱を抑えることができ、極
めて有用である。

次に酸化珪素膜２０を６０００Å〜２μｍ、ここでは９０００Åの厚さに成膜する。こ
の酸化珪素膜の成膜方法としては、スパッタ法やＴＥＯＳと酸素とを用いたプラズマＣＶ
Ｄ法が用いられる。そして、公知のＲＩＥ（反応性イオンエッチング）法による異方性ド
ライエッチングを行うことによって、この酸化珪素膜のエッチングをおこなう。この際、
その高さが９０００Åあるゲイト電極４の側面においては、その高さ方向の厚さが膜厚（
酸化珪素膜の膜厚９０００Åのこと）の約２倍となるので、エッチングを進めていくと、
概略三角形状の酸化珪素の側壁８を残すことができる。

本実施例においては、この三角形状の酸化珪素の側壁８の幅は、３０００Å程度である
が、その値は酸化珪素膜の膜厚とエッチング条件、さらにはゲイト電極４の高さによって
定めることができる。また、この際、ゲイト絶縁層をも続けてエッチングしてしまい、ソ
ース６、ドレイン７を露呈させる。さらに、ゲイト電極４、ゲイト配線５の上面も露出さ
せる。

一方、ゲイト電極４およびゲイト配線５とそれらの側壁の下には酸化珪素膜が残る。こ
れは、先のゲイト絶縁層３とやや異なるという点を強調する意味でゲイト絶縁膜と呼ぶ。
すなわち、ゲイト電極４とその側壁の下にはゲイト絶縁膜３ａ、ゲイト配線５とその側壁
の下にはゲイト絶縁膜３ｂが得られる。（図１（Ｂ））
次に、Ｔｉ（チタン）の膜を成膜する。本実施例では厚さ３０００〜６０００ÅのＴｉ
膜９をスパッタリング法によって全面に形成する。（図１（Ｃ））

そして、熱アニールにより、Ｔｉと活性層（珪素) を反応させ、シリサイドを形成する
。本実施例では、５５０〜６００℃でアニールし、ソース６、ドレイン７にシリサイド層
１０、１１をそれぞれ形成する。なお、図では明示されていないが、本実施例ではゲイト
配線・電極の材料として、珪素を用いているので、その部分においてもシリサイド化反応
が進行する。しかし、これはゲイト配線・電極の抵抗を低減させる効果はあるが、その他
の特性に悪影響を及ぼすことはない。

なお、このアニールは赤外光のランプアニールによるものでもよい。ランプアニールを
おこなう場合には、被照射面表面が６００〜１０００℃程度になるように、６００℃の場
合は数分間、１０００℃の場合は数秒間のランプ照射を行うようにする。また、ここでは
、Ｔｉ膜成膜後の熱アニールを４５０℃としたが、基板の耐熱性によっては、５００℃以
上の温度でおこなってもよい。（図１（Ｄ））
図では、シリサイド層１０、１１は活性層の底部に達する状態に描かれているが、反応
を途中で止めて、図６に示すように、シリサイド層が活性層の底に到達しない構造として
もよい。いずれでも本質的な違いはない。（図６）

この後、Ｔｉ膜を選択的にエッチングする。エッチングには公知のフォトリソグラフィ
ー法を用い、過酸化水素とアンモニアと水とを５：２：２で混合したエッチング液を用い
る。上記の工程の結果、ソース６（シリサイド１０）にコンタクト１４ａで接合するＴｉ
膜（チタン配線）１２およびドレイン７（シリサイド１１）にコンタクト１４ｂで接合す
るＴｉ膜（チタン配線）１３を得る。Ｔｉ膜１３はコンタクト１４ｃにおいてゲイト配線
５とも接合する。（図１（Ｅ））

次に、層間絶縁物（窒化珪素もしくは酸化珪素が好ましい）１６をプラズマＣＶＤ法で
堆積する。さらに、これにコンタクトホール１５ａと１５ｂを形成する。そして、金属配
線材料の被膜をスパッタリング法で堆積し、これをエッチングして、上層の配線１７、１
８を形成する。配線材料としてアルミニウムをそのまま用いてもよい。なぜならば、本実
施例ではコンタクト部分はＴｉであるので、合金化反応によるコンタクトの劣化が少ない
からである。この点は図２で示す従来例に比較した利点である。（図１（Ｆ）

こうして完成したＮチャネル型ＴＦＴを含む回路は、実質的に図２で得られる回路と同
じである。ただし、本発明では、Ｔｉ膜の選択的なエッチング工程のために、フォトリソ
グラフィー工程が１つ余計に必要である。しかしながら、本実施例ではコンタクトホール
の数を１つ減らすことができる。特にドレイン７とゲイト配線５の間の距離が大きくなけ
れば、配線抵抗は本実施例でも図２でも大差ない。

その他に本実施例では、活性層の面積を小さくできる。これは、図２においてはソース
／ドレインと上層配線のコンタクトは活性層上に形成されるのに対し、本実施例では、そ
の制約がないからである。また、ゲイト配線とのコンタクトの形成に対しても、図２では
、コンタクトホールを必要とするために、コンタクト部分のゲイト配線２５が大きな面積
が必要であるのに対し、本実施例ではち膜１３とゲイト配線５の間にはコンタクトホール
が必要で無いので、小さな面積で十分である。これは、回路配置上、有利である。

図３に本実施例のＴＦＴの概略の作製工程を示す。本実施例で作製するのは、Ｎチャネ
ル型ＴＦＴであるが、ソース／ドレイン領域をＰ型半導体で構成すればＰチャネル型ＴＦ
Ｔとできることはいうまでもない。本実施例のＴＦＴは、液晶表示装置の画素に設けられ
るＴＦＴや周辺回路に利用されるＴＦＴ、さらにはイメージセンサやその他集積回路に利
用することができる。

本実施例においては、基板４１として、厚さ２０００Åの酸化珪素膜（図示せず）でコ
ーティングされたガラス基板を用いる。基板上に島状の結晶性珪素膜（活性層）４２を形
成し、それを覆ってゲイト絶縁層となる酸化珪素膜４３を１２００Åの厚さに成膜する。
さらに、多結晶の燐ドープ珪素膜でゲイト電極４４とゲイト配線４５を形成する。次にＮ
型の導電型を付与するための不純物Ｐ（燐）をイオン注入法により、活性層４２にドーピ
ングする。この際、ゲイト電極４４がマスクとなり、自己整合的にソース／ドレイン領域
４６、４７が形成される。（図３（Ａ））

次に実施例１と同様に、ゲイト電極・配線の側面に側壁４８を設ける。その際には、ゲ
イト絶縁層をも続けてエッチングしてしまい、ソース４６、ドレイン４７を露呈させる。
さらに、ゲイト電極４４、ゲイト配線４５の上面も露出させる。一方、ゲイト電極４４お
よびゲイト配線４５とそれらの側壁の下にはゲイト絶縁膜４３ａ、４３ｂが得られる。（
図３（Ｂ））

次に、Ｔｉ（チタン）の膜を成膜する。本実施例では、実施例１より薄い厚さ５００〜
１０００ÅのＴｉ膜４９をスパッタリング法によって全面に形成する。（図３（Ｃ））
そして、熱アニールにより、Ｔｉと活性層（珪素) を反応させ、シリサイド層５０、５
１をソース４６、ドレイン４７に形成する。（図３（Ｄ））
さらに、全面に厚さ６０００〜１００００Åのアルミニウム膜５２をスパッタ法で堆積
する。（図３（Ｅ））

この後、アルミニウム膜とＴｉ膜を選択的にエッチングする。Ｔｉのエッチングは、先
にエッチングしたアルミニウム膜をマスクに用いる。アルミニウムもＴｉも共にウェット
エッチングをおこなうのであれば、最初にアルミニウムをエッチングした後に、Ｔｉをエ
ッチングし、されから再度、アルミニウムをエッチングすることにより、アルミニウムの
側面のエッチングをおこなうとよい。かくすると、エッチング段差をなだらかにすること
ができる。

上記の工程の結果、ソース４６（シリサイド５０）にコンタクト５５ａで接合する配線
５３およびドレイン４７（シリサイド５１）にコンタクト５５ｂで接合する配線５４を得
る。配線５４はコンタクト５５ｃにおいてゲイト配線４５とも接合する。本実施例では、
配線５４はＴｉ膜とアルミニウム膜の多層であり、実施例１に比較して抵抗が低い。した
がって、実施例１に比べて、ドレイン４７とゲイト配線４５の間の距離が大きな場合にも
対応できる。（図３（Ｆ））
さらに、実施例１と同様に、多層配線技術により、上層の配線を設けてもよい。

図４に本実施例のＴＦＴの概略の作製工程を示す。本実施例においては、基板６１とし
て、厚さ２０００Åの酸化珪素膜（図示せず）でコーティングされたガラス基板を用いる
。基板上に島状の結晶性珪素膜（活性層）６２を形成し、それを覆ってゲイト絶縁層とな
る酸化珪素膜６３を１２００Åの厚さに成膜する。さらに、多結晶の燐ドープ珪素膜でゲ
イト電極６４とゲイト配線６５を形成する。次にＮ型の導電型を付与するための不純物Ｐ
（燐）をイオン注入法により、活性層６２にドーピングする。この際、ゲイト電極６４が
マスクとなり、自己整合的に不純物領域６６、６７が形成される。ただし、この際の不純
物濃度は１×１０¹⁷〜１×１０¹⁹原子／ｃｍ³ の低濃度のものとする。（図４（Ａ））

次に実施例１と同様に、ゲイト電極・配線の側面に側壁６８を設ける。その際には、ゲ
イト絶縁層をも続けてエッチングしてしまい、不純物領域６６、６７を露呈させる。さら
に、ゲイト電極６４、ゲイト配線６５の上面も露出させる。一方、ゲイト電極６４および
ゲイト配線６５とそれらの側壁の下にはゲイト絶縁膜６３ａ、６３ｂが得られる。

次に、再度、不純物Ｐをイオン注入法により、ドーピングする。この際には、不純物濃
度が２×１０¹⁹〜５×１０²¹原子／ｃｍ³ の高濃度となるようにする。かくして、ソース
６９、ドレイン７０を形成する。（図４（Ｂ））
さらに、Ｔｉ（チタン）の膜を成膜する。本実施例では、厚さ３０００〜６０００Åの
Ｔｉ膜７１をスパッタリング法によって全面に形成する。（図４（Ｃ））

そして、熱アニールにより、Ｔｉと活性層（珪素) を反応させ、シリサイド層７２、７
３をソース６９、ドレイン７０に形成する。（図４（Ｄ））
この後、Ｔｉ膜を選択的にエッチングする。Ｔｉのエッチング条件は実施例１と同じと
する。上記の工程の結果、ソース６９（シリサイド７２）にコンタクト７６ａで接合する
配線７４およびドレイン７０（シリサイド７３）にコンタクト７６ｂで接合する配線７５
を得る。配線７５はコンタクト７６ｃにおいてゲイト配線６５とも接合する。（図４（Ｅ
））

さらに、実施例１と同様に、多層配線技術により、層間絶縁物７８を堆積し、これにコ
ンタクトホール７７ａ、７７ｂを形成し、配線７９、８０を設ける。（図４（Ｆ））
本実施例では、図７に示すように、シリサイド層７２、７３が活性層の底部に到達しな
いようにしてもよい。また、図４では明らかでないが、いずれにしても、図７に示すよう
に、低濃度Ｎ型不純物領域６６とシリサイド層７２の間には、ソース（高濃度不純物領域
）６９が残存する。ドレイン近傍も同様である。このような構造はソース、ドレイン近傍
の電界強度を低減する上で効果的である。（図７）

図５に本実施例のＴＦＴの概略の作製工程を示す。本実施例においては、基板８１とし
て、厚さ２０００Åの酸化珪素膜（図示せず）でコーティングされたガラス基板を用いる
。基板上に島状の結晶性珪素膜（活性層）８２を形成し、それを覆ってゲイト絶縁層とな
る酸化珪素膜８３を１２００Åの厚さに成膜する。さらに、アルミニウム膜でゲイト電極
８４、８５を形成する。（図５（Ａ））

次に、特開平７−１６９９７４、同７−１６９９７５、同７−２１８９３２等に開示さ
れる陽極酸化技術を用いて、ゲイト電極、ゲイト絶縁層を加工し、図に示される構造を得
る。ゲイト電極はバリヤ型の陽極酸化物で被覆されている。かくして、ゲイト電極８４ａ
、８５ａ、ゲイト絶縁膜８３ａ、８３ｂを得る。（図５（Ｂ））
次に、Ｎ型の導電型を付与するための不純物Ｐ（燐）をイオン注入法により、活性層８
２をドーピングする。この際、ゲイト電極８４ａ、８５ａがマスクとなり、自己整合的に
不純物領域８６、８７、８８が形成される。（図５（Ｃ））

次に、Ｔｉ（チタン）の膜を成膜する。本実施例では、厚さ３０００〜６０００ÅのＴ
ｉ膜８９をスパッタリング法によって全面に形成する。そして、熱アニールにより、Ｔｉ
と活性層（珪素) を反応させ、シリサイド層９０、９１、９２を不純物領域８６〜８８に
形成する。（図５（Ｄ））
この後、Ｔｉ膜を選択的にエッチングする。Ｔｉのエッチング条件は実施例１と同じと
する。上記の工程の結果、配線９３、９４を得る。（図５（Ｅ））
さらに、実施例１と同様に、多層配線技術により、層間絶縁物９５を堆積し、これにコ
ンタクトホールを形成し、配線９６、９７を設ける。（図５（Ｆ））

図８に本実施例のＴＦＴの概略の作製工程を示す。本実施例においては、基板１０１と
して、厚さ２０００Åの酸化珪素膜（図示せず）でコーティングされたガラス基板を用い
る。基板上に実施例４に開示された技術を用いて、ソース１０６、ドレイン１０７を有す
る島状の結晶性珪素膜（活性層）１０２とゲイト絶縁膜１０３ａ、ゲイト電極１０４を形
成する。また、同時にゲイト絶縁膜１０３ｂを有するゲイト配線１０５も形成（図８（Ａ
））

次に、Ｔｉ（チタン）の膜を成膜する。本実施例では、厚さ３０００〜６０００ÅのＴ
ｉ膜１０９をスパッタリング法によって全面に形成する。そして、熱アニールにより、Ｔ
ｉと活性層（珪素) を反応させ、シリサイド層１１０、１１１をソース１０６とドレイン
１０７に形成する。（図８（Ｂ））

この後、Ｔｉ膜を選択的にエッチングする。Ｔｉのエッチング条件は実施例１と同じと
する。上記の工程の結果、ソース１０６（シリサイド１１０）にコンタクト１１４ａで接
合する配線１１２およびドレイン１０７（シリサイド１１１）にコンタクト１１４ｂで接
合する配線１１３を得る。配線１１３はゲイト配線１０５とも重なるが、ゲイト配線１０
５はバリヤ型の絶縁性の高い陽極酸化物で被覆されているので、接合は形成されないが、
この部分１１５は容量として有効である。このような容量はアクティブマトリクス型の液
晶表示装置においては、補助容量として用いられる。（図８（Ｃ））

図９に本実施例のＴＦＴの概略の作製工程を示す。本実施例においては、基板１０１と
して、厚さ２０００Åの酸化珪素膜（図示せず）でコーティングされたガラス基板を用い
る。基板上に島状の結晶性珪素膜（活性層）１２２を形成し、それを覆ってゲイト絶縁層
となる酸化珪素膜１２３を１２００Åの厚さに成膜する。さらに、アルミニウム膜でゲイ
ト電極１２４、１２５を形成する。次にＮ型の導電型を付与するための不純物Ｐ（燐）を
イオン注入法により、活性層１２２にドーピングする。この際、ゲイト電極１２４、１２
５がマスクとなり、自己整合的に不純物領域１２６、１２７、１２８が形成される。ただ
し、この際の不純物濃度は１×１０¹⁷〜１×１０¹⁹原子／ｃｍ³ の低濃度のものとする。
（図９（Ａ））

次に、公知のフォトリソグラフィー法により、ゲイト絶縁層１２３をエッチングし、不
純物領域１２６〜１２８の一部を図のように露呈させる。かくしてゲイト絶縁膜１２３ａ
、１２３ｂが得られる。
さらに、Ｔｉ（チタン）の膜を成膜する。本実施例では、厚さ３０００〜６０００Åの
Ｔｉ膜１２９をスパッタリング法によって全面に形成する。（図９（Ｂ））

そして、熱アニールにより、Ｔｉと活性層（珪素) を反応させ、シリサイド層１３０、
１３１、１３２を不純物領域１２６〜１２８に形成する。
この後、Ｔｉ膜を選択的にエッチングし、配線１３３、１３４を得る。（図９（Ｃ））
次に、ゲイト絶縁膜１２３ａ、１２３ｂの一部（図に示すように、低濃度不純物領域１
２７に重なる部分）をエッチングする。（図９（Ｄ））

さらに、再度、不純物Ｐをイオン注入法により、ドーピングする。この際には、不純物
濃度が２×１０¹⁹〜５×１０²¹原子／ｃｍ³ の高濃度となるようにする。かくして、高濃
度不純物領域１３５を得る。（図９（Ｅ））
特に本実施例では、中央の不純物領域の抵抗率を高濃度不純物のドーピングにより低下
させることで、直列抵抗を減らすことに特徴がある。また、図９では、明らかではないが
、図１０に拡大して示すように、ＴＦＴの両端のシリサイド層１３０、１３２と低濃度不
純物漁期１２６、１２８の間には、高濃度不純物領域１３６が残存する。このような構造
はソース、ドレイン近傍の電界強度を低減する上で効果的である。（図１０）

１・・・・・ガラス基板
２・・・・・珪素半導体膜（活性層）
３・・・・・酸化珪素膜（ゲイト絶縁層）
３ａ、３ｂ・ゲイト絶縁膜
４・・・・・ゲイト電極
５・・・・・ゲイト配線
６・・・・・ソース
７・・・・・ドレイン
８・・・・・側壁
９・・・・・Ｔｉ膜
１０、１１・・シリサイド層
１２、１３・・配線
１４・・・・・コンタクト部分
１５・・・・・コンタクトホール
１６・・・・・層間絶縁物
１７、１８・・上層配線

Claims (11)

1. 基板と、
   前記基板上の酸化珪素膜と、
   前記酸化珪素膜上のソース領域、ドレイン領域、前記ソース領域の少なくとも上部に形成された第１のシリサイド、前記ドレイン領域の少なくとも上部に形成された第２のシリサイド、及びチャネル形成領域を有する半導体層と、
   前記半導体層の前記チャネル形成領域上のゲイト絶縁膜と、
   前記ゲイト絶縁膜上の多結晶珪素膜及び第３のシリサイドを有するゲイト電極と、
   前記ゲイト電極の側面に設けられた側壁と、
   前記第１のシリサイドに密着して形成された第１の金属配線と、前記第２のシリサイドに密着して形成された第２の金属配線と、を有し、
   前記第１の金属配線と前記第２の金属配線は同一金属膜をエッチングして形成された構造であり、
   前記第１乃至第３のシリサイドは、前記金属膜に用いられる金属を用いて形成されたシリサイドであることを特徴とする半導体装置。
2. 基板と、
   前記基板上の酸化珪素膜と、
   前記酸化珪素膜上のソース領域、ドレイン領域、前記ソース領域の少なくとも上部に形成された第１のシリサイド、前記ドレイン領域の少なくとも上部に形成された第２のシリサイド、及びチャネル形成領域を有する半導体層と、
   前記半導体層の前記チャネル形成領域上のゲイト絶縁膜と、
   前記ゲイト絶縁膜上の多結晶珪素膜及び第３のシリサイドを有するゲイト電極と、
   前記ゲイト電極の側面に設けられた側壁と、
   前記第１のシリサイドに密着して形成された第１の金属配線と、前記第２のシリサイドに密着して形成された第２の金属配線と、
   前記第２のシリサイドと重ならない領域において前記第２の金属配線と電気的に接続される配線とを有し、
   前記第１の金属配線と前記第２の金属配線は同一金属膜をエッチングして形成された構造であり、
   前記第１乃至第３のシリサイドは、前記金属膜に用いられる金属を用いて形成されたシリサイドであることを特徴とする半導体装置。
3. 請求項１又は２において、前記側壁と重なり、かつ、前記ソース領域と前記チャネル形成領域の間と、前記ドレイン領域と前記チャネル形成領域の間にそれぞれ前記ソース領域及び前記ドレイン領域よりも低濃度の不純物領域が設けられていることを特徴とする半導体装置。
4. 請求項１乃至３のいずれか一において、前記第１及び第２のシリサイドは、前記半導体層の側面に形成されていることを特徴とする半導体装置。
5. 基板と、
   前記基板上の酸化珪素膜と、
   前記酸化珪素膜上の第１乃至第３のシリサイド層、第１及び第２の高濃度不純物領域、第１及び第２の低濃度不純物領域、並びに第１及び第２のチャネル形成領域を有する半導体層と、
   前記第１のチャネル形成領域上の第１のゲイト絶縁膜、及び前記第２のチャネル形成領域上の第２のゲイト絶縁膜と、
   前記第１のゲイト絶縁膜上の第１のゲイト電極、及び、前記第２のゲイト絶縁膜上の第２のゲイト電極と、
   前記第１のシリサイド層に密着して形成された第１の金属配線と、前記第３のシリサイド層に密着して形成された第２の金属配線と、を有し、
   前記第１のシリサイド層と前記第２のシリサイド層の間に前記第１のチャネル形成領域を有し、
   前記第２のシリサイド層と前記第３のシリサイド層の間に前記第２のチャネル形成領域を有し、
   前記第１のシリサイド層と前記第１のチャネル形成領域の間に前記第１の低濃度不純物領域を有し、
   前記第２のチャネル形成領域と前記第３のシリサイド層の間に前記第２の低濃度不純物領域を有し、
   前記第１のチャネル形成領域と前記第２のシリサイド層の間に前記第１の高濃度不純物領域を有し、
   前記第２のシリサイド層と前記第２のチャネル形成領域の間に前記第２の高濃度不純物領域を有し、
   前記第１の金属配線と前記第２の金属配線は同一金属膜をエッチングして形成された構造であり、
   前記第１乃至第３のシリサイド層は、前記金属膜に用いられる金属を用いて形成されたシリサイド層であることを特徴とする半導体装置。
6. 請求項７において、
   前記第１の低濃度不純物領域は、前記第１のゲイト絶縁膜と重なり、
   前記第２の低濃度不純物領域は、前記第２のゲイト絶縁膜と重なっていることを特徴とする半導体装置。
7. 請求項５又は６において、
   前記第１の高濃度不純物領域は、前記第１のゲイト絶縁膜と重ならず、
   前記第２の高濃度不純物領域は、前記第２のゲイト絶縁膜と重なっていないことを特徴とする半導体装置。
8. 請求項５乃至７のいずれか一において、
   前記第１のシリサイド層と前記第１の低濃度不純物領域の間に第３の高濃度不純物領域が設けられていることを特徴とする半導体装置。
9. 請求項５乃至８のいずれか一において、
   前記第３のシリサイド層と前記第２の低濃度不純物領域の間に第４の高濃度不純物領域が設けられていることを特徴とする半導体装置。
10. 請求項１乃至９のいずれか一において、
    前記第１及び第２の金属配線は、チタン、モリブデン、タングステン、白金、クロム、コバルトから選択された元素を主成分に有することを特徴とする半導体装置。
11. 請求項１乃至９のいずれか一において、
    前記第１及び第２の金属配線は、チタン膜とアルミニウム膜の積層配線であることを特徴とする半導体装置。

Images