JPS63258070A - 浅いシリサイドの接合の製造方法 - Google Patents
浅いシリサイドの接合の製造方法Info
- Publication number
- JPS63258070A JPS63258070A JP63074873A JP7487388A JPS63258070A JP S63258070 A JPS63258070 A JP S63258070A JP 63074873 A JP63074873 A JP 63074873A JP 7487388 A JP7487388 A JP 7487388A JP S63258070 A JPS63258070 A JP S63258070A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicide
- forming
- substrate
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021332 silicide Inorganic materials 0.000 title claims description 101
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims description 96
- 238000004519 manufacturing process Methods 0.000 title description 4
- 238000000034 method Methods 0.000 claims description 80
- 239000012535 impurity Substances 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 56
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- 239000003870 refractory metal Substances 0.000 claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 173
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 41
- 239000010936 titanium Substances 0.000 description 40
- 229910052719 titanium Inorganic materials 0.000 description 40
- 239000007943 implant Substances 0.000 description 27
- 229910052751 metal Inorganic materials 0.000 description 27
- 239000002184 metal Substances 0.000 description 27
- 230000008569 process Effects 0.000 description 23
- 230000015572 biosynthetic process Effects 0.000 description 16
- 238000005755 formation reaction Methods 0.000 description 16
- 238000000137 annealing Methods 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 10
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 8
- 239000001273 butane Substances 0.000 description 8
- OFBQJSOFQDEBGM-UHFFFAOYSA-N n-pentane Natural products CCCCC OFBQJSOFQDEBGM-UHFFFAOYSA-N 0.000 description 8
- 229910021352 titanium disilicide Inorganic materials 0.000 description 8
- IJDNQMDRQITEOD-UHFFFAOYSA-N n-butane Chemical compound CCCC IJDNQMDRQITEOD-UHFFFAOYSA-N 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 229910021341 titanium silicide Inorganic materials 0.000 description 6
- 241000293849 Cordylanthus Species 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 210000003323 beak Anatomy 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 244000025254 Cannabis sativa Species 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 244000082204 Phyllostachys viridis Species 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- -1 butane nitride Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- RWYFURDDADFSHT-RBBHPAOJSA-N diane Chemical compound OC1=CC=C2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1.C1=C(Cl)C2=CC(=O)[C@@H]3CC3[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@@](C(C)=O)(OC(=O)C)[C@@]1(C)CC2 RWYFURDDADFSHT-RBBHPAOJSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000289 melt material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000005532 trapping Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/105—Masks, metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/147—Silicides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/923—Diffusion through a layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
産業上の利用分野
本発明は一般に、浅い半導体接合に関する、よりｔ↑細
には、本発明は、抵抗率を減少さける！こめにシリリ゛
イド層を用いる浅いソース／ドレイン接合の製法に関す
る。 従来技術 集積回路の技術が発展するにつれて、実装密度増加の要
求が増えている。高実装密度は、通常、電子ビーム・リ
ソグラフィや反応性イオン・エツチング、過渡的アニー
ル等、へ用に精巧な工程技術を必要とする、デバイスの
大きさの縮小によって得る。最初に、ＶＬＳＩを使用し
て、デバイスの１法を縮小Ｊることにより実装密度をＶ
！る。平面に沿う方向の寸法に於いては、様々な組合わ
せの幅と長さを縮小して、この密度の増加を提供する。 更に、酸化物や、不純物注入領域、金属相互接続等、様
々な構造の深さ°ｂ又、説明しなければならず、適当４
１勅作特性を確実にするために寸法調整を行なわなけれ
ばならない。 ＶＬＳＩ使用により実装密度を増加する為には、様々な
導電性の層のシート抵抗を減少させ、又、集積回路のソ
ース／ドレイン領域などの様々な半導体接合の接合漏れ
電流及び不純物の深さ方向の分布（プロファイル）も減
少さゼる必要がある。 半導体接合に関するシート抵抗を減らすには、最初にガ
溶融性金ｆｉ（リフラクトリ・メタル）を波谷してから
、それを下にあるシリコンと反応させてシリサイドを形
成することにより、表面をシリサイドにするという一つ
の技術が用いられている。 それから、接合を、それを形成した後にシリサイドを通
して注入するか、或いはその形成の前に注入するかのど
ちらかによって、形成する。しかし、シリサイドの接合
を形成するのに必要な、−Ｎｉｌ高い反応温度は、ソー
ス／ドレイン接合とシリサイド層との闇の界面に於番プ
る分離や、接合の増加した横方向の拡散等のために、接
合の完全性に関する問題を起こしＩる。更に、シリサイ
ドの接合を形成する為に用いるシリ４Ｊイド■稈ヤ）ｉ
ｆ人工程は、工程を複雑にし過ぎたり、１稈全体に必要
な熱１Ｊイクルの数を増やし過ぎたすせずに、所定の工
程の流れに統合しなＧノればならない。熱リイクル数を
少しで６増加すると、デバイスの効果を恐らく宙するで
あろう。 発明が解決しようとする問題点 ここに開示する本発明は、浅いシリサイドのソース／ト
レイン接合を形成Ｊる方法から成る１、この方法は、最
初に活性領域をシリコン基板中に形成することと、次に
ゲート電極を上８Ｉ１表面と側壁−を有する活性領域の
トに形成する段階とを含む。 それから、難溶融性金属の層を活性領域とゲート電極の
上に形成してから反応させて、その１溶融性金属層がシ
リコンとに接触するところにシリサイドを形成する。そ
の次に、不純物をシリ４Ｊイドの表面から注入して、そ
の後、Ｈ溶融性金属層のシリ勺イドでない部分を除去す
る。それから、不純物を基板に打ち込んで、シリサイド
層の下のシリコンに冶金学的接合を形成する。 本発明の他の実／ｌＩ例に於いて、ゲート電極を多結晶
シリコンで形成しパターニングして、電極を形成する。 酸化物層をゲート電極の側壁に形成するが、最初に酸化
物に相当する層を形成してから、ゲート電極の側壁と接
触する部分のもの以外の酸化物層を異方性に除去するこ
とにより、この酸化物層を形成する。 更に、本発明の他の実施例に於いて、形成された複数の
活性領域があり、その活性領域は、厚いフィールド酸化
物領域により分離されている。難溶融性金属は、フィー
ルド酸化物と活性領域の交叉部分の間のマスクとして働
ぎ、不純物がこの交叉部分から侵入するのを防ぐ。 本発明の更に他の実施例に於いて、ｆｉ溶融性金属層の
形成に先立って、又、ゲート電極の形成に続いて、第二
の導電型の少量の不純物を基板中に注入する。 スパッタリングした難溶融性金属層に、そのシリ４Ｊイ
ドでない部分を除去する前に、不純物を注入する工程に
にす、注入した不純物を、ゲート電極で定めるチャネル
領域から分れさせるという技術的な利点を提供する。追
加的な技術利点は、堀領域の外側にシリサイドでないチ
タンが在ることによって、隣接のトランジスタのＩＪＸ
Ｉに増加した分離が実現されるということに於いて提供
されるが、その存在により、必！２な注入領域の外側の
ｌｔ板の領域に注入した不純物材料の通過を防ぐ、ｉ！
を溶融性金属層のこのシリ４Ｊイドでない部分はマスク
としてＦ！ｓ能する。 添付図面に関連して次の説明を参照することにより、本
発明及びその利点をより完全に理解することができるで
あろう。 実施例 さて、第１図を説明するが、同図では、ゲート、ソース
、ドレインを有りる典型的なトランジスタの製造工程の
一つの段階の断面図を説明りる。的単にするために、Ｎ
ＭＯ８工程のみを説明する。 しかし、以下に説明する工程段階は、僅かの変更のみで
ＰＭＯＳデバイスやＣＭＯＳデバイスの二［程に同様に
用いることができるということを理解されたい。 ＮＭＯ８集積回路の従来の製法に於いて、Ｐ形半導体材
料の薄いウェハ、例えば、第１図の参照符号１０で定め
るものを、まｒ、１ｆｆｌ化物／窒化物層で覆う。それ
から、これらの層をバターニングして、導電性決定不純
物が拡散されるべき領域をその下に定め、活性領域を形
成し、これを「堀」と呼ぶ。次に、Ｐ形不純物を堀領域
の外側の基板の部分に注入し、チ１ノネル・ストップ或
いは分離領域を形成する。これらは参照符号１２で示す
。 それから、基板１０を約９００℃の蒸気酸化工程にかけ
、フィールド酸化物層として示される表面絶縁層１４を
形成する。これにより、十分な厚さの層が生じるが、後
で、薄い金属化の層を用いる場合デバイスが通常に作動
するときに発生するいかなる電界−ｂ、絶縁層を故意に
薄クシたところの−ｂの以外の半導林木イのこれらの部
分の作動に悪影響を及ぼすのにはネト分Ｃ゛あるＪ、う
な厚さのｈηが形成される。窒化物のキｔ７ブをそれか
ら除去し、１−ランジスタのグー１へ電極を形成する。 まず、擬似（ダミー）ゲート酸化物を厚さ約２５０人で
フィールド酸化物層１４の間の堀領域のトに形成覆るこ
とにより、ｌ−ランジスタのゲート電極を形成Ｊる。そ
れから１つ形不純物の低濃度のしきい植制御のための注
入を堀領域に行ない、次に、擬似ゲート酸化物の除去と
、続くグー１〜Ａ！ｉ化物層１６の成長を引き続き行な
う。それから、多結晶シリコンの層をＢｌ板１ｏに′ｆ
＆着しバターニングして、グー］・酸化物ｈｃ １６の
上にゲート雷１ｆｔ １８を形成するが、このゲート市
極１８はチャネル領域２０をこのゲート電極１８の真下
に定める１゜上記の工程１よ、０ＭＯ８及びＩ） Ｍ
ＯＳデバイスのものと同一であるが、０ＭＯ８工程に於
いては、逆の導電型のウェルを定めなければならず、こ
れらの逆の導電型ウェルを用いて逆導電型トランジスタ
を形成するという例外がある。これは、つＩルを定める
ための工程の前工程に於ける追加的な注入段階と、又、
ウェルを適切な深さに設けるための追加的なアニール段
階を必要とする。これは、堀領域及びフィールド酸化物
層１４のバターニング及び形成に先立って行なう。 さて、第２図を説明するが、同崗では、工程の次の段階
のＦｌｌｔ ｍ図を説明する。第２図で説明する段階に
於いて、Ｌ Ｐ Ｇ Ｖ Ｄ酸化物に相当する層を基板
１０上にノワざ約３００Ａに被着或いは成長のどちらか
をする。それから、この層を異方性エツチングにか１ノ
、平面から酸化物を除去する。このエツチングにより、
ゲート電１ｔｉ １８の両側に側壁醇化物２２が残るが
、それは、厚さ約３００人である。側壁酸化物層２２の
目的は、ゲート電極１８の側面、或いは、垂直面を封じ
ることであり、以下でより詳細に説明する。側壁酸化物
を形成する工程は、テキサス・インスッスメンツ社を店
受入と１６米国特ｒ／Ｆ１４，３５６，０４０号で説１
］１］されている。 側壁酸化物層２２を形成した後、堀の露出した領域にリ
ンを軽く注入することにＪ、す、ソース／ドレインの拡
張された）１人領域を形成ツる。リンは約２×１０１３
ＣＩ１１−２の吊に注入して、ＰＪｌ美板１０にＮ影領
域を提供する。フィールド酸化物層１４の他に、ゲート
電極１８と側壁酸化物層２２を形成−４６多結晶シリコ
ン祠料は、堀の外側の全領域とチャネル領域２ｏを効果
的に覆う。これにより、結果として、グー１−電極１８
の一方の側に形成されるＮ形ソース／ドレインの拡張さ
れた注入領域２４と、グー１− ？ｔｆ極１８のもう一
方の側に形成されるソース／トレインの拡張された）１
：大領域２６が生じる。これを自己整合■稈と呼ぶ。側
壁酸化物２２の厚さは、ソース／ドレインの拡張された
注入領域２４及び２６の端をチャネル領域２０から離Ｊ
ために間隔をありる機能を果だ寸ということに注意する
ことは小太である。次のＬ稈段階及び関連する熱り゛イ
クルにより、幾らかの横方向の「拡散」が結果として生
じ、それは、木質的には、ソース／ドレインの拡張され
た）１１人領域２４及び２６のＮ形不純物がチャネル領
域２０ （７） １ノへ移動することになる。デバイス
作動の立場から、ソース／ドレインの拡張された注入領
域２４及び２６の端が、チャネル領域２０の中にも、ゲ
ート電極１８の下にも広がらず、しかし、そこにできる
だけ近付くということはｆｌである。 ソース／ドレインの拡張された注入領域２４及び２６を
、側壁酸化物層２２の形成に先立って、形成することが
できるということが可能である。 これは、本デバイスに於いて、容易に実行することがで
きる、従来の工程である。しかし、酸化側壁物２２の形
成後に、ソース／ドレインの拡張された注入領域２４及
び２６を形成することにより、更に３００人間人間間け
ることが達成されるが、その間隔は次の熱サイクル後に
何パーセントかが減ることになる。 ソース／ドレインの拡張された注入領域２４及び２６を
形成した後、第３図に示すように、１ＩＷＩ融性金属で
あるチタンの層２８を真空￥＆置中で基板の表面に、約
１０００人のＪ７さに、スパッタリングづる。これは、
ｖ制御電極１８の露出したポリシリコン表面、ソース／
ドレインの拡張された注入領域２４及び２６の露出した
シリコン表面、側ｑｍ化物２２、及びフィールド腰化物
層の表面との士にくるのに相当する層である。一般に、
チタン層２８のスパッタリングの前に、１．０％の塩酸
のつエツト・エツチングを行ない、グー１−電極１８の
表面と、ソース／ドレインの拡張されたンー１人領域２
４及び２６が形成される堀の表面に、残留酸化物がなに
も残らないということを確実にグる。 第４図に示すにうに、チタン層２８の形成後、温度約６
７５℃で、アルゴンと窒素の雰囲気中で約３０分間、こ
のチタンを反応させる。この反応にＪ：す、ソース／ド
レインの拡張された注入領域２４及び２６を形成する堀
のシリコンに隣接ＪるチタンＭ４２８の部分と、ゲート
’ＩＭ ８ｉ１８の露出した上面に隣接するチタン層の
部分とが、シリコン或いはポリシリコンを消費して、ニ
ケイ化チクン（ｔｉｔａｎｉｕｇｚ ｄｉｓｉｌｉｃｉ
ｄｃ ）を形成することが可能になる。ニケイ化チタン
はｆｆ１ｌ溶融性金Ｊハである。 これは、約１５００人のニケイ化チタンの厚さに結果と
してなる。従って、ソース／ドレインの拡張された注入
領域２６の上に形成されるシリサイド層３２、及び、ゲ
ートｆｆ１ｌｉ１８の上面に形成されるシリサイド層３
４の他に、ソース／ドレインの拡張された注入領域２４
の上にシリサイド層３０が形成される。このシリサイド
８１３０及び３２は、ドーピングしてソース／ドレイン
の拡張された注入領ＩＩ！！２４及び２６の部分を形成
したシリコンの一部分を消費し、にって、その実効幅を
減らす。 最初のチタンｙ１２８を、シリサイド層３０．３２、及
び３４のところだけ、ニケイ化チタンに変える。チタン
層２８が部分的にのみ残る１、これらは、フィールド酸
化物層１４の上にある部分３６、シリサイド層３０に隣
接する側’ＩＪｔ化物層２２の上にある部分３８、及び
シリサイドｐＩ３２に隣接する側壁酸化物￥４２２の上
にある部分４０である。 チタンをアルゴンと窒化物の雰囲気中で反応させたので
、領域３６．３８、及び４０のチタンの露出した表面の
部分が窒化物チタンに変わることになる。更に、フィー
ルド酸化物或いは側壁酸化物に隣接するシリサイドでな
いチタンの部分は酸化物チタンに変わることになる。 チタンをシリコンと反応させてニケイ化チタンを形成し
た模、注入工程を施して、表面からシリサイド中に、Ｎ
形不純物を注入する。以下に説明するように、それから
、これらの不純物を下方に基板まで拡散し、ソース／ド
レインの拡張された注入領１２４及び２６の１にソース
／ドレイン接合を形成する。この注入は、いかなる基本
的なソース／ドレイン注入でもよいが、好ましい実施例
に於いては、この注入は、最初に砒素を注入してから、
リンの注入を次に行なう、二段階の注入を用いる。 砒素の注入は、１２５にｅｖ乃至１８０にｅｖの電圧で
６ Ｘ １０１５ｒｘ−２のｍの、基本的な二倍１七荷
の注入である。それから、リンを１１０乃↑１８０ＫＱ
Ｖ （７）？ｆｌ圧Ｆ４Ｘ １０”／Ｊ−２（７）＆ｔ
１．：ｌｌＥ入ｒ６゜代１？Ｉ。 わりに、リンだりを約３ Ｘ ’Ｉ ＯＩｏｎｓ、／ｃ
１２のｌｌｊｔで１１０乃至１８０にａＶの電圧で注入
してもよい。 電圧は様々でもよいが、目標は、シリサイド層３０及び
３２の表面から所定の深さに１１人した後に、不純物分
布くドーパント・プロファイル）のピークを定めること
である。好ましい実施例に於いて、このピークは、シリ
１ナイド問３０及び３２の間に形成された接合と、ソー
ス／ドレインの拡張された注入領域２４及び２６のそれ
ぞれに近く定める。 しかし、この不純物・は、シリ１イド内、或いは、シリ
１ナイドの下のり仮中のいかなる点に定めてもよい。次
の７ニールエ程では、この不純物は下方に１．を板まで
拡散して、ソース及びトレイン接合を形成り゛る。もし
、ＣＭ ＯＳ工程を用いた場合、これは、代わりに、Ｎ
及びＰチャネル・デバイスを覆い、又、Ｐ ｆ−ｔｙネ
ル・デバイスに史にＰ形不純物を施すことが必要となる
。 Ｎ形不純物をシリサイド層３０及び３２に注入した後、
それから、基板をパターニングして、エツチングし、ニ
ケイ化チタンに影響を及ぼさずに、チタン層２８のシリ
サイドでない部分とパターニングしていない部分を除去
Ｊる。例えば、適すノなウェブ１〜・エツチングは硫酸
及び過醇化水木の溶液である。ブタンのみがシリコン或
いは多結晶シリコンと反応してシリサイドを形成するの
で、フィールド酸化物Ｆ４１４を覆う部分３６と側壁酸
化物領域２２を覆う最初のチタン層２８の部分３８及び
４０は、そこから除去されるシリサイドでないチタンを
右づることになる。このウェブ１〜・エツチングにより
、ニケイ化ヂタン以外、導１七竹の層が何も後に残らな
いように、窒化ブタンと酸化ブタンの両方を侵ず。この
ニケイ化チタン［稈は、テキサス・インスツルメンツ社
を譲受人とする米国特許第４，５４５，１１６Ｍで説明
されている、。 上記の工程を、ゲート電極１８の側壁に於けるニケイ化
チタンの形成を防ぐために側壁酸化物を用いて説明した
が、もし、ｌ’ｌ溶融性金属層をゲート酸化物層１６の
ハスさとほぼ等しい厚さにスパッタリングすれば、この
段階は削除ヂることができる。これにより、ゲート酸化
物層１６の側！Ｓ！１−に形成された酸化チタンに結果
として成るが、これは、ウェット・エツチングで窒化チ
タンにより除去することになる。重要なことは、類絡が
、ゲート電極１８とソース及びドレイン接合との間に形
成されないということであり、酸化チタンをグー］・酸
化物層の側壁に形成することによりこれを防ぐが、これ
は、■溶融性金属層がソースまたはドレイン拡散領域か
ら側壁の上にグー１−Ｘ１ｆＩ４１１８まで拡がるシリ
サイドを形成するほど厚くない場合である。 第５図に示すように、この反応したチタンＪｌ！３６の
パターニングにより、窒化チタンからの局部的相互接続
の形成を提供する。第一の局部均相ｎ接続４５を、その
一方の端が、シリサイド層３０につながり、もう一方の
端がシリサイド層３０の隣接するフィールド酸化物層１
４の上にあるように形成する。第二の局部均相ｎ接続４
７はその一方の端がシリサイド層３２につながり、もう
一方の端がシリ１ナイド層３２に隣接するフィールド酸
化物層１４の上にあるように形成する。 不純物をシリサイド８３０及び３２に注入し、反応しな
いチタンを除去した模、その次に１１を３０分間、約８
００℃の温度でアルゴンの雰囲気中でアニーリングし、
固定して、ニケイ化ブタンの抵抗率を更に下げる。この
ニケイ化チタンにより、それが下に形成される部分の全
シリコン領域の導電性が増加し、又、自己整合工程が構
成される。更に、不純物を基板１０のシリコンに打ら込
んで、シリサイド層３０及び３２の下に冶金学的接合を
形成する。 最下の接合に隣接ジるシリサイド層３０及び３２に最初
に注入した不純物を、アニーリング段階により、基板中
に外側と下方に拡散ザると、二方向に拡散される。第一
の方向は基板中下方に、又、第二の方向は横方向になる
。下方の拡散を１深さ１と呼ぶ。好ましい実施例に於い
て、又、Ｊ！、板中の全熱ナイクルを完了した後、これ
は結果として約’＋ ５００人の深さで、約１００人の
横り向の拡散の接合となる。これにより、シリサイド層
３０の下にＮ＋領域４２を形成して、ソース／トレイン
領域の一方を提供し、又、シリ１ナイド層３２のｒにＮ
＋領域４４を形成してソース／ドレイン領域のもう一方
を提供する。 シリサイド層３０及び３２に、それらの形成後に、不純
物をｔ１人したが、不純物を注入する代わりの方法とし
て、それをシリサイド層３０及び３２の形成の前に注入
Ｊるものがある。これを第４図に、表１板の方へ下方に
向いた矢印で示す。いったん、不純物をチタン層２８に
注入すると、チタンＷＪ２８が反応して、シリサイド［
４３０及び３２を形成する。この反応が６７５℃で発生
するので、この反応により、不純物が下方に幾らか拡散
されて、ソース／ドレイン接合４２及び４４を形成する
。接合をよりはっきりと定めるためにアニーリング工程
を用いてもよい。しかし、適切な接合を形成するために
、基板をアニーリングすべき存続時開を短くすることが
可能であろう。 さて、第５ａ図を説明するが、同図では、チャネル領域
２０及びＮ＋領域４４の拡大図を説明する。シリサイド
層３２がチせネル領域２０から分れているのが分る。こ
の分れは、側壁酸化物層２２のＰ、１さにより定められ
る、設計選択の問題であり、注入した領域４４の横方向
の拡散を説明Ｊる。 以上に説明し辷、Ｎ形ソース／ドレインの拡張された注
入領ｌｌｌＩ２６を提供して、チャネル領域ｉｌｉ２０
と接触さ氾る。これは、低澹ＩＩｔ注入なので、より制
御可能で導′ｆｔｉ性のソース及びドレイン領域と、ブ
１１ネル領域の間により明確に定めた境界を提供し、又
、チャネル領域の端とよりＩ［確に整合ｆるであろう。 しかし、Ｎ″−領ｈＡ４４の端の分れは、側壁酸化物層
２２の厚さと、）Ｊ根に最初にスパッタリングしたチタ
ンＰＡ２８の厚さにＪ：す、調？Ａすることができるの
で、ソース／ドレインの拡張された＋Ｌｔ人領域２６を
削除してもよい。 Ｎ＋領域４４の端とチャネル領域２０の端との間の距離
は、側壁酸化物層２２の厚さにチタン層２８の厚さを加
え、注入領域４４の横方向の拡散を引いたものと等しい
。好ましい実施例に於いては、チタン層は、厚さ約１０
００人、側壁酸化物２２４４ ｒＪ サＦＪ ３００
Ａ 、横方向ノ拡ｒＩｉ１．Ｌ約１０００人である。こ
の結果、ソース／ドレイン領域４４の端は、チャネル領
域２０の端を注入領域の横方向の拡散とほぼ等しい、約
３００人に、名目上、整合されることになる。もし、側
壁酸化物の厚さが減り、チタン層２８の厚さも同様に減
った場合、この１法もまた減少し得る。更に、アニーリ
ング段階での一層長い間の熱サイクルは、好ましくはな
いが、同様にこの距離の縮小の原因となる。 第６図に示すように、ソース／ドレイン接合４２及び４
４を形成した後、分離のための鹸化物の中間層４９が基
板上に被着され、その中間層にコンタクト・ホールがあ
けられ、相Ｕ接続４５及び４７のそれぞれを通して、シ
リサイドのソース／ドレイン領域３０及び３２、及びシ
リサイドのグー１〜領域３４とつなげる。それから、コ
ンタク１−４６及び４８をコンタクト・ホールから局部
的相互接続４５及び４７にそれぞれ形成し、又、コンタ
クト５０を中間層の酸化物４９を通して、ゲート電極１
８の上部にあるシリサイドｗ１３４に形成する。図には
示していないが、それから、次に相互接続の金属化段階
を行なって、集積回路を完成する。 さて、第７ａ図及び７ｂ図を説明するが、同図には、第
３図及び第４図の工程段階に相当する１１人段階に先立
って、反応しないチタンを除去する、従来技術の工程段
階を説明する、基板の断面図を示Ｊ０第７ａ図には、チ
ャネル・ストップ５４が下に形成されたフィールド酸化
物の層５２を示す。 シリナイドｊｌ！５６はフィールド酸化物層５２の一方
の側に形成し、又、シリサイドＦＭ５８はもう一方の側
に形成１゛る。シリサイド１１２！５６及び５８はフィ
ールド酸化物層５２により分離される二つの堀の中に形
成し、このシリサイド層５６及び５８により二種類のト
ランジスタのソース／トレインが形成される領域を定め
るということを］！Ｌ！解されたい。 シリサイド層５６及び５８の形成後、反応しないチタン
層を除去−４る。ここが、第３図で説明した■稈と、第
４図で説明した工程と責なる工程である。反応しないチ
タンを除去した後、フィールド酸化物層５２の表面が露
出する。その侵、Ｐ形基板にはＮ形不純物を、或いはＮ
形１１にはＰ形不純物を、第４図で説明した注入段階と
同様の方法で、シリサイド層５６及び５８に注入する。 上述のように、注入エネルギーは、）１人不純物の分４
ｉのビークがシリ９イドＢ！ｉ５６及び５８の中央にあ
るか、或い番はシリサイド層５６及び５８の接合をシリ
コンＬｔ板５１にほぼ近付くように調整する。 しかし、フィールド酸化物層５２は、その両側に、Ｕバ
ーズ・ビーク」として言及される、尖った領域を右する
。シリサイド層５６に隣接するバーズ・ビーク６０と、
シリ１ノイド層５８に隣接づるバーズ・ビーク６２があ
る。これは先細の而であって、垂直な壁ではないので、
イオン注入１稈の間、基板に捉進した不純物原子の最少
１０ツキングがある。これにより、不純物原子の幾らか
がバーズ・ビーク６０及び６２を通過して、その下にあ
るシリコンに侵入することになる。残りのＮ＋領域６４
はバーズ・ビーク６０の下に形成し、又、残りのＮ゛１
領域６６はバーズ・ビーク６２の下に形成する。 住人後、工程を上述したように行ない、草板をアニーリ
ングして、シリサイド層５６及び５８に注入した不純物
を下方に基板まで拡散し、その結果、シリサイド層５６
のモにあるＮ 領１４６８とシリサイド層５８の下にあ
るＮ 領域７０が生じる。）［大領域６８及び７０は第
５図のＮ 領域４２及び４４と同じで、本質的にそれら
は浅い接合である。しかし、バーズ・じ−ク６０及び６
２ ／Ｊｌら不純物が通過するため、Ｎ 領域６４及び
６６は、増加した拡散による接合６８及び７０Ｊ、リム
相当深い。この結果、酸化物層５２により分離された隣
接のトランジスタ間のソース／ドレイン領域の実際の端
を構成する、領域６４及び６６の端の間の差が減るとい
うことになる。、 ｖＪ接のトランジスタのソース／ド
レイン接合の１１υの距履のこの縮小ににす、分離が事
実」−減少Ｊる。このことは、境界に於りる不純物の分
離の為、チャネル・ストップ５４と酸化物層５２の間の
界面の不純物をチｔ７ネル・ストップ５４がわずか減少
し得るというｉｉＪ能性があるので、問題となる。これ
には、本発明は、抵抗率を減少さける！こめにシリリ゛
イド層を用いる浅いソース／ドレイン接合の製法に関す
る。 従来技術 集積回路の技術が発展するにつれて、実装密度増加の要
求が増えている。高実装密度は、通常、電子ビーム・リ
ソグラフィや反応性イオン・エツチング、過渡的アニー
ル等、へ用に精巧な工程技術を必要とする、デバイスの
大きさの縮小によって得る。最初に、ＶＬＳＩを使用し
て、デバイスの１法を縮小Ｊることにより実装密度をＶ
！る。平面に沿う方向の寸法に於いては、様々な組合わ
せの幅と長さを縮小して、この密度の増加を提供する。 更に、酸化物や、不純物注入領域、金属相互接続等、様
々な構造の深さ°ｂ又、説明しなければならず、適当４
１勅作特性を確実にするために寸法調整を行なわなけれ
ばならない。 ＶＬＳＩ使用により実装密度を増加する為には、様々な
導電性の層のシート抵抗を減少させ、又、集積回路のソ
ース／ドレイン領域などの様々な半導体接合の接合漏れ
電流及び不純物の深さ方向の分布（プロファイル）も減
少さゼる必要がある。 半導体接合に関するシート抵抗を減らすには、最初にガ
溶融性金ｆｉ（リフラクトリ・メタル）を波谷してから
、それを下にあるシリコンと反応させてシリサイドを形
成することにより、表面をシリサイドにするという一つ
の技術が用いられている。 それから、接合を、それを形成した後にシリサイドを通
して注入するか、或いはその形成の前に注入するかのど
ちらかによって、形成する。しかし、シリサイドの接合
を形成するのに必要な、−Ｎｉｌ高い反応温度は、ソー
ス／ドレイン接合とシリサイド層との闇の界面に於番プ
る分離や、接合の増加した横方向の拡散等のために、接
合の完全性に関する問題を起こしＩる。更に、シリサイ
ドの接合を形成する為に用いるシリ４Ｊイド■稈ヤ）ｉ
ｆ人工程は、工程を複雑にし過ぎたり、１稈全体に必要
な熱１Ｊイクルの数を増やし過ぎたすせずに、所定の工
程の流れに統合しなＧノればならない。熱リイクル数を
少しで６増加すると、デバイスの効果を恐らく宙するで
あろう。 発明が解決しようとする問題点 ここに開示する本発明は、浅いシリサイドのソース／ト
レイン接合を形成Ｊる方法から成る１、この方法は、最
初に活性領域をシリコン基板中に形成することと、次に
ゲート電極を上８Ｉ１表面と側壁−を有する活性領域の
トに形成する段階とを含む。 それから、難溶融性金属の層を活性領域とゲート電極の
上に形成してから反応させて、その１溶融性金属層がシ
リコンとに接触するところにシリサイドを形成する。そ
の次に、不純物をシリ４Ｊイドの表面から注入して、そ
の後、Ｈ溶融性金属層のシリ勺イドでない部分を除去す
る。それから、不純物を基板に打ち込んで、シリサイド
層の下のシリコンに冶金学的接合を形成する。 本発明の他の実／ｌＩ例に於いて、ゲート電極を多結晶
シリコンで形成しパターニングして、電極を形成する。 酸化物層をゲート電極の側壁に形成するが、最初に酸化
物に相当する層を形成してから、ゲート電極の側壁と接
触する部分のもの以外の酸化物層を異方性に除去するこ
とにより、この酸化物層を形成する。 更に、本発明の他の実施例に於いて、形成された複数の
活性領域があり、その活性領域は、厚いフィールド酸化
物領域により分離されている。難溶融性金属は、フィー
ルド酸化物と活性領域の交叉部分の間のマスクとして働
ぎ、不純物がこの交叉部分から侵入するのを防ぐ。 本発明の更に他の実施例に於いて、ｆｉ溶融性金属層の
形成に先立って、又、ゲート電極の形成に続いて、第二
の導電型の少量の不純物を基板中に注入する。 スパッタリングした難溶融性金属層に、そのシリ４Ｊイ
ドでない部分を除去する前に、不純物を注入する工程に
にす、注入した不純物を、ゲート電極で定めるチャネル
領域から分れさせるという技術的な利点を提供する。追
加的な技術利点は、堀領域の外側にシリサイドでないチ
タンが在ることによって、隣接のトランジスタのＩＪＸ
Ｉに増加した分離が実現されるということに於いて提供
されるが、その存在により、必！２な注入領域の外側の
ｌｔ板の領域に注入した不純物材料の通過を防ぐ、ｉ！
を溶融性金属層のこのシリ４Ｊイドでない部分はマスク
としてＦ！ｓ能する。 添付図面に関連して次の説明を参照することにより、本
発明及びその利点をより完全に理解することができるで
あろう。 実施例 さて、第１図を説明するが、同図では、ゲート、ソース
、ドレインを有りる典型的なトランジスタの製造工程の
一つの段階の断面図を説明りる。的単にするために、Ｎ
ＭＯ８工程のみを説明する。 しかし、以下に説明する工程段階は、僅かの変更のみで
ＰＭＯＳデバイスやＣＭＯＳデバイスの二［程に同様に
用いることができるということを理解されたい。 ＮＭＯ８集積回路の従来の製法に於いて、Ｐ形半導体材
料の薄いウェハ、例えば、第１図の参照符号１０で定め
るものを、まｒ、１ｆｆｌ化物／窒化物層で覆う。それ
から、これらの層をバターニングして、導電性決定不純
物が拡散されるべき領域をその下に定め、活性領域を形
成し、これを「堀」と呼ぶ。次に、Ｐ形不純物を堀領域
の外側の基板の部分に注入し、チ１ノネル・ストップ或
いは分離領域を形成する。これらは参照符号１２で示す
。 それから、基板１０を約９００℃の蒸気酸化工程にかけ
、フィールド酸化物層として示される表面絶縁層１４を
形成する。これにより、十分な厚さの層が生じるが、後
で、薄い金属化の層を用いる場合デバイスが通常に作動
するときに発生するいかなる電界−ｂ、絶縁層を故意に
薄クシたところの−ｂの以外の半導林木イのこれらの部
分の作動に悪影響を及ぼすのにはネト分Ｃ゛あるＪ、う
な厚さのｈηが形成される。窒化物のキｔ７ブをそれか
ら除去し、１−ランジスタのグー１へ電極を形成する。 まず、擬似（ダミー）ゲート酸化物を厚さ約２５０人で
フィールド酸化物層１４の間の堀領域のトに形成覆るこ
とにより、ｌ−ランジスタのゲート電極を形成Ｊる。そ
れから１つ形不純物の低濃度のしきい植制御のための注
入を堀領域に行ない、次に、擬似ゲート酸化物の除去と
、続くグー１〜Ａ！ｉ化物層１６の成長を引き続き行な
う。それから、多結晶シリコンの層をＢｌ板１ｏに′ｆ
＆着しバターニングして、グー］・酸化物ｈｃ １６の
上にゲート雷１ｆｔ １８を形成するが、このゲート市
極１８はチャネル領域２０をこのゲート電極１８の真下
に定める１゜上記の工程１よ、０ＭＯ８及びＩ） Ｍ
ＯＳデバイスのものと同一であるが、０ＭＯ８工程に於
いては、逆の導電型のウェルを定めなければならず、こ
れらの逆の導電型ウェルを用いて逆導電型トランジスタ
を形成するという例外がある。これは、つＩルを定める
ための工程の前工程に於ける追加的な注入段階と、又、
ウェルを適切な深さに設けるための追加的なアニール段
階を必要とする。これは、堀領域及びフィールド酸化物
層１４のバターニング及び形成に先立って行なう。 さて、第２図を説明するが、同崗では、工程の次の段階
のＦｌｌｔ ｍ図を説明する。第２図で説明する段階に
於いて、Ｌ Ｐ Ｇ Ｖ Ｄ酸化物に相当する層を基板
１０上にノワざ約３００Ａに被着或いは成長のどちらか
をする。それから、この層を異方性エツチングにか１ノ
、平面から酸化物を除去する。このエツチングにより、
ゲート電１ｔｉ １８の両側に側壁醇化物２２が残るが
、それは、厚さ約３００人である。側壁酸化物層２２の
目的は、ゲート電極１８の側面、或いは、垂直面を封じ
ることであり、以下でより詳細に説明する。側壁酸化物
を形成する工程は、テキサス・インスッスメンツ社を店
受入と１６米国特ｒ／Ｆ１４，３５６，０４０号で説１
］１］されている。 側壁酸化物層２２を形成した後、堀の露出した領域にリ
ンを軽く注入することにＪ、す、ソース／ドレインの拡
張された）１人領域を形成ツる。リンは約２×１０１３
ＣＩ１１−２の吊に注入して、ＰＪｌ美板１０にＮ影領
域を提供する。フィールド酸化物層１４の他に、ゲート
電極１８と側壁酸化物層２２を形成−４６多結晶シリコ
ン祠料は、堀の外側の全領域とチャネル領域２ｏを効果
的に覆う。これにより、結果として、グー１−電極１８
の一方の側に形成されるＮ形ソース／ドレインの拡張さ
れた注入領域２４と、グー１− ？ｔｆ極１８のもう一
方の側に形成されるソース／トレインの拡張された）１
：大領域２６が生じる。これを自己整合■稈と呼ぶ。側
壁酸化物２２の厚さは、ソース／ドレインの拡張された
注入領域２４及び２６の端をチャネル領域２０から離Ｊ
ために間隔をありる機能を果だ寸ということに注意する
ことは小太である。次のＬ稈段階及び関連する熱り゛イ
クルにより、幾らかの横方向の「拡散」が結果として生
じ、それは、木質的には、ソース／ドレインの拡張され
た）１１人領域２４及び２６のＮ形不純物がチャネル領
域２０ （７） １ノへ移動することになる。デバイス
作動の立場から、ソース／ドレインの拡張された注入領
域２４及び２６の端が、チャネル領域２０の中にも、ゲ
ート電極１８の下にも広がらず、しかし、そこにできる
だけ近付くということはｆｌである。 ソース／ドレインの拡張された注入領域２４及び２６を
、側壁酸化物層２２の形成に先立って、形成することが
できるということが可能である。 これは、本デバイスに於いて、容易に実行することがで
きる、従来の工程である。しかし、酸化側壁物２２の形
成後に、ソース／ドレインの拡張された注入領域２４及
び２６を形成することにより、更に３００人間人間間け
ることが達成されるが、その間隔は次の熱サイクル後に
何パーセントかが減ることになる。 ソース／ドレインの拡張された注入領域２４及び２６を
形成した後、第３図に示すように、１ＩＷＩ融性金属で
あるチタンの層２８を真空￥＆置中で基板の表面に、約
１０００人のＪ７さに、スパッタリングづる。これは、
ｖ制御電極１８の露出したポリシリコン表面、ソース／
ドレインの拡張された注入領域２４及び２６の露出した
シリコン表面、側ｑｍ化物２２、及びフィールド腰化物
層の表面との士にくるのに相当する層である。一般に、
チタン層２８のスパッタリングの前に、１．０％の塩酸
のつエツト・エツチングを行ない、グー１−電極１８の
表面と、ソース／ドレインの拡張されたンー１人領域２
４及び２６が形成される堀の表面に、残留酸化物がなに
も残らないということを確実にグる。 第４図に示すにうに、チタン層２８の形成後、温度約６
７５℃で、アルゴンと窒素の雰囲気中で約３０分間、こ
のチタンを反応させる。この反応にＪ：す、ソース／ド
レインの拡張された注入領域２４及び２６を形成する堀
のシリコンに隣接ＪるチタンＭ４２８の部分と、ゲート
’ＩＭ ８ｉ１８の露出した上面に隣接するチタン層の
部分とが、シリコン或いはポリシリコンを消費して、ニ
ケイ化チクン（ｔｉｔａｎｉｕｇｚ ｄｉｓｉｌｉｃｉ
ｄｃ ）を形成することが可能になる。ニケイ化チタン
はｆｆ１ｌ溶融性金Ｊハである。 これは、約１５００人のニケイ化チタンの厚さに結果と
してなる。従って、ソース／ドレインの拡張された注入
領域２６の上に形成されるシリサイド層３２、及び、ゲ
ートｆｆ１ｌｉ１８の上面に形成されるシリサイド層３
４の他に、ソース／ドレインの拡張された注入領域２４
の上にシリサイド層３０が形成される。このシリサイド
８１３０及び３２は、ドーピングしてソース／ドレイン
の拡張された注入領ＩＩ！！２４及び２６の部分を形成
したシリコンの一部分を消費し、にって、その実効幅を
減らす。 最初のチタンｙ１２８を、シリサイド層３０．３２、及
び３４のところだけ、ニケイ化チタンに変える。チタン
層２８が部分的にのみ残る１、これらは、フィールド酸
化物層１４の上にある部分３６、シリサイド層３０に隣
接する側’ＩＪｔ化物層２２の上にある部分３８、及び
シリサイドｐＩ３２に隣接する側壁酸化物￥４２２の上
にある部分４０である。 チタンをアルゴンと窒化物の雰囲気中で反応させたので
、領域３６．３８、及び４０のチタンの露出した表面の
部分が窒化物チタンに変わることになる。更に、フィー
ルド酸化物或いは側壁酸化物に隣接するシリサイドでな
いチタンの部分は酸化物チタンに変わることになる。 チタンをシリコンと反応させてニケイ化チタンを形成し
た模、注入工程を施して、表面からシリサイド中に、Ｎ
形不純物を注入する。以下に説明するように、それから
、これらの不純物を下方に基板まで拡散し、ソース／ド
レインの拡張された注入領１２４及び２６の１にソース
／ドレイン接合を形成する。この注入は、いかなる基本
的なソース／ドレイン注入でもよいが、好ましい実施例
に於いては、この注入は、最初に砒素を注入してから、
リンの注入を次に行なう、二段階の注入を用いる。 砒素の注入は、１２５にｅｖ乃至１８０にｅｖの電圧で
６ Ｘ １０１５ｒｘ−２のｍの、基本的な二倍１七荷
の注入である。それから、リンを１１０乃↑１８０ＫＱ
Ｖ （７）？ｆｌ圧Ｆ４Ｘ １０”／Ｊ−２（７）＆ｔ
１．：ｌｌＥ入ｒ６゜代１？Ｉ。 わりに、リンだりを約３ Ｘ ’Ｉ ＯＩｏｎｓ、／ｃ
１２のｌｌｊｔで１１０乃至１８０にａＶの電圧で注入
してもよい。 電圧は様々でもよいが、目標は、シリサイド層３０及び
３２の表面から所定の深さに１１人した後に、不純物分
布くドーパント・プロファイル）のピークを定めること
である。好ましい実施例に於いて、このピークは、シリ
１ナイド問３０及び３２の間に形成された接合と、ソー
ス／ドレインの拡張された注入領域２４及び２６のそれ
ぞれに近く定める。 しかし、この不純物・は、シリ１イド内、或いは、シリ
１ナイドの下のり仮中のいかなる点に定めてもよい。次
の７ニールエ程では、この不純物は下方に１．を板まで
拡散して、ソース及びトレイン接合を形成り゛る。もし
、ＣＭ ＯＳ工程を用いた場合、これは、代わりに、Ｎ
及びＰチャネル・デバイスを覆い、又、Ｐ ｆ−ｔｙネ
ル・デバイスに史にＰ形不純物を施すことが必要となる
。 Ｎ形不純物をシリサイド層３０及び３２に注入した後、
それから、基板をパターニングして、エツチングし、ニ
ケイ化チタンに影響を及ぼさずに、チタン層２８のシリ
サイドでない部分とパターニングしていない部分を除去
Ｊる。例えば、適すノなウェブ１〜・エツチングは硫酸
及び過醇化水木の溶液である。ブタンのみがシリコン或
いは多結晶シリコンと反応してシリサイドを形成するの
で、フィールド酸化物Ｆ４１４を覆う部分３６と側壁酸
化物領域２２を覆う最初のチタン層２８の部分３８及び
４０は、そこから除去されるシリサイドでないチタンを
右づることになる。このウェブ１〜・エツチングにより
、ニケイ化ヂタン以外、導１七竹の層が何も後に残らな
いように、窒化ブタンと酸化ブタンの両方を侵ず。この
ニケイ化チタン［稈は、テキサス・インスツルメンツ社
を譲受人とする米国特許第４，５４５，１１６Ｍで説明
されている、。 上記の工程を、ゲート電極１８の側壁に於けるニケイ化
チタンの形成を防ぐために側壁酸化物を用いて説明した
が、もし、ｌ’ｌ溶融性金属層をゲート酸化物層１６の
ハスさとほぼ等しい厚さにスパッタリングすれば、この
段階は削除ヂることができる。これにより、ゲート酸化
物層１６の側！Ｓ！１−に形成された酸化チタンに結果
として成るが、これは、ウェット・エツチングで窒化チ
タンにより除去することになる。重要なことは、類絡が
、ゲート電極１８とソース及びドレイン接合との間に形
成されないということであり、酸化チタンをグー］・酸
化物層の側壁に形成することによりこれを防ぐが、これ
は、■溶融性金属層がソースまたはドレイン拡散領域か
ら側壁の上にグー１−Ｘ１ｆＩ４１１８まで拡がるシリ
サイドを形成するほど厚くない場合である。 第５図に示すように、この反応したチタンＪｌ！３６の
パターニングにより、窒化チタンからの局部的相互接続
の形成を提供する。第一の局部均相ｎ接続４５を、その
一方の端が、シリサイド層３０につながり、もう一方の
端がシリサイド層３０の隣接するフィールド酸化物層１
４の上にあるように形成する。第二の局部均相ｎ接続４
７はその一方の端がシリサイド層３２につながり、もう
一方の端がシリ１ナイド層３２に隣接するフィールド酸
化物層１４の上にあるように形成する。 不純物をシリサイド８３０及び３２に注入し、反応しな
いチタンを除去した模、その次に１１を３０分間、約８
００℃の温度でアルゴンの雰囲気中でアニーリングし、
固定して、ニケイ化ブタンの抵抗率を更に下げる。この
ニケイ化チタンにより、それが下に形成される部分の全
シリコン領域の導電性が増加し、又、自己整合工程が構
成される。更に、不純物を基板１０のシリコンに打ら込
んで、シリサイド層３０及び３２の下に冶金学的接合を
形成する。 最下の接合に隣接ジるシリサイド層３０及び３２に最初
に注入した不純物を、アニーリング段階により、基板中
に外側と下方に拡散ザると、二方向に拡散される。第一
の方向は基板中下方に、又、第二の方向は横方向になる
。下方の拡散を１深さ１と呼ぶ。好ましい実施例に於い
て、又、Ｊ！、板中の全熱ナイクルを完了した後、これ
は結果として約’＋ ５００人の深さで、約１００人の
横り向の拡散の接合となる。これにより、シリサイド層
３０の下にＮ＋領域４２を形成して、ソース／トレイン
領域の一方を提供し、又、シリ１ナイド層３２のｒにＮ
＋領域４４を形成してソース／ドレイン領域のもう一方
を提供する。 シリサイド層３０及び３２に、それらの形成後に、不純
物をｔ１人したが、不純物を注入する代わりの方法とし
て、それをシリサイド層３０及び３２の形成の前に注入
Ｊるものがある。これを第４図に、表１板の方へ下方に
向いた矢印で示す。いったん、不純物をチタン層２８に
注入すると、チタンＷＪ２８が反応して、シリサイド［
４３０及び３２を形成する。この反応が６７５℃で発生
するので、この反応により、不純物が下方に幾らか拡散
されて、ソース／ドレイン接合４２及び４４を形成する
。接合をよりはっきりと定めるためにアニーリング工程
を用いてもよい。しかし、適切な接合を形成するために
、基板をアニーリングすべき存続時開を短くすることが
可能であろう。 さて、第５ａ図を説明するが、同図では、チャネル領域
２０及びＮ＋領域４４の拡大図を説明する。シリサイド
層３２がチせネル領域２０から分れているのが分る。こ
の分れは、側壁酸化物層２２のＰ、１さにより定められ
る、設計選択の問題であり、注入した領域４４の横方向
の拡散を説明Ｊる。 以上に説明し辷、Ｎ形ソース／ドレインの拡張された注
入領ｌｌｌＩ２６を提供して、チャネル領域ｉｌｉ２０
と接触さ氾る。これは、低澹ＩＩｔ注入なので、より制
御可能で導′ｆｔｉ性のソース及びドレイン領域と、ブ
１１ネル領域の間により明確に定めた境界を提供し、又
、チャネル領域の端とよりＩ［確に整合ｆるであろう。 しかし、Ｎ″−領ｈＡ４４の端の分れは、側壁酸化物層
２２の厚さと、）Ｊ根に最初にスパッタリングしたチタ
ンＰＡ２８の厚さにＪ：す、調？Ａすることができるの
で、ソース／ドレインの拡張された＋Ｌｔ人領域２６を
削除してもよい。 Ｎ＋領域４４の端とチャネル領域２０の端との間の距離
は、側壁酸化物層２２の厚さにチタン層２８の厚さを加
え、注入領域４４の横方向の拡散を引いたものと等しい
。好ましい実施例に於いては、チタン層は、厚さ約１０
００人、側壁酸化物２２４４ ｒＪ サＦＪ ３００
Ａ 、横方向ノ拡ｒＩｉ１．Ｌ約１０００人である。こ
の結果、ソース／ドレイン領域４４の端は、チャネル領
域２０の端を注入領域の横方向の拡散とほぼ等しい、約
３００人に、名目上、整合されることになる。もし、側
壁酸化物の厚さが減り、チタン層２８の厚さも同様に減
った場合、この１法もまた減少し得る。更に、アニーリ
ング段階での一層長い間の熱サイクルは、好ましくはな
いが、同様にこの距離の縮小の原因となる。 第６図に示すように、ソース／ドレイン接合４２及び４
４を形成した後、分離のための鹸化物の中間層４９が基
板上に被着され、その中間層にコンタクト・ホールがあ
けられ、相Ｕ接続４５及び４７のそれぞれを通して、シ
リサイドのソース／ドレイン領域３０及び３２、及びシ
リサイドのグー１〜領域３４とつなげる。それから、コ
ンタク１−４６及び４８をコンタクト・ホールから局部
的相互接続４５及び４７にそれぞれ形成し、又、コンタ
クト５０を中間層の酸化物４９を通して、ゲート電極１
８の上部にあるシリサイドｗ１３４に形成する。図には
示していないが、それから、次に相互接続の金属化段階
を行なって、集積回路を完成する。 さて、第７ａ図及び７ｂ図を説明するが、同図には、第
３図及び第４図の工程段階に相当する１１人段階に先立
って、反応しないチタンを除去する、従来技術の工程段
階を説明する、基板の断面図を示Ｊ０第７ａ図には、チ
ャネル・ストップ５４が下に形成されたフィールド酸化
物の層５２を示す。 シリナイドｊｌ！５６はフィールド酸化物層５２の一方
の側に形成し、又、シリサイドＦＭ５８はもう一方の側
に形成１゛る。シリサイド１１２！５６及び５８はフィ
ールド酸化物層５２により分離される二つの堀の中に形
成し、このシリサイド層５６及び５８により二種類のト
ランジスタのソース／トレインが形成される領域を定め
るということを］！Ｌ！解されたい。 シリサイド層５６及び５８の形成後、反応しないチタン
層を除去−４る。ここが、第３図で説明した■稈と、第
４図で説明した工程と責なる工程である。反応しないチ
タンを除去した後、フィールド酸化物層５２の表面が露
出する。その侵、Ｐ形基板にはＮ形不純物を、或いはＮ
形１１にはＰ形不純物を、第４図で説明した注入段階と
同様の方法で、シリサイド層５６及び５８に注入する。 上述のように、注入エネルギーは、）１人不純物の分４
ｉのビークがシリ９イドＢ！ｉ５６及び５８の中央にあ
るか、或い番はシリサイド層５６及び５８の接合をシリ
コンＬｔ板５１にほぼ近付くように調整する。 しかし、フィールド酸化物層５２は、その両側に、Ｕバ
ーズ・ビーク」として言及される、尖った領域を右する
。シリサイド層５６に隣接するバーズ・ビーク６０と、
シリ１ノイド層５８に隣接づるバーズ・ビーク６２があ
る。これは先細の而であって、垂直な壁ではないので、
イオン注入１稈の間、基板に捉進した不純物原子の最少
１０ツキングがある。これにより、不純物原子の幾らか
がバーズ・ビーク６０及び６２を通過して、その下にあ
るシリコンに侵入することになる。残りのＮ＋領域６４
はバーズ・ビーク６０の下に形成し、又、残りのＮ゛１
領域６６はバーズ・ビーク６２の下に形成する。 住人後、工程を上述したように行ない、草板をアニーリ
ングして、シリサイド層５６及び５８に注入した不純物
を下方に基板まで拡散し、その結果、シリサイド層５６
のモにあるＮ 領１４６８とシリサイド層５８の下にあ
るＮ 領域７０が生じる。）［大領域６８及び７０は第
５図のＮ 領域４２及び４４と同じで、本質的にそれら
は浅い接合である。しかし、バーズ・じ−ク６０及び６
２ ／Ｊｌら不純物が通過するため、Ｎ 領域６４及び
６６は、増加した拡散による接合６８及び７０Ｊ、リム
相当深い。この結果、酸化物層５２により分離された隣
接のトランジスタ間のソース／ドレイン領域の実際の端
を構成する、領域６４及び６６の端の間の差が減るとい
うことになる。、 ｖＪ接のトランジスタのソース／ド
レイン接合の１１υの距履のこの縮小ににす、分離が事
実」−減少Ｊる。このことは、境界に於りる不純物の分
離の為、チャネル・ストップ５４と酸化物層５２の間の
界面の不純物をチｔ７ネル・ストップ５４がわずか減少
し得るというｉｉＪ能性があるので、問題となる。これ
【ユ、トランジスタのチャネルを形成することができる
境界に非常に低濃度にドーピングした領域が形成される
原因になり得る。金属ゲート或いはある相Ｈ接続を酸化
物５２の上部に形成する場合（図丞せず）、これにより
寄生トランジスタが形成できる。この奇生トランジスタ
は好ましくない結果であるが、これは、隣接のトランジ
スタのソース／トレイン領域の両端の間の距離を増やす
ことによって最少にすることができる。反応しないｆｌ
溶融性金属を除去する前に、注入領域を形成する工程段
階を用いることによって、増大した深さのＮ＋領域６４
及び６６の形成を提供することができる。従って、上述
の工程に於いて、隣接のトランジスタの浅い接合ソース
／ドレインの端の間の距離を増やすことにより、隣接の
トランジスタの間の分離を増加する。 概して、チタンを基板にスパッタリングし、反応させて
、ポリシリコン・コンダクタと同様、ソース／トレイン
領域の上にもシリサイド層を形成する工程を提供してき
た。側壁酸化物を、チタンの垂δ面上にスパッタリング
する前に、ボリシ」ノコン・グー１〜のＩ＋ｌ’ｉ面に
形成して、チタンがトランジスタのポリ・ゲート電極の
垂直壁に反応するのを防ぐ。それから、不純物を、反応
しないブタンをはがす前に、ニケイ化チタンに注入する
。これにＪこり、側壁酸化物に残る反応しないチタンの
為、グー１〜電極により定めるチ１！ネル領域の端から
の分離を提供する。更に、この反応しないブタンも又、
活性領域の外側の領域を分離し、不純物が好ましくない
領域のシリコンｇｌに侵入するのを防ぐ。 以上に好ましい実施例を詳細に説明してきたが、添付の
特許請求の範囲の項で定める未発１ｊ３の精神と範囲か
ら離れることなく、様々な変更や入れ苔え、交換を、本
発明になすことができることを理解されたい。 以上の説明に関して、更に、下記の項を開示する。 （１） 集積半導体デバイスの接合を形成する方法で
あって。 第−の導電型のシリコン基板を提供する工程と、厚い絶
縁酸化物領域により分離された活性ｆＩ４域を前記基板
中に形成する工程と、 多結晶ゲートを前記活性領域の表面に酸化物の層により
そこから分離して形成し、チャネル領域を定める工程と
、 難溶融性金属に相当する層を前記基板上に形成する工程
と、 前記基板のシリ：１ンの表面及び前記ゲートのポリシリ
コンの表面と接触する前記Ｍ溶融性金Ｒ層の部分を反応
させて、難溶融性金属のシリサイドに相当する層を形成
する工程と、 第二の導電型の不純物材料をシリサイドの表面から注入
する工程と、 前記注入後、反応しない前記難溶融性金ｊｉｌｔの部分
を除去し、シリサイドを形成する工程と、前記不純物材
料を１ｙｉ記基板に打ち込んで、前記シリサイド層の下
に冶金学的接合を形成する工程とを含む集積半導体デバ
イスの接合を形成する方法。 （２） 第（１）項に記載した方法に於いて、前記多
結晶グー１−が上面及び木質的に垂直な二面を有し、更
に、酸化物の保護的な層を、前記難溶融性金属層の形成
に先立って、前記ポリシリコン・ゲートの１）η配本質
的に垂直な面に１ｓ沢的に形成し、シリサイドが前記木
質的に垂直な面に形成されるのを防ぐ工程を含む方法。 （３） 第（２）項に記載した方法に於いて、ＩｙＩ
記酸記動化物護的な層を形成する工程が、酸化物の層を
前記基板上に所定の厚さに被名する工程と、 前記酸化物を異方性エツチングして、前記シリコンの表
面に前記本質的に垂直な表面上以外の全酸化物を除去す
る工程とを含む方法。 （４） 第（２）項に記載した方法であって、更に、
前記第二の導電型の１担の不純物を、ｌ！ｌｆｆ１融性
金属に相性金属層を形成する前に、前記基板中に注入す
る工程を含む方法。 （５） 第（１）項に記載した方法に於いて、前記難
溶融性金属がチタンから成り、前記シリ勺イドがニケイ
化チタンから成る方法。 （６） 第（１）項に記載した方法に於いて、前記ｆ
ｌｌ溶融合金ＷＵを形成する工程が、前記難溶融性金属
を前記基板に所定の厚さでスパッタリング、する工程を
含む方法。 （７） 第（１）項に記載した方法に於いて、不純物
材料を前記シリサイドの表面から注入する工程が、前記
不純物材料を前記シリサイドの層に所定の深さで注入す
る工程を含む方法。 （８） 第（７）項に記載した方法に於いて、前記所
定の深さが、前記シリサイド層と前記基板のシリコンと
の境界に最も近い方法。 （９） 第（１）項に記載した方法に於いて、前記不
純物を前記基板中に打ち込む工程が、前記基板に所定の
温度で、所定の長さの時間、アニーリングする工程を含
む方法。 （１０）第（１）項に記載した方法に於いて、前記シリ
勺イドでない難溶融性金属層を除去する工程が更に、 前記難溶Ｖ＆竹金金属層前記シリサイドでない部分をバ
ターニングする工程と、 前記難溶融性金属層の前記バターニングし−た部分の除
去を抑制する工程とを含む方法、。 （１１）シリコン基板に半導体接合を形成する方法であ
って、 第一の導Ｔｉ型の領域を前記基板に形成Ｊる１程と、 上面と側壁とを有する導電性の層を前記基板に形成する
工程と、 難溶融性金属に相当する層を前記も４板と前記導電性の
層に形成する工程と、 前記シリコンの表面と接触する市記■溶融性金属の部分
を反応させ、シリサイドを形成する工程と、 第二の導電型の不純物材料を前記シリサイドの表面から
注入する工程と、 前記ＦＬ注入後反応しない前記難溶融性金属層の部分を
除去し、シリサイドを形成する工程と、前記ｉｔ人した
不純物を前記基板中に下方へ打ち込んで、冶金学的接合
を前記シリ勺イドの下の前記第一と第二の導電型の間に
形成する工程とを含む方法。 （１２）第（１１） １）’ｊに記載した方法であって
、更に、面記第−の導電型を、ｔｐい領域Ｑより分離さ
れる複数の活性領域に分Ｇノる工程と、 前記導電性の層をバターニングして、少なくとも一個の
電極を、上面と側壁領域を有する少なくとも一方の活性
領域に形成り゛る工程とを含む方法。 （１３）第（１１）］１’Ｊに記載した方法に於いて、
前記導電性の廟が多結晶シリコンの層から成り、前記難
溶融性金属層を反応さゼる工程が前記難溶融性金属層に
接触する前記多結晶シリコン層の表面に形成されたシリ
リ°イドに結果としてなる方法。 （１４）第（１１）項に記載した方法に於いて、前記導
電性の層が、前記難溶融性金属と反応したときにシリサ
イドを形成η゛る多結晶シリコンから成り、更に、前記
難溶融性金属層の形成に先立って、鹸化物の保護的な層
をｉｔｉ’ｆ記導電性の層の側壁に形成し、前記側壁に
シリサイドが形成されるのを防ぐ工程とを含む方法。 （１５）第（１４）拍に記載した方法に於いて、前記酸
化物の保護的層を形成する工程が、 酸化物に相当する層を、前記導電性の層の上面と側壁上
に形成Ｊ゛る工程と、前記被着した鹸化物の層を前記導
電性の層の側壁以外から異方性に除去りる工程とを含む
方法。 （１６）第（１４）項に記載した方法であって、更に、
前記第二の導電型の４１１量の不純物を、前記ｔａ溶融
性金属層の形成に先立って、前記１．！板中に注入する
■稈を含む方法。 （１７） 第（１１）１１に記載した方法に於いて、
前記ｆ、ｌ溶融性金属がチタンから成り、前記シリサイ
ドがニケイ化チタンから成る方法。 （１８）第（１１）項に記載した方法に於いて、不純物
＋Ａ利を前記シリサイドの表面から注入Ｊる工程が、材
料を所定の深さで前記シリサイドに注入ザる■稈を含む
方法。 （１９）第（１８）項に記載した方法に於いて、不純物
の多くを前記シリサイドの接合と前記基板のシリコンと
に最も近い点に注入する方法１゜（２０ン 第（１１
）項に記載した方法に於いて、前記デ１溶融性金ａ層の
前記シリサイドでない部分を除去する工程が、更に、 前記ｉ！を溶融性金属層の前記シリサイドでない部分を
バターニングする工程と、 １１η記棄貢溶融性金属層の前記バターニングした部分
の除去を抑制する工程とを含む方法。 （２１）半導体デバイスをシリコン基板に形成する方法
であって、 各々が厚いフィールド酸化物の層により分離された、複
数の活性領域を前記基板に形成する工程と、 前記活性層の一方に上面と側壁を有し、前記シリ」ン表
面からグーｉ−酸化物層により分離された、少なくとも
一方の多結晶シリコンのゲート電極を形成する工程と、 酸化物層を前記ゲート電極の前記側壁に選択的に形成す
る工程と、 デミ溶融性金属に相当する層を前記基板に形成する工程
と、 前記シリコンの表面と前記ゲート電極の上面とに接触す
る前記難溶融性金属層の部分を反応させて、シリサイド
を形成する工程と、 第二のＳ電型の不純物材料を眞記シリリイドの表面から
第一の吊で注入（る工程と、 前記注入後に、反応しない前記難溶融性金属層のＮ’ｒ
分を除去し、シリサイドを形成する工程と、前記注入し
た不純物を前記シリコンに打ち込んで、冶金学的接合を
前記シリサイドの下にある前藺第−と第二のＩ！導電型
間に形成するＬ稈とを含む方法。 （２２）第（２１）項に記載した方法に於いて、前記酸
化物層を前３１１１！（ＩＩｌｌ壁に形成ケる工程が、
酸化物に相当する層を前記基板上に被着する工程と、 前記酸化物層の部分を、前記電極の前記側壁に形成され
た部分以外、異方性に除去する工程とを含む方法。 （２３）第（２１）項に記載した方法に於いて、前記月
Ｉｎ歳竹金属がチタンから成り、前記シリリイドがニケ
イ化チタンから成る方法。 （２４）第（２１）項に記載した方法に於いて、不純物
を注入する工程が、前記不純物を前記シリサイド層にと
ｒ人する工程を含む方法。 （２５）第（２４）項に記載した方法に於いて、前記不
純物を、前記シリナイドと匍記基扱のシリコンとの間の
接合に最も近く注入する工程を含む方法。 （２６）第（２１）項に記載した方法であって、更に、
前期第二の導電型の不純物材料を、前記第一の量より軽
い第二の台で、前記難溶融性金属層の形成に先立って、
又、前記電極の形成後に、「人する工程を含む方法。 （２１）第（２６）項に記載した方法に於いて、前記第
二の開の前記不純物を、前記酸化物と１ｙＩ記ゲート電
極の側壁との形成前に、注入する方法。 （２８） シリサイドのソース／ドレイン領域を、基
板に形成した活性領域と、前記活性領域の上に配置され
酸化物の層によりそこから分離されたゲート電極とを有
するＭＯＳトランジスタに形成して、チセネル領域を定
める方法であって、側壁酸化物を前記ゲートの垂直面に
形成する工程と、 ９１溶融性金属層を前記閣根上に形成する】稈と、前記
？Ｉ溶融性金属層を反応させ、シリリ゛イドを前記シリ
コンと前記ゲート電極の反対側の前記活性領域とに接触
する前記難溶―性金属層の部分に形成する工程と、 前記基板のと反対の導電型の不純物を、前記シリサイド
の層の表面と、前記難溶融性金属層の前記シリリ゛イド
でない部分とから注入するｒ稈と、前記注入の後に、１
１η記ｉ！を溶融性金属ｈｎの前記シリサイドでない部
分を除去する■稈と、前記不純物を前記基板中まで口ら
込む、ｆ稈とを含む方法。 （２９）半導体シリコン基板を形成する７＋法であって
、 第一の導電型の領域を前記も（板に形成Ｊる１、程と、 導電性の層を、上面と側壁とを有するＩｙｒ Ｉ、Ｌ！
！＋４ ＆に形成する工程と、 ｆｌ溶融性金属に相当する層を前記基板と前記導電性の
層に形成する工程と、 第二の導電型の不純物材料を前記金属の表面から注入す
る工程と、 前記シリコン表面と接触づる前記難溶融性金属層の部分
を反応させて、シリ４ノイドを形成する工 ４゜程と、 前記注入後に、前記対溶融性金属層の前記シリサイドで
ない部分を除去する工程と、 前記注入した不純物を下方に基板中に打ら込んで、冶金
学的接合を前記シリサイドの下の眞記第−と第二のＳ電
型の間に形成する工程とを含む方法。 （３０） 浅いシリサイドの接合を形成する方法は、
層領域の上のニケイ化チタンの層２８にスパッタリング
してゲート電極１８と、ゲート電極１８のＩｌｌ壁に形
成した１ｌｌｌ’ｆｆ酸化物２２を覆う工程を含む。 このチタンを反応さゼて、シリナイド層３０及び３２を
形成して、それから、不純物注入物をその基板１０に、
反応しないチタンを除去する前に形成する。反応しない
ブタンはマスクとしての機能を果たし、注入した領域を
、ゲート電極１８の下のヂャネル領１１ｉ１２０から分
離し、又、不純物がその基板に所定の層領域の外側の領
域で基板に侵入するのを防ぐ。
境界に非常に低濃度にドーピングした領域が形成される
原因になり得る。金属ゲート或いはある相Ｈ接続を酸化
物５２の上部に形成する場合（図丞せず）、これにより
寄生トランジスタが形成できる。この奇生トランジスタ
は好ましくない結果であるが、これは、隣接のトランジ
スタのソース／トレイン領域の両端の間の距離を増やす
ことによって最少にすることができる。反応しないｆｌ
溶融性金属を除去する前に、注入領域を形成する工程段
階を用いることによって、増大した深さのＮ＋領域６４
及び６６の形成を提供することができる。従って、上述
の工程に於いて、隣接のトランジスタの浅い接合ソース
／ドレインの端の間の距離を増やすことにより、隣接の
トランジスタの間の分離を増加する。 概して、チタンを基板にスパッタリングし、反応させて
、ポリシリコン・コンダクタと同様、ソース／トレイン
領域の上にもシリサイド層を形成する工程を提供してき
た。側壁酸化物を、チタンの垂δ面上にスパッタリング
する前に、ボリシ」ノコン・グー１〜のＩ＋ｌ’ｉ面に
形成して、チタンがトランジスタのポリ・ゲート電極の
垂直壁に反応するのを防ぐ。それから、不純物を、反応
しないブタンをはがす前に、ニケイ化チタンに注入する
。これにＪこり、側壁酸化物に残る反応しないチタンの
為、グー１〜電極により定めるチ１！ネル領域の端から
の分離を提供する。更に、この反応しないブタンも又、
活性領域の外側の領域を分離し、不純物が好ましくない
領域のシリコンｇｌに侵入するのを防ぐ。 以上に好ましい実施例を詳細に説明してきたが、添付の
特許請求の範囲の項で定める未発１ｊ３の精神と範囲か
ら離れることなく、様々な変更や入れ苔え、交換を、本
発明になすことができることを理解されたい。 以上の説明に関して、更に、下記の項を開示する。 （１） 集積半導体デバイスの接合を形成する方法で
あって。 第−の導電型のシリコン基板を提供する工程と、厚い絶
縁酸化物領域により分離された活性ｆＩ４域を前記基板
中に形成する工程と、 多結晶ゲートを前記活性領域の表面に酸化物の層により
そこから分離して形成し、チャネル領域を定める工程と
、 難溶融性金属に相当する層を前記基板上に形成する工程
と、 前記基板のシリ：１ンの表面及び前記ゲートのポリシリ
コンの表面と接触する前記Ｍ溶融性金Ｒ層の部分を反応
させて、難溶融性金属のシリサイドに相当する層を形成
する工程と、 第二の導電型の不純物材料をシリサイドの表面から注入
する工程と、 前記注入後、反応しない前記難溶融性金ｊｉｌｔの部分
を除去し、シリサイドを形成する工程と、前記不純物材
料を１ｙｉ記基板に打ち込んで、前記シリサイド層の下
に冶金学的接合を形成する工程とを含む集積半導体デバ
イスの接合を形成する方法。 （２） 第（１）項に記載した方法に於いて、前記多
結晶グー１−が上面及び木質的に垂直な二面を有し、更
に、酸化物の保護的な層を、前記難溶融性金属層の形成
に先立って、前記ポリシリコン・ゲートの１）η配本質
的に垂直な面に１ｓ沢的に形成し、シリサイドが前記木
質的に垂直な面に形成されるのを防ぐ工程を含む方法。 （３） 第（２）項に記載した方法に於いて、ＩｙＩ
記酸記動化物護的な層を形成する工程が、酸化物の層を
前記基板上に所定の厚さに被名する工程と、 前記酸化物を異方性エツチングして、前記シリコンの表
面に前記本質的に垂直な表面上以外の全酸化物を除去す
る工程とを含む方法。 （４） 第（２）項に記載した方法であって、更に、
前記第二の導電型の１担の不純物を、ｌ！ｌｆｆ１融性
金属に相性金属層を形成する前に、前記基板中に注入す
る工程を含む方法。 （５） 第（１）項に記載した方法に於いて、前記難
溶融性金属がチタンから成り、前記シリ勺イドがニケイ
化チタンから成る方法。 （６） 第（１）項に記載した方法に於いて、前記ｆ
ｌｌ溶融合金ＷＵを形成する工程が、前記難溶融性金属
を前記基板に所定の厚さでスパッタリング、する工程を
含む方法。 （７） 第（１）項に記載した方法に於いて、不純物
材料を前記シリサイドの表面から注入する工程が、前記
不純物材料を前記シリサイドの層に所定の深さで注入す
る工程を含む方法。 （８） 第（７）項に記載した方法に於いて、前記所
定の深さが、前記シリサイド層と前記基板のシリコンと
の境界に最も近い方法。 （９） 第（１）項に記載した方法に於いて、前記不
純物を前記基板中に打ち込む工程が、前記基板に所定の
温度で、所定の長さの時間、アニーリングする工程を含
む方法。 （１０）第（１）項に記載した方法に於いて、前記シリ
勺イドでない難溶融性金属層を除去する工程が更に、 前記難溶Ｖ＆竹金金属層前記シリサイドでない部分をバ
ターニングする工程と、 前記難溶融性金属層の前記バターニングし−た部分の除
去を抑制する工程とを含む方法、。 （１１）シリコン基板に半導体接合を形成する方法であ
って、 第一の導Ｔｉ型の領域を前記基板に形成Ｊる１程と、 上面と側壁とを有する導電性の層を前記基板に形成する
工程と、 難溶融性金属に相当する層を前記も４板と前記導電性の
層に形成する工程と、 前記シリコンの表面と接触する市記■溶融性金属の部分
を反応させ、シリサイドを形成する工程と、 第二の導電型の不純物材料を前記シリサイドの表面から
注入する工程と、 前記ＦＬ注入後反応しない前記難溶融性金属層の部分を
除去し、シリサイドを形成する工程と、前記ｉｔ人した
不純物を前記基板中に下方へ打ち込んで、冶金学的接合
を前記シリ勺イドの下の前記第一と第二の導電型の間に
形成する工程とを含む方法。 （１２）第（１１） １）’ｊに記載した方法であって
、更に、面記第−の導電型を、ｔｐい領域Ｑより分離さ
れる複数の活性領域に分Ｇノる工程と、 前記導電性の層をバターニングして、少なくとも一個の
電極を、上面と側壁領域を有する少なくとも一方の活性
領域に形成り゛る工程とを含む方法。 （１３）第（１１）］１’Ｊに記載した方法に於いて、
前記導電性の廟が多結晶シリコンの層から成り、前記難
溶融性金属層を反応さゼる工程が前記難溶融性金属層に
接触する前記多結晶シリコン層の表面に形成されたシリ
リ°イドに結果としてなる方法。 （１４）第（１１）項に記載した方法に於いて、前記導
電性の層が、前記難溶融性金属と反応したときにシリサ
イドを形成η゛る多結晶シリコンから成り、更に、前記
難溶融性金属層の形成に先立って、鹸化物の保護的な層
をｉｔｉ’ｆ記導電性の層の側壁に形成し、前記側壁に
シリサイドが形成されるのを防ぐ工程とを含む方法。 （１５）第（１４）拍に記載した方法に於いて、前記酸
化物の保護的層を形成する工程が、 酸化物に相当する層を、前記導電性の層の上面と側壁上
に形成Ｊ゛る工程と、前記被着した鹸化物の層を前記導
電性の層の側壁以外から異方性に除去りる工程とを含む
方法。 （１６）第（１４）項に記載した方法であって、更に、
前記第二の導電型の４１１量の不純物を、前記ｔａ溶融
性金属層の形成に先立って、前記１．！板中に注入する
■稈を含む方法。 （１７） 第（１１）１１に記載した方法に於いて、
前記ｆ、ｌ溶融性金属がチタンから成り、前記シリサイ
ドがニケイ化チタンから成る方法。 （１８）第（１１）項に記載した方法に於いて、不純物
＋Ａ利を前記シリサイドの表面から注入Ｊる工程が、材
料を所定の深さで前記シリサイドに注入ザる■稈を含む
方法。 （１９）第（１８）項に記載した方法に於いて、不純物
の多くを前記シリサイドの接合と前記基板のシリコンと
に最も近い点に注入する方法１゜（２０ン 第（１１
）項に記載した方法に於いて、前記デ１溶融性金ａ層の
前記シリサイドでない部分を除去する工程が、更に、 前記ｉ！を溶融性金属層の前記シリサイドでない部分を
バターニングする工程と、 １１η記棄貢溶融性金属層の前記バターニングした部分
の除去を抑制する工程とを含む方法。 （２１）半導体デバイスをシリコン基板に形成する方法
であって、 各々が厚いフィールド酸化物の層により分離された、複
数の活性領域を前記基板に形成する工程と、 前記活性層の一方に上面と側壁を有し、前記シリ」ン表
面からグーｉ−酸化物層により分離された、少なくとも
一方の多結晶シリコンのゲート電極を形成する工程と、 酸化物層を前記ゲート電極の前記側壁に選択的に形成す
る工程と、 デミ溶融性金属に相当する層を前記基板に形成する工程
と、 前記シリコンの表面と前記ゲート電極の上面とに接触す
る前記難溶融性金属層の部分を反応させて、シリサイド
を形成する工程と、 第二のＳ電型の不純物材料を眞記シリリイドの表面から
第一の吊で注入（る工程と、 前記注入後に、反応しない前記難溶融性金属層のＮ’ｒ
分を除去し、シリサイドを形成する工程と、前記注入し
た不純物を前記シリコンに打ち込んで、冶金学的接合を
前記シリサイドの下にある前藺第−と第二のＩ！導電型
間に形成するＬ稈とを含む方法。 （２２）第（２１）項に記載した方法に於いて、前記酸
化物層を前３１１１！（ＩＩｌｌ壁に形成ケる工程が、
酸化物に相当する層を前記基板上に被着する工程と、 前記酸化物層の部分を、前記電極の前記側壁に形成され
た部分以外、異方性に除去する工程とを含む方法。 （２３）第（２１）項に記載した方法に於いて、前記月
Ｉｎ歳竹金属がチタンから成り、前記シリリイドがニケ
イ化チタンから成る方法。 （２４）第（２１）項に記載した方法に於いて、不純物
を注入する工程が、前記不純物を前記シリサイド層にと
ｒ人する工程を含む方法。 （２５）第（２４）項に記載した方法に於いて、前記不
純物を、前記シリナイドと匍記基扱のシリコンとの間の
接合に最も近く注入する工程を含む方法。 （２６）第（２１）項に記載した方法であって、更に、
前期第二の導電型の不純物材料を、前記第一の量より軽
い第二の台で、前記難溶融性金属層の形成に先立って、
又、前記電極の形成後に、「人する工程を含む方法。 （２１）第（２６）項に記載した方法に於いて、前記第
二の開の前記不純物を、前記酸化物と１ｙＩ記ゲート電
極の側壁との形成前に、注入する方法。 （２８） シリサイドのソース／ドレイン領域を、基
板に形成した活性領域と、前記活性領域の上に配置され
酸化物の層によりそこから分離されたゲート電極とを有
するＭＯＳトランジスタに形成して、チセネル領域を定
める方法であって、側壁酸化物を前記ゲートの垂直面に
形成する工程と、 ９１溶融性金属層を前記閣根上に形成する】稈と、前記
？Ｉ溶融性金属層を反応させ、シリリ゛イドを前記シリ
コンと前記ゲート電極の反対側の前記活性領域とに接触
する前記難溶―性金属層の部分に形成する工程と、 前記基板のと反対の導電型の不純物を、前記シリサイド
の層の表面と、前記難溶融性金属層の前記シリリ゛イド
でない部分とから注入するｒ稈と、前記注入の後に、１
１η記ｉ！を溶融性金属ｈｎの前記シリサイドでない部
分を除去する■稈と、前記不純物を前記基板中まで口ら
込む、ｆ稈とを含む方法。 （２９）半導体シリコン基板を形成する７＋法であって
、 第一の導電型の領域を前記も（板に形成Ｊる１、程と、 導電性の層を、上面と側壁とを有するＩｙｒ Ｉ、Ｌ！
！＋４ ＆に形成する工程と、 ｆｌ溶融性金属に相当する層を前記基板と前記導電性の
層に形成する工程と、 第二の導電型の不純物材料を前記金属の表面から注入す
る工程と、 前記シリコン表面と接触づる前記難溶融性金属層の部分
を反応させて、シリ４ノイドを形成する工 ４゜程と、 前記注入後に、前記対溶融性金属層の前記シリサイドで
ない部分を除去する工程と、 前記注入した不純物を下方に基板中に打ら込んで、冶金
学的接合を前記シリサイドの下の眞記第−と第二のＳ電
型の間に形成する工程とを含む方法。 （３０） 浅いシリサイドの接合を形成する方法は、
層領域の上のニケイ化チタンの層２８にスパッタリング
してゲート電極１８と、ゲート電極１８のＩｌｌ壁に形
成した１ｌｌｌ’ｆｆ酸化物２２を覆う工程を含む。 このチタンを反応さゼて、シリナイド層３０及び３２を
形成して、それから、不純物注入物をその基板１０に、
反応しないチタンを除去する前に形成する。反応しない
ブタンはマスクとしての機能を果たし、注入した領域を
、ゲート電極１８の下のヂャネル領１１ｉ１２０から分
離し、又、不純物がその基板に所定の層領域の外側の領
域で基板に侵入するのを防ぐ。
第１図は、層領域及びポリ・ゲートの第一・の層をバタ
ーニングした後のシリコン基板の断面図を承り。 第２図は、側壁酸化物の形成及び浅いソース／ドレイン
の拡張領域の注入後の断面図を示１゛。 第３図は、チタン層のスパッタリング後のｙＪ板の断面
図を示す。 第４図は、ニケイ化チタンを形成１Ｊるためにチタンを
反応させ、Ｎ形不純物をシリ４ノイドの表面から注入し
た後の断面図を示１゜ 第５図は、シリサイドでなく、バターニングしないチタ
ンの除去及び接合のアニーリング後の基板の断面図を示
す。 第５ａ図は、トランジスタのゲートの下のブヤネル領域
に隣接する、第５図のシリサイドの接合の詳細図を示す
。 第６図は、中間層の酸化物及びコンタクトとの形成後の
１Ｊ板の断面図を示す。 第７ａ図は、シリサイドの接合を注入する従来の方法を
用いた基板の断面図を示す。 第７ｂ図は、アニーリング後にシリリ°イドの接合を形
成りる従来の方法の、第７ａ図の基板の断面図を示す。 士な符号の説明 １０ ： Ｉ）彫り板 １２：チャネル・ス１〜ツブ １４：フィールド酸化物層 １６：ゲート酸化物層 １８：ゲート電極 ２ｏ：チャネル領域 ２２：側壁酸化物層 ２４．２６：ソース／ドレインの拡張された注入領域 ２８：チタン層 ３０．３２．３４：シリサイド層 ３６．３８．４０：反応したブタン層 ４２．４４：浅いソース／ドレイン接合４５．４７：局
部的相互接続 ４６．４８．５０：コンタク１− ４９ ：′Ｍ化物の中間層 ５１：シリコン基板 ５２：フィールド酸化物層 ５４：チｔ’ネル・ストップ ５６．５８：シリサイド層 ６０．６２：バーズ・ピーク ６４．６６ ： Ｎ ”領域 ６８．７０：接合
ーニングした後のシリコン基板の断面図を承り。 第２図は、側壁酸化物の形成及び浅いソース／ドレイン
の拡張領域の注入後の断面図を示１゛。 第３図は、チタン層のスパッタリング後のｙＪ板の断面
図を示す。 第４図は、ニケイ化チタンを形成１Ｊるためにチタンを
反応させ、Ｎ形不純物をシリ４ノイドの表面から注入し
た後の断面図を示１゜ 第５図は、シリサイドでなく、バターニングしないチタ
ンの除去及び接合のアニーリング後の基板の断面図を示
す。 第５ａ図は、トランジスタのゲートの下のブヤネル領域
に隣接する、第５図のシリサイドの接合の詳細図を示す
。 第６図は、中間層の酸化物及びコンタクトとの形成後の
１Ｊ板の断面図を示す。 第７ａ図は、シリサイドの接合を注入する従来の方法を
用いた基板の断面図を示す。 第７ｂ図は、アニーリング後にシリリ°イドの接合を形
成りる従来の方法の、第７ａ図の基板の断面図を示す。 士な符号の説明 １０ ： Ｉ）彫り板 １２：チャネル・ス１〜ツブ １４：フィールド酸化物層 １６：ゲート酸化物層 １８：ゲート電極 ２ｏ：チャネル領域 ２２：側壁酸化物層 ２４．２６：ソース／ドレインの拡張された注入領域 ２８：チタン層 ３０．３２．３４：シリサイド層 ３６．３８．４０：反応したブタン層 ４２．４４：浅いソース／ドレイン接合４５．４７：局
部的相互接続 ４６．４８．５０：コンタク１− ４９ ：′Ｍ化物の中間層 ５１：シリコン基板 ５２：フィールド酸化物層 ５４：チｔ’ネル・ストップ ５６．５８：シリサイド層 ６０．６２：バーズ・ピーク ６４．６６ ： Ｎ ”領域 ６８．７０：接合
Claims (1)
- （１）集積半導体デバイスの接合を形成する方法であつ
て、 第一の導電型のシリコン基板を提供する工程と、厚い絶
縁酸化物領域により分離された活性領域を前記基板中に
形成する工程と、 多結晶ゲートを前記活性領域の表面に酸化物の層により
そこから分離して形成し、チャネル領域を定める工程と
、 難溶融性金属に相当する層を前記基板上に形成する工程
と、 前記基板のシリコンの表面及び前記ゲートのポリシリコ
ンの表面と接触する前記難溶融性金属層の部分を反応さ
せて、難溶融性金属のシリサイドに相当する層を形成す
る工程と、第二の導電型の不純物材料をシリサイドの表
面から注入する工程と、 前記注入後、反応しない前記難溶融性金属層の部分を除
去し、シリサイドを形成する工程と、前記不純物材料を
前記基板に打ち込んで、前記シリサイド層の下に冶金学
的接合を形成する工程とを含む集積半導体デバイスの接
合を形成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/032,836 US4788160A (en) | 1987-03-31 | 1987-03-31 | Process for formation of shallow silicided junctions |
| US032836 | 1987-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63258070A true JPS63258070A (ja) | 1988-10-25 |
| JP2806477B2 JP2806477B2 (ja) | 1998-09-30 |
Family
ID=21867079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63074873A Expired - Lifetime JP2806477B2 (ja) | 1987-03-31 | 1988-03-30 | 浅いシリサイドの接合の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4788160A (ja) |
| JP (1) | JP2806477B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02267943A (ja) * | 1989-04-08 | 1990-11-01 | Nec Corp | Ｍｉｓ型半導体装置の製造方法 |
| JPH04137622A (ja) * | 1989-12-27 | 1992-05-12 | Philips Gloeilampenfab:Nv | 半導体デバイスの製造方法 |
| JPH09199723A (ja) * | 1996-01-23 | 1997-07-31 | Nec Corp | 半導体装置の製造方法 |
| JP2006345003A (ja) * | 2006-09-20 | 2006-12-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2010010709A (ja) * | 2009-10-08 | 2010-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2010157756A (ja) * | 2010-02-17 | 2010-07-15 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7993992B2 (en) | 1996-10-31 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5198372A (en) * | 1986-01-30 | 1993-03-30 | Texas Instruments Incorporated | Method for making a shallow junction bipolar transistor and transistor formed thereby |
| US5028554A (en) * | 1986-07-03 | 1991-07-02 | Oki Electric Industry Co., Ltd. | Process of fabricating an MIS FET |
| US4877748A (en) * | 1987-05-01 | 1989-10-31 | Texas Instruments Incorporated | Bipolar process for forming shallow NPN emitters |
| US4994402A (en) * | 1987-06-26 | 1991-02-19 | Hewlett-Packard Company | Method of fabricating a coplanar, self-aligned contact structure in a semiconductor device |
| US4855247A (en) * | 1988-01-19 | 1989-08-08 | Standard Microsystems Corporation | Process for fabricating self-aligned silicide lightly doped drain MOS devices |
| JPH0666329B2 (ja) * | 1988-06-30 | 1994-08-24 | 株式会社東芝 | 半導体装置の製造方法 |
| US5200354A (en) * | 1988-07-22 | 1993-04-06 | Hyundai Electronics Industries Co. Ltd. | Method for manufacturing dynamic random access memory cell |
| US5182224A (en) * | 1988-09-22 | 1993-01-26 | Hyundai Electronics Industries Co., Ltd. | Method of making dynamic random access memory cell having a SDHT structure |
| US5079180A (en) * | 1988-12-22 | 1992-01-07 | Texas Instruments Incorporated | Method of fabricating a raised source/drain transistor |
| JPH0724261B2 (ja) * | 1989-01-20 | 1995-03-15 | 株式会社東芝 | 半導体装置の製造方法 |
| US5217923A (en) * | 1989-02-13 | 1993-06-08 | Kabushiki Kaisha Toshiba | Method of fabricating a semiconductor device having silicided source/drain regions |
| US5217924A (en) * | 1989-05-12 | 1993-06-08 | Texas Instruments Incorporated | Method for forming shallow junctions with a low resistivity silicide layer |
| US5102827A (en) * | 1989-05-31 | 1992-04-07 | At&T Bell Laboratories | Contact metallization of semiconductor integrated-circuit devices |
| JP2921889B2 (ja) * | 1989-11-27 | 1999-07-19 | 株式会社東芝 | 半導体装置の製造方法 |
| KR940008936B1 (ko) * | 1990-02-15 | 1994-09-28 | 가부시끼가이샤 도시바 | 고순도 금속재와 그 성질을 이용한 반도체 장치 및 그 제조방법 |
| US5288666A (en) * | 1990-03-21 | 1994-02-22 | Ncr Corporation | Process for forming self-aligned titanium silicide by heating in an oxygen rich environment |
| US5281841A (en) * | 1990-04-06 | 1994-01-25 | U.S. Philips Corporation | ESD protection element for CMOS integrated circuit |
| JPH04321269A (ja) * | 1991-02-05 | 1992-11-11 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型半導体装置およびその製造方法 |
| US5268317A (en) * | 1991-11-12 | 1993-12-07 | Siemens Aktiengesellschaft | Method of forming shallow junctions in field effect transistors |
| JPH06140519A (ja) * | 1992-10-22 | 1994-05-20 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5482895A (en) * | 1993-08-26 | 1996-01-09 | Fujitsu Limited | Method of manufacturing semiconductor devices having silicide electrodes |
| US5420058A (en) * | 1993-12-01 | 1995-05-30 | At&T Corp. | Method of making field effect transistor with a sealed diffusion junction |
| US6284584B1 (en) | 1993-12-17 | 2001-09-04 | Stmicroelectronics, Inc. | Method of masking for periphery salicidation of active regions |
| US6107194A (en) * | 1993-12-17 | 2000-08-22 | Stmicroelectronics, Inc. | Method of fabricating an integrated circuit |
| US5439831A (en) * | 1994-03-09 | 1995-08-08 | Siemens Aktiengesellschaft | Low junction leakage MOSFETs |
| US5849634A (en) * | 1994-04-15 | 1998-12-15 | Sharp Kk | Method of forming silicide film on silicon with oxygen concentration below 1018 /cm3 |
| US5610099A (en) * | 1994-06-28 | 1997-03-11 | Ramtron International Corporation | Process for fabricating transistors using composite nitride structure |
| JPH0837164A (ja) * | 1994-07-21 | 1996-02-06 | Nec Corp | 半導体装置の製造方法 |
| US5496750A (en) * | 1994-09-19 | 1996-03-05 | Texas Instruments Incorporated | Elevated source/drain junction metal oxide semiconductor field-effect transistor using blanket silicon deposition |
| US5472896A (en) * | 1994-11-14 | 1995-12-05 | United Microelectronics Corp. | Method for fabricating polycide gate MOSFET devices |
| EP0724287A3 (en) * | 1995-01-30 | 1999-04-07 | Nec Corporation | Method for fabricating semiconductor device having titanium silicide film |
| JPH09320990A (ja) * | 1996-03-25 | 1997-12-12 | Sharp Corp | 半導体装置の製造方法 |
| US5874351A (en) | 1996-06-13 | 1999-02-23 | Micron Tecnology, Inc. | Sputtered metal silicide film stress control by grain boundary stuffing |
| US6080645A (en) | 1996-10-29 | 2000-06-27 | Micron Technology, Inc. | Method of making a doped silicon diffusion barrier region |
| US5926730A (en) * | 1997-02-19 | 1999-07-20 | Micron Technology, Inc. | Conductor layer nitridation |
| US6015997A (en) * | 1997-02-19 | 2000-01-18 | Micron Technology, Inc. | Semiconductor structure having a doped conductive layer |
| US6262458B1 (en) * | 1997-02-19 | 2001-07-17 | Micron Technology, Inc. | Low resistivity titanium silicide structures |
| US6777759B1 (en) | 1997-06-30 | 2004-08-17 | Intel Corporation | Device structure and method for reducing silicide encroachment |
| US6518155B1 (en) | 1997-06-30 | 2003-02-11 | Intel Corporation | Device structure and method for reducing silicide encroachment |
| US6346438B1 (en) * | 1997-06-30 | 2002-02-12 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
| US6208003B1 (en) * | 1997-09-26 | 2001-03-27 | Nippon Steel Corporation | Semiconductor structure provided with a polycide interconnection layer having a silicide film formed on a polycrystal silicon film |
| US6933577B2 (en) * | 2003-10-24 | 2005-08-23 | International Business Machines Corporation | High performance FET with laterally thin extension |
| US7122413B2 (en) * | 2003-12-19 | 2006-10-17 | Texas Instruments Incorporated | Method to manufacture silicon quantum islands and single-electron devices |
| KR100589490B1 (ko) * | 2003-12-30 | 2006-06-14 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| US7105429B2 (en) * | 2004-03-10 | 2006-09-12 | Freescale Semiconductor, Inc. | Method of inhibiting metal silicide encroachment in a transistor |
| US7569896B2 (en) * | 2006-05-22 | 2009-08-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistors with stressed channels |
| US7364957B2 (en) * | 2006-07-20 | 2008-04-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for semiconductor device with improved source/drain junctions |
| US8999800B2 (en) * | 2012-12-12 | 2015-04-07 | Varian Semiconductor Equipment Associates, Inc. | Method of reducing contact resistance |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6254470A (ja) * | 1985-09-03 | 1987-03-10 | Seiko Epson Corp | 半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4259680A (en) * | 1980-04-17 | 1981-03-31 | Bell Telephone Laboratories, Incorporated | High speed lateral bipolar transistor |
| US4339869A (en) * | 1980-09-15 | 1982-07-20 | General Electric Company | Method of making low resistance contacts in semiconductor devices by ion induced silicides |
| US4558507A (en) * | 1982-11-12 | 1985-12-17 | Nec Corporation | Method of manufacturing semiconductor device |
| DE3304588A1 (de) * | 1983-02-10 | 1984-08-16 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von mos-transistoren mit flachen source/drain-gebieten, kurzen kanallaengen und einer selbstjustierten, aus einem metallsilizid bestehenden kontaktierungsebene |
| US4450620A (en) * | 1983-02-18 | 1984-05-29 | Bell Telephone Laboratories, Incorporated | Fabrication of MOS integrated circuit devices |
| US4597163A (en) * | 1984-12-21 | 1986-07-01 | Zilog, Inc. | Method of improving film adhesion between metallic silicide and polysilicon in thin film integrated circuit structures |
-
1987
- 1987-03-31 US US07/032,836 patent/US4788160A/en not_active Expired - Lifetime
-
1988
- 1988-03-30 JP JP63074873A patent/JP2806477B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6254470A (ja) * | 1985-09-03 | 1987-03-10 | Seiko Epson Corp | 半導体装置の製造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02267943A (ja) * | 1989-04-08 | 1990-11-01 | Nec Corp | Ｍｉｓ型半導体装置の製造方法 |
| JPH04137622A (ja) * | 1989-12-27 | 1992-05-12 | Philips Gloeilampenfab:Nv | 半導体デバイスの製造方法 |
| JPH09199723A (ja) * | 1996-01-23 | 1997-07-31 | Nec Corp | 半導体装置の製造方法 |
| US5955384A (en) * | 1996-01-23 | 1999-09-21 | Nec Corporation | Method of fabricating semiconductor device |
| US5976962A (en) * | 1996-01-23 | 1999-11-02 | Nec Corporation | Method of fabricating semiconductor device |
| US7993992B2 (en) | 1996-10-31 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2006345003A (ja) * | 2006-09-20 | 2006-12-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2010010709A (ja) * | 2009-10-08 | 2010-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP4481361B2 (ja) * | 2009-10-08 | 2010-06-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2010157756A (ja) * | 2010-02-17 | 2010-07-15 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP4628485B2 (ja) * | 2010-02-17 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4788160A (en) | 1988-11-29 |
| JP2806477B2 (ja) | 1998-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63258070A (ja) | 浅いシリサイドの接合の製造方法 | |
| JP3860672B2 (ja) | トランジスタの製造方法およびその製造方法によって製造されたトランジスタ | |
| US4819052A (en) | Merged bipolar/CMOS technology using electrically active trench | |
| US5472894A (en) | Method of fabricating lightly doped drain transistor device | |
| JP2543948B2 (ja) | 半導体装置の製造方法 | |
| JPH0613403A (ja) | Ｍｏｓ集積回路上の自己整列珪化コバルト | |
| JPH0834310B2 (ja) | 半導体装置の製造方法 | |
| JPH03173480A (ja) | 基板の上に横たわる多層導電ラインを有する半導体装置を製作するための方法 | |
| US5198378A (en) | Process of fabricating elevated source/drain transistor | |
| JPH0624226B2 (ja) | スタック形ｃｍｏｓ装置の製造方法 | |
| JPS63141373A (ja) | Ｍｏｓ電界効果トランジスタ構造、集積回路とその製法 | |
| JPS587840A (ja) | 半導体集積回路 | |
| JPS6181670A (ja) | Ｍｏｓ集積回路およびその製造方法 | |
| EP0507446B1 (en) | Structure and method for self-aligned contact formation | |
| US6261932B1 (en) | Method of fabricating Schottky diode and related structure | |
| US4737831A (en) | Semiconductor device with self-aligned gate structure and manufacturing process thereof | |
| US4714685A (en) | Method of fabricating self-aligned silicon-on-insulator like devices | |
| JPH0645562A (ja) | 積層半導体構造製造方法 | |
| US5443994A (en) | Method of fabricating a semiconductor device having a borosilicate glass spacer | |
| US5057455A (en) | Formation of integrated circuit electrodes | |
| US5547903A (en) | Method of elimination of junction punchthrough leakage via buried sidewall isolation | |
| US4797718A (en) | Self-aligned silicon MOS device | |
| EP0497596B1 (en) | Method for fabricating integrated circuit structures | |
| US20020000618A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2959978B2 (ja) | 電界効果トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070724 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |