JP2806477B2 - 浅いシリサイドの接合の製造方法 - Google Patents
浅いシリサイドの接合の製造方法Info
- Publication number
- JP2806477B2 JP2806477B2 JP63074873A JP7487388A JP2806477B2 JP 2806477 B2 JP2806477 B2 JP 2806477B2 JP 63074873 A JP63074873 A JP 63074873A JP 7487388 A JP7487388 A JP 7487388A JP 2806477 B2 JP2806477 B2 JP 2806477B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicide
- forming
- substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021332 silicide Inorganic materials 0.000 title claims description 118
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims description 118
- 238000004519 manufacturing process Methods 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims description 78
- 239000012535 impurity Substances 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 61
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 33
- 229910052710 silicon Inorganic materials 0.000 claims description 33
- 239000010703 silicon Substances 0.000 claims description 33
- 238000002513 implantation Methods 0.000 claims description 18
- 239000003870 refractory metal Substances 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 187
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 46
- 239000010936 titanium Substances 0.000 description 46
- 229910052719 titanium Inorganic materials 0.000 description 46
- 239000007943 implant Substances 0.000 description 26
- 230000008569 process Effects 0.000 description 18
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 16
- 229910021352 titanium disilicide Inorganic materials 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 11
- 238000000137 annealing Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 241000293849 Cordylanthus Species 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000012856 packing Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000005382 thermal cycling Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 101100396994 Drosophila melanogaster Inos gene Proteins 0.000 description 1
- 235000018936 Vitellaria paradoxa Nutrition 0.000 description 1
- MDQSNBJCIVFUAG-UHFFFAOYSA-N [Na].[Na].[Ti] Chemical compound [Na].[Na].[Ti] MDQSNBJCIVFUAG-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/105—Masks, metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/147—Silicides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/923—Diffusion through a layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は一般に、浅い半導体接合に関する、、より詳
細には、本発明は、抵抗率を減少させるためにシリサイ
ド層を用いる浅いソース／ドレイン接合の製法に関す
る。
細には、本発明は、抵抗率を減少させるためにシリサイ
ド層を用いる浅いソース／ドレイン接合の製法に関す
る。
従来技術 集積回路の技術が発展するにつれて、実装密度増加の
要求が増えている。高実装密度は、通常、電子ビーム・
リソグラフィや反応性イオン・エッチング、過渡的アニ
ール等、高度に精巧な工程技術を必要とする、デバイス
の大きさの縮小によって得る。最初に、VLSIを使用し
て、デバイスの寸法を縮小することにより実装密度を得
る。平面に沿う方向の寸法に於いては、様々な組合わせ
の幅と長さを縮小して、この密度の増加を提供する。更
に、酸化物や、不純物注入領域、金属相互接続等、様々
な構造の深さも又、説明しなければならず、適当な動作
特性を確実にするために寸法調整を行なわなければなら
ない。
要求が増えている。高実装密度は、通常、電子ビーム・
リソグラフィや反応性イオン・エッチング、過渡的アニ
ール等、高度に精巧な工程技術を必要とする、デバイス
の大きさの縮小によって得る。最初に、VLSIを使用し
て、デバイスの寸法を縮小することにより実装密度を得
る。平面に沿う方向の寸法に於いては、様々な組合わせ
の幅と長さを縮小して、この密度の増加を提供する。更
に、酸化物や、不純物注入領域、金属相互接続等、様々
な構造の深さも又、説明しなければならず、適当な動作
特性を確実にするために寸法調整を行なわなければなら
ない。
VLIS使用により実装密度を増加する為には、様々な導
電性の層のシート抵抗を減少させ、又、集積回路のソー
ス／ドレイン領域などの様々な半導体接合の接合漏れ電
流及び不純物の深さ方向の分布（プロファイル）も減少
させる必要がある。半導体接合に関するシート抵抗を減
らすには、最初に難溶融性金属（リフラクトリ・メタ
ル）を被着してから、それを下にあるシリコンと反応さ
せてシリサイドを形成することにより、表面をシリサイ
ドにするという一つの技術が用いられている。それか
ら、接合を、それを形成した後にシリサイドを通して注
入するか、或いはその形成の前に注入するかのどちらか
によって、形成する。しかし、シリサイドの接合を形成
するのに必要な、一層高い反応温度は、ソース／ドレイ
ン接合とシリサイド層との間の界面に於ける分離や、接
合の増加した横方向の拡散等のために、接合の完全性に
関する問題を起こし得る。更に、シリサイドの接合を形
成する為に用いるシリサイド工程や注入工程は、工程を
複雑にし過ぎたり、工程全体に必要な熱サイクルの数を
増やし過ぎたりせずに、所定の工程の流れに統合しなけ
ればならない。熱サイクル数を少しでも増加すると、デ
バイスの効果を恐らく害するであろう。
電性の層のシート抵抗を減少させ、又、集積回路のソー
ス／ドレイン領域などの様々な半導体接合の接合漏れ電
流及び不純物の深さ方向の分布（プロファイル）も減少
させる必要がある。半導体接合に関するシート抵抗を減
らすには、最初に難溶融性金属（リフラクトリ・メタ
ル）を被着してから、それを下にあるシリコンと反応さ
せてシリサイドを形成することにより、表面をシリサイ
ドにするという一つの技術が用いられている。それか
ら、接合を、それを形成した後にシリサイドを通して注
入するか、或いはその形成の前に注入するかのどちらか
によって、形成する。しかし、シリサイドの接合を形成
するのに必要な、一層高い反応温度は、ソース／ドレイ
ン接合とシリサイド層との間の界面に於ける分離や、接
合の増加した横方向の拡散等のために、接合の完全性に
関する問題を起こし得る。更に、シリサイドの接合を形
成する為に用いるシリサイド工程や注入工程は、工程を
複雑にし過ぎたり、工程全体に必要な熱サイクルの数を
増やし過ぎたりせずに、所定の工程の流れに統合しなけ
ればならない。熱サイクル数を少しでも増加すると、デ
バイスの効果を恐らく害するであろう。
発明が解決しようとする問題点 ここに開示する本発明は、浅いシリサイドのソース／
ドレイン接合を形成する方法から成る。この方法は、最
初に活性領域をシリコン基板中に形成することと、次に
ゲート電極を上部表面と側壁を有する活性領域の上に形
成する段階とを含む。
ドレイン接合を形成する方法から成る。この方法は、最
初に活性領域をシリコン基板中に形成することと、次に
ゲート電極を上部表面と側壁を有する活性領域の上に形
成する段階とを含む。
それから、難溶融性金属の層を活性領域とゲート電極の
上に形成してから反応させて、その難溶融性金属層がシ
リコンとに接触するところにシリサイドを形成する。そ
の次に、不純物をシリサイドの表面から注入して、その
後、難溶融性金属層のシリサイドでない部分を除去す
る。それから、不純物を更に基板下３へ追いやて、シリ
サイド層の下のシリコンに冶金学的接合を形成する。
上に形成してから反応させて、その難溶融性金属層がシ
リコンとに接触するところにシリサイドを形成する。そ
の次に、不純物をシリサイドの表面から注入して、その
後、難溶融性金属層のシリサイドでない部分を除去す
る。それから、不純物を更に基板下３へ追いやて、シリ
サイド層の下のシリコンに冶金学的接合を形成する。
本発明の他の実施例に於いて、ゲート電極を多結晶シ
リコンで形成しパターニングして、電極を形成する。酸
化物層をゲート電極の側壁に形成するが、最初に酸化物
に相当する層を形成してから、ゲート電極の側壁と接触
する部分のもの以外の酸化物を異方性に除去することに
より、この酸化物層を形成する。
リコンで形成しパターニングして、電極を形成する。酸
化物層をゲート電極の側壁に形成するが、最初に酸化物
に相当する層を形成してから、ゲート電極の側壁と接触
する部分のもの以外の酸化物を異方性に除去することに
より、この酸化物層を形成する。
更に、本発明の他の実施例に於いて、形成された複数
の活性領域があり、その活性領域は、厚いフィールド酸
化物領域により分離されている。難溶融性金属は、フィ
ールド酸化物と活性領域の交叉部分の間のマスクとして
働き、不純物がこの交叉部分から侵入するのを防ぐ。
の活性領域があり、その活性領域は、厚いフィールド酸
化物領域により分離されている。難溶融性金属は、フィ
ールド酸化物と活性領域の交叉部分の間のマスクとして
働き、不純物がこの交叉部分から侵入するのを防ぐ。
本発明の更に多の実施例に於いて、難溶融性金属層の
形成に先立って、又、ゲート電極の形成に続いて、第二
の導電型の少量の不純物を基板中に注入する。
形成に先立って、又、ゲート電極の形成に続いて、第二
の導電型の少量の不純物を基板中に注入する。
スパッタリングした難溶融性金属層に、そのシリサイ
ドでない部分を除去する前に、不純物を注入する工程に
より、注入した不純物を、ゲート電極で定めるチャネル
領域から分れさせるという技術的な利点を提供する。追
加的な技術利点は、堀領域の外側にシリサイドでないチ
タンが在ることによって、隣接のトランジスタの間に増
加した分離が実現されるということに於いて提供される
が、その存在により、必要な注入領域の外側の基板の領
域に注入した不純物材料の通過を防ぐ。難溶融性金属層
のこのシリサイドでない部分はマスクとして機能する。
ドでない部分を除去する前に、不純物を注入する工程に
より、注入した不純物を、ゲート電極で定めるチャネル
領域から分れさせるという技術的な利点を提供する。追
加的な技術利点は、堀領域の外側にシリサイドでないチ
タンが在ることによって、隣接のトランジスタの間に増
加した分離が実現されるということに於いて提供される
が、その存在により、必要な注入領域の外側の基板の領
域に注入した不純物材料の通過を防ぐ。難溶融性金属層
のこのシリサイドでない部分はマスクとして機能する。
添付図面に関連して次の説明を参照することにより、
本発明及びその利点をより完全に理解することができる
であろう。
本発明及びその利点をより完全に理解することができる
であろう。
実施例 さて、第１図を説明するが、同図では、ゲート、ソー
ス、ドレインを有する典型的なトランジスタの製造工程
の一つの段階の断面図を説明する。簡単にするために、
NMOS工程のみを説明する。しかし、以下に説明する工程
段階は、僅かの変更のみでPMOSデバイスやCMOSデバイス
の工程に同様に用いることができるということを理解さ
れたい。
ス、ドレインを有する典型的なトランジスタの製造工程
の一つの段階の断面図を説明する。簡単にするために、
NMOS工程のみを説明する。しかし、以下に説明する工程
段階は、僅かの変更のみでPMOSデバイスやCMOSデバイス
の工程に同様に用いることができるということを理解さ
れたい。
NMOS集積回路の従来の製法に於いて、Ｐ形半導体材料
の薄いウェハ、例えば、第１図の参照符号10で定めるも
のを、まず、酸化物／窒化物層で覆う。それから、これ
らの層をパターニングして、導電性決定不純物が拡散さ
れるべき領域をその下に定め、活性領域を形成し、これ
を「堀」と呼ぶ。次に、Ｐ形不純物を堀領域の外側の基
板の部分に注入し、チャネル・ストップ或いは分離領域
を形成する。これらは参照符号12で示す。それから、基
板10を約900℃の蒸気酸化工程にかけ、フィールド酸化
物層として示される表面絶縁層14を形成する。これによ
り、十分な厚さの層が生じるが、後で、薄い金属化の層
を用いる場合デバイスが通常に作動するときに発生する
いかなる電界も、絶縁層を故意に薄くしたところのもの
以外の半導体素子のこれらの部分の作動に悪影響を及ぼ
すのには不十分であるような厚さの層が形成される。窒
化物のキャプをそれから除去し、トランジスタのゲート
電極を形成する。
の薄いウェハ、例えば、第１図の参照符号10で定めるも
のを、まず、酸化物／窒化物層で覆う。それから、これ
らの層をパターニングして、導電性決定不純物が拡散さ
れるべき領域をその下に定め、活性領域を形成し、これ
を「堀」と呼ぶ。次に、Ｐ形不純物を堀領域の外側の基
板の部分に注入し、チャネル・ストップ或いは分離領域
を形成する。これらは参照符号12で示す。それから、基
板10を約900℃の蒸気酸化工程にかけ、フィールド酸化
物層として示される表面絶縁層14を形成する。これによ
り、十分な厚さの層が生じるが、後で、薄い金属化の層
を用いる場合デバイスが通常に作動するときに発生する
いかなる電界も、絶縁層を故意に薄くしたところのもの
以外の半導体素子のこれらの部分の作動に悪影響を及ぼ
すのには不十分であるような厚さの層が形成される。窒
化物のキャプをそれから除去し、トランジスタのゲート
電極を形成する。
まず、擬似（ダミー）ゲート酸化物を厚さ約250Åで
フィールド酸化物層14の間の堀領域の上に形成すること
により、トランジスタのゲート電極を形成する。それか
らＰ形不純物の低濃度のしきい値制御のための注入を堀
領域に行ない、次に、擬似ゲート酸化物の除去と、続く
ゲート酸化物層16の成長を引き続き行なう。それから、
多結晶シリコンの層を基板10に被着しパターニングし
て、ゲート酸化物層16の上にゲート電極18を形成する
が、このゲート電極18はチャネル領域20をこのゲート電
極18の真下に定める。
フィールド酸化物層14の間の堀領域の上に形成すること
により、トランジスタのゲート電極を形成する。それか
らＰ形不純物の低濃度のしきい値制御のための注入を堀
領域に行ない、次に、擬似ゲート酸化物の除去と、続く
ゲート酸化物層16の成長を引き続き行なう。それから、
多結晶シリコンの層を基板10に被着しパターニングし
て、ゲート酸化物層16の上にゲート電極18を形成する
が、このゲート電極18はチャネル領域20をこのゲート電
極18の真下に定める。
上記の工程は、CMOS及びPMOSデバイスのものと同一で
あるが、CMOS工程に於いては、逆の導電型のウェルを定
めなければならず、これらの逆の導電型のウェルを用い
て逆導電型トランジスタを形成するという例外がある。
これは、ウェルを定めるための工程の前工程に於ける追
加的な注入段階と、又、ウェルを適切な深さに設けるた
めの追加的なアニール段階を必要とする。これは、堀領
域及びフィールド酸化物層14のパターニング及び形成に
先立って行なう。
あるが、CMOS工程に於いては、逆の導電型のウェルを定
めなければならず、これらの逆の導電型のウェルを用い
て逆導電型トランジスタを形成するという例外がある。
これは、ウェルを定めるための工程の前工程に於ける追
加的な注入段階と、又、ウェルを適切な深さに設けるた
めの追加的なアニール段階を必要とする。これは、堀領
域及びフィールド酸化物層14のパターニング及び形成に
先立って行なう。
さて、第２図を説明するが、同図では、工程の次の段
階の断面図を説明する。第２図で説明する段階に於い
て、LPCVD酸化物に相当する層を基板10上に厚さ約300Å
に被着或いは成長のどちらかをする。それから、この層
を異方性エッチングにかけ、平面から酸化物を除去す
る。このエッチングにより、ゲート電極18の両側に側壁
酸化物22が残るが、それは、厚さ約300Åである。側壁
酸化物層22の目的は、ゲート電極18の側面、或いは、垂
直面を封じることであり、以下でより詳細に説明する。
側壁酸化物を形成する工程は、テキサス・インスツスメ
ンツ社を譲受人とする米国特許第4,356,040号で説明さ
れている。
階の断面図を説明する。第２図で説明する段階に於い
て、LPCVD酸化物に相当する層を基板10上に厚さ約300Å
に被着或いは成長のどちらかをする。それから、この層
を異方性エッチングにかけ、平面から酸化物を除去す
る。このエッチングにより、ゲート電極18の両側に側壁
酸化物22が残るが、それは、厚さ約300Åである。側壁
酸化物層22の目的は、ゲート電極18の側面、或いは、垂
直面を封じることであり、以下でより詳細に説明する。
側壁酸化物を形成する工程は、テキサス・インスツスメ
ンツ社を譲受人とする米国特許第4,356,040号で説明さ
れている。
側壁酸化物層22を形成した後、堀の露出した領域にリン
を軽く注入することにより、ソース／ドレインの拡張さ
れた注入領域を形成する。リンは約２×1013cm-2の量に
注入して、Ｐ形基板10にＮ形領域を提供する。フィール
ド酸化物層14の他に、ゲート電極18と側壁酸化物層22を
形成する多結晶シリコン材料は、堀の外側の全領域とチ
ャネル領域20を効果的に覆う。これにより、結果とし
て、ゲート電極18の一方の側に形成されるＮ形ソース／
ドレインの拡張された注入領域24と、ゲート電極18のも
う一方の側に形成されるソース／ドレインの拡張された
注入領域26が生じる。これ自己整合工程と呼ぶ。側壁酸
化物22の厚さは、ソース／ドレインの拡張された注入領
域24及び26の端をチャネル領域20から離すために間隔を
あける機能を果たすということに注意することは重要で
ある。次の工程段階及び関連する熱サイクルにより、幾
らかの横方向の「拡散」が結果として生じ、それは、本
質的には、ソース／ドレインの拡張された注入領域24及
び26のＮ形不純物がチャネル領域20の方へ移動すること
になる。デバイス作動の立場から、ソース／ドレインの
拡張された注入領域24及び26の端が、チャネル領域20の
中にも、ゲート電極18の下にも広がらず、しかし、そこ
にできるだけ近付くということは重要である。
を軽く注入することにより、ソース／ドレインの拡張さ
れた注入領域を形成する。リンは約２×1013cm-2の量に
注入して、Ｐ形基板10にＮ形領域を提供する。フィール
ド酸化物層14の他に、ゲート電極18と側壁酸化物層22を
形成する多結晶シリコン材料は、堀の外側の全領域とチ
ャネル領域20を効果的に覆う。これにより、結果とし
て、ゲート電極18の一方の側に形成されるＮ形ソース／
ドレインの拡張された注入領域24と、ゲート電極18のも
う一方の側に形成されるソース／ドレインの拡張された
注入領域26が生じる。これ自己整合工程と呼ぶ。側壁酸
化物22の厚さは、ソース／ドレインの拡張された注入領
域24及び26の端をチャネル領域20から離すために間隔を
あける機能を果たすということに注意することは重要で
ある。次の工程段階及び関連する熱サイクルにより、幾
らかの横方向の「拡散」が結果として生じ、それは、本
質的には、ソース／ドレインの拡張された注入領域24及
び26のＮ形不純物がチャネル領域20の方へ移動すること
になる。デバイス作動の立場から、ソース／ドレインの
拡張された注入領域24及び26の端が、チャネル領域20の
中にも、ゲート電極18の下にも広がらず、しかし、そこ
にできるだけ近付くということは重要である。
ソース／ドレインの拡張された注入領域24及び26を、
側壁酸化物層22の形成に先立って、形成することができ
るということが可能である。これは、本デバイスに於い
て、容易に実行することができる、従来の工程である。
しかし、酸化側壁物22の形成後に、ソース／ドレインの
拡張された注入領域24及び26を形成することにより、更
に300Å間隔を開けることが達成されるが、その間隔は
次の熱サイクル後に何パーセントかが減ることになる。
側壁酸化物層22の形成に先立って、形成することができ
るということが可能である。これは、本デバイスに於い
て、容易に実行することができる、従来の工程である。
しかし、酸化側壁物22の形成後に、ソース／ドレインの
拡張された注入領域24及び26を形成することにより、更
に300Å間隔を開けることが達成されるが、その間隔は
次の熱サイクル後に何パーセントかが減ることになる。
ソース／ドレインの拡張された注入領域24及び26を形
成した後、第３図に示すように、難溶融性金属であるチ
タンの層28を真空装置中で基板の表面に、約1000Åの厚
さに、スパッタリングする。これは、制御電極18の露出
したポリシリコン表面、ソース／ドレインの拡張された
注入領域24及び26の露出したシリコン表面、側壁酸化物
22、及びフィールド酸化物層の表面との上にくる層であ
る。一般に、チタン層28のスパッタリングの前に、1.0
％の塩酸のウェット・エッチングを行ない、ゲート電極
18の表面と、ソース／ドレインの拡張された注入領域24
及び26が形成される堀の表面に、残留酸化物がなにも残
らないということを確実にする。
成した後、第３図に示すように、難溶融性金属であるチ
タンの層28を真空装置中で基板の表面に、約1000Åの厚
さに、スパッタリングする。これは、制御電極18の露出
したポリシリコン表面、ソース／ドレインの拡張された
注入領域24及び26の露出したシリコン表面、側壁酸化物
22、及びフィールド酸化物層の表面との上にくる層であ
る。一般に、チタン層28のスパッタリングの前に、1.0
％の塩酸のウェット・エッチングを行ない、ゲート電極
18の表面と、ソース／ドレインの拡張された注入領域24
及び26が形成される堀の表面に、残留酸化物がなにも残
らないということを確実にする。
第４図に示すように、チタン層28の形成後、温度約67
5℃で、アルゴンと窒素の雰囲気中で約30分間、このチ
タンを反応させる。この反応により、ソース／ドレイン
の拡張された注入領域24及び26を形成する堀のシリコン
に隣接するチタン層28の部分と、ゲート電極18の露出し
た上面に隣接するチタン層の部分とが、シリコン或いは
ポリシリコンを消費して、二ケイ化チタン（titanium d
isilicide）を形成することが可能になる。二ケイ化チ
タンは難溶融性金属である。これは約1500Åの二ケイ化
チタンの厚さに結果としてなる。従って、ソース／ドレ
インの拡張された注入領域26の上に形成されるシリサイ
ド層32、及び、ゲート電極18の上面に形成されるシリサ
イド層34の他に、ソース／ドレインの拡張された注入領
域24の上にシリサイド層30が形成される。このシリサイ
ド層30及び32は、ドーピングしてソース／ドレインの拡
張された注入領域24及び26の部分を形成したシリコンの
一部分を消費し、よって、その実効幅を減らす。
5℃で、アルゴンと窒素の雰囲気中で約30分間、このチ
タンを反応させる。この反応により、ソース／ドレイン
の拡張された注入領域24及び26を形成する堀のシリコン
に隣接するチタン層28の部分と、ゲート電極18の露出し
た上面に隣接するチタン層の部分とが、シリコン或いは
ポリシリコンを消費して、二ケイ化チタン（titanium d
isilicide）を形成することが可能になる。二ケイ化チ
タンは難溶融性金属である。これは約1500Åの二ケイ化
チタンの厚さに結果としてなる。従って、ソース／ドレ
インの拡張された注入領域26の上に形成されるシリサイ
ド層32、及び、ゲート電極18の上面に形成されるシリサ
イド層34の他に、ソース／ドレインの拡張された注入領
域24の上にシリサイド層30が形成される。このシリサイ
ド層30及び32は、ドーピングしてソース／ドレインの拡
張された注入領域24及び26の部分を形成したシリコンの
一部分を消費し、よって、その実効幅を減らす。
最初のチタン層28を、シリサイド層30、32、及び34の
ところだけ、二ケイ化チタンに変える。チタン層28が部
分的にのみ残る。これらは、フィールド酸化物層14上に
ある部分36、シリサイド層30に隣接する側壁酸化物層22
の上にある部分38、及びシリサイド層32に隣接する側壁
酸化物層22上にある部分40である。チタンをアルゴンと
窒化物の雰囲気中で反応させたので、領域36、38、及び
40のチタンの露出した表面の部分が窒化物チタンに変わ
ることになる。更に、フィールド酸化物或いは側壁酸化
物に隣接するシリサイドでないチタンの部分は酸化物チ
タンに変わることになる。
ところだけ、二ケイ化チタンに変える。チタン層28が部
分的にのみ残る。これらは、フィールド酸化物層14上に
ある部分36、シリサイド層30に隣接する側壁酸化物層22
の上にある部分38、及びシリサイド層32に隣接する側壁
酸化物層22上にある部分40である。チタンをアルゴンと
窒化物の雰囲気中で反応させたので、領域36、38、及び
40のチタンの露出した表面の部分が窒化物チタンに変わ
ることになる。更に、フィールド酸化物或いは側壁酸化
物に隣接するシリサイドでないチタンの部分は酸化物チ
タンに変わることになる。
チタンをシリコンと反応させて二ケイ化チタンを形成
した後、注入工程を施して、表面からシリサイド中に、
Ｎ形不純物を注入する。以下に説明するように、それか
ら、これらの不純物を下方に基板まで拡散し、ソース／
ドレインの拡張された注入領域24及び26の下にソース／
ドレイン接合を形成する。この注入は、いかなる基本的
なソース／ドレイン注入でもよいが、好ましい実施例に
於いては、この注入は、最初に砒素を注入してから、リ
ンの注入を次に行なう、二段階の注入を用いる。
した後、注入工程を施して、表面からシリサイド中に、
Ｎ形不純物を注入する。以下に説明するように、それか
ら、これらの不純物を下方に基板まで拡散し、ソース／
ドレインの拡張された注入領域24及び26の下にソース／
ドレイン接合を形成する。この注入は、いかなる基本的
なソース／ドレイン注入でもよいが、好ましい実施例に
於いては、この注入は、最初に砒素を注入してから、リ
ンの注入を次に行なう、二段階の注入を用いる。
砒素の注入は、125Kev乃至180Kveの電圧で６×1015cm
-2の量の、基本的な二倍電荷の注入である。それから、
リンを110乃至180Kveの電圧で４×1014cm-2の量に注入
する。代わりに、リンだけを約３×1015inos/cm2の量で
110乃至180Kveの電圧で注入してもよい。電圧は様々で
もよいが、目標は、シリサイド層30及び32の表面から所
定の深さに注入した後に、不純物分布（ドーパント・プ
ロファイル）のピークを定めることである。好ましい実
施例に於いて、このピークは、シリサイド層30及び32の
間に形成された接合と、ソース／ドレインの拡張された
注入領域24及び26のそれぞれに近く定める。しかし、こ
の不純物は、シリサイド内、或いは、シリサイドの下の
基板中のいかなる点に定めてもよい。次のアニール工程
では、この不純物は下方に基板まで拡散して、ソース及
びドレイン接合を形成する。もし、CMOS工程を用いた場
合、これは、代わりに、Ｎ及びＰチャネル・デバイスを
覆い、又、Ｐチャネル・デバイスに更にＰ形不純物を施
すことが必要となる。
-2の量の、基本的な二倍電荷の注入である。それから、
リンを110乃至180Kveの電圧で４×1014cm-2の量に注入
する。代わりに、リンだけを約３×1015inos/cm2の量で
110乃至180Kveの電圧で注入してもよい。電圧は様々で
もよいが、目標は、シリサイド層30及び32の表面から所
定の深さに注入した後に、不純物分布（ドーパント・プ
ロファイル）のピークを定めることである。好ましい実
施例に於いて、このピークは、シリサイド層30及び32の
間に形成された接合と、ソース／ドレインの拡張された
注入領域24及び26のそれぞれに近く定める。しかし、こ
の不純物は、シリサイド内、或いは、シリサイドの下の
基板中のいかなる点に定めてもよい。次のアニール工程
では、この不純物は下方に基板まで拡散して、ソース及
びドレイン接合を形成する。もし、CMOS工程を用いた場
合、これは、代わりに、Ｎ及びＰチャネル・デバイスを
覆い、又、Ｐチャネル・デバイスに更にＰ形不純物を施
すことが必要となる。
Ｎ形不純物をシリサイド層30及び32に注入した後、そ
れから、基板をパターニングして、エッチングし、二ケ
イ化チタンに影響を及ぼさずに、チタン層28のシリサイ
ドでない部分とパターニングしていない部分を除去す
る。例えば、適切なウェット・エッチングは硫酸及び過
酸化水素の溶液である。チタンのみがシリコン或いは多
結晶シリコンと反応してシリサイドを形成するので、フ
ィールド酸化物層14を覆う部分36と側壁酸化物領域22を
覆う最初のチタン層28の部分38及び40は、そこから除去
されるシリサイドでないチタンを有することになる。こ
のウェット・エッチングにより、二セイ化チタン以外、
導電性の層が何も後に残らないように、窒化チタンと酸
化チタンの両方を侵す。この二ケイ化チタン工程は、テ
キサス・インスツルメンツ社を譲受人とする米国特許第
4,545,116号で説明されている。
れから、基板をパターニングして、エッチングし、二ケ
イ化チタンに影響を及ぼさずに、チタン層28のシリサイ
ドでない部分とパターニングしていない部分を除去す
る。例えば、適切なウェット・エッチングは硫酸及び過
酸化水素の溶液である。チタンのみがシリコン或いは多
結晶シリコンと反応してシリサイドを形成するので、フ
ィールド酸化物層14を覆う部分36と側壁酸化物領域22を
覆う最初のチタン層28の部分38及び40は、そこから除去
されるシリサイドでないチタンを有することになる。こ
のウェット・エッチングにより、二セイ化チタン以外、
導電性の層が何も後に残らないように、窒化チタンと酸
化チタンの両方を侵す。この二ケイ化チタン工程は、テ
キサス・インスツルメンツ社を譲受人とする米国特許第
4,545,116号で説明されている。
上記の工程を、ゲート電極18の側壁に於ける二ケイ化
チタンの形成を防ぐために側壁酸化物を用いて説明した
が、もし、難溶融性金属層をゲート酸化物層16の厚さと
ほぼ等しい厚さにスパッタリングすれば、この段階は削
除することができる。これにより、ゲート酸化物層16の
側壁上に形成された酸化チタンに結果として成るが、こ
れは、ウェット・エッチングで窒化チタンにより除去す
ることになる。重要なことは、短絡が、ゲート電極18と
ソース及びドレイン接合との間に形成されないというこ
とであり、酸化チタンをゲート酸化物層の側壁に形成す
ることによりこれを防ぐが、これは、難溶融性金属層が
ソースまたはドレイン拡散領域から側壁の上にゲート電
極18まで拡がるシリサイドを形成するほど厚くない場合
である。
チタンの形成を防ぐために側壁酸化物を用いて説明した
が、もし、難溶融性金属層をゲート酸化物層16の厚さと
ほぼ等しい厚さにスパッタリングすれば、この段階は削
除することができる。これにより、ゲート酸化物層16の
側壁上に形成された酸化チタンに結果として成るが、こ
れは、ウェット・エッチングで窒化チタンにより除去す
ることになる。重要なことは、短絡が、ゲート電極18と
ソース及びドレイン接合との間に形成されないというこ
とであり、酸化チタンをゲート酸化物層の側壁に形成す
ることによりこれを防ぐが、これは、難溶融性金属層が
ソースまたはドレイン拡散領域から側壁の上にゲート電
極18まで拡がるシリサイドを形成するほど厚くない場合
である。
第５図に示すように、この反応したチタン層36のパタ
ーニングにより、窒化チタンからの局部的相互接続の形
成を提供する。第一の局部的相互接続45を、その一方の
端が、シリサイド層30につながり、もう一方の端がシリ
サイド層30の隣接するフィールド酸化物層14の上にある
ように形成する。第二の局部相互接続47はその一方の端
がシリサイド層32につながり、もる一方の端がシリサイ
ド層32に隣接するフィールド酸化物層14の上にあるよう
に形成する。
ーニングにより、窒化チタンからの局部的相互接続の形
成を提供する。第一の局部的相互接続45を、その一方の
端が、シリサイド層30につながり、もう一方の端がシリ
サイド層30の隣接するフィールド酸化物層14の上にある
ように形成する。第二の局部相互接続47はその一方の端
がシリサイド層32につながり、もる一方の端がシリサイ
ド層32に隣接するフィールド酸化物層14の上にあるよう
に形成する。
不純物をシリサイド層30及び32に注入し、反応しない
チタンを除去した後、その次に基板を30分間、約800℃
の温度でアルゴンの雰囲気中でアニーリングして安定化
させ、二ケイ化チタンの抵抗率を更に下げる。この二ケ
イ化チタンにより、それが下に形成される部分の全シリ
コン領域の導電性が増加し、又、自己整合工程が構成さ
れる。更に、不純物を基板10のシリコンへ追いやり、シ
リサイド層30及び32の下に冶金学的接合を形成する。
チタンを除去した後、その次に基板を30分間、約800℃
の温度でアルゴンの雰囲気中でアニーリングして安定化
させ、二ケイ化チタンの抵抗率を更に下げる。この二ケ
イ化チタンにより、それが下に形成される部分の全シリ
コン領域の導電性が増加し、又、自己整合工程が構成さ
れる。更に、不純物を基板10のシリコンへ追いやり、シ
リサイド層30及び32の下に冶金学的接合を形成する。
最下の接合に隣接するシリサイド層30及び32に最初に
注入し不純物を、アニーリング段階により、基板中に外
側と下方に拡散すると、二方向に拡散される。第一の方
向は基板中下方に、又、第二の方向は横方向になる。下
方の拡散を「深さ」と呼ぶ。好ましい実施例に於いて、
又、基板中の全熱サイクルを完了した後、これは結果と
して約1500Åの深さで、約100Åの横方向の拡散の接合
となる。これにより、シリサイド層30の下にＮ＋領域を
42を形成して、ソース／ドレイン領域の一方を提供し、
又、シリサイド層32の下にＮ＋領域44を形成してソース
／ドレイン領域のもう一方を提供する。
注入し不純物を、アニーリング段階により、基板中に外
側と下方に拡散すると、二方向に拡散される。第一の方
向は基板中下方に、又、第二の方向は横方向になる。下
方の拡散を「深さ」と呼ぶ。好ましい実施例に於いて、
又、基板中の全熱サイクルを完了した後、これは結果と
して約1500Åの深さで、約100Åの横方向の拡散の接合
となる。これにより、シリサイド層30の下にＮ＋領域を
42を形成して、ソース／ドレイン領域の一方を提供し、
又、シリサイド層32の下にＮ＋領域44を形成してソース
／ドレイン領域のもう一方を提供する。
シリサイド層30及び32に、それらの形成後に、不純物
を注入したが、不純物を注入する代わりの方法として、
それをシリサイド層30及び32の形成の前に注入するもの
がある。これを第４図に、基板の方へ下方に向いた矢印
で示す。いったん、不純物をチタン層28に注入すると、
チタン層28が反応して、、シリサイド層30及び32を形成
する。この反応が675℃で発生するので、この反応によ
り、不純物が下方に幾らか拡散されて、ソース／ドレイ
ン接合42及び44を形成する。接合をよりはっきりと定め
るためにアニーリング工程を用いてもよい。しかし、適
切な接合を形成するために、基板をアニーリングすべき
存続時間を短くすることが可能であろう。
を注入したが、不純物を注入する代わりの方法として、
それをシリサイド層30及び32の形成の前に注入するもの
がある。これを第４図に、基板の方へ下方に向いた矢印
で示す。いったん、不純物をチタン層28に注入すると、
チタン層28が反応して、、シリサイド層30及び32を形成
する。この反応が675℃で発生するので、この反応によ
り、不純物が下方に幾らか拡散されて、ソース／ドレイ
ン接合42及び44を形成する。接合をよりはっきりと定め
るためにアニーリング工程を用いてもよい。しかし、適
切な接合を形成するために、基板をアニーリングすべき
存続時間を短くすることが可能であろう。
さて、第5a図を説明するが、同図では、チャネル領域
20及びＮ＋領域44の拡大図を説明する。シリサイド層32
がチャネル領域20から分かれているのが分る。この分れ
は、側壁酸化物層22の厚さにより定められる。設計選択
の問題であり、注入した領域44の横方向の拡散を説明す
る。以上に説明した、Ｎ形ソース／ドレインの拡張され
た注入領域26を提供して、チャネル領域20と接触させ
る。これは、低濃度注入なので、より制御可能で導電性
のソース及びドレイン領域と、チャネル領域の間により
明確に定めた境界を提供し、又、チャネル領域の端とよ
り正確に整合するであろう。しかし、Ｎ＋領域44の端の
分れは、側壁酸化物層22の厚さと、基板に最初にスパッ
タリングしたチタン層28の厚さにより、調整することが
できるので、ソース／ドレインの拡張された注入領域26
を削除してもよい。
20及びＮ＋領域44の拡大図を説明する。シリサイド層32
がチャネル領域20から分かれているのが分る。この分れ
は、側壁酸化物層22の厚さにより定められる。設計選択
の問題であり、注入した領域44の横方向の拡散を説明す
る。以上に説明した、Ｎ形ソース／ドレインの拡張され
た注入領域26を提供して、チャネル領域20と接触させ
る。これは、低濃度注入なので、より制御可能で導電性
のソース及びドレイン領域と、チャネル領域の間により
明確に定めた境界を提供し、又、チャネル領域の端とよ
り正確に整合するであろう。しかし、Ｎ＋領域44の端の
分れは、側壁酸化物層22の厚さと、基板に最初にスパッ
タリングしたチタン層28の厚さにより、調整することが
できるので、ソース／ドレインの拡張された注入領域26
を削除してもよい。
Ｎ＋領域44の端とチャネル領域20の端との間の距離
は、側壁酸化物層22の厚さにチタン層28の厚さを加え、
注入領域44の横方向の拡散を引いたものと等しい。好ま
しい実施例に於いては、チタン層は、厚さ約1000Å、側
壁酸化物22は厚さ約300Å、横方向の拡散は約1000Åで
ある。この結果、ソース／ドレイン領域44の端は、チャ
ネル領域20の端を注入領域の横方向の拡散とほぼ等し
い、約300Åに、名目上、整合されることになる。も
し、側壁酸化物の厚さが減り、チタン層28の厚さも同様
に減った場合、この寸法もまた減少し得る。更に、アニ
ーリング段階での一層長い間の熱サイクルは、好ましく
はないが、同様にこの距離の縮小の原因となる。
は、側壁酸化物層22の厚さにチタン層28の厚さを加え、
注入領域44の横方向の拡散を引いたものと等しい。好ま
しい実施例に於いては、チタン層は、厚さ約1000Å、側
壁酸化物22は厚さ約300Å、横方向の拡散は約1000Åで
ある。この結果、ソース／ドレイン領域44の端は、チャ
ネル領域20の端を注入領域の横方向の拡散とほぼ等し
い、約300Åに、名目上、整合されることになる。も
し、側壁酸化物の厚さが減り、チタン層28の厚さも同様
に減った場合、この寸法もまた減少し得る。更に、アニ
ーリング段階での一層長い間の熱サイクルは、好ましく
はないが、同様にこの距離の縮小の原因となる。
第６図に示すように、ソース／ドレイン接合42及び44
を形成した後、分離のための酸化物の中間層49が基板上
に被着され、その中間層にコンタト・ホールがあけら
れ、相互接続45及び47のそれぞれを通して、シリサイド
のソース／ドレイン領域30及び32、及びシリサイドのゲ
ート領域34とつなげる。それから、コンタクト46および
48をコンタクト・ホールから局部的相互接続45及び47に
それぞれ形成し、又、コンタクト50を中間層の酸化物49
を通して、ゲート電極18の上部にあるシリサイド層34に
形成する。図には示してないが、それから、次に相互接
続の金属化段階を行なって、集積回路を完成する。
を形成した後、分離のための酸化物の中間層49が基板上
に被着され、その中間層にコンタト・ホールがあけら
れ、相互接続45及び47のそれぞれを通して、シリサイド
のソース／ドレイン領域30及び32、及びシリサイドのゲ
ート領域34とつなげる。それから、コンタクト46および
48をコンタクト・ホールから局部的相互接続45及び47に
それぞれ形成し、又、コンタクト50を中間層の酸化物49
を通して、ゲート電極18の上部にあるシリサイド層34に
形成する。図には示してないが、それから、次に相互接
続の金属化段階を行なって、集積回路を完成する。
さて、第7a図及び7b図を説明するが、同図には、第３
図及び第４図の工程段階に相当する注入段階に先立っ
て、反応しないチタンを除去する、従来技術の工程段階
を説明する。基板の断面図を示す。第7a図には、チャネ
ル・ストップ54が下に形成されたフィールド酸化物の層
52を示す。シリサイド層56はフィールド酸化物層52の一
方の側に形成し、又、シリサイド層58はもう一方の側に
形成する。シリサイド層56及び58はフィールド酸化物層
52により分離される二つの堀の中に形成し、このシリサ
イド層56及び58により二種類のトランジスタのソース／
ドレインが形成される領域を定めるということを理解さ
れたい。
図及び第４図の工程段階に相当する注入段階に先立っ
て、反応しないチタンを除去する、従来技術の工程段階
を説明する。基板の断面図を示す。第7a図には、チャネ
ル・ストップ54が下に形成されたフィールド酸化物の層
52を示す。シリサイド層56はフィールド酸化物層52の一
方の側に形成し、又、シリサイド層58はもう一方の側に
形成する。シリサイド層56及び58はフィールド酸化物層
52により分離される二つの堀の中に形成し、このシリサ
イド層56及び58により二種類のトランジスタのソース／
ドレインが形成される領域を定めるということを理解さ
れたい。
シリサイド層56及び58の形成後、反応しないチタン層
を除去する。ここが、第３図で説明した工程と、第４図
で説明した工程と異なる工程である。反応しないチタン
を除去した後、フィールド酸化物層52の表面が露出す
る。その後、Ｐ形基板にはＮ形不純物を、或いはＮ形基
板にはＰ形不純物を、第４図で説明した注入段階と同様
の方法で、シリサイド層56及び58に注入する。上述のよ
うに、注入エネルギーは、注入不純物の分布のピークが
シリサイド層56及び58の中央にあるか、或いはシリサイ
ド層56及び58の接合をシリコン基板51にほぼ近付くよう
に調整する。しかし、フィールド酸化物層52は、その両
側に、「バーズ・ビーク」として言及される、尖った領
域を有する。シリサイド層56に隣接するバーズ・ビーク
60と、シリサイド層58に隣接するバース・ビーク62があ
る。これは先細の面であって、垂直な壁ではないので、
イオン注入工程の間、基板に促進した不純物原子の最少
ブロッキングがある。これにより、不純物原子の幾らか
がバーズ・ビーク60及び62を通過して、その下にあるシ
リコンに侵入することになる。残りのＮ＋領域64はバー
ズ・ビーク60の下に形成し、又、残りのＮ＋領域は66は
バーズ・ビーク62の下に形成する。
を除去する。ここが、第３図で説明した工程と、第４図
で説明した工程と異なる工程である。反応しないチタン
を除去した後、フィールド酸化物層52の表面が露出す
る。その後、Ｐ形基板にはＮ形不純物を、或いはＮ形基
板にはＰ形不純物を、第４図で説明した注入段階と同様
の方法で、シリサイド層56及び58に注入する。上述のよ
うに、注入エネルギーは、注入不純物の分布のピークが
シリサイド層56及び58の中央にあるか、或いはシリサイ
ド層56及び58の接合をシリコン基板51にほぼ近付くよう
に調整する。しかし、フィールド酸化物層52は、その両
側に、「バーズ・ビーク」として言及される、尖った領
域を有する。シリサイド層56に隣接するバーズ・ビーク
60と、シリサイド層58に隣接するバース・ビーク62があ
る。これは先細の面であって、垂直な壁ではないので、
イオン注入工程の間、基板に促進した不純物原子の最少
ブロッキングがある。これにより、不純物原子の幾らか
がバーズ・ビーク60及び62を通過して、その下にあるシ
リコンに侵入することになる。残りのＮ＋領域64はバー
ズ・ビーク60の下に形成し、又、残りのＮ＋領域は66は
バーズ・ビーク62の下に形成する。
注入後、工程を上途したように行ない、基板をアニー
リングして、シリサイド層56及び58に注入した不純物を
下方に基板まで拡散し、その結果、シリサイド層56の下
にあるＮ＋領域68とシリサイド層58の下あるＮ＋領域70
が生じる。注入領域68及び70は第５図Ｎ＋領域42及び44
と同じで、本質的にそれらは浅い接合である。しかし、
バーズ・ビーク60及び62から不純物が通過するため、Ｎ
＋領域64及び66は、増加した拡散による接合68及び70よ
りも相当深い。この結果、酸化物層52により分離された
隣接のトランジスタ間のソース／ドレイン領域の実際の
端を構成する、領域64及び66の端の間の差が減るという
ことになる。隣接のトランジスタのソース／ドレイン接
合の間の距離のこの縮小により、分離が事実上減少す
る。このことは、境界に於ける不純物の分離の為、チャ
ネル・ストップ54と酸化物層52の間の界面の不純物をチ
ャネル・ストップ54がわずか減少し得るという可能性が
あるので、問題となる。これは、トランジスタのチャネ
ルを形成することができる境界に非常に低濃度にドーピ
ングした領域が形成される原因になり得る。金属ゲート
或いは相互接続を酸化物52の上部に形成する場合（図示
せず）、これにより寄生トランジスタは好ましくない経
過であるが、これは、隣接のトランジスタのソース／ド
レイン領域の両端の間の距離を増やすことによって最少
にすることができる。反応しない難溶融性金属を除去す
る前に、注入領域を形成する工程段階を用いることによ
って、増大した深さのＮ＋領域64及び66の形成を提供す
ることができる。従って、上途の工程に於いて、隣接の
トランジスタの浅い接合ソース／ドレインの端の間の距
離を増やすことにより、隣接のトランジスタの間の分離
を増加する。
リングして、シリサイド層56及び58に注入した不純物を
下方に基板まで拡散し、その結果、シリサイド層56の下
にあるＮ＋領域68とシリサイド層58の下あるＮ＋領域70
が生じる。注入領域68及び70は第５図Ｎ＋領域42及び44
と同じで、本質的にそれらは浅い接合である。しかし、
バーズ・ビーク60及び62から不純物が通過するため、Ｎ
＋領域64及び66は、増加した拡散による接合68及び70よ
りも相当深い。この結果、酸化物層52により分離された
隣接のトランジスタ間のソース／ドレイン領域の実際の
端を構成する、領域64及び66の端の間の差が減るという
ことになる。隣接のトランジスタのソース／ドレイン接
合の間の距離のこの縮小により、分離が事実上減少す
る。このことは、境界に於ける不純物の分離の為、チャ
ネル・ストップ54と酸化物層52の間の界面の不純物をチ
ャネル・ストップ54がわずか減少し得るという可能性が
あるので、問題となる。これは、トランジスタのチャネ
ルを形成することができる境界に非常に低濃度にドーピ
ングした領域が形成される原因になり得る。金属ゲート
或いは相互接続を酸化物52の上部に形成する場合（図示
せず）、これにより寄生トランジスタは好ましくない経
過であるが、これは、隣接のトランジスタのソース／ド
レイン領域の両端の間の距離を増やすことによって最少
にすることができる。反応しない難溶融性金属を除去す
る前に、注入領域を形成する工程段階を用いることによ
って、増大した深さのＮ＋領域64及び66の形成を提供す
ることができる。従って、上途の工程に於いて、隣接の
トランジスタの浅い接合ソース／ドレインの端の間の距
離を増やすことにより、隣接のトランジスタの間の分離
を増加する。
概して、チタンを基板にスパッタリングし、反応させ
て、ポリシリコン・コンダクタと同様、ソース／ドレイ
ン領域の上にもシリサイド層を形成する工程を提供して
きた。側壁酸化物を、チタンの垂直面上にスパッタリン
グする前に、ポリシリコン・ゲートの垂直面に形成し
て、チタンがトランジスタのポリ・ゲート電極の垂直壁
に反応するのを防ぐ。それから、不純物を、反応しない
チタンをはがす前に、二ケイ化チタンに注入する。これ
により、側壁酸化物に残る反応しないチタンの為、ゲー
ト電極により定めるチャネル領域の端からの分離を提供
する。更に、この反応しないチタンも又、活性領域の外
側の領域を分離し、不純物が好ましくない領域のシリコ
ン基板に侵入するのを防ぐ。
て、ポリシリコン・コンダクタと同様、ソース／ドレイ
ン領域の上にもシリサイド層を形成する工程を提供して
きた。側壁酸化物を、チタンの垂直面上にスパッタリン
グする前に、ポリシリコン・ゲートの垂直面に形成し
て、チタンがトランジスタのポリ・ゲート電極の垂直壁
に反応するのを防ぐ。それから、不純物を、反応しない
チタンをはがす前に、二ケイ化チタンに注入する。これ
により、側壁酸化物に残る反応しないチタンの為、ゲー
ト電極により定めるチャネル領域の端からの分離を提供
する。更に、この反応しないチタンも又、活性領域の外
側の領域を分離し、不純物が好ましくない領域のシリコ
ン基板に侵入するのを防ぐ。
以上に好ましい実施例の詳細に説明してきたが、添付
の特許請求の範囲の項で定める本発明の精神と範囲から
離れることなく、様々な変更や入れ替え、交換を、本発
明になすことができることを理解されたい。
の特許請求の範囲の項で定める本発明の精神と範囲から
離れることなく、様々な変更や入れ替え、交換を、本発
明になすことができることを理解されたい。
以上の説明に関して、更に、下記の項を開示する。
（１） 集積半導体デバイスの接合を形成する方法であ
って、 第一の導電型のシリコン基板を提供する工程と、 厚い絶縁酸化物領域により分離された活性領域を前記
基板中に形成する工程と、 多結晶ゲートを前記活性領域の表面に酸化物の層によ
りそこから分離して形成し、チャネル領域を定める工程
と、 難溶融性金属に相当する層を前記基板上に形成する工
程と、 前記基板のシリコンの表面及び前記ゲートのポリシリ
コンの表面と接触する前記難溶融性金属層の部分を反応
させて、難溶融性金属のシリサイドに相当する層を形成
する工程と、 第二の導電型の不純物材料をシリサイドの表面から注
入する工程と、 前記注入後、反応しない前記難溶融性金属層の部分を除
去し、シリサイドを形成する工程と、 前記不純物材料を前記基板に打ち込んで、前記シリサイ
ド層の下に冶金学的接合を形成する工程とを含む集積半
導体デバイスの接合を形成する方法。
って、 第一の導電型のシリコン基板を提供する工程と、 厚い絶縁酸化物領域により分離された活性領域を前記
基板中に形成する工程と、 多結晶ゲートを前記活性領域の表面に酸化物の層によ
りそこから分離して形成し、チャネル領域を定める工程
と、 難溶融性金属に相当する層を前記基板上に形成する工
程と、 前記基板のシリコンの表面及び前記ゲートのポリシリ
コンの表面と接触する前記難溶融性金属層の部分を反応
させて、難溶融性金属のシリサイドに相当する層を形成
する工程と、 第二の導電型の不純物材料をシリサイドの表面から注
入する工程と、 前記注入後、反応しない前記難溶融性金属層の部分を除
去し、シリサイドを形成する工程と、 前記不純物材料を前記基板に打ち込んで、前記シリサイ
ド層の下に冶金学的接合を形成する工程とを含む集積半
導体デバイスの接合を形成する方法。
（２） 第（１）項に記載した方法に於いて、前記多結
晶ゲートが上面及び本質的に垂直な二面を有し、更に、
酸化物の保護的な層を、前記難溶融性金属層の形成に先
立って、前記ポリシリコン・ゲートの前記本質的に垂直
な面に選択的に形成し、シリサイドが前記本質的に垂直
な面に形成されるのを防ぐ工程を含む方法。
晶ゲートが上面及び本質的に垂直な二面を有し、更に、
酸化物の保護的な層を、前記難溶融性金属層の形成に先
立って、前記ポリシリコン・ゲートの前記本質的に垂直
な面に選択的に形成し、シリサイドが前記本質的に垂直
な面に形成されるのを防ぐ工程を含む方法。
（３） 第（２）項に記載した方法に於いて、前記酸化
物の保護的な層を形成する工程が、 酸化物の層を前記基板上に所定の厚さに被着する工程
と、 前記酸化物を異方性エッチングして、前記シリコンの表
面に前記本質的に垂直な表面上以外の全酸化物を除去す
る工程とを含む方法。
物の保護的な層を形成する工程が、 酸化物の層を前記基板上に所定の厚さに被着する工程
と、 前記酸化物を異方性エッチングして、前記シリコンの表
面に前記本質的に垂直な表面上以外の全酸化物を除去す
る工程とを含む方法。
（４） 第（２）項に記載した方法であって、更に、前
記第二の導電型の軽量の不純物を、難溶融性金属に相当
する層を形成する前に、前記基板中に注入する工程を含
む方法。
記第二の導電型の軽量の不純物を、難溶融性金属に相当
する層を形成する前に、前記基板中に注入する工程を含
む方法。
（５） 第（１）項に記載した方法に於いて、前記難溶
融性金属がチタンから成り、前記シリサイドが二ケイ化
チタンから成る方法。
融性金属がチタンから成り、前記シリサイドが二ケイ化
チタンから成る方法。
（６） 第（１）項に記載した方法に於いて、前記難溶
融性金属層を形成する工程が、前記難溶融性金属を前記
基板に所定の厚さでスパッタリングする工程を含む方
法。
融性金属層を形成する工程が、前記難溶融性金属を前記
基板に所定の厚さでスパッタリングする工程を含む方
法。
（７） 第（１）項に記載した方法に於いて、不純物材
料を前記シリサイドの表面から注入する工程が、前記不
純物材料を前記シリサイドの層に所定の深さで注入する
工程を含む方法。
料を前記シリサイドの表面から注入する工程が、前記不
純物材料を前記シリサイドの層に所定の深さで注入する
工程を含む方法。
（８） 第（７）項に記載した方法に於いて、前記所定
の深さが、前記シリサイド層と前記基板のシリコンとの
境界に最も近い方法。
の深さが、前記シリサイド層と前記基板のシリコンとの
境界に最も近い方法。
（９） 第（１）項に記載した方法に於いて、前記不純
物を前記基板中に打ち込む工程が、前記基板に所定の温
度で、所定の長さの時間、アニーリングする工程を含む
方法。
物を前記基板中に打ち込む工程が、前記基板に所定の温
度で、所定の長さの時間、アニーリングする工程を含む
方法。
（10） 第（１）項に記載した方法に於いて、前記シリ
サイドでない難溶融性金属層を除去する工程が更に、 前記難溶融性金属層の前記シリサイドでない部分をパ
ターニングする工程と、 前記難溶融性金属層の前記パターニングした部分の除
去を抑制する工程とを含む方法。
サイドでない難溶融性金属層を除去する工程が更に、 前記難溶融性金属層の前記シリサイドでない部分をパ
ターニングする工程と、 前記難溶融性金属層の前記パターニングした部分の除
去を抑制する工程とを含む方法。
（11） シリコン基板に半導体接合を形成する方法であ
って、 第一の導電型の領域を前記基板に形成する工程と、 上面と側壁とを有する導電性の層を前記基板に形成す
る工程と、 難溶融性金属に相当する層を前記基板と前記導電性の
層に形成する工程と、 前記シリコンの表面と接触する前記難溶融性金属の部
分を反応させ、シリサイドを形成する工程と、 第二の導電型の不純物材料を前記シリサイドの表面か
ら注入する工程と、 前記注入後、反応しない前記難溶融性金属層の部分を
除去し、シリサイドを形成する工程と、 前記注入した不純物を前記基板中に下方へ打ち込ん
で、冶金学的接合を前記シリサイドの下の前記第一と第
二の導電型の間に形成する工程とを含む方法。
って、 第一の導電型の領域を前記基板に形成する工程と、 上面と側壁とを有する導電性の層を前記基板に形成す
る工程と、 難溶融性金属に相当する層を前記基板と前記導電性の
層に形成する工程と、 前記シリコンの表面と接触する前記難溶融性金属の部
分を反応させ、シリサイドを形成する工程と、 第二の導電型の不純物材料を前記シリサイドの表面か
ら注入する工程と、 前記注入後、反応しない前記難溶融性金属層の部分を
除去し、シリサイドを形成する工程と、 前記注入した不純物を前記基板中に下方へ打ち込ん
で、冶金学的接合を前記シリサイドの下の前記第一と第
二の導電型の間に形成する工程とを含む方法。
（12） 第（11）項に記載した方法であって、更に、 前記第一の導電型を、厚い領域により分離される複数
の活性領域に分ける工程と、 前記導電性の層をパターニングして、少なくとも一個
の電極を、上面と側壁領域を有する少なくとも一方の活
性領域に形成する工程とを含む方法。
の活性領域に分ける工程と、 前記導電性の層をパターニングして、少なくとも一個
の電極を、上面と側壁領域を有する少なくとも一方の活
性領域に形成する工程とを含む方法。
（13） 第（11）項に記載した方法に於いて、前記導電
性の層が多結晶シリコンの層から成り、前記難溶融性金
属層を反応させる工程が前記難溶融性金属層に接触する
前記多結晶シリコン層の表面に形成されたシリサイドに
結果としてなる方法。
性の層が多結晶シリコンの層から成り、前記難溶融性金
属層を反応させる工程が前記難溶融性金属層に接触する
前記多結晶シリコン層の表面に形成されたシリサイドに
結果としてなる方法。
（14） 第（11）項に記載した方法に於いて、前記導電
性の層が、前記難溶融性金属と反応したときにシリサイ
ドを形成する多結晶シリコンから成り、更に、前記難溶
融性金属層の形成に先立って、酸化物の保護的な層を前
記導電性の層の側壁に形成し、前記側壁にシリサイドが
形成されるのを防ぐ工程とを含む方法。
性の層が、前記難溶融性金属と反応したときにシリサイ
ドを形成する多結晶シリコンから成り、更に、前記難溶
融性金属層の形成に先立って、酸化物の保護的な層を前
記導電性の層の側壁に形成し、前記側壁にシリサイドが
形成されるのを防ぐ工程とを含む方法。
（15） 第（14）項に記載した方法に於いて、前記酸化
物の保護的層を形成する工程が、 酸化物に相当する層を、前記導電性の層の上面と側壁
上に形成する工程と、前記被着した酸化物の層を前記導
電性の層の側壁以外から異方性に除去する工程とを含む
方法。
物の保護的層を形成する工程が、 酸化物に相当する層を、前記導電性の層の上面と側壁
上に形成する工程と、前記被着した酸化物の層を前記導
電性の層の側壁以外から異方性に除去する工程とを含む
方法。
（16） 第（14）項に記載した方法であって、更に、前
記第二の導電型の軽量の不純物を、前記難溶融性金属層
の形成に先立って、前記基板中に注入する工程を含む方
法。
記第二の導電型の軽量の不純物を、前記難溶融性金属層
の形成に先立って、前記基板中に注入する工程を含む方
法。
（17） 第（11）項に記載した方法に於いて、前記難溶
融性金属がチタンから成り、前記シリサイドが二ケイ化
チタンから成る方法。
融性金属がチタンから成り、前記シリサイドが二ケイ化
チタンから成る方法。
（18） 第（11）項に記載した方法に於いて、不純物材
料を前記シリサイド表面から注入する工程が、材料を所
定の深さで前記シリサイドに注入する工程を含む方法。
料を前記シリサイド表面から注入する工程が、材料を所
定の深さで前記シリサイドに注入する工程を含む方法。
（19） 第（18）項に記載した方法に於いて、不純物の
多くを前記シリサイドの接合と前記基板のシリコンとに
最も近い点に注入する方法。
多くを前記シリサイドの接合と前記基板のシリコンとに
最も近い点に注入する方法。
（20） 第（11）項に記載した方法に於いて、 前記難溶融性金属層の前記シリサイドでない部分を除
去する工程が、更に、 前記難溶融性金属層の前記シリサイドでない部分をパ
ターニングする工程と、 前記難溶融性金属層の前記パターニングした部分の除
去を抑制する工程とを含む方法。
去する工程が、更に、 前記難溶融性金属層の前記シリサイドでない部分をパ
ターニングする工程と、 前記難溶融性金属層の前記パターニングした部分の除
去を抑制する工程とを含む方法。
（21） 半導体デバイスをシリコン基板に形成する方法
であって、 各々が厚いフィールド酸化物の層により分離された、
複数の活性領域を前記基板に形成する工程と、 前記活性層の一方に上面と側壁を有し、前記シリコン
表面からゲート酸化物層により分離された、少なくとも
一方の多結晶シリコンのゲート電極を形成する工程と、 酸化物層を前記ゲート電極の前記側壁に選択的に形成
する工程と、 難溶融性金属に相当する層を前記基板に形成する工程
と、 前記シリコンの表面と前記ゲート電極の上面とに接触
する前記難溶融性金属層の部分を反応させて、シリサイ
ドを形成する工程と、 第二の導電型の不純物材料を前記シリサイドの表面か
ら第一の量で注入する工程と、 前記注入後に、反応しない前記難溶融性金属層の部分
を除去し、シリサイドを形成する工程と、 前記注入した不純物を前記シリコンに打ち込んで、治
金学的接合を前記シリサイドの下にある前記第一と第二
の導電型の間に形成する工程とを含む方法。
であって、 各々が厚いフィールド酸化物の層により分離された、
複数の活性領域を前記基板に形成する工程と、 前記活性層の一方に上面と側壁を有し、前記シリコン
表面からゲート酸化物層により分離された、少なくとも
一方の多結晶シリコンのゲート電極を形成する工程と、 酸化物層を前記ゲート電極の前記側壁に選択的に形成
する工程と、 難溶融性金属に相当する層を前記基板に形成する工程
と、 前記シリコンの表面と前記ゲート電極の上面とに接触
する前記難溶融性金属層の部分を反応させて、シリサイ
ドを形成する工程と、 第二の導電型の不純物材料を前記シリサイドの表面か
ら第一の量で注入する工程と、 前記注入後に、反応しない前記難溶融性金属層の部分
を除去し、シリサイドを形成する工程と、 前記注入した不純物を前記シリコンに打ち込んで、治
金学的接合を前記シリサイドの下にある前記第一と第二
の導電型の間に形成する工程とを含む方法。
（22） 第（21）項に記載した方法に於いて、前記酸化
物層を前記側壁に形成する工程が、 酸化物に相当する層を前記基板上に被着する工程と、 前記酸化物層の部分を、前記電極の前記側壁に形成さ
れた部分以外、異方性に除去する工程とを含む方法。
物層を前記側壁に形成する工程が、 酸化物に相当する層を前記基板上に被着する工程と、 前記酸化物層の部分を、前記電極の前記側壁に形成さ
れた部分以外、異方性に除去する工程とを含む方法。
（23） 第（21）項に記載した方法に於いて、前記難溶
融性金属がチタンから成り、前記シリサイドが二ケイ化
チタンから成る方法。
融性金属がチタンから成り、前記シリサイドが二ケイ化
チタンから成る方法。
（24） 第（21）項に記載した方法に於いて、不純物を
注入する工程が、前記不純物を前記シリサイド層に注入
する工程を含む方法。
注入する工程が、前記不純物を前記シリサイド層に注入
する工程を含む方法。
（25） 第（24）項に記載した方法に於いて、前記不純
物を、前記シリサイドと前記基板のシリコンとの間の接
合に最も近く注入する工程を含む方法。
物を、前記シリサイドと前記基板のシリコンとの間の接
合に最も近く注入する工程を含む方法。
（26） 第（21）項に記載した方法であって、更に、前
期第二の導電型の不純物材料を、前期第一の量より軽い
第二の量で、前記難溶融性金属層の形成に先立って、
又、前記電極の形成後に、注入する工程を含む方法。
期第二の導電型の不純物材料を、前期第一の量より軽い
第二の量で、前記難溶融性金属層の形成に先立って、
又、前記電極の形成後に、注入する工程を含む方法。
（27） 第（26）項に記載した方法に於いて、前記第二
の量の前記不純物を、前記酸化物と前記ゲート電極の側
壁との形成前に、注入する方法。
の量の前記不純物を、前記酸化物と前記ゲート電極の側
壁との形成前に、注入する方法。
（28） シリサイドのソース／ドレイン領域を、基板に
形成した活性領域と、前記活性領域の上に配置され酸化
物の層によりそこから分離されたゲート電極とを有する
MOSトランジスタに形成して、チャネル領域を定める方
法であって、 側壁酸化物を前記ゲートの垂直面に形成する工程と、 難溶融性金属層を前記基板上に形成する工程と、 前記難溶融性金属層を反応させ、シリサイドを前記シ
リコンと前記ゲート電極の反対側の前記活性領域とに接
触する前記難溶融性金属層の部分に形成する工程と、 前記基板のと反対の導電型の不純物を、前記シリサイ
ドの層の表面と、前記難溶融性金属層の前記シリサイド
でない部分とから注入する工程と、 前記注入の後に、前記難溶融性金属層の前記シリサイ
ドでない部分を除去する工程と、 前記不純物を前記基板中まで打ち込む工程とを含む方
法。
形成した活性領域と、前記活性領域の上に配置され酸化
物の層によりそこから分離されたゲート電極とを有する
MOSトランジスタに形成して、チャネル領域を定める方
法であって、 側壁酸化物を前記ゲートの垂直面に形成する工程と、 難溶融性金属層を前記基板上に形成する工程と、 前記難溶融性金属層を反応させ、シリサイドを前記シ
リコンと前記ゲート電極の反対側の前記活性領域とに接
触する前記難溶融性金属層の部分に形成する工程と、 前記基板のと反対の導電型の不純物を、前記シリサイ
ドの層の表面と、前記難溶融性金属層の前記シリサイド
でない部分とから注入する工程と、 前記注入の後に、前記難溶融性金属層の前記シリサイ
ドでない部分を除去する工程と、 前記不純物を前記基板中まで打ち込む工程とを含む方
法。
（29） 半導体シリコン基板を形成する方法であって、 第一の導電型の領域を前記基板に形成する工程と、 導電性の層を、上面と側壁とを有する前記基板に形成
する工程と、 難溶融性金属に相当する層を前記基板と前記導電性の
層に形成する工程と、 第二の電型の不純物材料を前記金属の表面から注入す
る工程と、 前記シリコン表面と接触する前記難溶融性金属層の部
分を反応させて、シリサイドを形成する工程と、 前記注入後に、前記難溶融性金属層の前記シリサイド
でない部分を除去する工程と、 前記注入した不純物を下方に基板中に打ち込んで、冶
金学的接合を前記シリサイドの下の前記第一と第二の導
電型の間に形成する工程とを含む方法。
する工程と、 難溶融性金属に相当する層を前記基板と前記導電性の
層に形成する工程と、 第二の電型の不純物材料を前記金属の表面から注入す
る工程と、 前記シリコン表面と接触する前記難溶融性金属層の部
分を反応させて、シリサイドを形成する工程と、 前記注入後に、前記難溶融性金属層の前記シリサイド
でない部分を除去する工程と、 前記注入した不純物を下方に基板中に打ち込んで、冶
金学的接合を前記シリサイドの下の前記第一と第二の導
電型の間に形成する工程とを含む方法。
（30） 浅いシリサイドの接合を形成する方法は、堀領
域の上の二ケイ化チタンの層28にスパッタリングしてゲ
ート電極18と、ゲート電極18の側壁に形成した側壁酸化
物22を覆う工程を含む。このチタンを反応させて、シリ
サイド層30及び32を形成して、それから、不純物注入物
をその基板10に、反応しないチタンを除去する前に形成
する。反応しないチタンはマスクとしての機能を果た
し、注入した領域を、ゲート電極18の下のチャネル領域
20から分離し、又、不純物がその基板に所定の堀領域の
外側の領域で基板に侵入するのを防ぐ。
域の上の二ケイ化チタンの層28にスパッタリングしてゲ
ート電極18と、ゲート電極18の側壁に形成した側壁酸化
物22を覆う工程を含む。このチタンを反応させて、シリ
サイド層30及び32を形成して、それから、不純物注入物
をその基板10に、反応しないチタンを除去する前に形成
する。反応しないチタンはマスクとしての機能を果た
し、注入した領域を、ゲート電極18の下のチャネル領域
20から分離し、又、不純物がその基板に所定の堀領域の
外側の領域で基板に侵入するのを防ぐ。
第１図は、堀領域及びポリ・ゲートの第一の層をパター
ニングした後のシリコン基板の断面図を示す。 第２図は、側壁酸化物の形成及び浅いソース／ドレイン
の拡張領域の注入後の断面図を示す。 第３図は、チタン層のスパッタリング後の基板の断面図
を示す。 第４図は、二ケイ化チタンを形成するためにチタンを反
応させ、Ｎ形不純物をシリサイドの表面から注入した後
の断面図を示す。 第５図は、シリサイドでなく、パターニングしないチタ
ンの除去及び接合のアニーリング後の基板の断面図を示
す。 第5a図は、トランジスタのゲートの下のチャネル領域に
隣接する、第５図のシリサイドの接合の詳細図を示す。 第６図は、中間層の酸化物及びコンタクトとの形成後の
基板の断面図を示す。 第7a図は、シリサイドの接合を注入する従来の方法を用
いた基板の断面図を示す。 第7b図は、アニーリング後にシリサイドの接合を形成す
る従来の方法の、第7a図の基板の断面図を示す。 主な符号の説明 10:P形基板 12:チャネル・ストップ 14:フィールド酸化物層 16:ゲート酸化物層 18:ゲート電極 20:チャネル領域 22:側壁酸化物層 24、26:ソース／ドレインの拡張された注入領域 28:チタン層 30、32、34:シリサイド層 36、38、40:反応したチタン層 42、44:浅いソース／ドレイン接合 45、47:局部的相互接続 46、48、50:コンタクト 49:酸化物の中間層 51:シリコン基板 52:フィールド酸化物層 54:チャネル・ストップ 56、58:シリサイド層 60、62:バーズ・ビーク 64、66:N＋領域 68、70:接合
ニングした後のシリコン基板の断面図を示す。 第２図は、側壁酸化物の形成及び浅いソース／ドレイン
の拡張領域の注入後の断面図を示す。 第３図は、チタン層のスパッタリング後の基板の断面図
を示す。 第４図は、二ケイ化チタンを形成するためにチタンを反
応させ、Ｎ形不純物をシリサイドの表面から注入した後
の断面図を示す。 第５図は、シリサイドでなく、パターニングしないチタ
ンの除去及び接合のアニーリング後の基板の断面図を示
す。 第5a図は、トランジスタのゲートの下のチャネル領域に
隣接する、第５図のシリサイドの接合の詳細図を示す。 第６図は、中間層の酸化物及びコンタクトとの形成後の
基板の断面図を示す。 第7a図は、シリサイドの接合を注入する従来の方法を用
いた基板の断面図を示す。 第7b図は、アニーリング後にシリサイドの接合を形成す
る従来の方法の、第7a図の基板の断面図を示す。 主な符号の説明 10:P形基板 12:チャネル・ストップ 14:フィールド酸化物層 16:ゲート酸化物層 18:ゲート電極 20:チャネル領域 22:側壁酸化物層 24、26:ソース／ドレインの拡張された注入領域 28:チタン層 30、32、34:シリサイド層 36、38、40:反応したチタン層 42、44:浅いソース／ドレイン接合 45、47:局部的相互接続 46、48、50:コンタクト 49:酸化物の中間層 51:シリコン基板 52:フィールド酸化物層 54:チャネル・ストップ 56、58:シリサイド層 60、62:バーズ・ビーク 64、66:N＋領域 68、70:接合
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロジャー エイ．ヘイケン アメリカ合衆国テキサス州ダラス，グッ ドフェロウ ドライブ 4236 (72)発明者 トーマス イー．タング アメリカ合衆国テキサス州ダラス，ゴー ルデン クリーク 15508 (72)発明者 シェ―シア ウェイ アメリカ合衆国テキサス州プラノ，パー デュー サークル 4313 (56)参考文献 特開 昭62−54470（ＪＰ，Ａ) 特開 昭62−54469（ＪＰ，Ａ) 特開 昭62−149154（ＪＰ，Ａ)
Claims (1)
- 【請求項１】集積半導体デバイスの接合を形成する方法
であって、 第一の導電型のシリコン基板を提供する工程と、 厚い絶縁酸化物領域により分離された活性領域を前記基
板中に形成する工程と、 多結晶ゲートを前記活性領域の表面に酸化物の層により
そこから分離して形成し、、チャネル領域を定める工程
と、 難溶融性金属層を前記基板上に形成する工程と、 前記基板のシリコンの表面及び前記ゲートのポリシリコ
ンの表面と接触する前期難溶融性金属層の部分を反応さ
せて、シリサイド層を形成する工程と、 第二の導電型の不純物材料を前記シリサイド層の表面か
ら注入する工程と、 前記注入後、前記シリサイド層の形成において反応しな
かった前記難溶融性金属層の部分を除去する工程と、 前記不純物材料を前記基板に追いやって、前記シリサイ
ド層の下に冶金学的接合を形成する工程とを含む集積半
導体デバイスの接合を形成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/032,836 US4788160A (en) | 1987-03-31 | 1987-03-31 | Process for formation of shallow silicided junctions |
| US032836 | 1987-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63258070A JPS63258070A (ja) | 1988-10-25 |
| JP2806477B2 true JP2806477B2 (ja) | 1998-09-30 |
Family
ID=21867079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63074873A Expired - Lifetime JP2806477B2 (ja) | 1987-03-31 | 1988-03-30 | 浅いシリサイドの接合の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4788160A (ja) |
| JP (1) | JP2806477B2 (ja) |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5198372A (en) * | 1986-01-30 | 1993-03-30 | Texas Instruments Incorporated | Method for making a shallow junction bipolar transistor and transistor formed thereby |
| US5028554A (en) * | 1986-07-03 | 1991-07-02 | Oki Electric Industry Co., Ltd. | Process of fabricating an MIS FET |
| US4877748A (en) * | 1987-05-01 | 1989-10-31 | Texas Instruments Incorporated | Bipolar process for forming shallow NPN emitters |
| US4994402A (en) * | 1987-06-26 | 1991-02-19 | Hewlett-Packard Company | Method of fabricating a coplanar, self-aligned contact structure in a semiconductor device |
| US4855247A (en) * | 1988-01-19 | 1989-08-08 | Standard Microsystems Corporation | Process for fabricating self-aligned silicide lightly doped drain MOS devices |
| JPH0666329B2 (ja) * | 1988-06-30 | 1994-08-24 | 株式会社東芝 | 半導体装置の製造方法 |
| US5200354A (en) * | 1988-07-22 | 1993-04-06 | Hyundai Electronics Industries Co. Ltd. | Method for manufacturing dynamic random access memory cell |
| US5182224A (en) * | 1988-09-22 | 1993-01-26 | Hyundai Electronics Industries Co., Ltd. | Method of making dynamic random access memory cell having a SDHT structure |
| US5079180A (en) * | 1988-12-22 | 1992-01-07 | Texas Instruments Incorporated | Method of fabricating a raised source/drain transistor |
| JPH0724261B2 (ja) * | 1989-01-20 | 1995-03-15 | 株式会社東芝 | 半導体装置の製造方法 |
| US5217923A (en) * | 1989-02-13 | 1993-06-08 | Kabushiki Kaisha Toshiba | Method of fabricating a semiconductor device having silicided source/drain regions |
| JP2765031B2 (ja) * | 1989-04-08 | 1998-06-11 | 日本電気株式会社 | Ｍｉｓ型半導体装置の製造方法 |
| US5217924A (en) * | 1989-05-12 | 1993-06-08 | Texas Instruments Incorporated | Method for forming shallow junctions with a low resistivity silicide layer |
| US5102827A (en) * | 1989-05-31 | 1992-04-07 | At&T Bell Laboratories | Contact metallization of semiconductor integrated-circuit devices |
| JP2921889B2 (ja) * | 1989-11-27 | 1999-07-19 | 株式会社東芝 | 半導体装置の製造方法 |
| NL8903158A (nl) * | 1989-12-27 | 1991-07-16 | Philips Nv | Werkwijze voor het contacteren van silicidesporen. |
| KR940008936B1 (ko) * | 1990-02-15 | 1994-09-28 | 가부시끼가이샤 도시바 | 고순도 금속재와 그 성질을 이용한 반도체 장치 및 그 제조방법 |
| US5288666A (en) * | 1990-03-21 | 1994-02-22 | Ncr Corporation | Process for forming self-aligned titanium silicide by heating in an oxygen rich environment |
| US5281841A (en) * | 1990-04-06 | 1994-01-25 | U.S. Philips Corporation | ESD protection element for CMOS integrated circuit |
| JPH04321269A (ja) * | 1991-02-05 | 1992-11-11 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型半導体装置およびその製造方法 |
| US5268317A (en) * | 1991-11-12 | 1993-12-07 | Siemens Aktiengesellschaft | Method of forming shallow junctions in field effect transistors |
| JPH06140519A (ja) * | 1992-10-22 | 1994-05-20 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR0140464B1 (ko) * | 1993-08-26 | 1998-07-15 | 세끼자와 다다시 | 실리사이드 전극을 갖는 반도체장치의 제조방법 |
| US5420058A (en) * | 1993-12-01 | 1995-05-30 | At&T Corp. | Method of making field effect transistor with a sealed diffusion junction |
| US6284584B1 (en) | 1993-12-17 | 2001-09-04 | Stmicroelectronics, Inc. | Method of masking for periphery salicidation of active regions |
| US6107194A (en) * | 1993-12-17 | 2000-08-22 | Stmicroelectronics, Inc. | Method of fabricating an integrated circuit |
| US5439831A (en) * | 1994-03-09 | 1995-08-08 | Siemens Aktiengesellschaft | Low junction leakage MOSFETs |
| US5849634A (en) * | 1994-04-15 | 1998-12-15 | Sharp Kk | Method of forming silicide film on silicon with oxygen concentration below 1018 /cm3 |
| US5610099A (en) * | 1994-06-28 | 1997-03-11 | Ramtron International Corporation | Process for fabricating transistors using composite nitride structure |
| JPH0837164A (ja) * | 1994-07-21 | 1996-02-06 | Nec Corp | 半導体装置の製造方法 |
| US5496750A (en) * | 1994-09-19 | 1996-03-05 | Texas Instruments Incorporated | Elevated source/drain junction metal oxide semiconductor field-effect transistor using blanket silicon deposition |
| US5472896A (en) * | 1994-11-14 | 1995-12-05 | United Microelectronics Corp. | Method for fabricating polycide gate MOSFET devices |
| EP0724287A3 (en) * | 1995-01-30 | 1999-04-07 | Nec Corporation | Method for fabricating semiconductor device having titanium silicide film |
| JP2874626B2 (ja) * | 1996-01-23 | 1999-03-24 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH09320990A (ja) * | 1996-03-25 | 1997-12-12 | Sharp Corp | 半導体装置の製造方法 |
| US5874351A (en) * | 1996-06-13 | 1999-02-23 | Micron Tecnology, Inc. | Sputtered metal silicide film stress control by grain boundary stuffing |
| US6080645A (en) | 1996-10-29 | 2000-06-27 | Micron Technology, Inc. | Method of making a doped silicon diffusion barrier region |
| JPH10135475A (ja) * | 1996-10-31 | 1998-05-22 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US5926730A (en) * | 1997-02-19 | 1999-07-20 | Micron Technology, Inc. | Conductor layer nitridation |
| US6015997A (en) | 1997-02-19 | 2000-01-18 | Micron Technology, Inc. | Semiconductor structure having a doped conductive layer |
| US6262458B1 (en) | 1997-02-19 | 2001-07-17 | Micron Technology, Inc. | Low resistivity titanium silicide structures |
| US6518155B1 (en) * | 1997-06-30 | 2003-02-11 | Intel Corporation | Device structure and method for reducing silicide encroachment |
| US6346438B1 (en) * | 1997-06-30 | 2002-02-12 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
| US6777759B1 (en) | 1997-06-30 | 2004-08-17 | Intel Corporation | Device structure and method for reducing silicide encroachment |
| US6208003B1 (en) * | 1997-09-26 | 2001-03-27 | Nippon Steel Corporation | Semiconductor structure provided with a polycide interconnection layer having a silicide film formed on a polycrystal silicon film |
| US6933577B2 (en) * | 2003-10-24 | 2005-08-23 | International Business Machines Corporation | High performance FET with laterally thin extension |
| US7122413B2 (en) * | 2003-12-19 | 2006-10-17 | Texas Instruments Incorporated | Method to manufacture silicon quantum islands and single-electron devices |
| KR100589490B1 (ko) * | 2003-12-30 | 2006-06-14 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| US7105429B2 (en) * | 2004-03-10 | 2006-09-12 | Freescale Semiconductor, Inc. | Method of inhibiting metal silicide encroachment in a transistor |
| US7569896B2 (en) * | 2006-05-22 | 2009-08-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistors with stressed channels |
| US7364957B2 (en) * | 2006-07-20 | 2008-04-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for semiconductor device with improved source/drain junctions |
| JP4481284B2 (ja) * | 2006-09-20 | 2010-06-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4481361B2 (ja) * | 2009-10-08 | 2010-06-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4628485B2 (ja) * | 2010-02-17 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| US8999800B2 (en) * | 2012-12-12 | 2015-04-07 | Varian Semiconductor Equipment Associates, Inc. | Method of reducing contact resistance |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4259680A (en) * | 1980-04-17 | 1981-03-31 | Bell Telephone Laboratories, Incorporated | High speed lateral bipolar transistor |
| US4339869A (en) * | 1980-09-15 | 1982-07-20 | General Electric Company | Method of making low resistance contacts in semiconductor devices by ion induced silicides |
| US4558507A (en) * | 1982-11-12 | 1985-12-17 | Nec Corporation | Method of manufacturing semiconductor device |
| DE3304588A1 (de) * | 1983-02-10 | 1984-08-16 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von mos-transistoren mit flachen source/drain-gebieten, kurzen kanallaengen und einer selbstjustierten, aus einem metallsilizid bestehenden kontaktierungsebene |
| US4450620A (en) * | 1983-02-18 | 1984-05-29 | Bell Telephone Laboratories, Incorporated | Fabrication of MOS integrated circuit devices |
| US4597163A (en) * | 1984-12-21 | 1986-07-01 | Zilog, Inc. | Method of improving film adhesion between metallic silicide and polysilicon in thin film integrated circuit structures |
| JPS6254470A (ja) * | 1985-09-03 | 1987-03-10 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1987
- 1987-03-31 US US07/032,836 patent/US4788160A/en not_active Expired - Lifetime
-
1988
- 1988-03-30 JP JP63074873A patent/JP2806477B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4788160A (en) | 1988-11-29 |
| JPS63258070A (ja) | 1988-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2806477B2 (ja) | 浅いシリサイドの接合の製造方法 | |
| US6248637B1 (en) | Process for manufacturing MOS Transistors having elevated source and drain regions | |
| US5006476A (en) | Transistor manufacturing process using three-step base doping | |
| US4622735A (en) | Method for manufacturing a semiconductor device utilizing self-aligned silicide regions | |
| US4753898A (en) | LDD CMOS process | |
| EP0293731B1 (en) | A bicmos process for forming self-aligned NPN emitters and bases and mosfet/source drains | |
| KR100230610B1 (ko) | 자기정렬된 웰탭을 지니는 bicmos 디바이스 및 그 제조방법 | |
| KR970000535B1 (ko) | Mos 전계효과 트랜지스터 및 그 회로 제조방법 | |
| EP1253632A2 (en) | Novel transistor with ultra shallow tip and method of fabrication | |
| KR0133540B1 (ko) | 섈로우 npn 에미터 및 mosfet 소오스/드레인을 형성하기 위한 bicmos 방법 | |
| US5970329A (en) | Method of forming power semiconductor devices having insulated gate electrodes | |
| JPH05102470A (ja) | ゲート・ドレインオーバーラツプを有する絶縁型ゲート電界効果トランジスタ及びその製造方法 | |
| US5918130A (en) | Transistor fabrication employing formation of silicide across source and drain regions prior to formation of the gate conductor | |
| US5389553A (en) | Methods for fabrication of transistors | |
| EP1152470B1 (en) | Semiconductor device with LDD structure and process of manufacturing the same | |
| JPH05326552A (ja) | 半導体素子およびその製造方法 | |
| JP2587444B2 (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| US4877748A (en) | Bipolar process for forming shallow NPN emitters | |
| US5059546A (en) | BICMOS process for forming shallow NPN emitters and mosfet source/drains | |
| US7148096B2 (en) | Method of manufacturing a semiconductor device having a gate electrode containing polycrystalline silicon-germanium | |
| EP0638935B1 (en) | Method of making a BicMOS device | |
| EP0656660B1 (en) | BiCMOS process | |
| JPH0237093B2 (ja) | Handotaisochinoseizohoho | |
| US6406952B2 (en) | Process for device fabrication | |
| JP3129867B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070724 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |