JPS59218728A - 半導体基体への不純物導入方法 - Google Patents
半導体基体への不純物導入方法Info
- Publication number
- JPS59218728A JPS59218728A JP9321983A JP9321983A JPS59218728A JP S59218728 A JPS59218728 A JP S59218728A JP 9321983 A JP9321983 A JP 9321983A JP 9321983 A JP9321983 A JP 9321983A JP S59218728 A JPS59218728 A JP S59218728A
- Authority
- JP
- Japan
- Prior art keywords
- glow discharge
- impurities
- vacuum
- semiconductor substrate
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の為する技術分野〕
本発明は半導体基体にドナーまたはアクセプタとしての
不純物を導入して基体と不純物濃度が異なる所定の導電
形の領域を形成する方法に関する。
不純物を導入して基体と不純物濃度が異なる所定の導電
形の領域を形成する方法に関する。
この種の半導体領域を形成するためには、熱拡散、エピ
タキシャル成長、イオン注入などが知られている。これ
らの方法は、いずれも半導体基体に８００〜１２５０℃
の熱処理を加える必要がある。
タキシャル成長、イオン注入などが知られている。これ
らの方法は、いずれも半導体基体に８００〜１２５０℃
の熱処理を加える必要がある。
このよりな尚温熱処理は半導体基体中に結晶欠陥が生じ
、また重金属元払が熱処理炉から半導体基体中に拡散す
るため、キャリアーのライフタイムを低下させてしまう
１１かに、１０にΩ−副以上の高比抵抗を有するシリコ
ンの場合は、その結晶中に含まれる酸素がドナー化する
ため、比抵抗が低下するなどの欠点があシ、母材結晶本
来の時性を維持することは困難である０ このような欠点は、熱処理温度を低くすれば解決するが
、従来技術を用いて、単に温度を低くするだけで絋、形
成される半導体領域の不純物濃度及び拡散深さのばらつ
きが大きく々シ、再現性も悪くなる。例えば、熱拡散法
ではドーパント不純物の半導体基体中での拡散係数が低
下し、８００℃以下の熱拡散は不可能に近い。
、また重金属元払が熱処理炉から半導体基体中に拡散す
るため、キャリアーのライフタイムを低下させてしまう
１１かに、１０にΩ−副以上の高比抵抗を有するシリコ
ンの場合は、その結晶中に含まれる酸素がドナー化する
ため、比抵抗が低下するなどの欠点があシ、母材結晶本
来の時性を維持することは困難である０ このような欠点は、熱処理温度を低くすれば解決するが
、従来技術を用いて、単に温度を低くするだけで絋、形
成される半導体領域の不純物濃度及び拡散深さのばらつ
きが大きく々シ、再現性も悪くなる。例えば、熱拡散法
ではドーパント不純物の半導体基体中での拡散係数が低
下し、８００℃以下の熱拡散は不可能に近い。
そのほかに、深さ０．２μｍ以下の極薄半導体領域を母
材の半導体表面に形成することは極めて困難である。例
えば、イオン注入法でこの極薄半導体領域を形成するた
めには、加速電圧３０ ｋｅＶ以下にするか、半導体基
体表面に酸化膜を初めに形成し、その酸化膜を通してド
ーパント不純物のイオンを注入する必要がある。しかし
加速電圧を低くするにつれてイオン電流が得られに＜＜
、表面不純物濃度を高くすることが困難であシ、酸化膜
を通して注入する場合は酸化膜厚のばらつきが極薄半導
体領域の表面濃度と拡散深さに影響を及ばし、いずれも
実用的ではない。とくに、極薄半導体領域に表面温１ｘ
ｏ２０ 原’ｒ、／ａｌ１以上の不純物注入層を得るこ
とは不可能である。
材の半導体表面に形成することは極めて困難である。例
えば、イオン注入法でこの極薄半導体領域を形成するた
めには、加速電圧３０ ｋｅＶ以下にするか、半導体基
体表面に酸化膜を初めに形成し、その酸化膜を通してド
ーパント不純物のイオンを注入する必要がある。しかし
加速電圧を低くするにつれてイオン電流が得られに＜＜
、表面不純物濃度を高くすることが困難であシ、酸化膜
を通して注入する場合は酸化膜厚のばらつきが極薄半導
体領域の表面濃度と拡散深さに影響を及ばし、いずれも
実用的ではない。とくに、極薄半導体領域に表面温１ｘ
ｏ２０ 原’ｒ、／ａｌ１以上の不純物注入層を得るこ
とは不可能である。
このような欠点は、例えば、比抵抗１０にΩ−副以上の
高純度高比抵抗シリコンを用いて半導体放射線検出素子
を製作する場合、高温熱処理が原因で、半導体基体のキ
ャリアライフタイムが低下し、その結果ＳＮ比が悪くカ
シ、あるいは形成される表面ドーピング領域が少くとも
５μｍ以上の深さを有するため、放射線に対して不感領
域となるこの領域が厚くなるなどの問題がある。
高純度高比抵抗シリコンを用いて半導体放射線検出素子
を製作する場合、高温熱処理が原因で、半導体基体のキ
ャリアライフタイムが低下し、その結果ＳＮ比が悪くカ
シ、あるいは形成される表面ドーピング領域が少くとも
５μｍ以上の深さを有するため、放射線に対して不感領
域となるこの領域が厚くなるなどの問題がある。
一方、最近工業的に注目されている非晶質半導体に不純
物を導入した領域を形成することについては、すでに種
々の方法が開示されている。例えば嫌う素をドーピング
するために最も一般的に行われる方法はモノシラン（Ｓ
ｉＨ４）とジポラン（Ｂ２Ｈ６）を同時に反応槽内に流
入させ、グロー放電を発生させてほう素がドーピングさ
れた非晶質シリコンを得るものである。しかしこの方法
では、薄い層は形成できるものの、はう素を１０２１原
子／−以上非晶質シリコン中に導入することは不可能に
近く、その比抵抗も低くならない。また二つのガスを同
時に流入させる際、ガス流量比の制御が困難で再現性が
悪いという欠点があった。
物を導入した領域を形成することについては、すでに種
々の方法が開示されている。例えば嫌う素をドーピング
するために最も一般的に行われる方法はモノシラン（Ｓ
ｉＨ４）とジポラン（Ｂ２Ｈ６）を同時に反応槽内に流
入させ、グロー放電を発生させてほう素がドーピングさ
れた非晶質シリコンを得るものである。しかしこの方法
では、薄い層は形成できるものの、はう素を１０２１原
子／−以上非晶質シリコン中に導入することは不可能に
近く、その比抵抗も低くならない。また二つのガスを同
時に流入させる際、ガス流量比の制御が困難で再現性が
悪いという欠点があった。
本発明は、これに対して半導体基体を商温に加熱するこ
となく、基体中に浅くて表面不純物濃度の高い所定の導
電形の半導体領域を再現性よく形成できる不純物導入方
法を提供することを目的とする。
となく、基体中に浅くて表面不純物濃度の高い所定の導
電形の半導体領域を再現性よく形成できる不純物導入方
法を提供することを目的とする。
本発明は真空容器内に収容した半導体基体をＤ丁定の温
度に加熱し、その容器内に不純物を廿むふん囲気中でグ
ロー放電を発生させることによシ半導体基体表匍に不純
物侵入層を形成し、次いで不活性ガスふん囲気中でグロ
ー放電を発生させ先に侵入した不純物を電気的に活性々
不純物に変換することにより上記の目的を達成する。
度に加熱し、その容器内に不純物を廿むふん囲気中でグ
ロー放電を発生させることによシ半導体基体表匍に不純
物侵入層を形成し、次いで不活性ガスふん囲気中でグロ
ー放電を発生させ先に侵入した不純物を電気的に活性々
不純物に変換することにより上記の目的を達成する。
第１図は、本発明を実施するだめの反応槽の概略図で、
真空容器１、電極２ａ、２ｂ、半導体基体３、真空排気
系４、ドーパント不純物を含むガスボンベ５ａと不活性
ガスボンベ５ｂ、及びこれらのガスの圧力と流量を調整
するだめの調整回路６、グロー放市川ＤＣ％、 詠７
ａ、半導体基体加熱用電源７ｂ、グロー放電時のガス圧
力を調整するための真空バルブ８、及び真空計９から構
成されている。
真空容器１、電極２ａ、２ｂ、半導体基体３、真空排気
系４、ドーパント不純物を含むガスボンベ５ａと不活性
ガスボンベ５ｂ、及びこれらのガスの圧力と流量を調整
するだめの調整回路６、グロー放市川ＤＣ％、 詠７
ａ、半導体基体加熱用電源７ｂ、グロー放電時のガス圧
力を調整するための真空バルブ８、及び真空計９から構
成されている。
まず、真空排気系４によυ、真空容器１内を排気し、約
１ ｘ １０−”ｒｏｒｒの真空にしたのち、真空パル
プ８を絞り、真空排気系４の排気速度を下げると同時に
、真空容器１に不純物ガスを調整回路６を通して導入し
、公知のやυ方で電極２ａ、２ｂ間に電圧を印加してグ
ロー放電を発生させると電極２ａ上に配置した半導体基
体３にその不純物を含む半導体領域が形成される。次に
、アルゴンなどの不活性ガスふん囲気中でさらにグロー
放電を発生させると、先に侵入した不純物は、グロー放
電時間との経過と共に格子間位置から置換型位置におき
かわシ、電気的に活性な不純物が増加する。
１ ｘ １０−”ｒｏｒｒの真空にしたのち、真空パル
プ８を絞り、真空排気系４の排気速度を下げると同時に
、真空容器１に不純物ガスを調整回路６を通して導入し
、公知のやυ方で電極２ａ、２ｂ間に電圧を印加してグ
ロー放電を発生させると電極２ａ上に配置した半導体基
体３にその不純物を含む半導体領域が形成される。次に
、アルゴンなどの不活性ガスふん囲気中でさらにグロー
放電を発生させると、先に侵入した不純物は、グロー放
電時間との経過と共に格子間位置から置換型位置におき
かわシ、電気的に活性な不純物が増加する。
第２図および第３図はその実施例を示すドーパント不純
物濃度分布のプロファイルである０っま９、Ｙ軸はドー
パント不純物濃度、Ｙ軸は半導体基体表面から深さ方向
への距離である。この測定には、工ＭＡ（イオン・マイ
クロ・アナライザ）と拡がシ抵抗法とを用いた。ＩＭＡ
とはよく絞られたイオンビームを試料に照射して、その
試料から二次的に放出される二次イオンを質量分析計に
導き、質量電荷比に分けて検出し、試料の元素分析を行
う方法で、半導体基体に拡散した電気的に活性な不純物
はかシでなく、電気的に不活性々不純物も全て検出する
。一方、拡か９抵抗法は、半導体表面に２本の測定探針
を立て、その間の亀、気抵抗を測定し比抵抗を求める方
法で、電気的に活性な不純物のみを検出する方法である
。
物濃度分布のプロファイルである０っま９、Ｙ軸はドー
パント不純物濃度、Ｙ軸は半導体基体表面から深さ方向
への距離である。この測定には、工ＭＡ（イオン・マイ
クロ・アナライザ）と拡がシ抵抗法とを用いた。ＩＭＡ
とはよく絞られたイオンビームを試料に照射して、その
試料から二次的に放出される二次イオンを質量分析計に
導き、質量電荷比に分けて検出し、試料の元素分析を行
う方法で、半導体基体に拡散した電気的に活性な不純物
はかシでなく、電気的に不活性々不純物も全て検出する
。一方、拡か９抵抗法は、半導体表面に２本の測定探針
を立て、その間の亀、気抵抗を測定し比抵抗を求める方
法で、電気的に活性な不純物のみを検出する方法である
。
第２図はシリコン単結晶基板上にほう素を導入した場合
の一例で、この諸条件は下記の通シである。
の一例で、この諸条件は下記の通シである。
（１１不純物導入条件
半導体基体：シリコン、ｎ型、比抵抗１０〜３０にΩ−
画、鏡面仕上げ たジボラン台娯 グロー放電時の圧カニ２．０Ｔｏｒｒ 放電パフ ： ＤＣ４００〜６００Ｖ、 ０．６ｒｎ
ｌｖ’ｃｍ２電極間距離：５０調 放電時間２６０分 （２）電気的活性化条件 不活性ガス：アルゴン グロー放電時の圧カニ ０． Ｉ Ｔｏｒｒ放ｔハフ
−： ＤＣ６００Ｖ 、 ０．６ｍＡｙも２基体温度＝
１００〜３００℃ 放電時間＝１２０〜３６Ｊ分 第２図の曲線１０はＩＭＡで求めた不純物濃度分布であ
υ、このうち電気的に活性な不純物の濃度分布を拡がシ
抵抗で求めたものが曲線１１である０ジボランの分解に
よシ生じ、シリコン単結晶中に侵入したほう素の大部分
はシリコン単結晶の格子間位置に入シ、格子の位置に入
る置換型のほう素原子が少く、その結果電気伝導度に寄
与する量が少いことを示している。曲線１２．１３．１
４は、このシリコンウェハを、さらにアルゴンガスふん
囲気中で、それぞれ１２０分、２４０分。
画、鏡面仕上げ たジボラン台娯 グロー放電時の圧カニ２．０Ｔｏｒｒ 放電パフ ： ＤＣ４００〜６００Ｖ、 ０．６ｒｎ
ｌｖ’ｃｍ２電極間距離：５０調 放電時間２６０分 （２）電気的活性化条件 不活性ガス：アルゴン グロー放電時の圧カニ ０． Ｉ Ｔｏｒｒ放ｔハフ
−： ＤＣ６００Ｖ 、 ０．６ｍＡｙも２基体温度＝
１００〜３００℃ 放電時間＝１２０〜３６Ｊ分 第２図の曲線１０はＩＭＡで求めた不純物濃度分布であ
υ、このうち電気的に活性な不純物の濃度分布を拡がシ
抵抗で求めたものが曲線１１である０ジボランの分解に
よシ生じ、シリコン単結晶中に侵入したほう素の大部分
はシリコン単結晶の格子間位置に入シ、格子の位置に入
る置換型のほう素原子が少く、その結果電気伝導度に寄
与する量が少いことを示している。曲線１２．１３．１
４は、このシリコンウェハを、さらにアルゴンガスふん
囲気中で、それぞれ１２０分、２４０分。
３６０分グロー放電を行ったのち、拡がり抵抗法で求め
た濃度分布である。これより、グロー放電の時間を変え
て任意の表面濃度を有する半導体領域が得られることが
わかる。
た濃度分布である。これより、グロー放電の時間を変え
て任意の表面濃度を有する半導体領域が得られることが
わかる。
第３図は、別の実施例を示すもので、第２図と相違する
点は、はう素の代りにυんを拡散させた点で、ｎ型の半
導体領域が形成できる。その条件を次に示す。
点は、はう素の代りにυんを拡散させた点で、ｎ型の半
導体領域が形成できる。その条件を次に示す。
（１１不純物導入東件
半導体基体：シリコン、Ｐ型、比抵抗１０〜３０ＲＱ−
α鋳面仕上げ 反応温度：３００℃ ドーパント不純物ガス：み幽奔テ４壜看水素で１０００
ｐｐｍに希釈したＺオスフ ィン グロー放電時の圧カニ２．０’ｌ’ｏｒｒ放電パワー：
ＤＣ６００、０，６ｍＡ／ｃｍ２電極間距離：５０ｍ
ｍ 放電時間：６０分 （２）電気的活性化条件：第２図について示した条件と
同じ 第３図の曲線２０はＩＭＡで求めた導入シん濃度分布で
あシ、曲線２１は拡がシ抵抗で求めた電気的に活性なシ
んの濃度分布である。また曲線２２．２３はさらにアル
ゴン中でのグロー放電によりｔ気的活性化を１２０分、
２４０分行ったあとの拡がυ抵抗法で求めた濃度分布で
ある。すなわち、第２図と同様な結果が得られ、放電時
間と共に電気的に活性なシん濃度が増加する。
α鋳面仕上げ 反応温度：３００℃ ドーパント不純物ガス：み幽奔テ４壜看水素で１０００
ｐｐｍに希釈したＺオスフ ィン グロー放電時の圧カニ２．０’ｌ’ｏｒｒ放電パワー：
ＤＣ６００、０，６ｍＡ／ｃｍ２電極間距離：５０ｍ
ｍ 放電時間：６０分 （２）電気的活性化条件：第２図について示した条件と
同じ 第３図の曲線２０はＩＭＡで求めた導入シん濃度分布で
あシ、曲線２１は拡がシ抵抗で求めた電気的に活性なシ
んの濃度分布である。また曲線２２．２３はさらにアル
ゴン中でのグロー放電によりｔ気的活性化を１２０分、
２４０分行ったあとの拡がυ抵抗法で求めた濃度分布で
ある。すなわち、第２図と同様な結果が得られ、放電時
間と共に電気的に活性なシん濃度が増加する。
このようなアルゴンふん囲気中でのグロー放電はスパッ
タリングと呼ばれ、イオン化したアルゴンイオンを、例
えばシリコン表面に衝突させるとシリコン原子がはじき
飛ばされ新しい原子層が露出するので、結晶表面の清浄
化に用いられるものである。しかし、本発明で用いたグ
ロー放電条件？−１従来ｏ、ｔ、バッタリング法にくら
ベアルコンガスの圧力が高く、加速電圧が低いため、シ
リコン表面に侵入したボロン原子値アルゴンイオンにょ
シはしき飛ばされるよシも、むしろシリコン単結晶中に
ノックオンされ、しかも、シリコン表面部の温度が局部
的に高くなシ、その結果、格子間位置に存在するドーパ
ント原子が格子の位置、すなわち置換型になるため電気
伝導度が増加するものと考えられる。
タリングと呼ばれ、イオン化したアルゴンイオンを、例
えばシリコン表面に衝突させるとシリコン原子がはじき
飛ばされ新しい原子層が露出するので、結晶表面の清浄
化に用いられるものである。しかし、本発明で用いたグ
ロー放電条件？−１従来ｏ、ｔ、バッタリング法にくら
ベアルコンガスの圧力が高く、加速電圧が低いため、シ
リコン表面に侵入したボロン原子値アルゴンイオンにょ
シはしき飛ばされるよシも、むしろシリコン単結晶中に
ノックオンされ、しかも、シリコン表面部の温度が局部
的に高くなシ、その結果、格子間位置に存在するドーパ
ント原子が格子の位置、すなわち置換型になるため電気
伝導度が増加するものと考えられる。
上記の実施例では、はう素およびシんについて述べたが
、アンチモン、ひ素、ガリウム、アルミニウムなど不純
物を同様に導入した半導体領域について、アルゴン、ヘ
リウムなどの不活性ガスふん囲気中でグロー放電を行え
は、もちろん電気的活性度は増加する。そのはかに、光
検出素子などに使用する非晶質シリコン被膜上に、ｅよ
う素やシんなどの不純物ガス雰囲気でグロー放電後、不
活性ガスふん囲気中グロー放電を行うと、よシ低比抵抗
の不純物層を有するｐｎ構造の極薄非晶質膜も容易に得
られる。
、アンチモン、ひ素、ガリウム、アルミニウムなど不純
物を同様に導入した半導体領域について、アルゴン、ヘ
リウムなどの不活性ガスふん囲気中でグロー放電を行え
は、もちろん電気的活性度は増加する。そのはかに、光
検出素子などに使用する非晶質シリコン被膜上に、ｅよ
う素やシんなどの不純物ガス雰囲気でグロー放電後、不
活性ガスふん囲気中グロー放電を行うと、よシ低比抵抗
の不純物層を有するｐｎ構造の極薄非晶質膜も容易に得
られる。
この発明は、例えば３００℃以下の低温度で、単結晶や
非晶質半導体基体中にドーパント不純物を導入させる方
法である。先ず不純物ガスふん囲気中でグロー放電を発
生させて不純物を導入し、ついでアルゴンなどの不活性
ガスふん囲気中でグロー放電を行うと、上記のように電
気的に活性な表面不純物濃度は１０１６〜ｔｏ２２＆・
：５士／ｄの任意の範囲で、しかも１５００Ａ０以下の
深さの不純物導入層が得られる。
非晶質半導体基体中にドーパント不純物を導入させる方
法である。先ず不純物ガスふん囲気中でグロー放電を発
生させて不純物を導入し、ついでアルゴンなどの不活性
ガスふん囲気中でグロー放電を行うと、上記のように電
気的に活性な表面不純物濃度は１０１６〜ｔｏ２２＆・
：５士／ｄの任意の範囲で、しかも１５００Ａ０以下の
深さの不純物導入層が得られる。
すなわち、熱拡散法やイオン注入法では不可能な極薄で
表面不純物濃度の高い半導体領域が得られ、放射線検出
素子に適用した場合は、ｐｒ１接合層のような放射線に
対して不感層の領域を薄くできるはかシでなく、低温処
理工程のため結晶本来の特性を保持するので、ＳＮ比を
高め、エネルギー分解能力を向上させることができる。
表面不純物濃度の高い半導体領域が得られ、放射線検出
素子に適用した場合は、ｐｒ１接合層のような放射線に
対して不感層の領域を薄くできるはかシでなく、低温処
理工程のため結晶本来の特性を保持するので、ＳＮ比を
高め、エネルギー分解能力を向上させることができる。
非晶質シリコンを用いた光検出素子では、不純物ドーピ
ング層を形成する際、従来のようにシランガスとドーパ
ントガスとを最適混合比で反応槽内に送るだめの操作が
不要になシ、ドーノくントガスのみを流してグロー放電
及び不活性ガス中のグロー放電を発生させれば良いため
、従来法では不可能に近いような低比抵抗不純物ドーピ
ング層で、しかも極薄層が得られる〇 プレーナ型素子やＭＯ８ＩＣ素子では、酸化膜の汚染、
接合深さの変動など、高温熱処理工程によシ生じる特性
の変化が少くなるなどの効果が上記した簡単な装置でも
容易に得られる。とくに熱拡散法やイオン注入法では不
可能な極薄拡散層で高い表面濃度の半導体領域が形成で
きる。
ング層を形成する際、従来のようにシランガスとドーパ
ントガスとを最適混合比で反応槽内に送るだめの操作が
不要になシ、ドーノくントガスのみを流してグロー放電
及び不活性ガス中のグロー放電を発生させれば良いため
、従来法では不可能に近いような低比抵抗不純物ドーピ
ング層で、しかも極薄層が得られる〇 プレーナ型素子やＭＯ８ＩＣ素子では、酸化膜の汚染、
接合深さの変動など、高温熱処理工程によシ生じる特性
の変化が少くなるなどの効果が上記した簡単な装置でも
容易に得られる。とくに熱拡散法やイオン注入法では不
可能な極薄拡散層で高い表面濃度の半導体領域が形成で
きる。
第１図は本発明を実施する九めの反応装置の一例の概略
構成図、第２図はドーパント不純物としてほう素を拡散
した場合の濃度分布を示すプロファイル線図、第３図は
ドーパント不純物として９んを拡散した場合の濃度分布
を示すプロファイル線図である。 １・・・・・・真空容器、２ａ、２ｂ・・・・・・電極
、３・・・・・・半導体基体、４・・・・・・真空排気
系、５ａ・・・・・・ドーパントガスボンベ、５ｂ・・
・・・・不活性ガスボンへ、７ａ・・・・・・グロー放
電用電源、７ｂ・・・・・・基体加熱用電諒。 第１図 ０ ５００ ７０
００距Ｍ （Ａ） 距離φ） １３５
構成図、第２図はドーパント不純物としてほう素を拡散
した場合の濃度分布を示すプロファイル線図、第３図は
ドーパント不純物として９んを拡散した場合の濃度分布
を示すプロファイル線図である。 １・・・・・・真空容器、２ａ、２ｂ・・・・・・電極
、３・・・・・・半導体基体、４・・・・・・真空排気
系、５ａ・・・・・・ドーパントガスボンベ、５ｂ・・
・・・・不活性ガスボンへ、７ａ・・・・・・グロー放
電用電源、７ｂ・・・・・・基体加熱用電諒。 第１図 ０ ５００ ７０
００距Ｍ （Ａ） 距離φ） １３５
Claims (1)
- １）真空容器内に収容した半導体基体を所定の温度に加
熱し、前記容器内に不純物を含むふん囲気中でグロー族
ｔ１を発生させ、次いで不活性ふん囲気中でグロー放１
ｄヲ発生させることを４！徴とする半導体基体への不純
物導入方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9321983A JPS59218728A (ja) | 1983-05-26 | 1983-05-26 | 半導体基体への不純物導入方法 |
| US06/613,778 US4618381A (en) | 1983-05-26 | 1984-05-24 | Method for adding impurities to semiconductor base material |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9321983A JPS59218728A (ja) | 1983-05-26 | 1983-05-26 | 半導体基体への不純物導入方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59218728A true JPS59218728A (ja) | 1984-12-10 |
| JPS6355856B2 JPS6355856B2 (ja) | 1988-11-04 |
Family
ID=14076442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9321983A Granted JPS59218728A (ja) | 1983-05-26 | 1983-05-26 | 半導体基体への不純物導入方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59218728A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61208217A (ja) * | 1985-03-12 | 1986-09-16 | Matsushita Electric Ind Co Ltd | 半導体へのド−ピング方法 |
| JPS62293613A (ja) * | 1986-06-12 | 1987-12-21 | Fuji Electric Co Ltd | 半導体放射線検出素子の製造方法 |
| JPS63221678A (ja) * | 1987-03-10 | 1988-09-14 | Sharp Corp | 薄膜トランジスタの製造方法 |
| JPS6445117A (en) * | 1987-08-13 | 1989-02-17 | Fuji Electric Res | Impurity introduction into semiconductor |
| JPH01129413A (ja) * | 1987-11-16 | 1989-05-22 | Fuji Electric Corp Res & Dev Ltd | 半導体基体への不純物導入方法 |
| JPH01316930A (ja) * | 1988-06-16 | 1989-12-21 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| US4937205A (en) * | 1987-08-05 | 1990-06-26 | Matsushita Electric Industrial Co., Ltd. | Plasma doping process and apparatus therefor |
| US6939434B2 (en) | 2000-08-11 | 2005-09-06 | Applied Materials, Inc. | Externally excited torroidal plasma source with magnetic control of ion distribution |
-
1983
- 1983-05-26 JP JP9321983A patent/JPS59218728A/ja active Granted
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61208217A (ja) * | 1985-03-12 | 1986-09-16 | Matsushita Electric Ind Co Ltd | 半導体へのド−ピング方法 |
| JPS62293613A (ja) * | 1986-06-12 | 1987-12-21 | Fuji Electric Co Ltd | 半導体放射線検出素子の製造方法 |
| JPS63221678A (ja) * | 1987-03-10 | 1988-09-14 | Sharp Corp | 薄膜トランジスタの製造方法 |
| US4937205A (en) * | 1987-08-05 | 1990-06-26 | Matsushita Electric Industrial Co., Ltd. | Plasma doping process and apparatus therefor |
| JPS6445117A (en) * | 1987-08-13 | 1989-02-17 | Fuji Electric Res | Impurity introduction into semiconductor |
| JPH01129413A (ja) * | 1987-11-16 | 1989-05-22 | Fuji Electric Corp Res & Dev Ltd | 半導体基体への不純物導入方法 |
| JPH01316930A (ja) * | 1988-06-16 | 1989-12-21 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| US6939434B2 (en) | 2000-08-11 | 2005-09-06 | Applied Materials, Inc. | Externally excited torroidal plasma source with magnetic control of ion distribution |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6355856B2 (ja) | 1988-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1104700A (en) | Amorphous silicon photovoltaic device having an insulating layer | |
| US4565588A (en) | Method for diffusion of impurities | |
| TW200423185A (en) | Method of introducing impurity | |
| IE52688B1 (en) | Apparatus and method for making a photovoltaic panel | |
| CA1078078A (en) | Schottky barrier semiconductor device and method of making same | |
| US4618381A (en) | Method for adding impurities to semiconductor base material | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| JP3079575B2 (ja) | 半導体装置の製造方法 | |
| US4069492A (en) | Electroluminescent semiconductor device having a body of amorphous silicon | |
| Inada et al. | Formation of ultrashallow p+ layers in silicon by thermal diffusion of boron and by subsequent rapid thermal annealing | |
| JPS63194326A (ja) | 半導体装置の製造方法 | |
| JPS59218728A (ja) | 半導体基体への不純物導入方法 | |
| Kalkofen et al. | Use of B2O3 films grown by plasma-assisted atomic layer deposition for shallow boron doping in silicon | |
| Zagozdzon-Wosik et al. | Fabrication of submicron junctions-proximity rapid thermal diffusion of phosphorus, boron, and arsenic | |
| JPH11214320A (ja) | 半導体層への不純物領域形成方法及び半導体層への不純物導入装置 | |
| JPH0436454B2 (ja) | ||
| JP3180122B2 (ja) | 不純物ドーピングの方法 | |
| JP2020167228A (ja) | 結晶太陽電池の製造方法 | |
| EP0913003A1 (en) | Avalanching semiconductor device having an epitaxially grown layer | |
| JP3130661B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| Madi et al. | A Discussion About Hydrogen Diffusion in n+ pp+ Polysilicon Solar Cells Following Analysis of Both Dopant Deactivation and Defects Passivation | |
| JPH01129413A (ja) | 半導体基体への不純物導入方法 | |
| JPH07106265A (ja) | 炭化けい素半導体素子の製造方法 | |
| Gesheva et al. | Structure and Properties of W and Mo-Subcontact Layers Influenced by Thermal Annealing | |
| JPS5917529B2 (ja) | 半導体装置の製造方法 |