JPH053164A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH053164A JPH053164A JP15008191A JP15008191A JPH053164A JP H053164 A JPH053164 A JP H053164A JP 15008191 A JP15008191 A JP 15008191A JP 15008191 A JP15008191 A JP 15008191A JP H053164 A JPH053164 A JP H053164A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- photoresist
- electrode
- comb
- blanked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 リフトオフ法による電極形成の蒸着の際の蒸
着ソースの輻射熱による細いパターンの変形を防止する
方法を提供する。 【構成】 リフトオフ法により金属細線を形成するに際
し、前記金属細線形成のためのフォトレジストの抜きパ
ターンの側方に、別の抜きパターンを配置したことを特
徴とする半導体装置の製造方法。
着ソースの輻射熱による細いパターンの変形を防止する
方法を提供する。 【構成】 リフトオフ法により金属細線を形成するに際
し、前記金属細線形成のためのフォトレジストの抜きパ
ターンの側方に、別の抜きパターンを配置したことを特
徴とする半導体装置の製造方法。
Description
【０００１】
【産業上の利用分野】本発明は半導体製造工程におい
て、リフトオフ法により電極を形成する際の電極パター
ンに適用される。
て、リフトオフ法により電極を形成する際の電極パター
ンに適用される。
【０００２】
【従来の技術】半導体製造における電極形成工程でリフ
トオフ・プロセスは重要なプロセスであり、特に微細電
極の形成にはしばしば用いられる。ここではＳｉトラン
ジスタのくし形の微細電極形成にリフトオフ・プロセス
を適用した例について簡単に説明する。
トオフ・プロセスは重要なプロセスであり、特に微細電
極の形成にはしばしば用いられる。ここではＳｉトラン
ジスタのくし形の微細電極形成にリフトオフ・プロセス
を適用した例について簡単に説明する。
【０００３】図４（ａ）において、１はトランジスタの
コレクターとなるＳｉの半導体基板で、所定の部分に拡
散、イオン注入等によってベース２やエミッタ３となる
ｐ形やｎ形の不純物層が形成され、表面には絶縁層４が
形成され、電極が形成される部分には絶縁膜にＳｉ基板
に達する開口部が形成されている。また、このＳｉトラ
ンジスタはくし形の電極構造をしている。次にリフトオ
フ工程に入る。このウェーハの全面にポジ形フォトレジ
スト５を形成する。次にマスク合わせを行い、露光、現
像し、フォトレジストに開口部を形成する（図４
（ｂ））。次いで前記フォトレジスト・パターンを形成
した後、全面に電極金属６を蒸着法で形成する（図４
（ｃ））。蒸着するときは電極となる金属を電子ビーム
等で加熱し、溶融、蒸発させ、半導体上に金属膜を形成
する。この後フォトレジスト５を除去すると、フォトレ
ジスト５上の金属が除去されて開口部だけに電極金属６
が形成され、リフト・オフ工程が終了する（図４
（ｄ））。
コレクターとなるＳｉの半導体基板で、所定の部分に拡
散、イオン注入等によってベース２やエミッタ３となる
ｐ形やｎ形の不純物層が形成され、表面には絶縁層４が
形成され、電極が形成される部分には絶縁膜にＳｉ基板
に達する開口部が形成されている。また、このＳｉトラ
ンジスタはくし形の電極構造をしている。次にリフトオ
フ工程に入る。このウェーハの全面にポジ形フォトレジ
スト５を形成する。次にマスク合わせを行い、露光、現
像し、フォトレジストに開口部を形成する（図４
（ｂ））。次いで前記フォトレジスト・パターンを形成
した後、全面に電極金属６を蒸着法で形成する（図４
（ｃ））。蒸着するときは電極となる金属を電子ビーム
等で加熱し、溶融、蒸発させ、半導体上に金属膜を形成
する。この後フォトレジスト５を除去すると、フォトレ
ジスト５上の金属が除去されて開口部だけに電極金属６
が形成され、リフト・オフ工程が終了する（図４
（ｄ））。
【０００４】
【発明が解決しようとする課題】リフト・オフ法による
電極形成の蒸着工程で、図２によって説明するような問
題が生じた。図５（ａ）は最初に形成したときのフォト
レジストの抜きパターンを示し、５ａがベース電極部、
５ｂがエミッタ電極部のいずれも抜きパターンであり、
図５（ｂ）は電極蒸着後のフォトレジストの形状、すな
わち図４（ｃ）の二点鎖線ＡＡに沿う断面を示す。上記
図５（ｂ）に示したように、蒸着によってフォトレジス
トパータンの中の一番端の細線であるベース電極が形成
されるくしの部分に変形を生じ、図５（ａ）における５
ａａが６ａａに変形するという問題がある。その原因は
蒸着のときの輻射熱によってフォトレジストの体積が変
化し、その結果生じる歪みのためと考えられる。パター
ンが太い場合は変形はほとんど無く、くし形構造のベー
ス電極５ａのような細いパターンのときにパターンに生
ずる変形が大きい。
電極形成の蒸着工程で、図２によって説明するような問
題が生じた。図５（ａ）は最初に形成したときのフォト
レジストの抜きパターンを示し、５ａがベース電極部、
５ｂがエミッタ電極部のいずれも抜きパターンであり、
図５（ｂ）は電極蒸着後のフォトレジストの形状、すな
わち図４（ｃ）の二点鎖線ＡＡに沿う断面を示す。上記
図５（ｂ）に示したように、蒸着によってフォトレジス
トパータンの中の一番端の細線であるベース電極が形成
されるくしの部分に変形を生じ、図５（ａ）における５
ａａが６ａａに変形するという問題がある。その原因は
蒸着のときの輻射熱によってフォトレジストの体積が変
化し、その結果生じる歪みのためと考えられる。パター
ンが太い場合は変形はほとんど無く、くし形構造のベー
ス電極５ａのような細いパターンのときにパターンに生
ずる変形が大きい。
【０００５】本発明は上記の点に鑑みなされたもので、
リフトオフ法による電極形成の蒸着の際の蒸着ソースの
輻射熱による細いパターンの変形を防止する方法を提供
することを目的とする。
リフトオフ法による電極形成の蒸着の際の蒸着ソースの
輻射熱による細いパターンの変形を防止する方法を提供
することを目的とする。
【０００６】
【課題を解決するための手段】本発明にかかる半導体装
置は、リフトオフのときに形成する金属細線用のフォト
レジストの抜きパターンに、金属細線用のパターンの外
側方に別の抜きパターンを配置することを特徴とする。
置は、リフトオフのときに形成する金属細線用のフォト
レジストの抜きパターンに、金属細線用のパターンの外
側方に別の抜きパターンを配置することを特徴とする。
【０００７】
【作用】本発明に係る電極形成方法によれば、金属細線
用のフォトレジスト・パターンの外側方に設けたパター
ンによってその外側で生じるフォトレジストの歪みがブ
ロックされるために、細いパターンに加わる歪みを十分
小さく出来る。その結果、蒸着のときのパターンの曲が
り電極の曲がりを完全に無くすることができる。
用のフォトレジスト・パターンの外側方に設けたパター
ンによってその外側で生じるフォトレジストの歪みがブ
ロックされるために、細いパターンに加わる歪みを十分
小さく出来る。その結果、蒸着のときのパターンの曲が
り電極の曲がりを完全に無くすることができる。
【０００８】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。本発明では工程は従来と全く同じであ
る。
して説明する。本発明では工程は従来と全く同じであ
る。
【０００９】図１（ａ）において、１はトランジスタの
コレクターとなるＳｉの半導体基板で、所定の部分に拡
散、イオン注入等によってベース２やエミッタ３となる
ｐ形やｎ形の不純物層が形成され、表面には絶縁膜１４
が形成され、電極が形成される部分には絶縁膜にＳｉ基
板に達する開口部が形成されている。このＳｉトランジ
スタの電極構造は、１．５μｍライン・アンド・スペー
スのくし形である。この表面にポジ形のフォトレジスト
１５を形成する。所定のマスク合わせを行い、露光、現
像する（図１（ｂ））。前記電極のパターンが本発明は
従来のパターンとは異なる。即ち、電極用金属細線のパ
ターン１５ａａ側方に形成される抜きパターン１５ｃが
存在することが特徴である。本発明によるパターンの一
例を図４に示す。トランジスタ部分の電極構造は従来と
全く同じであり、ベース電極部１５ａ、エミッタ電極部
１５ｂがあり、くし形構造をなしているが、本発明では
その他に蒸着のときの熱によるフォトレジスト・パター
ンの変形を防ぐために、ベース電極部１５ａのうち細い
くしの部分１５ａａの外側に別のパターン１５ｃを設け
る。このようなパターンを形成した後、電極金属１６を
蒸着する（図１（ｃ））。この後フォトレジストを除去
するくし形べース電極１６、及び本発明によるパターン
１６ｃが形成される（図１（ｄ））。従来のパターンで
は、蒸着のときの輻射熱のためにフォトレジストの体積
が変化し、それによって生じる歪みのためにくし形フォ
トレジストパターンの端のくしが曲がり、その結果くし
形電極の端のくしも曲がってしまったが、本発明により
この欠陥を完全に無くすることができた。
コレクターとなるＳｉの半導体基板で、所定の部分に拡
散、イオン注入等によってベース２やエミッタ３となる
ｐ形やｎ形の不純物層が形成され、表面には絶縁膜１４
が形成され、電極が形成される部分には絶縁膜にＳｉ基
板に達する開口部が形成されている。このＳｉトランジ
スタの電極構造は、１．５μｍライン・アンド・スペー
スのくし形である。この表面にポジ形のフォトレジスト
１５を形成する。所定のマスク合わせを行い、露光、現
像する（図１（ｂ））。前記電極のパターンが本発明は
従来のパターンとは異なる。即ち、電極用金属細線のパ
ターン１５ａａ側方に形成される抜きパターン１５ｃが
存在することが特徴である。本発明によるパターンの一
例を図４に示す。トランジスタ部分の電極構造は従来と
全く同じであり、ベース電極部１５ａ、エミッタ電極部
１５ｂがあり、くし形構造をなしているが、本発明では
その他に蒸着のときの熱によるフォトレジスト・パター
ンの変形を防ぐために、ベース電極部１５ａのうち細い
くしの部分１５ａａの外側に別のパターン１５ｃを設け
る。このようなパターンを形成した後、電極金属１６を
蒸着する（図１（ｃ））。この後フォトレジストを除去
するくし形べース電極１６、及び本発明によるパターン
１６ｃが形成される（図１（ｄ））。従来のパターンで
は、蒸着のときの輻射熱のためにフォトレジストの体積
が変化し、それによって生じる歪みのためにくし形フォ
トレジストパターンの端のくしが曲がり、その結果くし
形電極の端のくしも曲がってしまったが、本発明により
この欠陥を完全に無くすることができた。
【００１０】
【発明の効果】以上述べたように、本発明によれば、リ
フトオフ法で金属細線を形成するときに問題になった蒸
着のときの輻射熱によるフォトレジストの体積変化のた
めに生じるフォトレジストの歪みによるパターンの変形
を完全に無くすることが出来る。これにより従来から問
題であった金属細線の曲がりを完全に無くすることが出
来た。
フトオフ法で金属細線を形成するときに問題になった蒸
着のときの輻射熱によるフォトレジストの体積変化のた
めに生じるフォトレジストの歪みによるパターンの変形
を完全に無くすることが出来る。これにより従来から問
題であった金属細線の曲がりを完全に無くすることが出
来た。
【００１１】本発明は上記実施例に限られるものではな
く、その趣旨を逸脱しない範囲で種々変形できる。金属
細線用パターンの外側に設けるパターンの形状は任意に
設定してよい。一例として図４に示すようにパターンが
完全に独立したものでも良いし、図５に示すようにまた
くし形パターンの連結部と連接していてもよい。さらに
パターン金属細線と平行になっていなくても良い。その
長さは金属細線のパターンの細線の長さよりも長くした
方が効果が大きい。フォトレジストパターンが逆テーパ
になっているときは特に効果が大きい。また、上記説明
ではＳｉトランジスタによって説明したが、他の半導体
についても同様な効果が得られることは言うまでもな
い。
く、その趣旨を逸脱しない範囲で種々変形できる。金属
細線用パターンの外側に設けるパターンの形状は任意に
設定してよい。一例として図４に示すようにパターンが
完全に独立したものでも良いし、図５に示すようにまた
くし形パターンの連結部と連接していてもよい。さらに
パターン金属細線と平行になっていなくても良い。その
長さは金属細線のパターンの細線の長さよりも長くした
方が効果が大きい。フォトレジストパターンが逆テーパ
になっているときは特に効果が大きい。また、上記説明
ではＳｉトランジスタによって説明したが、他の半導体
についても同様な効果が得られることは言うまでもな
い。
【図１】（ａ）〜（ｄ）は本発明方法によるリフトオフ
法を用いた電極形成工程を工程順に示すいずれも断面
図。
法を用いた電極形成工程を工程順に示すいずれも断面
図。
【図２】本発明に係る一実施例を示すレジストパターン
の上面図。
の上面図。
【図３】本発明に係る別の実施例を示すレジストパター
ンの上面図。
ンの上面図。
【図４】（ａ）〜（ｄ）は従来の方法によるリフトオフ
法を用いた電極形成工程を工程順に示すいずれも断面
図。
法を用いた電極形成工程を工程順に示すいずれも断面
図。
【図５】（ａ）、（ｂ）は従来の方法によるレジストパ
ターンの変形を説明するための上面図。
ターンの変形を説明するための上面図。
１…Ｓｉ基板（コレクター） ２…ベース ３…エミッタ ４、１４…絶縁膜 ５、１５…フォトレジスト ５ａ、１５ａ…ベース電極部フォトレジスト・パターン ５ａａ、１５ａａ…ベース電極のくし部分用フォトレジ
スト・パターン ５ｂ、１５ｂ…エミッタ電極部フォトレジスト・パター
ン １５ｃ…本発明によるフォトレジスト・パターン ６、１６…くし形電極（電極金属） １６ｃ…本発明によるパターン電極
スト・パターン ５ｂ、１５ｂ…エミッタ電極部フォトレジスト・パター
ン １５ｃ…本発明によるフォトレジスト・パターン ６、１６…くし形電極（電極金属） １６ｃ…本発明によるパターン電極
Claims (1)
- 【特許請求の範囲】 【請求項１】 リフトオフ法により金属細線を形成する
に際し、前記金属細線形成のためのフォトレジストの抜
きパターンの側方に、別の抜きパターンを配置したこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15008191A JPH053164A (ja) | 1991-06-21 | 1991-06-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15008191A JPH053164A (ja) | 1991-06-21 | 1991-06-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH053164A true JPH053164A (ja) | 1993-01-08 |
Family
ID=15489101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15008191A Pending JPH053164A (ja) | 1991-06-21 | 1991-06-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH053164A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5671254A (en) * | 1994-12-22 | 1997-09-23 | Mitsubishi Denki Kabushiki Kaisha | Modulation, demodulation and antenna coupling circuits used in IC card reading/writing apparatus, and method of supplying power to the IC card |
| US5686356A (en) * | 1994-09-30 | 1997-11-11 | Texas Instruments Incorporated | Conductor reticulation for improved device planarity |
| EP1005065A2 (en) * | 1998-11-25 | 2000-05-31 | Murata Manufacturing Co., Ltd. | Method of forming wiring pattern |
| KR100288150B1 (ko) * | 1997-11-27 | 2001-05-02 | 구본준 | 액정표시장치의 제조방법 |
| US7083900B2 (en) | 1997-11-27 | 2006-08-01 | Lg Electronics Inc. | Method for manufacturing a liquid crystal display device |
| JP2006341331A (ja) * | 2005-06-08 | 2006-12-21 | Nissan Motor Co Ltd | ワーク受け渡し方法及びワーク受け渡し装置 |
-
1991
- 1991-06-21 JP JP15008191A patent/JPH053164A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5686356A (en) * | 1994-09-30 | 1997-11-11 | Texas Instruments Incorporated | Conductor reticulation for improved device planarity |
| US6495907B1 (en) | 1994-09-30 | 2002-12-17 | Texas Instruments Incorporated | Conductor reticulation for improved device planarity |
| US6653717B2 (en) | 1994-09-30 | 2003-11-25 | Texas Instruments Incorporated | Enhancement in throughput and planarity during CMP using a dielectric stack containing an HDP oxide |
| US5671254A (en) * | 1994-12-22 | 1997-09-23 | Mitsubishi Denki Kabushiki Kaisha | Modulation, demodulation and antenna coupling circuits used in IC card reading/writing apparatus, and method of supplying power to the IC card |
| KR100288150B1 (ko) * | 1997-11-27 | 2001-05-02 | 구본준 | 액정표시장치의 제조방법 |
| US6410211B1 (en) | 1997-11-27 | 2002-06-25 | Lg Electronics, Inc. | Method for manufacturing a liquid crystal display device |
| US7083900B2 (en) | 1997-11-27 | 2006-08-01 | Lg Electronics Inc. | Method for manufacturing a liquid crystal display device |
| EP1005065A2 (en) * | 1998-11-25 | 2000-05-31 | Murata Manufacturing Co., Ltd. | Method of forming wiring pattern |
| EP1005065A3 (en) * | 1998-11-25 | 2000-06-07 | Murata Manufacturing Co., Ltd. | Method of forming wiring pattern |
| JP2006341331A (ja) * | 2005-06-08 | 2006-12-21 | Nissan Motor Co Ltd | ワーク受け渡し方法及びワーク受け渡し装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3567508A (en) | Low temperature-high vacuum contact formation process | |
| US5102826A (en) | Method of manufacturing a semiconductor device having a silicide layer | |
| US5614762A (en) | Field effect transistors having comb-shaped electrode assemblies | |
| US4377899A (en) | Method of manufacturing Schottky field-effect transistors utilizing shadow masking | |
| JPS6057952A (ja) | 半導体装置の製造方法 | |
| JPH05198265A (ja) | 電界放出装置およびその形成方法 | |
| JPH053164A (ja) | 半導体装置の製造方法 | |
| JPH0799738B2 (ja) | 半導体装置の製造方法 | |
| JPS5923475B2 (ja) | 半導体装置用電極の形成方法 | |
| JP2000232227A (ja) | 薄膜トランジスタの製造方法 | |
| JPS5984436A (ja) | 半導体装置の製造方法 | |
| JPS63221678A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6130031A (ja) | 半導体装置の製造方法 | |
| JP2920216B1 (ja) | 半導体装置及び該装置内部の配線方法 | |
| JPS6143484A (ja) | 半導体装置の電極形成方法 | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| JPH06140354A (ja) | 半導体装置の製造方法 | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
| JPH0786306A (ja) | 電界効果トランジスタの製造方法 | |
| JPS5811511B2 (ja) | イオンエツチング方法 | |
| JPH0571176B2 (ja) | ||
| JPS60145612A (ja) | 半導体装置の製造方法 | |
| JPH02139931A (ja) | 半導体装置の製造方法 | |
| JPS59163823A (ja) | 半導体装置の製造方法 | |
| JPS58173829A (ja) | 半導体装置の製法 |