JPS58173829A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS58173829A JPS58173829A JP5780482A JP5780482A JPS58173829A JP S58173829 A JPS58173829 A JP S58173829A JP 5780482 A JP5780482 A JP 5780482A JP 5780482 A JP5780482 A JP 5780482A JP S58173829 A JPS58173829 A JP S58173829A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- diffusion
- layer
- base body
- electron beams
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000009792 diffusion process Methods 0.000 claims abstract description 31
- 238000010894 electron beam technology Methods 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract description 9
- 238000005530 etching Methods 0.000 abstract description 6
- 230000003647 oxidation Effects 0.000 abstract description 6
- 238000007254 oxidation reaction Methods 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 2
- 230000001678 irradiating effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体の酸化層や拡散層等の生成法に関するも
のである。
のである。
従来製法によれば、高温に保持された拡散炉内に半導体
ウェハーを挿入し、ウェハー全体を加熱することにより
ｍ化及び拡散を行なっている。また、選択拡散について
は、第１図の如く、半導体素材３上に形成した酸化層２
、さらにその上にフォトレジストｉｔを塗布しく第１図
ａ）、これをマスク４を用いて光（紫外線）５によυ無
光しく同図ｂ）、現像（同図ｃ）、エツチング（同図ｄ
）してレジスト除却後に熱拡散あるいはイオン注入（同
図ｅ）を行うことによシ選択拡散が実現されている。ま
た、この選択拡散をくり返すことにより多層の拡散層を
形成しているが、このために半導体ウェハーの表面に数
段の段差が生じている。
ウェハーを挿入し、ウェハー全体を加熱することにより
ｍ化及び拡散を行なっている。また、選択拡散について
は、第１図の如く、半導体素材３上に形成した酸化層２
、さらにその上にフォトレジストｉｔを塗布しく第１図
ａ）、これをマスク４を用いて光（紫外線）５によυ無
光しく同図ｂ）、現像（同図ｃ）、エツチング（同図ｄ
）してレジスト除却後に熱拡散あるいはイオン注入（同
図ｅ）を行うことによシ選択拡散が実現されている。ま
た、この選択拡散をくり返すことにより多層の拡散層を
形成しているが、このために半導体ウェハーの表面に数
段の段差が生じている。
このように従来の方式では、エツチングの繰り返しを行
うため、多くの化学処理を含む復雑な工程となっている
。このため５表面汚染のチャンスが増すとともに、エツ
チング不良による不良発生の原因ともなっている。また
、エツチングによシ生じた表面の段差はアル１ニウム配
線を行う際に段部のアルｉニウムが薄くなリエレクトロ
マイグレーシ冒ンにより配線切れ等信頼性上の問題の原
因となるとともに、高集積化に必兼な配線の細線化の障
害となっている。
うため、多くの化学処理を含む復雑な工程となっている
。このため５表面汚染のチャンスが増すとともに、エツ
チング不良による不良発生の原因ともなっている。また
、エツチングによシ生じた表面の段差はアル１ニウム配
線を行う際に段部のアルｉニウムが薄くなリエレクトロ
マイグレーシ冒ンにより配線切れ等信頼性上の問題の原
因となるとともに、高集積化に必兼な配線の細線化の障
害となっている。
本発明は、上記の欠点を解消するとともに高集積度パタ
ーンを生成し、且、高信頼度配線を可能とする製法を提
供することを目的とする。
ーンを生成し、且、高信頼度配線を可能とする製法を提
供することを目的とする。
本発明は、酸化層形成あるいは拡散層形成の際に拡散炉
による全面加熱による方法を用いず、光（レーザ光）あ
るいは電子ビームの照射により。
による全面加熱による方法を用いず、光（レーザ光）あ
るいは電子ビームの照射により。
熱酸化あるいは熱拡散に必要な熱會ウニ・・−表面の必
要な部分に照射することにより酸化あるいは拡散を行な
うことを特像とした半導体の製法であるＯ 以下、本発明を実施例により詳述する。
要な部分に照射することにより酸化あるいは拡散を行な
うことを特像とした半導体の製法であるＯ 以下、本発明を実施例により詳述する。
本発明は、第２図の如く、不純物雰囲気中あるいは酸化
雰囲気中に半導体ウニ／Ｘ−３を蓋き（第２図ｍ）ｂ拡
散あるいは酸化を行ない丸い部分に光（レーザ光）ある
いは電子ビーム７ｔ−照射して部分加熱を行ない、拡散
層あるいは酸化１１１を形成する（同図ｂ）。また必要
ならば、補助加熱１０をする場合もある。この方法によ
れば、光（レーザ光）あるいは電子ビーム・照射場所お
よび範囲を変えることによシ、サプンクロンの微細パタ
ーンの形成から、ウェハー全面に対する加工まで可能と
な如、シかもエツチングを用いずに選択拡散が行なえる
ために、ウェハー表面は平担のままとな９、より微細な
パターンによる素子の作成、配線の作成ができるように
なるとともに、配線の信頼性も向上する。さらに従来の
ごとくフォトレジストの解像度による障害もなくなる。
雰囲気中に半導体ウニ／Ｘ−３を蓋き（第２図ｍ）ｂ拡
散あるいは酸化を行ない丸い部分に光（レーザ光）ある
いは電子ビーム７ｔ−照射して部分加熱を行ない、拡散
層あるいは酸化１１１を形成する（同図ｂ）。また必要
ならば、補助加熱１０をする場合もある。この方法によ
れば、光（レーザ光）あるいは電子ビーム・照射場所お
よび範囲を変えることによシ、サプンクロンの微細パタ
ーンの形成から、ウェハー全面に対する加工まで可能と
な如、シかもエツチングを用いずに選択拡散が行なえる
ために、ウェハー表面は平担のままとな９、より微細な
パターンによる素子の作成、配線の作成ができるように
なるとともに、配線の信頼性も向上する。さらに従来の
ごとくフォトレジストの解像度による障害もなくなる。
第３図では、ウェハー３上にすて形成された拡散ＩＩ
（ＩＩＩ化層）の近くにさらに選択拡散を行う例でめり
る。すなわち、拡散層１１を有するウェハー３を用意し
く同図ＪＲ）、ここでは不純物ンースをウェハー上に塗
布層９として用い、ウェハー３の所定部へ光あるいは電
子ビーム７を照射して不純物層６を形成する。このとき
、不純物雰囲気８との併用や補助加熱１０も考えられる
。
（ＩＩＩ化層）の近くにさらに選択拡散を行う例でめり
る。すなわち、拡散層１１を有するウェハー３を用意し
く同図ＪＲ）、ここでは不純物ンースをウェハー上に塗
布層９として用い、ウェハー３の所定部へ光あるいは電
子ビーム７を照射して不純物層６を形成する。このとき
、不純物雰囲気８との併用や補助加熱１０も考えられる
。
また、不純物雰囲気を用い、 １１次その成分を変更す
ることによシ、従来エツチングのために行なっていた数
回以上の拡散装置への出し入れをなくし、１回拡散装置
への出し入れによシ、配線以前の全工程を終了させるこ
とが可能となシ、省力化とともに、ウェハーの清浄度の
維持にも高い効果がある。
ることによシ、従来エツチングのために行なっていた数
回以上の拡散装置への出し入れをなくし、１回拡散装置
への出し入れによシ、配線以前の全工程を終了させるこ
とが可能となシ、省力化とともに、ウェハーの清浄度の
維持にも高い効果がある。
第４図に本発明を用いた場合のトランジスタ（ＮＰＮ）
の形成例を述べる。Ｐ型基板１２上にＮ型エピタキシャ
ル層１３のあるウェハーに、Ｐ型ンース雰囲気での拡散
を光あるいは電子ビーム７による加熱で行なってＰ型拡
散層１４をつくる（第４図ｍ）。第４図すでは、同じく
Ｐ型ンース雰囲気で同様にしてベース１５をつくり、第
４図Ｃでは、Ｎ型ンース雰囲気で同様にしてエミッタ１
６とコレクタ１７をつくる。第４図ｄで、エミッタ、ペ
ース及びコレクタのコンタクト窓１８を残し、酸化雰囲
気で酸化して表面酸化膜を形成している。これ以降は電
極を形成することによ如。
の形成例を述べる。Ｐ型基板１２上にＮ型エピタキシャ
ル層１３のあるウェハーに、Ｐ型ンース雰囲気での拡散
を光あるいは電子ビーム７による加熱で行なってＰ型拡
散層１４をつくる（第４図ｍ）。第４図すでは、同じく
Ｐ型ンース雰囲気で同様にしてベース１５をつくり、第
４図Ｃでは、Ｎ型ンース雰囲気で同様にしてエミッタ１
６とコレクタ１７をつくる。第４図ｄで、エミッタ、ペ
ース及びコレクタのコンタクト窓１８を残し、酸化雰囲
気で酸化して表面酸化膜を形成している。これ以降は電
極を形成することによ如。
ＮＰＮＴｒとして動作させることができる。また、従来
の拡散炉による方法に比べると、レーザの出力あるいは
、１１子ビームの出力の制御により、拡散条件の設定が
行ないやすく、バラツキの少ないプロセスとすることが
可能で′４ｂある。
の拡散炉による方法に比べると、レーザの出力あるいは
、１１子ビームの出力の制御により、拡散条件の設定が
行ないやすく、バラツキの少ないプロセスとすることが
可能で′４ｂある。
第１図は従来の選択拡散プロセスを示す断面図、第２図
乃至第４図はそれぞれ本発明の実施例を示す工程断面図
である。 １・・・・・・ホトレジスト、２・・・・・・酸化膜、
３・・・・・・ウェハー、４・・・・・・マスク、５・
・・・・・露光用光、６・・・・・・不純物層、７・・
・・・・光（レーザ光）又は電子ビーム。 ８・・・・・・不純物雰囲気、９・・・・・・不純物塗
布層、１０・・・・・・補助加熱、１１・・・・・・拡
散ＦｆＩ、１２・・・・・・Ｐ型基板、１３・・・・・
・エピタキシャル層、１４・・・・・・分離層、１５・
・・・・・ベース’ｐＪＡ域、［・・・・・・エミッタ
領域。 １７・・・・・・コレクタコンタクト領域、１８・・・
・・・電極開孔部。 第１閉 ｙ ｉｔ ｙ ｙｔ 八−へ、
−一・・第 ２ 閉 第３閉
乃至第４図はそれぞれ本発明の実施例を示す工程断面図
である。 １・・・・・・ホトレジスト、２・・・・・・酸化膜、
３・・・・・・ウェハー、４・・・・・・マスク、５・
・・・・・露光用光、６・・・・・・不純物層、７・・
・・・・光（レーザ光）又は電子ビーム。 ８・・・・・・不純物雰囲気、９・・・・・・不純物塗
布層、１０・・・・・・補助加熱、１１・・・・・・拡
散ＦｆＩ、１２・・・・・・Ｐ型基板、１３・・・・・
・エピタキシャル層、１４・・・・・・分離層、１５・
・・・・・ベース’ｐＪＡ域、［・・・・・・エミッタ
領域。 １７・・・・・・コレクタコンタクト領域、１８・・・
・・・電極開孔部。 第１閉 ｙ ｉｔ ｙ ｙｔ 八−へ、
−一・・第 ２ 閉 第３閉
Claims (1)
- 半導体基体の所定部分をレーザーもしくは電子ビームで
直接加熱することにより、加熱された部分に絶縁層また
は拡散層を生成することを特徴とする半導体装置の製法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5780482A JPS58173829A (ja) | 1982-04-07 | 1982-04-07 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5780482A JPS58173829A (ja) | 1982-04-07 | 1982-04-07 | 半導体装置の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58173829A true JPS58173829A (ja) | 1983-10-12 |
Family
ID=13066097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5780482A Pending JPS58173829A (ja) | 1982-04-07 | 1982-04-07 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58173829A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61183925A (ja) * | 1985-02-12 | 1986-08-16 | Nec Corp | 電子ビ−ムド−ピング |
-
1982
- 1982-04-07 JP JP5780482A patent/JPS58173829A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61183925A (ja) * | 1985-02-12 | 1986-08-16 | Nec Corp | 電子ビ−ムド−ピング |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5580615A (en) | Method of forming a conductive film on an insulating region of a substrate | |
| GB1469436A (en) | Process for producing semiconductor devices | |
| JPS6359251B2 (ja) | ||
| JPS61502922A (ja) | 絶縁体上の半導体（ｓｏｉ）デバイス及びｓｏｉ ｉｃ製作法 | |
| JPS58107630A (ja) | 半導体装置の自己整合方法 | |
| JPS58173829A (ja) | 半導体装置の製法 | |
| JPS62158328A (ja) | 細い導体デバイスの製造方法 | |
| JPH02153525A (ja) | 半導体装置の製造方法 | |
| JPH11186253A (ja) | 半導体装置の製造方法 | |
| JPS626649B2 (ja) | ||
| JPH05183050A (ja) | 半導体装置の製造方法 | |
| JPH0670954B2 (ja) | 半導体装置の製造方法 | |
| JPS6161268B2 (ja) | ||
| JPS62229934A (ja) | 半導体装置の製造方法 | |
| JP3219712B2 (ja) | 半導体装置の製造方法 | |
| JPS5918629A (ja) | 半導体装置の製造方法 | |
| JPS58139447A (ja) | 半導体装置及びその製造方法 | |
| JPS6129139B2 (ja) | ||
| JPS62194676A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS59134868A (ja) | 半導体装置の製造方法 | |
| JPH05326503A (ja) | 線パターンの形成方法 | |
| EP0308588A1 (en) | Semiconductor-on-insulator fabrication method | |
| JPS62181423A (ja) | 半導体装置の製造方法 | |
| JPS6333820A (ja) | 微細パタ−ンの形成方法 | |
| JPS63107020A (ja) | 半導体装置の製造方法 |