JPH05183050A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05183050A JPH05183050A JP35828691A JP35828691A JPH05183050A JP H05183050 A JPH05183050 A JP H05183050A JP 35828691 A JP35828691 A JP 35828691A JP 35828691 A JP35828691 A JP 35828691A JP H05183050 A JPH05183050 A JP H05183050A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- element isolation
- mask material
- film
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】 (修正有)
【目的】従来のLOCOS法に代わり、微細な半導体装
置の製造に適し、プロセス的に安定しており、再現性が
良くスループットの大きな素子分離領域の形成方法、及
びその際の使用に適したマスク材料を提供する。 【構成】本発明の半導体装置の製造方法は、(イ)第1
の窒化シリコン膜22、シリコン膜24、及び第2の窒
化シリコン膜26の3層からなるマスク材料20をシリ
コン基板10上に形成した後、該マスク材料20をパタ
ーニングしてシリコン基板を選択的に露出させる工程
と、(ロ)酸素又はオゾン雰囲気中で、該露出部分14
に紫外線を照射してシリコンを酸化することにより素子
分離領域12を形成する工程から成る。マスク材料は、
窒化シリコン膜22、シリコン膜24、及び窒化シリコ
ン膜26の3層から成る。
置の製造に適し、プロセス的に安定しており、再現性が
良くスループットの大きな素子分離領域の形成方法、及
びその際の使用に適したマスク材料を提供する。 【構成】本発明の半導体装置の製造方法は、(イ)第1
の窒化シリコン膜22、シリコン膜24、及び第2の窒
化シリコン膜26の3層からなるマスク材料20をシリ
コン基板10上に形成した後、該マスク材料20をパタ
ーニングしてシリコン基板を選択的に露出させる工程
と、(ロ)酸素又はオゾン雰囲気中で、該露出部分14
に紫外線を照射してシリコンを酸化することにより素子
分離領域12を形成する工程から成る。マスク材料は、
窒化シリコン膜22、シリコン膜24、及び窒化シリコ
ン膜26の3層から成る。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方
法、更に詳しくは、半導体装置の素子分離領域の形成方
法及びかかる方法での使用に適したマスク材料に関す
る。
法、更に詳しくは、半導体装置の素子分離領域の形成方
法及びかかる方法での使用に適したマスク材料に関す
る。
【0002】
【従来の技術】半導体装置においては同一の基板上に多
くのトランジスタやダイオード等の回路素子が互いに近
接して形成される。基板は半導体であるため、そのまま
では回路素子間に基板を介して導通が生じてしまう。こ
のような回路素子間の分離を行うために素子分離領域を
形成する必要があるが、従来、素子分離領域の形成はL
OCOS法で行われている。
くのトランジスタやダイオード等の回路素子が互いに近
接して形成される。基板は半導体であるため、そのまま
では回路素子間に基板を介して導通が生じてしまう。こ
のような回路素子間の分離を行うために素子分離領域を
形成する必要があるが、従来、素子分離領域の形成はL
OCOS法で行われている。
【0003】LOCOS法は、シリコン基板表面にシリ
コン酸化膜を形成した後、素子分離領域以外の領域に窒
化シリコン膜を堆積させる。次いで、1000〜120
0゜Cの水蒸気雰囲気中でシリコン基板表面を酸化させ
る。これによって、露出したシリコン基板表面領域には
厚いシリコン酸化膜が形成され、この領域が素子分離領
域となる。
コン酸化膜を形成した後、素子分離領域以外の領域に窒
化シリコン膜を堆積させる。次いで、1000〜120
0゜Cの水蒸気雰囲気中でシリコン基板表面を酸化させ
る。これによって、露出したシリコン基板表面領域には
厚いシリコン酸化膜が形成され、この領域が素子分離領
域となる。
【0004】LOCOS法では、厚いシリコン酸化膜の
膜厚の約半分がシリコン基板内に埋置されて形成される
が、同時に水平方向にも酸化が進行するために、所謂バ
ーズピークが形成される。このバーズビークは、半導体
素子の最小間隔を制限するので、半導体装置の集積度を
向上させる上で大きな問題となっている。即ち、LOC
OS法は今後の微細な半導体装置の製造に適用すること
が困難であると考えられている。
膜厚の約半分がシリコン基板内に埋置されて形成される
が、同時に水平方向にも酸化が進行するために、所謂バ
ーズピークが形成される。このバーズビークは、半導体
素子の最小間隔を制限するので、半導体装置の集積度を
向上させる上で大きな問題となっている。即ち、LOC
OS法は今後の微細な半導体装置の製造に適用すること
が困難であると考えられている。
【0005】それ故、LOCOS法の問題を解消するた
め、例えば特開平1−205553号公報に開示された
素子間分離方法が提案されている。この素子間分離方法
は、(A)シリコン基板上に、窒化シリコンから成る薄
い第1耐酸化層を形成する工程と、(B)第1耐酸化層
上に二酸化ケイ素から成る応力緩和層を形成する工程
と、(C)応力緩和層上に窒化シリコンから成る第2耐
酸化層を形成する工程と、(D)これらの3層をシリコ
ン基板の素子形成領域を囲む位置で除去し、シリコン基
板を露出させる工程と、(E)露出したシリコン基板を
酸化して素子分離層を形成する工程、から成る。そし
て、シリコン基板は熱酸化処理にて酸化される。
め、例えば特開平1−205553号公報に開示された
素子間分離方法が提案されている。この素子間分離方法
は、(A)シリコン基板上に、窒化シリコンから成る薄
い第1耐酸化層を形成する工程と、(B)第1耐酸化層
上に二酸化ケイ素から成る応力緩和層を形成する工程
と、(C)応力緩和層上に窒化シリコンから成る第2耐
酸化層を形成する工程と、(D)これらの3層をシリコ
ン基板の素子形成領域を囲む位置で除去し、シリコン基
板を露出させる工程と、(E)露出したシリコン基板を
酸化して素子分離層を形成する工程、から成る。そし
て、シリコン基板は熱酸化処理にて酸化される。
【0006】
【発明が解決しようとする課題】このような方法におい
ては、シリコン基板に素子分離層を形成した後、第2耐
酸化層、応力緩和層、第1耐酸化層を除去するが、応力
緩和層を除去することが困難である。二酸化ケイ素から
成る素子分離層に損傷を与えることなく、二酸化ケイ素
から成る応力緩和層を除去することが困難なためであ
る。
ては、シリコン基板に素子分離層を形成した後、第2耐
酸化層、応力緩和層、第1耐酸化層を除去するが、応力
緩和層を除去することが困難である。二酸化ケイ素から
成る素子分離層に損傷を与えることなく、二酸化ケイ素
から成る応力緩和層を除去することが困難なためであ
る。
【0007】また、シリコン基板は熱酸化処理によって
酸化されるので、素子形成領域近傍の第1耐酸化層で被
覆されたシリコン基板にも熱が伝わり、かかる部分のシ
リコン基板も酸化される。従って、形成された素子分離
層は所望の大きさよりも大きくなり、設計通りの微細な
半導体装置の製造が困難になる。
酸化されるので、素子形成領域近傍の第1耐酸化層で被
覆されたシリコン基板にも熱が伝わり、かかる部分のシ
リコン基板も酸化される。従って、形成された素子分離
層は所望の大きさよりも大きくなり、設計通りの微細な
半導体装置の製造が困難になる。
【0008】従って、本発明の目的は、従来のLOCO
S法に代わり、しかも特開平1−205553号公報に
記載された素子分離方法を改良した、微細な半導体装置
の製造に適し、プロセス的に安定しており、再現性が良
くスループットの大きな素子分離領域の形成方法を提供
することにある。また、本発明の別の目的は、かかる素
子分離形成方法での使用に適したマスク材料を提供する
ことにある。
S法に代わり、しかも特開平1−205553号公報に
記載された素子分離方法を改良した、微細な半導体装置
の製造に適し、プロセス的に安定しており、再現性が良
くスループットの大きな素子分離領域の形成方法を提供
することにある。また、本発明の別の目的は、かかる素
子分離形成方法での使用に適したマスク材料を提供する
ことにある。
【0009】
【課題を解決するための手段】上記の目的は、図1に示
すように、(イ)第1の窒化シリコン膜22、シリコン
膜24、及び第2の窒化シリコン膜26の3層からマス
ク材料20をシリコン基板10上に形成した後、該マス
ク材料20をパターニングしてシリコン基板を選択的に
露出させる工程と、(ロ)酸素又はオゾン雰囲気中で、
該露出部分に紫外線を照射してシリコンを酸化すること
により素子分離領域12を形成する工程、から成ること
を特徴とする半導体装置の製造方法によって達成するこ
とができる。
すように、(イ)第1の窒化シリコン膜22、シリコン
膜24、及び第2の窒化シリコン膜26の3層からマス
ク材料20をシリコン基板10上に形成した後、該マス
ク材料20をパターニングしてシリコン基板を選択的に
露出させる工程と、(ロ)酸素又はオゾン雰囲気中で、
該露出部分に紫外線を照射してシリコンを酸化すること
により素子分離領域12を形成する工程、から成ること
を特徴とする半導体装置の製造方法によって達成するこ
とができる。
【0010】シリコンの酸化処理は酸素又はオゾン雰囲
気中で行う必要があるが、これらのガスを単独で使用し
ても、これらのガスと窒素ガス等の不活性ガスとの混合
ガスを使用してもよい。
気中で行う必要があるが、これらのガスを単独で使用し
ても、これらのガスと窒素ガス等の不活性ガスとの混合
ガスを使用してもよい。
【0011】シリコン基板の露出部分に紫外線を照射す
るためには、エキシマレーザを使用することができる。
エキシマレーザの波長は、例えば193nmとすること
が好ましい。
るためには、エキシマレーザを使用することができる。
エキシマレーザの波長は、例えば193nmとすること
が好ましい。
【0012】本発明の素子分離領域の形成方法への適用
に適したマスク材料20は、窒化シリコン(Si3N4)
膜22、シリコン膜24、及び窒化シリコン膜26の3
層から成ることを特徴とする。これらの膜はCVD法で
シリコン基板の表面に形成することができる。下層の窒
化シリコン膜22の厚さは40nm乃至200nm、シ
リコン膜24の厚さは50nm乃至300nm、窒化シ
リコン膜26の厚さは40乃至200nmであることが
好ましい。
に適したマスク材料20は、窒化シリコン(Si3N4)
膜22、シリコン膜24、及び窒化シリコン膜26の3
層から成ることを特徴とする。これらの膜はCVD法で
シリコン基板の表面に形成することができる。下層の窒
化シリコン膜22の厚さは40nm乃至200nm、シ
リコン膜24の厚さは50nm乃至300nm、窒化シ
リコン膜26の厚さは40乃至200nmであることが
好ましい。
【0013】
【作用】本発明の素子分離領域の形成方法においては、
シリコン基板の素子分離領域を形成しない領域はマスク
材料20で被覆され、素子分離領域を形成すべき領域の
みが選択的に露出される。酸素又はオゾン雰囲気下、か
かる素子分離領域を形成すべき領域に紫外線を照射す
る。紫外線は直進性があるため、シリコン基板の水平方
向には熱が伝わり難い。それ故、シリコン基板の露出し
た部分にのみ素子分離領域12が形成され、マスク材料
で被覆された部分に素子分離領域が形成されることはな
い。
シリコン基板の素子分離領域を形成しない領域はマスク
材料20で被覆され、素子分離領域を形成すべき領域の
みが選択的に露出される。酸素又はオゾン雰囲気下、か
かる素子分離領域を形成すべき領域に紫外線を照射す
る。紫外線は直進性があるため、シリコン基板の水平方
向には熱が伝わり難い。それ故、シリコン基板の露出し
た部分にのみ素子分離領域12が形成され、マスク材料
で被覆された部分に素子分離領域が形成されることはな
い。
【0014】また、本発明のマスク材料は3層より成
る。シリコン基板表面に形成される第1の窒化シリコン
膜22は、下地であるシリコンの酸化を防止する。中間
層であるシリコン膜24は紫外線の吸収層であり、下層
に熱損傷が発生することを防止する。上層の第2の窒化
シリコン膜26は、中間層であるシリコン膜24の酸化
を防止する。中間層はシリコン膜であるが故に、素子分
離領域形成後、シリコン酸化物から成る素子分離領域1
2に損傷を与えることなく、中間層のシリコン膜のみを
容易に除去することができる。かかるシリコン膜24が
酸化されてシリコン酸化膜になってしまうと、シリコン
酸化物から成る素子分離領域12に損傷を与えることな
く、中間層のシリコン酸化膜のみを除去することが困難
になる。
る。シリコン基板表面に形成される第1の窒化シリコン
膜22は、下地であるシリコンの酸化を防止する。中間
層であるシリコン膜24は紫外線の吸収層であり、下層
に熱損傷が発生することを防止する。上層の第2の窒化
シリコン膜26は、中間層であるシリコン膜24の酸化
を防止する。中間層はシリコン膜であるが故に、素子分
離領域形成後、シリコン酸化物から成る素子分離領域1
2に損傷を与えることなく、中間層のシリコン膜のみを
容易に除去することができる。かかるシリコン膜24が
酸化されてシリコン酸化膜になってしまうと、シリコン
酸化物から成る素子分離領域12に損傷を与えることな
く、中間層のシリコン酸化膜のみを除去することが困難
になる。
【0015】
【実施例】以下、図面を参照して本発明を実施例に基づ
き説明する。
き説明する。
【0016】先ず、図1の(A)に示すように、シリコ
ン基板10の表面に本発明のマスク材料20を形成す
る。マスク材料20は3層にて構成されており、その最
下層は厚さ100nmの第1の窒化シリコン(Si
3N4)膜22から成る。また、中間層は厚さ200nm
のシリコン膜24から成る。更に、最上層は厚さ100
nmの第2の窒化シリコン膜26から成る。第1及び第
2の窒化シリコン膜22,26及び中間層のシリコン膜
24は、それぞれ、従来技術により、例えば減圧CVD
法にて形成することができる。
ン基板10の表面に本発明のマスク材料20を形成す
る。マスク材料20は3層にて構成されており、その最
下層は厚さ100nmの第1の窒化シリコン(Si
3N4)膜22から成る。また、中間層は厚さ200nm
のシリコン膜24から成る。更に、最上層は厚さ100
nmの第2の窒化シリコン膜26から成る。第1及び第
2の窒化シリコン膜22,26及び中間層のシリコン膜
24は、それぞれ、従来技術により、例えば減圧CVD
法にて形成することができる。
【0017】次に、フォトリソグラフィ技術を用いてマ
スク材料20をパターニングした後、リアクティブ・イ
オン・エッチング(RIE)によってマスク材料20を
エッチングし、シリコン基板の素子分離領域を形成すべ
き領域14を選択的に露出させる(図1の(B)参
照)。尚、ここで、必要に応じて領域14に、例えば閾
値を制御するためのイオン注入を行うことができる。
スク材料20をパターニングした後、リアクティブ・イ
オン・エッチング(RIE)によってマスク材料20を
エッチングし、シリコン基板の素子分離領域を形成すべ
き領域14を選択的に露出させる(図1の(B)参
照)。尚、ここで、必要に応じて領域14に、例えば閾
値を制御するためのイオン注入を行うことができる。
【0018】次いで、このように処理したシリコン基板
10をチャンバ内に置き、チャンバを酸素ガスで満た
し、チャンバに設けられた石英窓を通してシリコン基板
10に紫外線をパルス状に照射する。紫外線はエキシマ
レーザによって発生させることが好ましい。尚、効率の
面から、248nm(KrF)よりも193nm(Ar
F)の方が望ましい。また、同時に、シリコン基板10
をランプを使用して400〜600゜Cに加熱すること
が、反応速度を早くする上で望ましい。シリコン基板の
露出部分14は紫外線に暴露されることによって酸化さ
れ、シリコン酸化物から成る素子分離領域12が形成さ
れる(図1の(C)参照)。
10をチャンバ内に置き、チャンバを酸素ガスで満た
し、チャンバに設けられた石英窓を通してシリコン基板
10に紫外線をパルス状に照射する。紫外線はエキシマ
レーザによって発生させることが好ましい。尚、効率の
面から、248nm(KrF)よりも193nm(Ar
F)の方が望ましい。また、同時に、シリコン基板10
をランプを使用して400〜600゜Cに加熱すること
が、反応速度を早くする上で望ましい。シリコン基板の
露出部分14は紫外線に暴露されることによって酸化さ
れ、シリコン酸化物から成る素子分離領域12が形成さ
れる(図1の(C)参照)。
【0019】その後、マスク材料20の第2の窒化シリ
コン膜26を熱リン酸処理にて除去し、中間層のシリコ
ン膜24をRIEによって除去し、第1の窒化シリコン
膜22を熱リン酸処理によって除去する。第1の窒化シ
リコン膜22が存在するので、マスク材料に被覆された
シリコン基板10は酸化されることがない。また、中間
層のシリコン膜24が存在するので、それより下層が熱
損傷を受けることがない。また、第2の窒化シリコン膜
26が存在するので、中間層のシリコン膜24が酸化さ
れることがなく、RIEによって容易に除去することが
できる。
コン膜26を熱リン酸処理にて除去し、中間層のシリコ
ン膜24をRIEによって除去し、第1の窒化シリコン
膜22を熱リン酸処理によって除去する。第1の窒化シ
リコン膜22が存在するので、マスク材料に被覆された
シリコン基板10は酸化されることがない。また、中間
層のシリコン膜24が存在するので、それより下層が熱
損傷を受けることがない。また、第2の窒化シリコン膜
26が存在するので、中間層のシリコン膜24が酸化さ
れることがなく、RIEによって容易に除去することが
できる。
【0020】
【発明の効果】本発明の半導体装置の素子分離領域形成
方法によれば、マスク材料により被覆されていないシリ
コン基板部分のみに素子分離領域が形成される。素子分
離領域の形成は紫外線により行われるが、紫外線は直進
性があるため、シリコン基板の水平方向には熱が伝わり
難く、シリコン基板の露出した部分にのみ素子分離領域
が正確に形成される。従って、LOCOS法のように所
謂バーズピークが発生することがなく、しかもシリコン
基板の所定の領域にのみ正確に素子分離領域を形成する
ことができ、半導体装置の微細化が可能となる。また、
低温のプロセスで素子分離領域を形成することができ、
プロセスの簡略化を図ることができる。
方法によれば、マスク材料により被覆されていないシリ
コン基板部分のみに素子分離領域が形成される。素子分
離領域の形成は紫外線により行われるが、紫外線は直進
性があるため、シリコン基板の水平方向には熱が伝わり
難く、シリコン基板の露出した部分にのみ素子分離領域
が正確に形成される。従って、LOCOS法のように所
謂バーズピークが発生することがなく、しかもシリコン
基板の所定の領域にのみ正確に素子分離領域を形成する
ことができ、半導体装置の微細化が可能となる。また、
低温のプロセスで素子分離領域を形成することができ、
プロセスの簡略化を図ることができる。
【0021】更には、エッチバック、ポリッシュ等が不
要であり、再現性に優れ、スループットが良好となる。
しかも、面ビームで均一性に優れるエキシマレーザを使
用することにより、シリコン基板全体に均一な素子分離
領域を形成することができる。
要であり、再現性に優れ、スループットが良好となる。
しかも、面ビームで均一性に優れるエキシマレーザを使
用することにより、シリコン基板全体に均一な素子分離
領域を形成することができる。
【0022】また、本発明のマスク材料は、被覆したシ
リコン基板に酸化を生じさせることがなく、素子分離領
域形成後、容易に従来のプロセスを用いて除去すること
ができる。
リコン基板に酸化を生じさせることがなく、素子分離領
域形成後、容易に従来のプロセスを用いて除去すること
ができる。
【図1】本発明の素子分離領域の形成方法を示すため
の、半導体素子の模式的な一部断面図である。
の、半導体素子の模式的な一部断面図である。
10 シリコン基板 12 素子分離領域 14 シリコン基板の露出部分 20 マスク材料 22 第1の窒化シリコン膜 24 中間層のシリコン膜 26 第2の窒化シリコン膜
Claims (2)
- 【請求項1】(イ)第1の窒化シリコン膜、シリコン
膜、及び第2の窒化シリコン膜の3層からマスク材料を
シリコン基板上に形成した後、該マスク材料をパターニ
ングしてシリコン基板を選択的に露出させる工程と、 (ロ)酸素又はオゾン雰囲気中で、該露出部分に紫外線
を照射してシリコンを酸化することにより素子分離領域
を形成する工程、 から成ることを特徴とする半導体装置の製造方法。 - 【請求項2】窒化シリコン膜、シリコン膜、及び窒化シ
リコン膜の3層から成ることを特徴とするマスク材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35828691A JPH05183050A (ja) | 1991-12-27 | 1991-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35828691A JPH05183050A (ja) | 1991-12-27 | 1991-12-27 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05183050A true JPH05183050A (ja) | 1993-07-23 |
Family
ID=18458507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35828691A Pending JPH05183050A (ja) | 1991-12-27 | 1991-12-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05183050A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5672539A (en) * | 1994-01-14 | 1997-09-30 | Micron Technology, Inc. | Method for forming an improved field isolation structure using ozone enhanced oxidation and tapering |
JP2005086144A (ja) * | 2003-09-11 | 2005-03-31 | Asahi Kasei Corp | 有機導電性薄膜の形成方法、半導体装置 |
-
1991
- 1991-12-27 JP JP35828691A patent/JPH05183050A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5672539A (en) * | 1994-01-14 | 1997-09-30 | Micron Technology, Inc. | Method for forming an improved field isolation structure using ozone enhanced oxidation and tapering |
JP2005086144A (ja) * | 2003-09-11 | 2005-03-31 | Asahi Kasei Corp | 有機導電性薄膜の形成方法、半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6380103B2 (en) | Rapid thermal etch and rapid thermal oxidation | |
JPH0529133B2 (ja) | ||
JPS6359251B2 (ja) | ||
JPH05183050A (ja) | 半導体装置の製造方法 | |
JP2003179064A (ja) | 配線パターンの形成方法 | |
US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
JPH09232428A (ja) | 半導体装置の製造方法 | |
JPS6116530A (ja) | 半導体装置の製造方法 | |
JPS60216549A (ja) | 半導体装置の製造方法 | |
JPH0670954B2 (ja) | 半導体装置の製造方法 | |
JPH0846026A (ja) | 素子分離領域を有する半導体装置の製造方法 | |
JP2890617B2 (ja) | 薄膜の形成方法 | |
KR100340905B1 (ko) | 게이트산화막의형성방법 | |
JPS6098640A (ja) | 半導体装置の製造方法 | |
JPS60216555A (ja) | 半導体装置の製造方法 | |
JPS58173829A (ja) | 半導体装置の製法 | |
JPH0273636A (ja) | 半導体装置の素子分離製造方法 | |
JPH01319943A (ja) | 半導体酸化薄膜の形成方法 | |
JPH04267336A (ja) | 半導体装置の製造方法 | |
JPH0334425A (ja) | 半導体装置の製造方法 | |
JPS58196022A (ja) | 半導体装置の製造方法 | |
JPS601833A (ja) | シリコン酸化膜形成法 | |
KR970053381A (ko) | 반도체소자의 소자분리막 제조방법 | |
JPH01162351A (ja) | 半導体装置の製造方法 | |
JPS6257103B2 (ja) |