JPS59167034A - 素子間分離の形成方法 - Google Patents
素子間分離の形成方法Info
- Publication number
- JPS59167034A JPS59167034A JP4124683A JP4124683A JPS59167034A JP S59167034 A JPS59167034 A JP S59167034A JP 4124683 A JP4124683 A JP 4124683A JP 4124683 A JP4124683 A JP 4124683A JP S59167034 A JPS59167034 A JP S59167034A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- insulating film
- film
- forming
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ＭＯ８形トランジスタなどの半導体素子を集
積化して製造する際に用いられる素子間分離技術に関し
、特に素子間分離領域においてバーズビークを発生させ
ることなく、絶縁分離を行うことができる素子間分離の
形成方法に関するものである。
積化して製造する際に用いられる素子間分離技術に関し
、特に素子間分離領域においてバーズビークを発生させ
ることなく、絶縁分離を行うことができる素子間分離の
形成方法に関するものである。
従来、ＭＯ８形トランジスタなどの半導体素子を集積化
して製造する際に用いられている素子間分離の形成方法
としては第１図■乃至■に示すものがある。同図におい
て、（１）はシリコンなどの半導体基板、（２）はシリ
コン酸化膜、（３）はシリコン窒化膜、（４）はレジタ
）、（１１）は素子間分離領域、（１２）は活性化領域
、（１３）は素子間分離領域（１１）に選択酸化により
形成された分離酸化膜、（２１）は分離酸化膜（１３）
の形成時にできたバーズビークと呼ばれる形状の酸化膜
の足状領域である。
して製造する際に用いられている素子間分離の形成方法
としては第１図■乃至■に示すものがある。同図におい
て、（１）はシリコンなどの半導体基板、（２）はシリ
コン酸化膜、（３）はシリコン窒化膜、（４）はレジタ
）、（１１）は素子間分離領域、（１２）は活性化領域
、（１３）は素子間分離領域（１１）に選択酸化により
形成された分離酸化膜、（２１）は分離酸化膜（１３）
の形成時にできたバーズビークと呼ばれる形状の酸化膜
の足状領域である。
従来より使用されている素子間分離方法線、シリコン基
板（１）上の活性化領域（１２）をシリコン窒化膜（３
）で被覆して、選択酸化法により第１図（４）乃至（６
）で示す工程で行わｎている。まず、シリコン基板（１
）上にシリコン酸化膜（２）を形成した後シリコン窒化
膜（３）を形成する（第１図（５））。ここで、シリコ
ン窒化膜（３）の下にシリコン酸化膜（２）を形成する
のは、半導体基板（１）とシリコン窒化膜（３）との熱
膨張係数の違いによるストレスを緩和するためである０
その後、活性化領域（１２）に対応した領域にレジスト
（４）を被覆しく第１図ｅ））、次に、このレジスト（
４）をマスクにしてシリコン窒化膜（３）をエツチング
する（第１図（Ｃ’） ）ｏ次いで、例えば高温の酸素
雰囲気中で長時間熱酸化処理して分離酸化膜（１３）を
形成する（第１図Ｑ）ｌ）。このように、シリコン窒化
膜（３）で被覆されている活性化領域（１２）は酸素の
拡散が少なく、はとんどシリコン基板と反応せず、また
、シリコン窒化膜（３）のない素子間分離領域（１１）
は酸素と反応して分離酸化Ｍ （１３）が形成される。
板（１）上の活性化領域（１２）をシリコン窒化膜（３
）で被覆して、選択酸化法により第１図（４）乃至（６
）で示す工程で行わｎている。まず、シリコン基板（１
）上にシリコン酸化膜（２）を形成した後シリコン窒化
膜（３）を形成する（第１図（５））。ここで、シリコ
ン窒化膜（３）の下にシリコン酸化膜（２）を形成する
のは、半導体基板（１）とシリコン窒化膜（３）との熱
膨張係数の違いによるストレスを緩和するためである０
その後、活性化領域（１２）に対応した領域にレジスト
（４）を被覆しく第１図ｅ））、次に、このレジスト（
４）をマスクにしてシリコン窒化膜（３）をエツチング
する（第１図（Ｃ’） ）ｏ次いで、例えば高温の酸素
雰囲気中で長時間熱酸化処理して分離酸化膜（１３）を
形成する（第１図Ｑ）ｌ）。このように、シリコン窒化
膜（３）で被覆されている活性化領域（１２）は酸素の
拡散が少なく、はとんどシリコン基板と反応せず、また
、シリコン窒化膜（３）のない素子間分離領域（１１）
は酸素と反応して分離酸化Ｍ （１３）が形成される。
しかしながら、このような従来の素子間分離方法は、選
択酸化法によシ形成された分離酸化膜が基板上に分離酸
化膜厚のレフ程度盛り上が９、同時にシリコン窒化膜の
端部は分離酸化膜がくい込んでしまい、いわゆるバーズ
ビークと呼ばれる酸化膜の足状領域が形成される。この
くい込み（バーズビーク）の量は、例えばｌｐｍの膜厚
の分離酸化膜を形成した場合、約０．５ｐｒｎ程度両端
で生じる。このため、超ＬＳＩ、例えば２５６にや１Ｍ
ピッ）ＲＡＭなどの半導体素子において微細化、高密度
化が困難となる。また、分離酸化膜が活性化領域よりも
盛り上っているため、その段差部で配線パターンなどの
段切れを生じやすいという欠点もあった。
択酸化法によシ形成された分離酸化膜が基板上に分離酸
化膜厚のレフ程度盛り上が９、同時にシリコン窒化膜の
端部は分離酸化膜がくい込んでしまい、いわゆるバーズ
ビークと呼ばれる酸化膜の足状領域が形成される。この
くい込み（バーズビーク）の量は、例えばｌｐｍの膜厚
の分離酸化膜を形成した場合、約０．５ｐｒｎ程度両端
で生じる。このため、超ＬＳＩ、例えば２５６にや１Ｍ
ピッ）ＲＡＭなどの半導体素子において微細化、高密度
化が困難となる。また、分離酸化膜が活性化領域よりも
盛り上っているため、その段差部で配線パターンなどの
段切れを生じやすいという欠点もあった。
本発明は以上の点に鑑み、このような従来の欠点を解決
するためになされたもので、その目的は、素子間分離領
域における分離絶縁膜のくい込みを少なりシ、かつ平坦
な分離絶縁膜を形成することにより、半導体素子の微測
化、高密度化を達成することができる素子間分離の形成
方法を提供することにある。
するためになされたもので、その目的は、素子間分離領
域における分離絶縁膜のくい込みを少なりシ、かつ平坦
な分離絶縁膜を形成することにより、半導体素子の微測
化、高密度化を達成することができる素子間分離の形成
方法を提供することにある。
このような目的を達成するために、本発明は、半導体基
板上の素子間分離領域にエツチングにより溝部を形成し
、この半導体基板上にＣＶＤ法などの低温による薄膜堆
積法によりシリコン酸化膜などの絶縁膜を形成する。そ
して、この絶縁膜上にポジ形ホトレジストを塗布するこ
とにょル、素子間分離領域の溝部分と平面部分のレジス
トの膜厚を利用して現像処理を行い、次いで前記溝部分
に残ったレジストをマスクにして絶縁膜のエツチングを
行った後、残存するレジストを除去するようにしたもの
である。以下、実施例を用いて詳細に説明する。
板上の素子間分離領域にエツチングにより溝部を形成し
、この半導体基板上にＣＶＤ法などの低温による薄膜堆
積法によりシリコン酸化膜などの絶縁膜を形成する。そ
して、この絶縁膜上にポジ形ホトレジストを塗布するこ
とにょル、素子間分離領域の溝部分と平面部分のレジス
トの膜厚を利用して現像処理を行い、次いで前記溝部分
に残ったレジストをマスクにして絶縁膜のエツチングを
行った後、残存するレジストを除去するようにしたもの
である。以下、実施例を用いて詳細に説明する。
第２図（４）乃至働は本発明の一実施例における分離酸
化膜の形成方法を示す工程断面図であり、同図において
第１図と同一または相当部分は同−符号を付しである。
化膜の形成方法を示す工程断面図であり、同図において
第１図と同一または相当部分は同−符号を付しである。
まず、シリコン基板（１）上に光またはＥＢ （電子ビ
ーム）用のレジスト（４）を被覆しに後、素子間分離領
域（１１）に光または電子ビームを照射し、現像してこ
の部分のレジストを除去し、その後、残ったレジスト（
４）をマスクにしてＲＩＥ（反応性イオンエツチング）
などによりシリコン基板（１）をエツチングして素子間
分離領域（１１）に断面が凹形状を有する溝部（５）を
形成する。この場合、エツチングはフッ素系ガスを使用
する場合が多く、例えば０．５μｍエツチングするため
には、（ＣＦ４ ＋Ｏｚ ）ガスを用い、１３ Ｐａ
、 （１５Ｗ／ ｃｍ２の条件で約５分エツチングする
ことが必要である。次に、このようにしてエツチングさ
れたシリコン基板（１）からレジスト（４）を除去する
（第２図＠）。
ーム）用のレジスト（４）を被覆しに後、素子間分離領
域（１１）に光または電子ビームを照射し、現像してこ
の部分のレジストを除去し、その後、残ったレジスト（
４）をマスクにしてＲＩＥ（反応性イオンエツチング）
などによりシリコン基板（１）をエツチングして素子間
分離領域（１１）に断面が凹形状を有する溝部（５）を
形成する。この場合、エツチングはフッ素系ガスを使用
する場合が多く、例えば０．５μｍエツチングするため
には、（ＣＦ４ ＋Ｏｚ ）ガスを用い、１３ Ｐａ
、 （１５Ｗ／ ｃｍ２の条件で約５分エツチングする
ことが必要である。次に、このようにしてエツチングさ
れたシリコン基板（１）からレジスト（４）を除去する
（第２図＠）。
次いで、ＣＶＤ法、スパッタ法またはＥＢ蒸着法などの
低温による薄膜堆積法によシリコン基板（１）上に絶縁
膜としてのシリコン酸化膜（６）をデポジットする（第
２図（Ｑ ）。このとき、シリコン酸化膜（６）の厚さ
はシリコン基板（１）の素子分離領域（１１）に形成さ
ｎたエツチング溝部（５）の深さと同程度にするが、こ
の溝部分はこれよき厚くなってそれに応じた形状を呈す
ることになる。次いで、シリコン酸化膜（６）が形成さ
れたシリコン基板（１）上にＡＺ−１３５０などのポジ
形ホトレジスト（１）を塗布した後、このシリコン基板
（１）上全面に紫外線などの光（１０）を照射する（第
２図０）。この際、光（１０）が素子間分離領域外では
レジス） （７）内に十分に入射して底部まで到達し、
かつ素子分離領域内では底部まで到達せずシリコン酸化
膜（６）の表面とほぼ同じ深さまで到達するように照射
される。次いで、光が照射されて可溶化されたポジ形ホ
トレジスト（１）を現像液で現像処理して除去する（第
２図＠）０これによシ、素子間分離領域（１１）上のホ
トレジス） （７）は第２図（へ）のように、現像時に
除去されずに残る。しかる後、この残ったホトレジスト
（７）をマスクにしてシリコン酸化Ｊｉｇ（６）をプラ
ズマエツチング法またはウェットケミカルエツチング法
によって除去することにより（第２図（９））、シリコ
ン基板（１）上の素子間分離領域（１１）となる溝部（
５）に埋め込まｎたシリコン酸化膜（６）を分離酸化膜
として形成することができる。なお、シリコン酸化膜（
６）のエツチングに際し、プラズマエツチング法を使用
する場合は（ＣＦ４ ＋Ｈｚ ）混合ガスを用い、ウェ
ットケミカルエツチング法による場合はＨＦ液などを用
いればよい。
低温による薄膜堆積法によシリコン基板（１）上に絶縁
膜としてのシリコン酸化膜（６）をデポジットする（第
２図（Ｑ ）。このとき、シリコン酸化膜（６）の厚さ
はシリコン基板（１）の素子分離領域（１１）に形成さ
ｎたエツチング溝部（５）の深さと同程度にするが、こ
の溝部分はこれよき厚くなってそれに応じた形状を呈す
ることになる。次いで、シリコン酸化膜（６）が形成さ
れたシリコン基板（１）上にＡＺ−１３５０などのポジ
形ホトレジスト（１）を塗布した後、このシリコン基板
（１）上全面に紫外線などの光（１０）を照射する（第
２図０）。この際、光（１０）が素子間分離領域外では
レジス） （７）内に十分に入射して底部まで到達し、
かつ素子分離領域内では底部まで到達せずシリコン酸化
膜（６）の表面とほぼ同じ深さまで到達するように照射
される。次いで、光が照射されて可溶化されたポジ形ホ
トレジスト（１）を現像液で現像処理して除去する（第
２図＠）０これによシ、素子間分離領域（１１）上のホ
トレジス） （７）は第２図（へ）のように、現像時に
除去されずに残る。しかる後、この残ったホトレジスト
（７）をマスクにしてシリコン酸化Ｊｉｇ（６）をプラ
ズマエツチング法またはウェットケミカルエツチング法
によって除去することにより（第２図（９））、シリコ
ン基板（１）上の素子間分離領域（１１）となる溝部（
５）に埋め込まｎたシリコン酸化膜（６）を分離酸化膜
として形成することができる。なお、シリコン酸化膜（
６）のエツチングに際し、プラズマエツチング法を使用
する場合は（ＣＦ４ ＋Ｈｚ ）混合ガスを用い、ウェ
ットケミカルエツチング法による場合はＨＦ液などを用
いればよい。
このように、本発明方法によると、素子間分離領域を高
温で長時間酸化する工程がないため、酸化膜のくし込み
現象（バーズビーク）が発生しない。すなわち、従来の
分離酸化膜形成は１ｏｏｏ℃前後の高温処理を行うのに
比べて、本発明の場合は、シリコン酸化膜などの絶縁膜
をＣＶＤ法では５００℃〜８００Ｃ１蒸着法では１００
℃前後の低温状態で行うため、従来の方法によるバーズ
ビークの発生をなくすことができる。
温で長時間酸化する工程がないため、酸化膜のくし込み
現象（バーズビーク）が発生しない。すなわち、従来の
分離酸化膜形成は１ｏｏｏ℃前後の高温処理を行うのに
比べて、本発明の場合は、シリコン酸化膜などの絶縁膜
をＣＶＤ法では５００℃〜８００Ｃ１蒸着法では１００
℃前後の低温状態で行うため、従来の方法によるバーズ
ビークの発生をなくすことができる。
本発明の特徴は、半導体基板上の素子間分離領域に溝部
を形成し、この半導体基板上に低温による薄膜堆積法に
よシリコン酸化膜などの絶縁膜を形成して、該絶縁膜上
にポジ形ホトレジストを塗布することにより、素子間分
離領域上のレジストの膜厚がその他の領域に比べて厚い
ことを利用したものである。つまり、前記素子間分離領
域上の溝部に形成されるポジ形ホトレジストは、光照射
によって現像液に対して可溶とならないようにして素子
間分離領域上の溝部に残存せしめることにより、この溝
部分のレジストをマスクとしてシリコン酸化膜などの絶
絶膜をプラズマまたはウェットケミカル法によりエツチ
ングすることである。
を形成し、この半導体基板上に低温による薄膜堆積法に
よシリコン酸化膜などの絶縁膜を形成して、該絶縁膜上
にポジ形ホトレジストを塗布することにより、素子間分
離領域上のレジストの膜厚がその他の領域に比べて厚い
ことを利用したものである。つまり、前記素子間分離領
域上の溝部に形成されるポジ形ホトレジストは、光照射
によって現像液に対して可溶とならないようにして素子
間分離領域上の溝部に残存せしめることにより、この溝
部分のレジストをマスクとしてシリコン酸化膜などの絶
絶膜をプラズマまたはウェットケミカル法によりエツチ
ングすることである。
この際、素子間分離領域以外のレジストは全て除去され
る。また、前記溝部のレジストが現像後でも残るように
レジスト中に吸収効率の高い光吸収材を入れておくとそ
の効果は大きい。例えばポジ形ホトレジストとしてＡＺ
−１３５０を前記絶縁膜上全面に塗布した後、その全面
に光照射を行う。
る。また、前記溝部のレジストが現像後でも残るように
レジスト中に吸収効率の高い光吸収材を入れておくとそ
の効果は大きい。例えばポジ形ホトレジストとしてＡＺ
−１３５０を前記絶縁膜上全面に塗布した後、その全面
に光照射を行う。
このとき、露光条件は通常よｐアンダー目に行い、現像
を強制的に行う方法もある。現像はアルカリ強度を上げ
てＰＨ１３，５以上で（短時間）処理すればよい。
を強制的に行う方法もある。現像はアルカリ強度を上げ
てＰＨ１３，５以上で（短時間）処理すればよい。
なお、ＣＶＤ法または蒸着法により形成するシリコン酸
化膜などの絶縁膜は、エツチングで形成した素子間分離
領域の溝部の深さと同程度の厚さであればよい。また、
分離酸化膜の密度を上げて、従来法の酸化膜に近づける
ために、分離酸化膜を形成したのち、窒素または酸素雰
囲気中で熱処理してもよい。この場合はシリコン酸化膜
の厚さを素子間分離領域の溝部の深さよシも厚くしてゆ
く必要がある。
化膜などの絶縁膜は、エツチングで形成した素子間分離
領域の溝部の深さと同程度の厚さであればよい。また、
分離酸化膜の密度を上げて、従来法の酸化膜に近づける
ために、分離酸化膜を形成したのち、窒素または酸素雰
囲気中で熱処理してもよい。この場合はシリコン酸化膜
の厚さを素子間分離領域の溝部の深さよシも厚くしてゆ
く必要がある。
なお、本発明は、上記した実施例に限定されるものでは
なく、幾多の変更を行うことができる。
なく、幾多の変更を行うことができる。
例えば、半導体基板として主表面上にシリコン窒化膜が
形成さ一：ｎたシリコン基板を用い、このシリコン基板
上にレジストを塗布して素子間分離領域のシリコン窒化
膜を除去した後、シリコン基板をエツチングして溝部を
形成することにょル、上記実施例と同様の方法にて行う
こともできる。また、半導体基板上に形成する分離用の
絶縁膜は、シリコン酸化膜の他に、低温状態で薄膜の形
成可能な絶縁膜を用いた広また下地として５００Ａ以下
の薄い熱酸化膜を施すこともできる。
形成さ一：ｎたシリコン基板を用い、このシリコン基板
上にレジストを塗布して素子間分離領域のシリコン窒化
膜を除去した後、シリコン基板をエツチングして溝部を
形成することにょル、上記実施例と同様の方法にて行う
こともできる。また、半導体基板上に形成する分離用の
絶縁膜は、シリコン酸化膜の他に、低温状態で薄膜の形
成可能な絶縁膜を用いた広また下地として５００Ａ以下
の薄い熱酸化膜を施すこともできる。
以上説明したように、本発明の素子間分離の形成方法に
よれば、半導体基板上の素子間分離領域に溝部を形成し
、該半導体基板上に低温による薄膜堆積法によフシリコ
ン酸化膜などの絶縁膜を形成して、この絶ＲＭ上にポジ
形ホＦレジストを塗布することにより、素子間分離領域
の溝部分と平面部分のレジスト厚さを利用して現像処理
を行うとともに、前記溝部分の残ったレジストをマスク
にして絶縁膜のエツチングを行うことにより、従来法（
（よるバーズビークをなくすことができるので、分離絶
縁膜のくい込みが少なり、シかも平坦となり、したがっ
て、超ＬＳＩなどの半導体素子の高密度化が可能となる
。また、半導体基板表面を平坦にできるので、配線パタ
ーンの段切れなどの発生を防止できる効果がある。
よれば、半導体基板上の素子間分離領域に溝部を形成し
、該半導体基板上に低温による薄膜堆積法によフシリコ
ン酸化膜などの絶縁膜を形成して、この絶ＲＭ上にポジ
形ホＦレジストを塗布することにより、素子間分離領域
の溝部分と平面部分のレジスト厚さを利用して現像処理
を行うとともに、前記溝部分の残ったレジストをマスク
にして絶縁膜のエツチングを行うことにより、従来法（
（よるバーズビークをなくすことができるので、分離絶
縁膜のくい込みが少なり、シかも平坦となり、したがっ
て、超ＬＳＩなどの半導体素子の高密度化が可能となる
。また、半導体基板表面を平坦にできるので、配線パタ
ーンの段切れなどの発生を防止できる効果がある。
第１図（４）乃至■）は従来の分離酸化膜の形成方法を
示す工程断面図、第２図（４）乃至Ｇ）は本発明の一実
施例における分離酸化膜の形成方法を示す工程断面図で
ある。 （１）・・・・シリコン基板、（４）・・・・レジスト
、（５）・・・・溝部、（６）・・・・シリコン酸化膜
（絶縁膜） 、（７）・・・・ポジ形ホトレジスト、（
１０）・・・・光、（１１）・・・・素子分離領域、（
１２）・・・・活性化領域。 代理人葛野信− 第１自 第２図 第２図
示す工程断面図、第２図（４）乃至Ｇ）は本発明の一実
施例における分離酸化膜の形成方法を示す工程断面図で
ある。 （１）・・・・シリコン基板、（４）・・・・レジスト
、（５）・・・・溝部、（６）・・・・シリコン酸化膜
（絶縁膜） 、（７）・・・・ポジ形ホトレジスト、（
１０）・・・・光、（１１）・・・・素子分離領域、（
１２）・・・・活性化領域。 代理人葛野信− 第１自 第２図 第２図
Claims (8)
- （１）半導体基板上の素子間分離領域外の領域にレジス
トを形成する工程と、このレジストをマスクにして素子
間分離領域をエツチングして溝部を形成する工程と、前
記レジストを除去したのち前記半導体基板上にＣＶＤ法
またはスパッタ法などの薄膜堆積法によシ絶縁膜を形成
する工程と、この絶縁膜上にポジ形ホトレジストを塗布
したのち該ホトレジスト上に光照射を行う工程と、この
光照射されたポジ形ホトレジストを現像する工程と、前
記素子間分離領域上に残ったポジ形ホトレジストをマス
クにして前記絶縁膜をプラズマまたはウェットケミカル
法によりエツチングする工程と、残ったポジ形ホトレジ
ストを除去する工程とからなることを特徴とする素子間
分離の形成方法。 - （２）半導体基板はその主表面上にシリコン窒化膜が形
成されたシリコン基板であることを特徴とする特許請求
の範囲第１項記載の素子間分離の形成方法。 - （３）絶縁膜はシリコン酸化膜であることを特徴とする
特許請求の範囲第１項または第２項記載の素子間分離の
形成方法。 - （４）絶縁膜は下地に薄い熱酸化膜を用いることを特徴
とする特許請求の範囲第１項乃至第３項のいず牡かの項
に記載の素子間分離の形成方法。 - （５）ポジ形ホトレジストは光吸収材が含まれているこ
とを特徴とする特許請求の範囲第１項乃至第４項のいず
れかの項に記載の素子間分離の形成方法。 - （６）現像は素子間分離領域のポジ形ホトレジストが残
るように行うことを特徴とする特許請求の範囲第１項乃
至第５項のいずれかの項に記載の素子間分離の形成方法
。 - （７）現像は強アルカリ液でＰＨ１３，５以上で行うこ
とを特徴とする特許請求の範囲第１項乃至第６項のいず
牡かの項に記載の素子間分離の形成方法。 - （８）絶縁膜の下地に用いる熱酸化膜の厚さは５００Ａ
以下であることを特徴とする特許請求の範囲第４項記載
の素子間分離の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4124683A JPS59167034A (ja) | 1983-03-11 | 1983-03-11 | 素子間分離の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4124683A JPS59167034A (ja) | 1983-03-11 | 1983-03-11 | 素子間分離の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59167034A true JPS59167034A (ja) | 1984-09-20 |
Family
ID=12603077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4124683A Pending JPS59167034A (ja) | 1983-03-11 | 1983-03-11 | 素子間分離の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59167034A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5595341A (en) * | 1979-01-11 | 1980-07-19 | Sony Corp | Preparation of semiconductor device |
-
1983
- 1983-03-11 JP JP4124683A patent/JPS59167034A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5595341A (en) * | 1979-01-11 | 1980-07-19 | Sony Corp | Preparation of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6514672B2 (en) | Dry development process for a bi-layer resist system | |
| JPH05241348A (ja) | パタン形成方法 | |
| US6867143B1 (en) | Method for etching a semiconductor substrate using germanium hard mask | |
| US6210842B1 (en) | Method for fabricating stencil mask | |
| JPS59167034A (ja) | 素子間分離の形成方法 | |
| US5866302A (en) | Pattern formation method | |
| JPS59132142A (ja) | 半導体装置の製造方法 | |
| JPS59167035A (ja) | 素子間分離の形成方法 | |
| JPS59175137A (ja) | 半導体装置の製造方法 | |
| KR930000876B1 (ko) | 질화막을 이용한 고에너지 이온 주입 저지방법 | |
| JP2854748B2 (ja) | レジストパターン形成方法 | |
| JPH01189923A (ja) | 半導体装置の製造方法 | |
| JPS6339103B2 (ja) | ||
| KR0179339B1 (ko) | 감광막패턴 형성방법 | |
| JPS59175135A (ja) | 半導体装置の製造方法 | |
| JPS59117234A (ja) | 素子間分離膜の形成方法 | |
| JPS59141243A (ja) | 素子間分離の形成方法 | |
| KR930008845B1 (ko) | 반도체소자의 소자 격리방법 | |
| JPH05183050A (ja) | 半導体装置の製造方法 | |
| JPH0334425A (ja) | 半導体装置の製造方法 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| JPS6248028A (ja) | フイ−ルド酸化膜の形成方法 | |
| JPH06104170A (ja) | 多層レジスト法によるパターン形成方法 | |
| JPS6063934A (ja) | 微細パタ−ンの形成方法 |