JPS62181423A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62181423A
JPS62181423A JP2441186A JP2441186A JPS62181423A JP S62181423 A JPS62181423 A JP S62181423A JP 2441186 A JP2441186 A JP 2441186A JP 2441186 A JP2441186 A JP 2441186A JP S62181423 A JPS62181423 A JP S62181423A
Authority
JP
Japan
Prior art keywords
electrode
silicon substrate
electron beam
type silicon
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2441186A
Other languages
English (en)
Inventor
Akio Tanigawa
明男 谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2441186A priority Critical patent/JPS62181423A/ja
Publication of JPS62181423A publication Critical patent/JPS62181423A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関する。
〔従来の技術〕
半導体集積回路の微細化にともなって、PN接合及び電
極の形成における微細加工技術が必要且つ重要となって
きた。従来、PN接合及び電極の形成は以下のような方
法によって行われている。
まず、シリコン基板上にシリコン酸化膜を形成し、接合
を形成したい部分のシリコン酸化膜をフォトレジスト工
程によって除去し、露出したシリコン表面に適当な不純
物をイオン注入によって導入した後、900℃程度の高
温アニールを30分程度行ってPN接合を形成した後、
電極となる金属を前記シリコン基板上に堆積し、位置合
わせを必要とするフォトレジスト工程によって前記PN
接合上に金属を残すことによって電極を形成する。
〔発明が解決しようとする問題点〕
上述した従来の半導体装置の製造方法におけるPN接合
及び電極の形成は工程が複雑で、しかも素子の微細化に
十分対応できないという問題点がある。
これらの問題点を解決する方法として、NTT厚木通研
によってレーザー照射によりPN接合を形成する方法が
提案されている(日刊工業新聞。
昭和60年5月24日)。この方法ではP型シリコン基
板の一部をレーザー照射した後、650℃以下のアニー
ルを行うことによ−)で前記P型シリコン基板表面のレ
ーザー照射された部分にPN接合を形成する。
しかし、この方法では収束性の不十分なレーザーを用い
ているため、素子の微細化は不十分である。さらに電極
を形成するためには位置合わせを必要とするフォトレジ
スト工程が必要なため、工程が十分に簡素化されていな
いという問題点がある。
本発明の目的は従来法の問題点を解決し、微細化が可能
で且つ簡素な工程でPN接合及び電極の形成が可能な半
導体装置の製造方法を提供することにある。
〔問題点を解決するための手段〕
本発明の半導体装置の製造方法は、P型シリコン基板上
に金属電極を形成する工程と、少くとも前記金属電極の
一部を電子線照射によりアニールする工程と、熱処理を
行ない電子線照射によりアニールされた前記金属電極下
の前記P型シリコン基板表面にN型層を形成する工程と
を含んで構成される。
〔作用〕 P型シリコン基板表面を電子線照射によってアニールす
るとP型シリコン基板に存在する酸素等の不純物を起因
とする欠陥がP型シリコン基板に生じる。さらにP型シ
リコン基板上にシリコンに比べて比重の大きい金属膜の
パターンを形成しておくと、電子線アニール時に金属膜
パターンか露出したシリコン表面より高温になる。
このことから、電子線の強さを適当に選ぶことにより、
金属膜パターン下のシリコン表面にのみ、欠陥を生じさ
せることができる。これは、金属電極下のシリコン表面
に自己整合的にN型層になるべき欠陥を生じた部分を形
成できることを意味する。その後、400℃以上の熱処
理を行うことによりP型シリコン基板表面の欠陥の生じ
た部分はN型に反転する。
以上のようにして、極めて制御住良(PN接合及び金属
電極を簡素な工程によって形成することができる。
〔実施例〕
次に、本発明の実施例を図面を用いて説明する。
第1図(a)〜(c)は本発明の一実施例を説明する為
の工程順に示した半導体チップの断面図である。
まず第1図(a>に示すように、P型シリコン基板1の
表面に厚さ約0.1μmのタングステン膜を形成したの
ち、パターニングし5×5μm2のタングステン電極2
を形成する。
次いで第1図(b)に示すように、電子線アニール装置
により、真空中で加速電圧10kV、電流15mAの条
件で電子レンズによって0,5X3IIm2の長方形に
絞った電子線をタングステンの電極2を含む領域に5 
X 10−4sec照射することによりタングステン電
極2下のP型シリコン基板1表面に深さ約0.1μmの
欠陥のはいった層3を形成する。
次いで電気炉により窒素雰囲気中、600’C520分
の熱処理を行うことによって第1図(C)に示すように
深さ約0.1μm、5×5μm2角のN型層4をタング
ステン電極2の下にのみ形成することができる。
〔発明の効果〕
以上の説明の通り本発明によれば簡素な工程で極めて制
御性よ<PN接合及び電極を形成できる効果がある。
【図面の簡単な説明】
第1図(a)〜(c)は本発明の一実施例を説明する為
の工程順に示した半導体チップの断面図である。 1・・・P型シリコン基板、2・・・タングステン電極
、3・・・欠陥の入った層、4・・・N型層。

Claims (1)

    【特許請求の範囲】
  1. P型シリコン基板上に金属電極を形成する工程と、少く
    とも前記金属電極の一部を電子線照射によりアニールす
    る工程と、熱処理を行ない電子線照射によりアニールさ
    れた前記金属電極下の前記P型シリコン基板表面にN型
    層を形成する工程とを含むことを特徴とする半導体装置
    の製造方法。
JP2441186A 1986-02-05 1986-02-05 半導体装置の製造方法 Pending JPS62181423A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2441186A JPS62181423A (ja) 1986-02-05 1986-02-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2441186A JPS62181423A (ja) 1986-02-05 1986-02-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62181423A true JPS62181423A (ja) 1987-08-08

Family

ID=12137416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2441186A Pending JPS62181423A (ja) 1986-02-05 1986-02-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62181423A (ja)

Similar Documents

Publication Publication Date Title
JP4334832B2 (ja) 広い面積を有するメンブレンマスクおよびこれを作製する方法
EP0076161A2 (en) Process for manufacturing a multi-layer semiconductor device
JP2007266103A (ja) 半導体装置の製法及び半導体装置
JPS643048B2 (ja)
JPS62181423A (ja) 半導体装置の製造方法
JPS58180028A (ja) 半導体ウエハの処理方法
JPS633447B2 (ja)
JPS6240722A (ja) 半導体装置の製造方法
JP2000077350A (ja) 電力用半導体装置及びその製造方法
JPH0467336B2 (ja)
JPS6327063A (ja) 半導体装置の製造方法
JPH01256124A (ja) Mos型半導体装置の製造方法
JPH01303727A (ja) 不純物ゲッタリング方法
JPH06151349A (ja) 半導体装置の製造方法
JP4491851B2 (ja) 表面に識別パターンを有する多層基板の製造方法
JPS61163635A (ja) 半導体不純物添加装置
JPS63119527A (ja) 半導体装置の製造方法
JP3084089B2 (ja) 半導体装置用基板及びその製造方法
JPH05326680A (ja) 半導体装置の製造方法
JPH0251224A (ja) 不純物の注入方法
JPH0529243A (ja) 半導体装置の製造方法
JPH05121540A (ja) 半導体装置の製造方法
JPS58173829A (ja) 半導体装置の製法
JPH0244717A (ja) 半導体装置の製造方法
JPS6091630A (ja) 不純物拡散方法