JP2013125904A - 埋め込み領域付エピタキシャルウエーハの製造方法 - Google Patents
埋め込み領域付エピタキシャルウエーハの製造方法 Download PDFInfo
- Publication number
- JP2013125904A JP2013125904A JP2011274771A JP2011274771A JP2013125904A JP 2013125904 A JP2013125904 A JP 2013125904A JP 2011274771 A JP2011274771 A JP 2011274771A JP 2011274771 A JP2011274771 A JP 2011274771A JP 2013125904 A JP2013125904 A JP 2013125904A
- Authority
- JP
- Japan
- Prior art keywords
- boron
- region
- wafer
- epitaxial
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
【課題】ボロンを注入した領域から、オートドープ、特には横方向におけるオートドープを抑制しつつエピタキシャル層を形成することが可能な埋め込み領域付エピタキシャルウエーハの製造方法を提供する。
【解決手段】半導体ウエーハ上にエピタキシャル層を形成して埋め込み領域付エピタキシャルウエーハを製造する方法であって、半導体ウエーハ内にイオン注入によりボロンの注入領域を形成し、ウエットまたはスチーム酸化雰囲気中での熱処理を行なって酸化膜を形成し、該酸化膜を除去してからエピタキシャル層を形成することにより、ボロンの埋め込み領域を有するエピタキシャルウエーハを製造する埋め込み領域付エピタキシャルウエーハの製造方法。
【選択図】図1
【解決手段】半導体ウエーハ上にエピタキシャル層を形成して埋め込み領域付エピタキシャルウエーハを製造する方法であって、半導体ウエーハ内にイオン注入によりボロンの注入領域を形成し、ウエットまたはスチーム酸化雰囲気中での熱処理を行なって酸化膜を形成し、該酸化膜を除去してからエピタキシャル層を形成することにより、ボロンの埋め込み領域を有するエピタキシャルウエーハを製造する埋め込み領域付エピタキシャルウエーハの製造方法。
【選択図】図1
Description
本発明は、埋め込み領域付エピタキシャルウエーハの製造方法に関し、特には、ボロンの埋め込み領域付エピタキシャルウエーハの製造方法に関する。
バイポーラ型集積回路、あるいは、バイポーラ−CMOS−DMOS(BCD)等の縦方向に電流を流す素子を含む集積回路では、埋め込み拡散領域を形成して、深さ2〜3μm、ピーク不純物濃度が1018atoms/cm3程度の低抵抗のn型コレクタ領域を形成し、さらに、素子分離のために、後にp型埋め込み領域となるボロン等のイオン注入領域を形成し、n型のエピタキシャル層を成長する方法が一般的に用いられる。
次に、エピタキシャル層の表面側(上記p型埋め込み領域の上部側)からもボロンを拡散することにより、n型の領域がp型の領域に囲まれる。n型の領域に形成されるトランジスタが個々に電気的に分離され、集積回路の機能を果たせるようになる。
次に、エピタキシャル層の表面側(上記p型埋め込み領域の上部側)からもボロンを拡散することにより、n型の領域がp型の領域に囲まれる。n型の領域に形成されるトランジスタが個々に電気的に分離され、集積回路の機能を果たせるようになる。
上記のようにp型埋め込み領域を形成することなく、素子分離をエピタキシャル層の表面側からのみボロンを拡散することによって行う場合もあるが、素子分離領域の幅が広くなり、チップサイズが大きくなることや、拡散のために長時間が必要となるといった事情から、素子分離用の埋め込み領域が形成されることが多い。
n型コレクタ層は出来るだけ抵抗率を下げるため、砒素、アンチモンの固溶限近くまで拡散されるが、ボロンの埋め込み領域は、オートドープも考慮して適当な濃度の埋め込み領域を形成するのが一般的である。
埋め込み領域上にエピタキシャル成長を行うときには、何れのドーパントも、縦方向のオートドープ(すなわち、ドーパントが注入された領域から外方拡散したドーパントがエピタキシャル成長時にエピタキシャル層にドープされる)だけでなく、横方向のオートドープ(すなわち、ドーパントが注入された領域の表面から拡散し、エピタキシャル層との界面付近にドーパントがドープされる)が生じるので、n型コレクタ領域と素子分離領域との間には、ある程度のスペースが確保される。このスペースは少ない方がよいが、エピタキシャル成長条件にも大きく影響を受けるので実情に合わせたスペースが採られている。
昔は熱拡散法(特許文献1参照)が用いられていたため、ウエーハ裏面にも不純物が拡散され、そこからのオートドープとウエーハ表面の拡散領域からの横方向のオートドープの両方に対策が必要であったので、裏面の酸化膜を拡散マスク用として残すことも行われていた。しかし、特にボロンの注入領域からの横方向オートドープの問題は残されている。
特に、ボロンの埋め込み領域が存在する場合には、ボロンの横方向のオートドープにより、素子分離領域間の耐圧が低下したり、一般的なオートドープ現象によりエピタキシャル層の抵抗率の制御が不安定になったりする。
集積回路の設計毎に、ボロンの埋め込み領域の面積比率が変わり、それによりオートドープ量が変わることから、エピタキシャル成長条件を含めた製造工程の管理を複雑にする要因の一つになっている。
集積回路の設計毎に、ボロンの埋め込み領域の面積比率が変わり、それによりオートドープ量が変わることから、エピタキシャル成長条件を含めた製造工程の管理を複雑にする要因の一つになっている。
デバイスの高集積化を進めようとすると、アンチモン、砒素などのn型低抵抗層(フローテイングコレクター)と素子分離p+領域との距離をぎりぎりまで狭くすることが必要となる。その結果、ボロンの横方向のオートドープがしばしば問題になっている。
ウエーハ裏面からのオートドープならば、酸化膜等でシールすることで対策が可能であるが、エピタキシャル成長を行う表面側の横方向のオートドープに対する対策は限定的なものであった。
ウエーハ裏面からのオートドープならば、酸化膜等でシールすることで対策が可能であるが、エピタキシャル成長を行う表面側の横方向のオートドープに対する対策は限定的なものであった。
エピタキシャル成長においてボロンのオートドープが問題になる場合、その対策の一例としてイオン注入の際のドーズ量を低下させることが挙げられる。しかしながら、それでは効率の良い素子分離が出来なくなり、チップサイズを増大させなければならなくなるので有効な対策にはならない。
また、オートドープが大きな状態でn型のドーパントで無理やり調整することも出来るが、エピタキシャル成長条件の調整にはやはり限界がある。
また、オートドープが大きな状態でn型のドーパントで無理やり調整することも出来るが、エピタキシャル成長条件の調整にはやはり限界がある。
一般的なエピタキシャル成長条件の調整でもオートドープを思うように抑制できない場合には、キャップデポジションが行われることがある。これは、エピタキシャル成長開始時に、ノンドープの極めて薄いシリコン層をデポジションして埋め込み領域から気相へのドーパントの蒸発を抑え、次にキャリア水素ガスにより、すでに蒸発したドーパントガスをエピタキシャル装置内からパージし、それから所定のドーパント濃度のエピタキシャル成長を行うことによりオートドープを抑制する手法である。この方法は、生産性は低下するが、特に縦方向のオートドープの低減に有効である。
しかしながら、何れにしろ、オートドープは悪影響を及ぼしていないことを確認するのに時間がかかるので、短期間に開発試作を円滑に行うため、或いは、安定的な生産を行うには問題となる事項となっている。
そして、上記のように特には横方向のオートドープの問題が残っている。
そして、上記のように特には横方向のオートドープの問題が残っている。
本発明は、上記問題点に鑑みてなされたものであって、ボロンを注入した領域から、オートドープ、特には横方向におけるオートドープを抑制しつつエピタキシャル層を形成することが可能な埋め込み領域付エピタキシャルウエーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、半導体ウエーハ上にエピタキシャル層を形成して埋め込み領域付エピタキシャルウエーハを製造する方法であって、半導体ウエーハ内にイオン注入によりボロンの注入領域を形成し、ウエットまたはスチーム酸化雰囲気中での熱処理を行なって酸化膜を形成し、該酸化膜を除去してからエピタキシャル層を形成することにより、ボロンの埋め込み領域を有するエピタキシャルウエーハを製造することを特徴とする埋め込み領域付エピタキシャルウエーハの製造方法を提供する。
このような埋め込み領域付エピタキシャルウエーハ(以下、単にエピタキシャルウエーハということもある)の製造方法であれば、ボロンイオンを注入した領域から、ウエットまたはスチーム酸化雰囲気中での熱処理で形成した酸化膜にボロンを移行させて、表面のボロンの濃度を低くすることができる。それによって縦方向のみならず横方向へのオートドープも抑制しつつ、エピタキシャル層を形成してボロンの埋め込み領域を有するエピタキシャルウエーハを製造することができる。このため、該ボロンの埋め込み領域を例えば素子分離の形成等に用いる場合、従来の熱拡散による方法のように素子分離の領域の幅が広くなってしまうことを防ぐことができ、チップサイズの小型化等を図ることが可能である。
このとき、前記ボロンの注入領域を形成する前に、前記半導体ウエーハ内にアンチモンまたは砒素の拡散領域を形成しておくことができる。
このようにすれば、例えば、ボロンの埋め込み領域を素子分離領域に利用するとともに、上記アンチモン、砒素の拡散領域をn型コレクタ層等とすることができる。
このようにすれば、例えば、ボロンの埋め込み領域を素子分離領域に利用するとともに、上記アンチモン、砒素の拡散領域をn型コレクタ層等とすることができる。
また、前記ボロンの注入領域を形成した後、イオン注入によるダメージを回復するための熱処理を不活性ガス雰囲気中で行ってから、前記ウエットまたはスチーム酸化雰囲気中での熱処理を行うことができる。
このように、上記ウエットまたはスチーム酸化雰囲気中での熱処理は、回復熱処理を行った後で実施することもできる。
このように、上記ウエットまたはスチーム酸化雰囲気中での熱処理は、回復熱処理を行った後で実施することもできる。
また、前記ボロンの注入領域をイオン注入により形成するとき、ドーズ量を5.0×1012atoms/cm2以上とすることができる。
このようなドーズ量でイオン注入しておけば、ボロンの埋め込み領域を素子分離のために用いる場合、効率良く素子分離領域を形成することができる。
このようなドーズ量でイオン注入しておけば、ボロンの埋め込み領域を素子分離のために用いる場合、効率良く素子分離領域を形成することができる。
また、前記ウエットまたはスチーム酸化雰囲気中での熱処理を行うとき、該熱処理の温度を800℃以上1000℃以下とすることができる。
熱処理温度を800℃以上とすれば、ボロンの酸化膜中への偏析効果が大きく、効率良くウエーハ表面のボロンを酸化膜へ移行させることができる。また、1000℃以下とすれば、上記偏析効果が弱まることもないし、また、ウエーハ表層付近のボロンが必要以上に酸化膜中へ拡散してエピタキシャル層とウエーハ界面のドーパント濃度分布(抵抗率分布)が緩やかになるのを防ぐことができる。
また、前記酸化膜を除去した後、輻射加熱型エピタキシャル装置を用いて、水素雰囲気中で、1080℃以上1150℃以下、20秒以上2分以下のプレベークを行ってから、前記エピタキシャル層を形成することができる。
熱処理温度を1080℃以上、熱処理時間を20秒以上とすればエピタキシャル成長の形成前に酸化膜をより確実に除去することができる。また、熱処理温度を1150℃以下、熱処理時間を2分以下とすることで、プレベークによりウエーハ表面のボロン濃度が高くなるのを抑制することができる。
また輻射加熱型エピタキシャル装置を用いることで、昇温段階を含めて短時間でプレベークを行うことができる。
また輻射加熱型エピタキシャル装置を用いることで、昇温段階を含めて短時間でプレベークを行うことができる。
以上のように、本発明のエピタキシャルウエーハの製造方法によれば、イオン注入したボロンに関し、縦方向および横方向へのオートドープを抑制しつつ、エピタキシャル層を形成してボロンの埋め込み領域付エピタキシャルウエーハを製造することができる。
以下、本発明の実施形態について、図面を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図1に本発明の埋め込み領域付エピタキシャルウエーハの製造方法のフローの一例を示す。ここでは、半導体ウエーハ上にエピタキシャル層を形成したエピタキシャルウエーハであり、アンチモンの埋め込み領域およびボロンの埋め込み領域を有し、各々、n型コレクタ層、p型素子分離領域とするエピタキシャルウエーハの製造方法を例に挙げて説明するが、当然これに限定されるものではない。
図1に本発明の埋め込み領域付エピタキシャルウエーハの製造方法のフローの一例を示す。ここでは、半導体ウエーハ上にエピタキシャル層を形成したエピタキシャルウエーハであり、アンチモンの埋め込み領域およびボロンの埋め込み領域を有し、各々、n型コレクタ層、p型素子分離領域とするエピタキシャルウエーハの製造方法を例に挙げて説明するが、当然これに限定されるものではない。
(工程1:半導体ウエーハの用意)
図1に示すように、まず、エピタキシャル層を形成する半導体ウエーハ1を用意する。
この半導体ウエーハ1は特に限定されず、目的、用途等により適宜決定することができるが、ここではP型のシリコンウエーハを用いる場合を例に挙げて説明する。
図1に示すように、まず、エピタキシャル層を形成する半導体ウエーハ1を用意する。
この半導体ウエーハ1は特に限定されず、目的、用途等により適宜決定することができるが、ここではP型のシリコンウエーハを用いる場合を例に挙げて説明する。
(工程2:アンチモン等の拡散領域の形成)
半導体ウエーハ1内にアンチモンまたは砒素等の拡散領域を形成する。
拡散方法は特に限定されず適宜決定することができるが、ここではイオン注入を行い、その後にドライブイン拡散の熱処理を行って拡散させる例を示す。
まず、半導体ウエーハ1の表面に酸化膜2を形成し、該酸化膜2の一部に窓開けを行う。
酸化膜2の形成方法は特に限定されず、例えば酸化性雰囲気下で所定の熱処理を行って形成することができる。酸化膜2の厚さは、後にアンチモン等をイオン注入する際にマスクとしての役割を果たすことができる程度にするなど、適宜決定することができる。
半導体ウエーハ1内にアンチモンまたは砒素等の拡散領域を形成する。
拡散方法は特に限定されず適宜決定することができるが、ここではイオン注入を行い、その後にドライブイン拡散の熱処理を行って拡散させる例を示す。
まず、半導体ウエーハ1の表面に酸化膜2を形成し、該酸化膜2の一部に窓開けを行う。
酸化膜2の形成方法は特に限定されず、例えば酸化性雰囲気下で所定の熱処理を行って形成することができる。酸化膜2の厚さは、後にアンチモン等をイオン注入する際にマスクとしての役割を果たすことができる程度にするなど、適宜決定することができる。
また、窓開けの箇所は、後にアンチモン等の埋め込み領域を形成すべき箇所である。フォトリソグラフィ等により、所望の箇所に窓開けを行えば良い。
その後、この例では、酸化膜2をマスクとして上記の窓開けした箇所を通してアンチモンをイオン注入し、ドライブイン拡散の熱処理を行い、所定の深さのアンチモンの拡散領域3を形成する。このときのイオン注入のドーズ量や注入エネルギー、ドライブイン拡散の熱処理条件は特に限定されない。例えば、ドライブイン拡散の熱処理を酸化性雰囲気下で行うことができる。これらの工程を経て、目的等に応じた適切な濃度・深さ方向の範囲の拡散領域を形成することができれば良い。
このアンチモンの拡散領域3は、後にエピタキシャル層を形成したときに埋め込み領域となる。
その後、この例では、酸化膜2をマスクとして上記の窓開けした箇所を通してアンチモンをイオン注入し、ドライブイン拡散の熱処理を行い、所定の深さのアンチモンの拡散領域3を形成する。このときのイオン注入のドーズ量や注入エネルギー、ドライブイン拡散の熱処理条件は特に限定されない。例えば、ドライブイン拡散の熱処理を酸化性雰囲気下で行うことができる。これらの工程を経て、目的等に応じた適切な濃度・深さ方向の範囲の拡散領域を形成することができれば良い。
このアンチモンの拡散領域3は、後にエピタキシャル層を形成したときに埋め込み領域となる。
(工程3:ボロンの注入領域の形成)
次に、ボロンの注入領域を形成する。
まず、工程2で形成したアンチモンの注入領域3上にも酸化膜を形成する。なお、工程2において、ドライブイン拡散の熱処理を酸化性雰囲気下で行えば、アンチモンを半導体ウエーハ1内に拡散するとともに、表面に酸化膜を形成することができる。
このようにしてアンチモンの注入領域3の表層も含めて全面に酸化膜2’を形成し、該酸化膜2’の一部にフォトリソグラフィ等により窓開けを行う。窓開けの箇所は、後にボロンの埋め込み領域を形成すべき箇所である。
次に、ボロンの注入領域を形成する。
まず、工程2で形成したアンチモンの注入領域3上にも酸化膜を形成する。なお、工程2において、ドライブイン拡散の熱処理を酸化性雰囲気下で行えば、アンチモンを半導体ウエーハ1内に拡散するとともに、表面に酸化膜を形成することができる。
このようにしてアンチモンの注入領域3の表層も含めて全面に酸化膜2’を形成し、該酸化膜2’の一部にフォトリソグラフィ等により窓開けを行う。窓開けの箇所は、後にボロンの埋め込み領域を形成すべき箇所である。
その後、酸化膜2’をマスクとして窓開けした箇所を通してボロン(B+やBF2+)をイオン注入してボロンの注入領域4を形成する。このときのイオン注入のドーズ量や注入エネルギー等は特に限定されない。これらの工程を経て、目的に応じた適切な濃度・深さ方向の範囲の注入領域を形成することができれば良い。
例えば、イオン注入のドーズ量は5.0×1012atoms/cm2以上とすることができる。このようなドーズ量であれば、後に、効率良く素子分離領域を形成することができる。
なお、ボロンのイオン注入の後には、一般に、イオン注入によるダメージを回復するための熱処理が行われている。本発明においてもこの回復熱処理を必要に応じて行うことができる。例えば、窒素等の不活性ガス雰囲気下、1000℃程度で数分間から数十分間の熱処理とすることができる。条件は特に限定されず、適宜決定することができる。
(工程4:ウエットまたはスチーム酸化雰囲気中での熱処理)
次に、ウエットまたはスチーム酸化雰囲気中での熱処理を行う。
これにより、ボロンの注入領域4の表層も含めて酸化膜2’’が形成される。
ここで、本発明においてウエットまたはスチーム酸化雰囲気中での熱処理を行う理由およびその条件について詳述する。
次に、ウエットまたはスチーム酸化雰囲気中での熱処理を行う。
これにより、ボロンの注入領域4の表層も含めて酸化膜2’’が形成される。
ここで、本発明においてウエットまたはスチーム酸化雰囲気中での熱処理を行う理由およびその条件について詳述する。
まず理由について説明する。
前に述べたように、ドーパントを注入した領域を有するウエーハ上にエピタキシャル成長を行う場合、特にボロンの注入領域が存在する場合には、ボロンのオートドープそのものが問題となる。縦方向のオートドープは、注入領域からのドーパントの外方拡散(蒸発)と外方拡散したドーパントの再取り込み(ドーピング)により起こる。
そこで、前述のキャップデポジションでは、途中から注入領域からのドーパントの蒸発を抑え、次にガスパージを行うことによってエピタキシャル成長時のエピタキシャル層へのドーパントの再取り込み(オートドーピング)を減少させることが行われている。
前に述べたように、ドーパントを注入した領域を有するウエーハ上にエピタキシャル成長を行う場合、特にボロンの注入領域が存在する場合には、ボロンのオートドープそのものが問題となる。縦方向のオートドープは、注入領域からのドーパントの外方拡散(蒸発)と外方拡散したドーパントの再取り込み(ドーピング)により起こる。
そこで、前述のキャップデポジションでは、途中から注入領域からのドーパントの蒸発を抑え、次にガスパージを行うことによってエピタキシャル成長時のエピタキシャル層へのドーパントの再取り込み(オートドーピング)を減少させることが行われている。
ここで、エピタキシャル成長前においては、シリコンウエーハ表面には自然酸化膜が存在しており、この自然酸化膜を蒸発、除去しないと欠陥のないエピタキシャル層を成長させるのは難しい。したがって、エピタキシャル成長を行う前にプレベークを行っている。完全に自然酸化膜が除去できた段階でエピタキシャル成長を開始する必要があり、プレベークは十分な時間行わなければならない。しかしながら、その間、注入領域からのドーパント蒸発はかなり多く、キャップデポジションの効果は限定的なものとなる。
注入領域のドーパント濃度に関しては、素子分離用のボロンに関してはある程度低濃度にすることができるが、チップ面積を小さくするためには、上下から、すなわちウエーハ表面とドーパントの埋め込み領域の両方からドーパントを同程度の拡散プロファイルで拡散させることが望ましい。
プレベークに要する時間に関しては、例えば、後述するように輻射加熱型で枚葉式のエピタキシャル装置を用いたりすることで、昇温からプレベーク開始まで急速に加熱し(例えば800℃から1000℃の温度帯を15℃/secの速い昇温速度で昇温)、また、プレベーク時間を比較的短く安定的に管理できる点を利用して、プレベーク時点でのボロンの蒸発を抑制することが考えられる。
一方、エピタキシャル成長工程においては、エピタキシャル成長が始まると注入領域からのドーパントの蒸発はなくなるので、エピタキシャル成長に向けての昇温からエピタキシャル成長開始までのドーパントの蒸発を少なくすれば、ドーパントのオートドープによる悪影響は回避できる。
素子分離用等としてボロンの注入領域4を形成するにあたり、上記のようにイオン注入の条件は特に限定されないが、イオン注入直後では例えばボロン濃度は0.2μm程度の深さをピークとして表層で1017〜1018atoms/cm3程度の濃度とすることができる。
このような状態において、プレベークやエピタキシャル成長の昇温過程で1000℃前後の温度で数分保持されると表面は1018〜1019atoms/cm3のボロン濃度となり高濃度の蒸発が起こる。
このような状態において、プレベークやエピタキシャル成長の昇温過程で1000℃前後の温度で数分保持されると表面は1018〜1019atoms/cm3のボロン濃度となり高濃度の蒸発が起こる。
これに対して、本発明のようにプレベーク前に酸化熱処理を行えば、拡散深さが増大してピーク濃度が低下する。表層では酸化膜にボロンが移行しボロン濃度が低下する。このとき、ウエット酸化、スチーム酸化では、酸化膜中の濃度に対してシリコン中のボロン濃度が大きく低下する。
ここでまず、工程3のようにボロンの注入領域4を形成した後、回復熱処理を行い、その後にウエット酸化しない場合とウエット酸化した場合のウエーハ表層のボロンの濃度分布を図2に示す。図2において、ウエット酸化しない場合がプロファイルAであり、1000℃で60分のウエット酸化(2000Åの酸化膜が形成)した場合がプロファイルBである。ボロンの濃度分布はSIMSにより測定した。
図2からわかるように、プロファイルBは、全体にわたってプロファイルAよりも濃度が低くなっており、より深くから外方拡散が生じている。そして、特に表面において、プロファイルBの方がプロファイルAよりも濃度が大きく低下していることが確認できる。
図2からわかるように、プロファイルBは、全体にわたってプロファイルAよりも濃度が低くなっており、より深くから外方拡散が生じている。そして、特に表面において、プロファイルBの方がプロファイルAよりも濃度が大きく低下していることが確認できる。
さらに、酸化膜を形成して表面濃度を低減させるには、ウエット酸化、スチーム酸化等の水蒸気による酸化が有効である。
図3に、ボロンドープしたシリコンウエーハに対し、ドライ酸化(O2のグラフ)とウェット酸化(H2Oのグラフ)を行った場合のそれぞれにおいて、酸化前に対する酸化後のシリコンウエーハ表面におけるボロンの濃度のグラフを示す(Andrew.S. Grove著、半導体デバイスの基礎 78頁、垂井他訳、オーム社出版、1995年)。
酸化膜除去後のシリコンウエーハ表面のボロンの濃度は、ウエット酸化の場合にはドライ酸化と比べて2分の1程度になっており、表面濃度を低下させるには、ドライ酸化よりもウエット酸化等のほうが極めて効果的であることがわかる。
図3に、ボロンドープしたシリコンウエーハに対し、ドライ酸化(O2のグラフ)とウェット酸化(H2Oのグラフ)を行った場合のそれぞれにおいて、酸化前に対する酸化後のシリコンウエーハ表面におけるボロンの濃度のグラフを示す(Andrew.S. Grove著、半導体デバイスの基礎 78頁、垂井他訳、オーム社出版、1995年)。
酸化膜除去後のシリコンウエーハ表面のボロンの濃度は、ウエット酸化の場合にはドライ酸化と比べて2分の1程度になっており、表面濃度を低下させるには、ドライ酸化よりもウエット酸化等のほうが極めて効果的であることがわかる。
図2、3のように、ウエット酸化やスチーム酸化を行って酸化膜中にウエーハ表面のボロンを取り込んだ後、該酸化膜を除去すれば、ボロンの注入領域の特に表面においてボロンの濃度が大きく低下したウエーハを得ることができる。また、外方拡散するドーパント量はウエーハ表面における濃度に比例することから、ウエット酸化やスチーム酸化を行ったウエーハではボロンの外方拡散をより有効に減少させることができる。ウエット酸化、スチーム酸化では、厚い酸化膜が成長するので低温の酸化で多量のボロンを取り込むことができて効率が格段に良い。
このように外方拡散を抑制することができるため、縦方向のオートドープを抑制することが可能になる。
このように外方拡散を抑制することができるため、縦方向のオートドープを抑制することが可能になる。
上述したのは縦方向におけるオートドープに関してのものだが、横方向のオートドープに関しても同様である。すなわち、ウエット酸化等により、表面における濃度を低下させ、横方向へのオートドープを抑制することが可能になる。
以上の理由により、本発明においては、ウエットまたはスチーム酸化雰囲気中での熱処理を行う。
以上の理由により、本発明においては、ウエットまたはスチーム酸化雰囲気中での熱処理を行う。
次に、ウエットまたはスチーム酸化雰囲気中での熱処理の条件について説明する。
ウエーハ表面付近のボロンを低減させたとしても、ある程度の高温下で熱処理を行うと、表面付近のボロン濃度が高くなってしまう。
上述したように、ウエット酸化等で表面付近のボロンを酸化膜中に取り込ませ、表面濃度を低下させて、その後のプレベークやエピタキシャル成長工程の昇温時にボロンの外方拡散を低減させることができる。しかしながら、それらの工程においてボロンの表面濃度が高まりやすい。表面濃度が高まると外方拡散等しやすく、縦方向、横方向のオートドープが生じやすくなってしまうため、より確実にボロンの外方拡散等を低減させてオートドープを抑制するためには、より一層短時間で、プレベークで表層の自然酸化膜を蒸発させたり、エピタキシャル成長を開始することが重要な要素となってくる。
ウエーハ表面付近のボロンを低減させたとしても、ある程度の高温下で熱処理を行うと、表面付近のボロン濃度が高くなってしまう。
上述したように、ウエット酸化等で表面付近のボロンを酸化膜中に取り込ませ、表面濃度を低下させて、その後のプレベークやエピタキシャル成長工程の昇温時にボロンの外方拡散を低減させることができる。しかしながら、それらの工程においてボロンの表面濃度が高まりやすい。表面濃度が高まると外方拡散等しやすく、縦方向、横方向のオートドープが生じやすくなってしまうため、より確実にボロンの外方拡散等を低減させてオートドープを抑制するためには、より一層短時間で、プレベークで表層の自然酸化膜を蒸発させたり、エピタキシャル成長を開始することが重要な要素となってくる。
したがって、ウエット酸化またはスチーム酸化での熱処理条件は、プレベークやエピタキシャル成長工程での条件(後述するように、例えば、使用する装置等)を併せて考慮した上で決定するとより好ましい。
極めて表層、すなわち表面付近のボロン濃度だけを下げても、プレベークの初期段階で表層へのボロン拡散が進んで表層のボロン濃度が上がってしまってはボロンの蒸発を抑制しにくくなってしまう。そこで、例として以下のようにしてウエット酸化等の条件を決定することが考えられる。
ボロンをイオン注入した後のウエット酸化等は、プレベーク中のボロンの拡散よりも十分大きく拡散するだけの熱処理とすることが考えられる。具体的には、酸化膜成長時の√(Dt)(D:酸化温度におけるボロンの拡散係数、t:酸化時間)がプレベークにおける√(D’t’)(D’:プレベーク温度におけるボロンの拡散係数、t’:プレベーク時間)に比べて十分大きくすると良い(Andrew.S. Grove著、半導体デバイスの基礎 3章5節、垂井他訳、オーム社出版、1995年)。
ボロンをイオン注入した後のウエット酸化等は、プレベーク中のボロンの拡散よりも十分大きく拡散するだけの熱処理とすることが考えられる。具体的には、酸化膜成長時の√(Dt)(D:酸化温度におけるボロンの拡散係数、t:酸化時間)がプレベークにおける√(D’t’)(D’:プレベーク温度におけるボロンの拡散係数、t’:プレベーク時間)に比べて十分大きくすると良い(Andrew.S. Grove著、半導体デバイスの基礎 3章5節、垂井他訳、オーム社出版、1995年)。
一般的に、プレベークの温度、時間は、エピタキシャル成長装置の機種毎に一定にしてエピタキシャル成長時間、エピタキシャル成長時のドーパント濃度などを変化させる。そのため、プレベーク中にボロンの表面濃度が上がりオートドープが増えないようにするためには、ウエットまたはスチーム酸化の温度、時間を適切に設定することにより行うことが現実的である。
また、拡散長(√(Dt))が同じになる条件であっても、ドライ酸化ではなくウエット、スチーム酸化とするのがよく、これにより表面のボロン濃度がドライ酸化の場合よりも低くなり、酸化膜も厚くなるので横方向オートドープ低減に極めて効率的である。また、温度に関しても拡散長が同じならば、高温より低温の方が表面のボロン濃度が低くなり、酸化膜も厚くなるので好ましい。
図2のSIMSプロファイルからも分かるように、外方拡散によりボロンプロファイルのピークが低下するため、表層のボロンの絶対量も減少するため、シート抵抗も低下していく傾向にある。横方向オートドープ低減には有効でシート抵抗の低下が顕著にならない条件とするのがよく、例えば1000℃で180分以下の熱処理条件とすることもできる。
図2のSIMSプロファイルからも分かるように、外方拡散によりボロンプロファイルのピークが低下するため、表層のボロンの絶対量も減少するため、シート抵抗も低下していく傾向にある。横方向オートドープ低減には有効でシート抵抗の低下が顕著にならない条件とするのがよく、例えば1000℃で180分以下の熱処理条件とすることもできる。
また、ボロンの酸化膜中への偏析効果を考慮して、効率良く表面のボロンの濃度を低下させるため、熱処理温度を例えば800℃以上1000℃以下にすることができる。
このように、ウエット酸化等の熱処理条件は特に限定されるものではなく、上記のように、プレベークやエピタキシャル成長工程(昇温時)、ボロンの酸化膜中への偏析効果など種々の要素を考慮した上で、目的に合わせてその都度決定することが可能である。
(工程5:酸化膜の除去)
次に、酸化膜を除去する。
酸化膜2’’の除去方法は特には限定されないが、例えばフッ酸を用いてエッチングにより除去することができる。
次に、酸化膜を除去する。
酸化膜2’’の除去方法は特には限定されないが、例えばフッ酸を用いてエッチングにより除去することができる。
(工程6:プレベーク)
次に、プレベークを行う。
上述したように、工程4、5によりボロンの表面濃度を一旦低下させているが、このプレベークにより表面濃度が再度高まりボロンの外方拡散等が生じるのを抑制するため、できるだけ短時間にするのが好ましいと考えられる。その一方で、次のエピタキシャル成長工程に備えてシリコンウエーハ表面の自然酸化膜等を除去しておく必要がある。1080℃以上の温度下、水素雰囲気中で熱処理すると、SiO2がSiOとなって蒸発し、水素で終端化されたシリコン表面が得られ、欠陥のないエピタキシャル成長が可能となる。これらを考慮し、プレベークとしては、例えば熱処理温度を1080℃以上1150℃以下とし、熱処理時間を20秒以上2分以下とすることができるが、これに限定されず、適宜決定することができる。
また、例えば輻射加熱型の枚葉式のエピタキシャル装置を用いて行い、そのまま次のエピタキシャル成長工程に入ることができる。なお、輻射加熱型のエピタキシャル装置は、透明石英からなる反応容器内に1枚ずつ載置されたシリコンウエーハを、反応容器の上下に配置した複数の赤外線ランプを用いて輻射加熱しながら急速昇温し、エピタキシャル層を形成することが可能である。
次に、プレベークを行う。
上述したように、工程4、5によりボロンの表面濃度を一旦低下させているが、このプレベークにより表面濃度が再度高まりボロンの外方拡散等が生じるのを抑制するため、できるだけ短時間にするのが好ましいと考えられる。その一方で、次のエピタキシャル成長工程に備えてシリコンウエーハ表面の自然酸化膜等を除去しておく必要がある。1080℃以上の温度下、水素雰囲気中で熱処理すると、SiO2がSiOとなって蒸発し、水素で終端化されたシリコン表面が得られ、欠陥のないエピタキシャル成長が可能となる。これらを考慮し、プレベークとしては、例えば熱処理温度を1080℃以上1150℃以下とし、熱処理時間を20秒以上2分以下とすることができるが、これに限定されず、適宜決定することができる。
また、例えば輻射加熱型の枚葉式のエピタキシャル装置を用いて行い、そのまま次のエピタキシャル成長工程に入ることができる。なお、輻射加熱型のエピタキシャル装置は、透明石英からなる反応容器内に1枚ずつ載置されたシリコンウエーハを、反応容器の上下に配置した複数の赤外線ランプを用いて輻射加熱しながら急速昇温し、エピタキシャル層を形成することが可能である。
(工程7:エピタキシャル成長)
次に、エピタキシャル成長を行う。
エピタキシャル成長自体の条件は特に限定されないが、昇温時に表面におけるボロンの濃度が再度高まり外方拡散等が生じるのを抑制するため、できるだけ昇温に要する時間を短くするように、エピタキシャル装置の機種や条件を設定すると良い。例えば、上述した輻射加熱型の枚葉式のエピタキシャル装置を用いると良い。
その他、目標とするドーパント濃度やエピタキシャル層の厚さが得られるように、エピタキシャル成長時間等の各種条件を適宜決定することができる。
次に、エピタキシャル成長を行う。
エピタキシャル成長自体の条件は特に限定されないが、昇温時に表面におけるボロンの濃度が再度高まり外方拡散等が生じるのを抑制するため、できるだけ昇温に要する時間を短くするように、エピタキシャル装置の機種や条件を設定すると良い。例えば、上述した輻射加熱型の枚葉式のエピタキシャル装置を用いると良い。
その他、目標とするドーパント濃度やエピタキシャル層の厚さが得られるように、エピタキシャル成長時間等の各種条件を適宜決定することができる。
上述したように、予め、工程4、5においてウエットまたはスチーム酸化雰囲気中での熱処理を行って酸化膜の形成および除去を行っているため、ウエーハ表面におけるボロンの濃度が低減されている。したがって、工程6、7においてボロンの外方拡散等を抑制することができ、その結果、縦方向のみならず横方向のオートドープが抑制されたエピタキシャルウエーハを製造することができる。
このエピタキシャル成長工程によりエピタキシャル層5が形成されて、埋め込み領域付エピタキシャルウエーハ6が得られる。先に形成したアンチモンの拡散領域3やボロンの注入領域4は埋め込み領域7、8になる。
そして、後の工程において、例えばボロンの埋め込み領域上に位置するエピタキシャル層にボロンをイオン注入等し、先に形成したボロンの埋め込み領域8と併せて拡散させることで、ボロンによる素子分離領域9を形成することが可能になる(工程8)。このような素子分離の形成方法は、従来方法に比べてチップサイズの縮小化につなげることができる。
そして、後の工程において、例えばボロンの埋め込み領域上に位置するエピタキシャル層にボロンをイオン注入等し、先に形成したボロンの埋め込み領域8と併せて拡散させることで、ボロンによる素子分離領域9を形成することが可能になる(工程8)。このような素子分離の形成方法は、従来方法に比べてチップサイズの縮小化につなげることができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
本発明の埋め込み領域付エピタキシャルウエーハの製造方法を実施した。
CZシリコンインゴットからウエーハを切り出し、直径200mm、ボロンドープのp型で抵抗率が10.0Ωcm、面方位(100)の鏡面ウエーハを準備した。
このウエーハに酸化熱処理を施して、その表層に4000Åの酸化膜を形成した。
(実施例)
本発明の埋め込み領域付エピタキシャルウエーハの製造方法を実施した。
CZシリコンインゴットからウエーハを切り出し、直径200mm、ボロンドープのp型で抵抗率が10.0Ωcm、面方位(100)の鏡面ウエーハを準備した。
このウエーハに酸化熱処理を施して、その表層に4000Åの酸化膜を形成した。
実際の製品では、例えば、この酸化ウエーハにフォトリソグラフィーによりレジストパターンを形成しエッチングにより砒素拡散用の窓明けを行い、イオン注入装置を用いて、70keVでAs+イオンを1×1015atoms/cm2のドーズ量で注入し、ドライブインの拡散を1250℃で4時間行って、2.5μmの拡散深さで、20Ω/□のシート抵抗の拡散領域を形成する。また、ドライブイン拡散を酸素雰囲気で行って、拡散領域上に4000Åの酸化膜を形成するといった工程が行われるが、ここでは、後述するボロンの注入領域の横方向オートドープの評価を精度良く行うために、これらの工程は省略した。
したがって、本実施例では、上述のようにして準備した酸化ウエーハに、フォトリソグラフィーによりレジストパターンを形成しエッチングにより横方向オートドープ評価用のマスクを用いてボロン拡散用の窓明けを行った。図4にこのマスクを示す。ウエーハ中央部に5mm四方の窓開けが施されている。
ボロン拡散は、大電流イオン注入装置を用いて70keVでB+イオンを5×1013atoms/cm2のドーズ量で注入した。
その後、窒素雰囲気で1000℃で10分の回復熱処理を行った。
さらにウエット酸化条件で1000℃で、10分、50分、100分の酸化を行い、各々、ボロンイオンの注入領域上に酸化膜を形成した。なお、比較用にウエット酸化なしのものも用意した。
その後、窒素雰囲気で1000℃で10分の回復熱処理を行った。
さらにウエット酸化条件で1000℃で、10分、50分、100分の酸化を行い、各々、ボロンイオンの注入領域上に酸化膜を形成した。なお、比較用にウエット酸化なしのものも用意した。
その後、これらのウエーハをフッ酸水溶液にディップして鏡面側の撥水を確認しながらエッチングを行い、全ての酸化膜を除去した。フッ酸水溶液中に浸漬するとパーティクルが生じ易いので、エッチング終了後、SC1、SC2洗浄で洗浄を行い、通常のレベルまでパーティクルを低減させた。
これらのウエーハを輻射加熱型で枚葉式のエピタキシャル装置を用い、p型のエピタキシャル成長を行った。エピタキシャル成長はトリクロロシランをシリコンソースに用いて1120℃で行った。エピタキシャル膜厚が5μm、抵抗率がウエーハと同じ10Ωcmとなるようにジボランのインジェクション量を調整し、エピタキシャル層を形成し、ボロンの埋め込み領域を有するエピタキシャルウエーハを製造した。
ここで、このエピタキシャルウエーハにおいて、縦方向および横方向のオートドープを抑制できているか調査を行った。
本発明のようにウエット酸化を行った場合について、赤外線の干渉法でエピタキシャル層の厚さを調べた結果、ほぼ5.0μmであった。そして、エピタキシャル層の抵抗率はCV法で測定しところ、いずれもウエーハ中心で10.5Ωcm以下であった。縦方向におけるオートドープをほぼ抑制できているものと思われる。
本発明のようにウエット酸化を行った場合について、赤外線の干渉法でエピタキシャル層の厚さを調べた結果、ほぼ5.0μmであった。そして、エピタキシャル層の抵抗率はCV法で測定しところ、いずれもウエーハ中心で10.5Ωcm以下であった。縦方向におけるオートドープをほぼ抑制できているものと思われる。
また、上記エピタキシャルウエーハの所定の位置からチップを切り出し角度研摩を行い、ボロンの埋め込み領域が存在するウエーハ中央部(図4のA)と中央部から1mm離れた位置(図4のB)でスプレディングレジスタンスにより深さ方向のドーパントプロファイルを測定した。
ウエーハ中央部でのスプレディングレジスタンスによる深さ方向のボロン濃度分布を図5に示す。比較例の酸化なしの場合に比べ、本発明のように酸化を行った場合の方が、中央部の埋め込み領域で若干ピーク濃度が低下する傾向が見られるが、その差は僅かであった。
また、図6に、中央部から1mm離れた位置でのスプレディングレジスタンス測定から求められたボロンの深さ方向の濃度分布を示す。このピークは、横方向のボロンのオートドープの大きさを示している。比較例の酸化なしの場合に比べ、本発明のように酸化した場合の方がピーク濃度が低下する傾向が見られる。さらには、酸化時間が長いほどピーク濃度が低下していることがわかる。酸化処理により、また、酸化時間が長いほど、横方向のオートドープを低減できることが確認できる。
このように縦方向および横方向のオートドープを低減できることが確認された。
このように縦方向および横方向のオートドープを低減できることが確認された。
なお、ウエーハ全面にボロンのイオン注入を実施例と同じ条件で行ったウエーハに対し、1000℃、50分でウエット酸化処理をし、酸化膜をフッ酸で除去したウエーハと、ウエット酸化しなかったウエーハについて、四重極型のSIMSで表面から3μmまでのボロン濃度の深さ方向のプロファイルを測定した。
その結果、ウエット酸化した段階でのウエーハ表面のボロン濃度は、ウエット酸化しなかった場合と比べ、表面から0.1μmの深さにわたり、酸化膜への偏析で大きく落ち込んでいることがわかった。そして、表面においては、ウエット酸化した場合はウエット酸化しなかった場合に比べ、ボロン濃度が約4分の1以下に減少していることが分かった。その一方、表面から約0.2μmの深さでは、ボロンの濃度分布は酸化しない場合の濃度に近くなっていた。すなわち、表面近傍のみ、著しくボロンが酸化膜に取り込まれたものと考えられる。この傾向は図2と同様である。
このように、ウエット酸化によりボロンの注入領域の表面付近における濃度が低減され、それによってエピタキシャル成長工程初期の昇温、プレベーク段階でボロンの外方拡散が低減されることで、オートドープ現象を大きく抑制できていることが理解できる。
以上のことより、バイポーラ構造の素子分離を行うエピタキシャルウエーハの製造等において、高濃度のn+型の領域とともに高濃度のボロンの埋め込み領域を有するウエーハにエピタキシャル成長を行う場合、ボロンイオン注入後にウエット酸化をし、表面近傍のボロン濃度を低下させ、輻射加熱型の枚葉式エピタキシャル装置でエピタキシャル成長することにより、ボロンの横方向、縦方向のオートドープを低減させることができることが明らかになった。
したがって、例えばn型フローテイングコレクターと素子分離埋め込み領域を近接させチップサイズを小さくすることが可能になり、また、ボロンの埋め込み領域の面積比率の異なるマスクを用いても、エピタキシャル成長条件を一定にして製造ができる範囲が拡大し、製造工程の合理化が図れることになる。具体的には、キャップデポジションといった複雑なエピタキシャル成長を用いずに製造できる品種が拡大する。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…半導体ウエーハ、 2、2’、2’’…酸化膜、
3…アンチモンの拡散領域、 4…ボロンの注入領域、
5…エピタキシャル層、6…埋め込み領域付エピタキシャルウエーハ、
7…アンチモンの埋め込み領域、 8…ボロンの埋め込み領域、
9…素子分離領域。
3…アンチモンの拡散領域、 4…ボロンの注入領域、
5…エピタキシャル層、6…埋め込み領域付エピタキシャルウエーハ、
7…アンチモンの埋め込み領域、 8…ボロンの埋め込み領域、
9…素子分離領域。
Claims (6)
- 半導体ウエーハ上にエピタキシャル層を形成して埋め込み領域付エピタキシャルウエーハを製造する方法であって、
半導体ウエーハ内にイオン注入によりボロンの注入領域を形成し、ウエットまたはスチーム酸化雰囲気中での熱処理を行なって酸化膜を形成し、該酸化膜を除去してからエピタキシャル層を形成することにより、ボロンの埋め込み領域を有するエピタキシャルウエーハを製造することを特徴とする埋め込み領域付エピタキシャルウエーハの製造方法。 - 前記ボロンの注入領域を形成する前に、前記半導体ウエーハ内にアンチモンまたは砒素の拡散領域を形成しておくことを特徴とする請求項1に記載の埋め込み領域付エピタキシャルウエーハの製造方法。
- 前記ボロンの注入領域を形成した後、イオン注入によるダメージを回復するための熱処理を不活性ガス雰囲気中で行ってから、前記ウエットまたはスチーム酸化雰囲気中での熱処理を行うことを特徴とする請求項1または請求項2に記載の埋め込み領域付エピタキシャルウエーハの製造方法。
- 前記ボロンの注入領域をイオン注入により形成するとき、ドーズ量を5.0×1012atoms/cm2以上とすることを特徴とする請求項1から請求項3のいずれか一項に記載の埋め込み領域付エピタキシャルウエーハの製造方法。
- 前記ウエットまたはスチーム酸化雰囲気中での熱処理を行うとき、該熱処理の温度を800℃以上1000℃以下とすることを特徴とする請求項1から請求項4のいずれか一項に記載の埋め込み領域付エピタキシャルウエーハの製造方法。
- 前記酸化膜を除去した後、輻射加熱型エピタキシャル装置を用いて、水素雰囲気中で、1080℃以上1150℃以下、20秒以上2分以下のプレベークを行ってから、前記エピタキシャル層を形成することを特徴とする請求項1から請求項5のいずれか一項に記載の埋め込み領域付エピタキシャルウエーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011274771A JP2013125904A (ja) | 2011-12-15 | 2011-12-15 | 埋め込み領域付エピタキシャルウエーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011274771A JP2013125904A (ja) | 2011-12-15 | 2011-12-15 | 埋め込み領域付エピタキシャルウエーハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013125904A true JP2013125904A (ja) | 2013-06-24 |
Family
ID=48776973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011274771A Pending JP2013125904A (ja) | 2011-12-15 | 2011-12-15 | 埋め込み領域付エピタキシャルウエーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013125904A (ja) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01272110A (ja) * | 1988-04-25 | 1989-10-31 | Hitachi Ltd | 半導体装置の製造方法 |
JPH03166759A (ja) * | 1989-11-27 | 1991-07-18 | Seiko Instr Inc | 半導体装置の製造方法 |
JPH03235326A (ja) * | 1990-02-13 | 1991-10-21 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH0529240A (ja) * | 1991-07-24 | 1993-02-05 | Nec Corp | 半導体装置の製造方法 |
JPH09219534A (ja) * | 1995-12-06 | 1997-08-19 | Sony Corp | 受光素子、光ピツクアツプ及び半導体装置製造方法 |
JP2000031071A (ja) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法 |
JP2007294545A (ja) * | 2006-04-21 | 2007-11-08 | Sumco Corp | エピタキシャル成長装置 |
JP2009065112A (ja) * | 2007-08-10 | 2009-03-26 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
JP2011077066A (ja) * | 2009-09-29 | 2011-04-14 | Shin Etsu Handotai Co Ltd | 半導体基板の製造方法 |
JP2011091387A (ja) * | 2009-09-25 | 2011-05-06 | Sumco Corp | エピタキシャルシリコンウェーハの製造方法 |
JP2011228330A (ja) * | 2010-04-15 | 2011-11-10 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウエーハの製造方法 |
-
2011
- 2011-12-15 JP JP2011274771A patent/JP2013125904A/ja active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01272110A (ja) * | 1988-04-25 | 1989-10-31 | Hitachi Ltd | 半導体装置の製造方法 |
JPH03166759A (ja) * | 1989-11-27 | 1991-07-18 | Seiko Instr Inc | 半導体装置の製造方法 |
JPH03235326A (ja) * | 1990-02-13 | 1991-10-21 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH0529240A (ja) * | 1991-07-24 | 1993-02-05 | Nec Corp | 半導体装置の製造方法 |
JPH09219534A (ja) * | 1995-12-06 | 1997-08-19 | Sony Corp | 受光素子、光ピツクアツプ及び半導体装置製造方法 |
JP2000031071A (ja) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法 |
JP2007294545A (ja) * | 2006-04-21 | 2007-11-08 | Sumco Corp | エピタキシャル成長装置 |
JP2009065112A (ja) * | 2007-08-10 | 2009-03-26 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
JP2011091387A (ja) * | 2009-09-25 | 2011-05-06 | Sumco Corp | エピタキシャルシリコンウェーハの製造方法 |
JP2011077066A (ja) * | 2009-09-29 | 2011-04-14 | Shin Etsu Handotai Co Ltd | 半導体基板の製造方法 |
JP2011228330A (ja) * | 2010-04-15 | 2011-11-10 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウエーハの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI621157B (zh) | 共形摻雜的方法與設備 | |
KR100642627B1 (ko) | 다결정 실리콘 구조물의 제조 방법 | |
TWI721033B (zh) | 對基底進行摻雜與對半導體裝置進行摻雜的方法以及對基底進行摻雜的系統 | |
US9620615B2 (en) | IGBT manufacturing method | |
JPS625350B2 (ja) | ||
EP3026695B1 (en) | Method for manufacturing injection-enhanced insulated-gate bipolar transistor | |
JP3199452B2 (ja) | Pnp装置用p埋め込み層の製造方法 | |
JPS6066814A (ja) | 半導体デバイスの製造方法 | |
JPH0437152A (ja) | 半導体装置の製造方法 | |
CN107305839B (zh) | 防止自掺杂效应的方法 | |
US7572708B1 (en) | Utilization of doped glass on the sidewall of the emitter window in a bipolar transistor structure | |
JP2013125904A (ja) | 埋め込み領域付エピタキシャルウエーハの製造方法 | |
US9343554B2 (en) | Semiconductor device and manufacturing method of the same | |
US9590083B2 (en) | ITC-IGBT and manufacturing method therefor | |
JP5544805B2 (ja) | 半導体基板の製造方法 | |
JP6819174B2 (ja) | ダイオードの製造方法 | |
JP2009107905A (ja) | シリコンウェーハの製造方法 | |
JPH11274090A (ja) | 浅い接合を有するデバイスの製造方法 | |
JP2011228330A (ja) | シリコンエピタキシャルウエーハの製造方法 | |
JP2000311861A (ja) | 半導体膜の選択成長方法および半導体装置の製造方法 | |
CN112750835B (zh) | 反熔丝结构及其制作方法 | |
JP5565128B2 (ja) | 貼り合わせウエーハの製造方法 | |
JP2010165772A (ja) | 半導体装置の製造方法 | |
CN107452629B (zh) | 功率半导体器件及其制造方法 | |
CN103746045B (zh) | 抑制p型特高阻硅单晶材料表面高温反型的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141202 |