JP2000277447A - 薄膜の熱処理方法 - Google Patents

薄膜の熱処理方法

Info

Publication number
JP2000277447A
JP2000277447A JP11079068A JP7906899A JP2000277447A JP 2000277447 A JP2000277447 A JP 2000277447A JP 11079068 A JP11079068 A JP 11079068A JP 7906899 A JP7906899 A JP 7906899A JP 2000277447 A JP2000277447 A JP 2000277447A
Authority
JP
Japan
Prior art keywords
thin film
heat treatment
gas
specific resistance
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11079068A
Other languages
English (en)
Inventor
Kenji Suzuki
健二 鈴木
Masahiko Matsudo
昌彦 松土
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP11079068A priority Critical patent/JP2000277447A/ja
Priority to KR1020007013110A priority patent/KR20010043753A/ko
Priority to US09/701,024 priority patent/US6448178B1/en
Priority to PCT/JP2000/001665 priority patent/WO2000057463A1/ja
Priority to TW089105513A priority patent/TW498428B/zh
Publication of JP2000277447A publication Critical patent/JP2000277447A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 最近の微細化技術の急速な発展によりゲート
電極/配線には一層の低抵抗化が要求されているため、
従来からタングステンシリサイド層については反応ガス
(WF6/SiCl2H2/Ar)の条件を種々検討して薄膜の低
抵抗化を図っているが、従来の成膜方法のような薄膜の
成分調整だけでは薄膜の低抵抗化には限界があるため、
今後の更なる微細化、薄膜化に即した低抵抗化を従来の
成膜方法だけでは対応しきれない。 【解決手段】 本発明の薄膜の熱処理方法は、燐原子を
含む金属シリサイド層を有する薄膜を熱処理する方法で
あって、酸化性ガス雰囲気下で熱処理を行うことを特徴
とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、主として半導体装
置に関し、更に詳しくはゲート電極/配線に用いられる
薄膜の成膜後に行われる薄膜の熱処理方法に関する。
【0002】
【従来の技術】LSIなどの半導体装置において、ゲー
ト電極及び配線の低抵抗化のため、ゲート電極及び配線
として例えば燐等の不純物のドーピングにより低抵抗化
されたポリシリコン層とタングステンシリサイド層を重
ねた、いわゆるポリサイド構造が広く用いられている。
ポリサイド構造の上層であるタングステンシリサイド層
は、一般にWF6/SiCl2H2/Arを反応ガスとしたCVD
法で成膜される。そこで、ポリシリコン層上にタングス
テンシリサイド層を形成する場合には、成膜温度や反応
ガスの圧力、ガス流量、ガス流量比等を調整してタング
ステンシリサイド層の必要とされる膜質を得ている。
【0003】
【発明が解決しようとする課題】しかしながら、最近の
微細化技術の急速な発展によりゲート電極/配線には一
層の低抵抗化が要求されているため、従来からタングス
テンシリサイド層については反応ガス(WF6/SiCl2H2
/Ar)の条件を種々検討して薄膜の低抵抗化を図ってい
るが、従来の成膜方法のような薄膜の成分調整だけでは
薄膜の低抵抗化には限界があるため、今後の更なる微細
化、薄膜化に即した低抵抗化を従来の成膜方法だけでは
対応しきれないという課題があった。
【0004】本発明は、上記課題を解決するためになさ
れたもので、従来にも増して薄膜の低抵抗化を実現する
ことができ、今後の更なる低抵抗化に対応可能な薄膜を
得ることができる薄膜の熱処理方法を提供することを目
的としている。
【0005】
【課題を解決するための手段】本発明者等は、成膜方法
による低抵抗化の限界を克服するために従来の熱処理方
法について種々検討した結果、従来の熱処理方法は薄膜
の膜質調整に窒素ガス等の不活性ガスを用いているが、
窒素ガス等の不活性ガスが低抵抗化を阻む原因になって
いることを突き止めた。即ち、薄膜を不活性ガス雰囲気
下で熱処理を行っているため、薄膜に含まれる、低抵抗
化に寄与している燐原子等の不純物が熱処理時に薄膜内
で熱拡散して薄膜から抜け出し、本来成膜時に得られた
筈の不純物添加による低抵抗化効果が阻害されているこ
とが一因であると考えられる。そこで、本発明者等は、
特定のガス雰囲気下で薄膜の熱処理を行うことにより薄
膜からの燐原子等の不純物の抜け出し防止することがで
き、ひいては薄膜の更なる低抵抗化を実現できることを
知見した。
【0006】本発明は上記知見に基づいてなされたもの
で、請求項1に記載の薄膜の熱処理方法は、周期律表の
V族の元素を含む金属シリサイド層を少なくとも有する
薄膜を熱処理する方法であって、酸化性ガスまたは酸化
性ガスを含むガス雰囲気下で熱処理を行うことを特徴と
するものである。
【0007】また、本発明の請求項2に記載の薄膜の熱
処理方法は、周期律表のV族の元素を含む、ポリシリコ
ン層及び金属シリサイド層を有する薄膜を熱処理する方
法であって、酸化性ガスまたは酸化性ガスを含むガス雰
囲気下で熱処理を行うことを特徴とするものである。
【0008】また、本発明の請求項3に記載の薄膜の熱
処理方法は、請求項1または請求項2に記載の発明にお
いて、少なくとも薄膜の昇温工程では酸化性ガスまたは
酸化性ガスを含むガスを用いることを特徴とするもので
ある。
【0009】また、本発明の請求項4に記載の薄膜の熱
処理方法は、請求項3に記載の発明において、昇温後の
工程では不活性ガスを用いることを特徴とするものであ
る。
【0010】また、本発明の請求項5に記載の薄膜の熱
処理方法は、請求項1〜請求項3のいずれか1項に記載
の発明において、上記元素が燐原子であることを特徴と
するものである。
【0011】本発明の熱処理対象となる薄膜は周期律表
のV族の元素を含む金属シリサイド層を有する薄膜であ
る。金属シリサイド層は周期律表のV族の元素を含むこ
とで低抵抗化されたものであり、従来から公知の方法に
より成膜される。周期律表のV族の元素は従来から薄膜
のドーパンントとして広く用いられているもので、これ
には燐、ヒ素、アンチモン及びビスマスがある。また、
本発明における薄膜は少なくとも金属シリサイド層を有
する薄膜である。従って、本発明における薄膜は金属シ
リサイド層のみからなる薄膜であっても良く、ポリシリ
コン層の上に金属シリサイド層を重ねた薄膜であっても
良い。金属シリサイドには例えばタングステンシリサイ
ド、チタンシリサイド、コバルトシリサイド、モリブデ
ンシリサイド等がある。
【0012】また、本発明の熱処理対象となる薄膜は周
期律表のV族の元素を含む、ポリシリコン層及び金属シ
リサイド層を有する薄膜である。この薄膜は金属シリサ
イド層にもV族元素が含まれている。これら両層は同一
の成膜装置で連続的に成膜しても良く、また、別々の成
膜装置を用いてポリシリコン層と金属シリサイド層を個
別に成膜しても良い。いずれの成膜方法を採るにして
も、金属シリサイド層にV族元素を含ませることで、金
属シリサイド層の結晶粒径や結晶方向を適宜制御するこ
とができ、比抵抗が小さくマイグレーション耐性に優れ
安定したものを得ることができる。金属シリサイド層と
しては例えばタングステンシリサイド層が好ましく、こ
のタングステンシリサイド層に含ませるV族元素として
例えば燐原子が好ましい。燐原子を含むタングステンシ
リサイド膜の成膜方法については本出願人が特願平10
−262307号において既に提案している。
【0013】本発明の熱処理方法は酸化性ガスまたは酸
化性ガスを含むガス雰囲気下で行われる。熱処理工程
は、薄膜を所定(例えば、950〜1100℃)の熱処
理温度まで昇温する工程と、昇温後の熱処理温度を維持
して薄膜を熱処理する温度維持工程と、その後の降温工
程を含み、これらの全工程で酸化性ガスまたは酸化性ガ
スを含むガスを用いる。酸化性ガスを含むガスは窒素ガ
ス等の不活性ガスに酸素ガス等の酸化性ガスが添加され
たガスで、酸化性ガスまたは酸化性ガスを含むガス雰囲
気下で薄膜を熱処理することで薄膜の表面に酸化膜を形
成され、この酸化膜により薄膜から燐原子等のV族元素
の抜け出し防止することができ、ひいては薄膜の更なる
低抵抗化を実現することができる。本発明の熱処理方法
に用いられる熱処理装置はハロゲンランプ等を用いた枚
葉式熱処理装置と電気炉等の拡散炉を用いたバッチ式熱
処理装置がある。今後の半導体ウエハの大口径化を勘案
すれば枚葉式熱処理装置が好ましい。
【0014】また、本発明の熱処理方法は、少なくとも
薄膜の昇温工程で酸化性ガスまたは酸化性ガスを含むガ
スを用いる。昇温工程では薄膜を例えば1000℃前後
の熱処理温度まで昇温するため、昇温工程で酸化性ガス
または酸化性ガスを含むガスを用いることにより薄膜の
表面には温度維持工程開始前に酸化膜が形成される。従
って、昇温後の工程、即ち、例えば1000℃前後の熱
処理温度を維持する温度維持工程及びその後の降温工程
では酸化性ガスを含まない窒素ガス等の不活性ガスを用
いても良い。薄膜の表面は昇温工程で既に酸化膜で保護
されているため、昇温後の工程では窒素ガス等の不活性
ガスを用いても燐原子等のV族元素の抜け出しを防止す
ることができ、更なる低抵抗化を実現することができ
る。
【0015】また、本発明の熱処理方法では、昇温工程
のみ、酸化性ガスまたは酸化性ガスを含むガスを用い、
昇温後の工程では窒素ガス等の不活性ガスを用いること
が好ましい。即ち、昇温後の温度維持工程及び降温工程
では窒素ガス等の不活性ガスを用いことが好ましい。特
に、枚葉式の熱処理方法ではRTA(Rapid Thermal Ann
ealing)により短時間で熱処理を行うため、半導体ウエ
ハ内での比抵抗値の分布が不均一になり、比抵抗値のバ
ラツキが大きくなりがちである。ところが、昇温後の工
程で不活性ガスを用いることでRTAの弱点を補い、半
導体ウエハ全面での比抵抗値のバラツキを格段に抑制す
ることができる。
【0016】
【発明の実施の形態】以下、図1〜図4を参照しながら
本発明の実施形態について説明する。図1は本実施形態
の熱処理方法に用いられる薄膜である半導体装置のゲー
ト部を拡大して示す断面図で、同図に示すように、例え
ば、シリコン基板1上には約100オングストローム厚
のゲート絶縁膜となるシリコン酸化膜2が形成され、こ
のシリコン酸化膜2上には約1000オングストローム
厚の燐原子を含むポリシリコン層3が形成されている。
更に、ポリシリコン層3上にはタングステンシリサイド
層4が形成されている。このタングステンシリサイド層
4は同図に示すように下層5と上層6の二層に分かれて
形成されている。下層5は上層6を成膜する際の成長核
を提供するための層で、比較的シリコンリッチなタング
ステンシリサイドからなっている。上層6はタングステ
ンシリサイド層の厚みのほとんどを占める主層で、比較
的タングステンリッチな層からなっている。下層5は例
えば約200オングストローム厚さで、上層6は例えば
約1000オングストローム厚で、両方の層を合わせた
厚さが約1200オングストローム厚になっている。
【0017】上記薄膜のタングステンシリサイド層4は
例えば下層5と上層6に分けて二段階で形成した。即
ち、第一段階ではホスフィンガスが添加された反応ガス
(WF6/SiCl2H2/Ar/PH3/Ar(バックサイドガス)=1s
ccm/300sccm/100sccm/60sccm/100sccm(PH3
は1%に希釈したものの流量を示す。以下の実施形態に
おいても同じ))をチャンバー内へ供給し、チャンバー
内のサセプター温度が約625℃で、チャンバー内のガ
ス圧力が約4.5Torrの条件下で半導体ウエハのポリシ
リコン層3上に約50秒間成膜処理を施し、約200オ
ングストロームの下層5を得た。この場合、ホスフィン
ガスの濃度は約0.11vol.%である。
【0018】引き続き、連続成膜により上層6を形成す
る。この第二段階ではホスフィンガスが添加された反応
ガス(WF6/SiCl2H2/Ar/PH3/Ar(バックサイドガス)
=5sccm/50sccm/350sccm/10sccm/100sccm)
をチャンバー内へ供給し、サセプター温度が約625℃
で、チャン バー内圧力が約4.5Torrの条件下で約4
0秒間成膜処理を施し、約1000オングストロームの
上層6を得た。本実施例では、下層5を形成する第一段
階より上層6を形成する第二段階においてホスフィンガ
スの添加量を少なくした。この場合、ホスフィンガスの
濃度は約0.02vol.%である。
【0019】そして、本実施形態では上述のようにして
形成された薄膜の熱処理(RTA)を表1に示す温度プ
ロファイルで異なるガス雰囲気中で行った。一つは昇温
開始から降温終了までを酸素ガス雰囲気下で行い、他は
昇温開始から降温終了までを窒素ガス雰囲気下で行っ
た。また、昇温後維持される温度を900〜1000℃
の範囲でいくつかの実験を行った。
【0020】
【表1】
【0021】上記各条件で行ったRTAの結果を図2に
示した。図2は熱処理温度と比抵抗値及びタングステン
シリサイド層4内に含まれている燐原子のカウント数と
の関係を示すグラフである。尚、燐原子のカウント数は
蛍光X線分光分析(XRF)により得られたものであ
る。
【0022】図2に示す結果によれば、1000℃で熱
処理を行うと、酸素ガス雰囲気、窒素ガス雰囲気の双方
で比抵抗値が低下しているが、前者の比抵抗値は32.
6μΩ・cm、後者のそれは45μΩ・cmであり、前者
の比抵抗値が後者のそれより30%程小さくなっている
ことが判った。更に、1100℃で熱処理を行うと、前
者の比抵抗値は25μΩ・cm、後者のそれは35μΩ・
cmであり、前者の比抵抗値が後者のそれより30%程
小さくなっていることが判った。一方、図2に示すよう
に燐原子のカウント数は900℃から1100℃まで熱
処理温度が上昇しても前者、後者とも900℃からの低
下はそれほど大きくはなかった。比抵抗値の低減効果は
950〜1100度の範囲の熱処理で確認された。上述
の通り、1000〜1100℃の範囲での効果が顕著で
あった。
【0023】また、本実施形態ではRTAの各工程での
酸素ガスの比抵抗に与える影響を観るために、酸素ガス
の供給条件を変えてRTAを行った。まず、RTAの昇
温工程では表1に示す条件で酸素ガスを供給して昇温を
行い、1000℃まで昇温後、直ちに酸素ガスを窒素ガ
スで置換し、窒素ガスによる置換後には温度維持工程及
び降温工程で窒素ガスを供給しながら行った。その結果
を図3に示した。図3に示す結果によれば、半導体ウエ
ハ面内の比抵抗値Rsの等高線幅が広く、面内の均一性
は3.18%で比抵抗値Rsが均一化していることが判
った。尚、図3において、太線は比抵抗値Rsの平均値
の等高線を示し、図4においても同様である。
【0024】次いで、表1で示す条件でRTAの全工程
(1000℃までの昇温工程及びその後の熱処理工程、
降温工程)で一貫して酸素ガスを用いてRTAを行っ
た。その結果を図4に示した。図4に示す結果によれ
ば、半導体ウエハ面内の比抵抗値Rsの等高線幅が狭
く、面内の均一性が図3の場合より低下することが判っ
た。この場合の均一性は9.25%であった。
【0025】従って、RTAで熱処理を行う場合には昇
温工程でのみ酸化性ガスを用いることで低抵抗化と半導
体ウエハ面内での比抵抗値Rsの均一化を実現できるこ
とが判った。
【0026】尚、上記実施形態ではRTAによる熱処理
についてのみ説明したが、本発明の熱処理方法はバッチ
式熱処理装置を使用した熱処理にも適用することができ
る。また、上記実施形態では酸化性ガスとして酸素ガス
を用いたが、酸化性ガスは酸素ガスを含む混合ガス、あ
るいは水蒸気など薄膜表面に酸化膜を形成できる雰囲気
を作るガスであれば特に制限されない。
【0027】
【発明の効果】以上説明したように本発明の請求項1〜
請求項5に記載の発明によれば、従来にも増して薄膜の
低抵抗化を実現することができ、今後の更なる低抵抗化
に対応可能な薄膜を得ることができる薄膜の熱処理方法
を提供することできる。
【0028】また、本発明の請求項4に記載の発明によ
れば、請求項3に記載の発明において、面内の比抵抗値
を均一化することができる薄膜の熱処理方法を提供する
ことできる。
【図面の簡単な説明】
【図1】本発明に用いられる薄膜を拡大して示す示す断
面図である。
【図2】熱処理温度と比抵抗値及びタングステン層4内
に含まれている燐原子のカウント数との関係を示すグラ
フである。
【図3】熱処理の昇温工程で酸素ガスを用い、昇温後の
工程では窒素ガスを用いた場合の半導体ウエハ内の比抵
抗値の分布図である。
【図4】熱処理の昇温工程及びそれ以降の全工程でで酸
素ガスを用いた場合の半導体ウエハ内の比抵抗値の分布
図である。
【符号の説明】
1… シリコン基板 2… シリコン酸化膜 3… ポリシリコン層 4… タングステンシリサイド層 5… タングステンシリサイド層(下層) 6… タングステンシリサイド層(上層)
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M104 BB01 BB38 BB40 CC05 DD43 DD45 DD79 DD80 DD84 EE03 GG09 GG14 HH16 5F033 HH04 HH28 LL04 LL09 MM07 PP03 PP09 PP33 QQ73 QQ82 QQ84 QQ89 QQ98 RR04 VV06 XX08 5F040 DA02 DC01 EA08 EA09 EC01 EC03 EC07 EC13 FC11 5F045 AB30 AC01 AC02 AC05 AC16 AD10 AE21 AF03 DA52 DA66 EE12 HA16

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 周期律表のV族の元素を含む金属シリサ
    イド層を少なくとも有する薄膜を熱処理する方法であっ
    て、酸化性ガスまたは酸化性ガスを含むガス雰囲気下で
    熱処理を行うことを特徴とする薄膜の熱処理方法。
  2. 【請求項2】 周期律表のV族の元素を含む、ポリシリ
    コン層及び金属シリサイド層を有する薄膜を熱処理する
    方法であって、酸化性ガスまたは酸化性ガスを含むガス
    雰囲気下で熱処理を行うことを特徴とする薄膜の熱処理
    方法。
  3. 【請求項3】 少なくとも薄膜の昇温工程では酸化性ガ
    スまたは酸化性ガスを含むガスを用いることを特徴とす
    る請求項1または請求項2に記載の薄膜の熱処理方法。
  4. 【請求項4】 昇温後の工程では不活性ガスを用いるこ
    とを特徴とする請求項3に記載の薄膜の熱処理方法。
  5. 【請求項5】 上記元素が燐原子であることを特徴とす
    る請求項1〜請求項4のいずれか1項に記載の薄膜の熱
    処理方法。
JP11079068A 1999-03-24 1999-03-24 薄膜の熱処理方法 Pending JP2000277447A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP11079068A JP2000277447A (ja) 1999-03-24 1999-03-24 薄膜の熱処理方法
KR1020007013110A KR20010043753A (ko) 1999-03-24 2000-03-17 박막의 열처리방법 및 박막의 형성방법
US09/701,024 US6448178B1 (en) 1999-03-24 2000-03-17 Heat treating method for thin film and forming method for thin film
PCT/JP2000/001665 WO2000057463A1 (fr) 1999-03-24 2000-03-17 Procede de traitement thermique et de formation d'un film mince
TW089105513A TW498428B (en) 1999-03-24 2000-03-24 Film heat processing method and film formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11079068A JP2000277447A (ja) 1999-03-24 1999-03-24 薄膜の熱処理方法

Publications (1)

Publication Number Publication Date
JP2000277447A true JP2000277447A (ja) 2000-10-06

Family

ID=13679581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11079068A Pending JP2000277447A (ja) 1999-03-24 1999-03-24 薄膜の熱処理方法

Country Status (5)

Country Link
US (1) US6448178B1 (ja)
JP (1) JP2000277447A (ja)
KR (1) KR20010043753A (ja)
TW (1) TW498428B (ja)
WO (1) WO2000057463A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6000665B2 (ja) * 2011-09-26 2016-10-05 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58162062A (ja) * 1982-03-23 1983-09-26 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3264922B2 (ja) 1990-11-30 2002-03-11 株式会社東芝 半導体装置の製造方法
JP2997554B2 (ja) 1991-02-20 2000-01-11 株式会社東芝 半導体装置の製造方法
JPH0637108A (ja) 1992-07-14 1994-02-10 Fujitsu Ltd 半導体装置の製造方法
JPH07193060A (ja) 1993-12-27 1995-07-28 Nippon Precision Circuits Kk 半導体装置における酸化層の製造方法
JPH07221113A (ja) 1994-01-31 1995-08-18 Toshiba Corp 半導体装置の製造方法
JPH0888198A (ja) 1994-07-19 1996-04-02 Sumitomo Metal Ind Ltd 半導体装置の製造方法
JP3635843B2 (ja) * 1997-02-25 2005-04-06 東京エレクトロン株式会社 膜積層構造及びその形成方法
US5946579A (en) * 1997-12-09 1999-08-31 Advanced Micro Devices, Inc. Stacked mask integration technique for advanced CMOS transistor formation

Also Published As

Publication number Publication date
US6448178B1 (en) 2002-09-10
WO2000057463A1 (fr) 2000-09-28
TW498428B (en) 2002-08-11
KR20010043753A (ko) 2001-05-25

Similar Documents

Publication Publication Date Title
US7781322B2 (en) Nickel alloy salicide transistor structure and method for manufacturing same
JP3285934B2 (ja) 半導体装置の製造方法
US6091152A (en) Semiconductor device and method for fabricating the same
US8110457B2 (en) Method of manufacturing semiconductor device
JP4521327B2 (ja) 半導体装置の製造方法
JP5813313B2 (ja) 半導体を含む金属材料の形成方法
KR100755121B1 (ko) 전극구조체의 형성방법 및 반도체장치의 제조방법
US8435862B2 (en) Method of manufacturing semiconductor device
US6509254B1 (en) Method of forming electrode structure and method of fabricating semiconductor device
JPH0794716A (ja) 半導体装置の製造方法
JPH09298169A (ja) 集積化タングステン−シリサイドプロセス
US20050037580A1 (en) Manufacturing method for semiconductor device
JPWO2004070804A1 (ja) ニッケルシリサイド膜の形成方法、半導体装置の製造方法およびニッケルシリサイド膜のエッチング方法
KR101155364B1 (ko) 반도체 장치, 및 그 제조 방법
US20110053329A1 (en) Semiconductor device including a gate electrode of lower electrial resistance and method of manufacturing the same
JP2930042B2 (ja) 半導体装置の製造方法
JP2000277447A (ja) 薄膜の熱処理方法
JP4011434B2 (ja) 半導体装置の製造方法及び半導体装置
JP2006114633A (ja) 半導体装置の製造方法
KR100809719B1 (ko) 폴리실리콘막과 배선금속막을 구비하는 게이트 전극의형성방법
JPH0794727A (ja) 半導体装置の製造方法
JP3076243B2 (ja) 半導体装置および該半導体装置の製造方法
JP2882352B2 (ja) 半導体装置の製造方法
JP2850883B2 (ja) 半導体装置の製造方法
JPH0794449A (ja) 半導体装置の製造方法