JPS58162062A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58162062A JPS58162062A JP4463482A JP4463482A JPS58162062A JP S58162062 A JPS58162062 A JP S58162062A JP 4463482 A JP4463482 A JP 4463482A JP 4463482 A JP4463482 A JP 4463482A JP S58162062 A JPS58162062 A JP S58162062A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- oxidized
- melting point
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000002844 melting Methods 0.000 claims abstract description 13
- 239000001301 oxygen Substances 0.000 claims abstract description 13
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 13
- 230000008018 melting Effects 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 9
- 239000011261 inert gas Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 2
- 238000007865 diluting Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 238000011109 contamination Methods 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 3
- 230000001590 oxidative effect Effects 0.000 abstract 2
- 229910017305 Mo—Si Inorganic materials 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008022 sublimation Effects 0.000 description 2
- 238000000859 sublimation Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は高速動作の可能な高融点金属珪化物を含むＬＳ
ＩＭＯ８型の半導体装置の製造方法に関する。
ＩＭＯ８型の半導体装置の製造方法に関する。
従来、ＭＯ８型半導体には多結晶シリコンが電気材料と
して使用されているが、これは動作が遅い丸め、最近は
、高速動作を可能にする高融点金属珪化物の使用が検討
されている。しかし、この材料はｍ本雰囲気の中で酸化
した場合に、高融点金属酸化物を生成し、その結果、こ
の酸化物が昇華して炉心管などを汚染したシ、あるいは
、この酸化物と珪素酸化物との混合物を生成し、その結
果、この混合物も昇華し、分解してウェーハ等に付着し
てしまうなどの大きな難点を有する。
して使用されているが、これは動作が遅い丸め、最近は
、高速動作を可能にする高融点金属珪化物の使用が検討
されている。しかし、この材料はｍ本雰囲気の中で酸化
した場合に、高融点金属酸化物を生成し、その結果、こ
の酸化物が昇華して炉心管などを汚染したシ、あるいは
、この酸化物と珪素酸化物との混合物を生成し、その結
果、この混合物も昇華し、分解してウェーハ等に付着し
てしまうなどの大きな難点を有する。
本発明は蒸上の点に着目して成されたもので、酸化３の
際、酸素を不活性ガスまたは窒素で希釈した酸素雰囲気
で行わしめることによ如、尚融点金属珪化物を用いても
その酸化物による汚染の無い高速動作可能な半導体装置
、特にＬＳＩ ＭＯＳ型の半導体装置の製造方法を提供
することを目的とするものである。
際、酸素を不活性ガスまたは窒素で希釈した酸素雰囲気
で行わしめることによ如、尚融点金属珪化物を用いても
その酸化物による汚染の無い高速動作可能な半導体装置
、特にＬＳＩ ＭＯＳ型の半導体装置の製造方法を提供
することを目的とするものである。
以下に、本発明の二実施例を第１図と共に説明する。
第１図は本発明の第１の実施例であシ、図において１は
シリコンウェーハ、２はフィールド酸化膜、３はＰ−）
酸化膜、４はｒ−）電極となるＭＯ−Ｓｔ膜、５，５ａ
は酸化膜、６，７はソース、ドレイン、８は中間絶縁膜
、９はソース・ドレイン電極である。
シリコンウェーハ、２はフィールド酸化膜、３はＰ−）
酸化膜、４はｒ−）電極となるＭＯ−Ｓｔ膜、５，５ａ
は酸化膜、６，７はソース、ドレイン、８は中間絶縁膜
、９はソース・ドレイン電極である。
以下に、本発明の第１の実施例の作用を第１図と共に説
明する。
明する。
まず、第１図（ａ）に示す”如く、シリコンウェーノ・
ＩＫ通常の方法でフィールド酸化膜２を形成し、さらに
１，０００°Ｃ付近の熱酸化で４００〜６００Ａ程度の
厚さのｒ−）酸化Ｐ４３を形成する。次に、第１図（ｂ
）に示す如く、ＭＯとＳｔとの同時スノ（ツタ蒸着等に
よりｚｏｏｏ 〜５，０００＾程度の厚さ）Ｍｏ −Ｓ
ｔ膜４を形成する。次に、第１図（０）に示す如く、ソ
ース・ドレイン形成のためにホトリソグラフィ法によす
前ｄ己Ｍｏ−８ｔ膜４及び前記Ｐ−）酸化膜３の一部を
開口する。次に、第１図（ｄ）に示す如く、窒素または
不活性ガスで１（１以下に希釈した酸素雰囲気の中で、
ｉ、ｏｏｏ’ｃ付近の温度で２００ Ｘの厚さの酸化膜
５，５ａを形成する。最後に、第１図（ｅ）に示す如く
、Ａ８＋またはＰ−を前記酸化膜５には４０〜６０Ｋｅ
ｖのエネルギーで１×１０〜１×１６イ″４″″／ｃｒ
ｔ程度イオン注入してソース・ドレイン６．７を形成し
、さらに中間絶縁膜８を堆積後、ソース・ドレイン電極
９を形成してＭＯＳ型の半導体装置、例えばＭＯ８型ト
ランジスタが製作される。
ＩＫ通常の方法でフィールド酸化膜２を形成し、さらに
１，０００°Ｃ付近の熱酸化で４００〜６００Ａ程度の
厚さのｒ−）酸化Ｐ４３を形成する。次に、第１図（ｂ
）に示す如く、ＭＯとＳｔとの同時スノ（ツタ蒸着等に
よりｚｏｏｏ 〜５，０００＾程度の厚さ）Ｍｏ −Ｓ
ｔ膜４を形成する。次に、第１図（０）に示す如く、ソ
ース・ドレイン形成のためにホトリソグラフィ法によす
前ｄ己Ｍｏ−８ｔ膜４及び前記Ｐ−）酸化膜３の一部を
開口する。次に、第１図（ｄ）に示す如く、窒素または
不活性ガスで１（１以下に希釈した酸素雰囲気の中で、
ｉ、ｏｏｏ’ｃ付近の温度で２００ Ｘの厚さの酸化膜
５，５ａを形成する。最後に、第１図（ｅ）に示す如く
、Ａ８＋またはＰ−を前記酸化膜５には４０〜６０Ｋｅ
ｖのエネルギーで１×１０〜１×１６イ″４″″／ｃｒ
ｔ程度イオン注入してソース・ドレイン６．７を形成し
、さらに中間絶縁膜８を堆積後、ソース・ドレイン電極
９を形成してＭＯＳ型の半導体装置、例えばＭＯ８型ト
ランジスタが製作される。
以上ｍｌ明したように、本発明の第１の実施例で５．５
ａを形成しているが、これはイオンの飛程より十分厚く
とり、注入した不純物の良好表分布を得るために必要な
工程である。ところで、ｙ −ト電極４が上述のＭｏ−
８ｉ膜４のような高融点金属珪化物である場合には、酸
化条件によっては上述のようにウェーハ１や炉心管への
付着が起る。
ａを形成しているが、これはイオンの飛程より十分厚く
とり、注入した不純物の良好表分布を得るために必要な
工程である。ところで、ｙ −ト電極４が上述のＭｏ−
８ｉ膜４のような高融点金属珪化物である場合には、酸
化条件によっては上述のようにウェーハ１や炉心管への
付着が起る。
この原因は高融点金属が酸化することにあり、特に反応
初期の反応律速の場合に起る。一方、拡散期の拡散律速
の場合には、１１！素の供給が遅くなるため、珪素は選
択的に酸化せしめられ、前記高融点金属の酸化が起り難
くなる。この実施例では、この酸化の際の酸素雰囲気を
窒素または不活性ガスにより希釈しているため、反応初
期から酸素の供給が不充分となり、珪素の酸化反応は選
択的に行われ、その結果、高融点金属の酸化物は生成さ
れ難くなる。
初期の反応律速の場合に起る。一方、拡散期の拡散律速
の場合には、１１！素の供給が遅くなるため、珪素は選
択的に酸化せしめられ、前記高融点金属の酸化が起り難
くなる。この実施例では、この酸化の際の酸素雰囲気を
窒素または不活性ガスにより希釈しているため、反応初
期から酸素の供給が不充分となり、珪素の酸化反応は選
択的に行われ、その結果、高融点金属の酸化物は生成さ
れ難くなる。
以上説明したように、第１の実施例では＾融点金属酸化
物の昇華や、さらに高融点金属酸化物と二酸化珪素との
混合物の昇華が起らないから、上述の炉心管やウェーハ
への付着による汚染が少なくなるという利点がある。
物の昇華や、さらに高融点金属酸化物と二酸化珪素との
混合物の昇華が起らないから、上述の炉心管やウェーハ
への付着による汚染が少なくなるという利点がある。
次に、本発明の第２の実施例は、第１図（ｄ）において
ソース・ドレイン及びＰ−）電極の上部に形成された酸
化膜５，５ａを厚くする場合であり、第１の段階は、上
述の第１の実施例と同様に酸素を希釈した酸素雰囲気で
酸化して５０〜１００＾程度の厚さの酸化膜５，５ａを
形成し、次の段階として、希釈しない酸素雰囲気または
ウェットな［１ｇ雰囲気で酸化して前記酸化膜５，５ａ
を厚くするという２段階処理を行うものである。
ソース・ドレイン及びＰ−）電極の上部に形成された酸
化膜５，５ａを厚くする場合であり、第１の段階は、上
述の第１の実施例と同様に酸素を希釈した酸素雰囲気で
酸化して５０〜１００＾程度の厚さの酸化膜５，５ａを
形成し、次の段階として、希釈しない酸素雰囲気または
ウェットな［１ｇ雰囲気で酸化して前記酸化膜５，５ａ
を厚くするという２段階処理を行うものである。
このような第２の実施例においては、第１の実施例と同
様に上述の汚染を軽減できると共に、注入イオンの飛程
条件に応じた厚い酸化膜５，５ａを短時間に形成できる
という利点も得られる。
様に上述の汚染を軽減できると共に、注入イオンの飛程
条件に応じた厚い酸化膜５，５ａを短時間に形成できる
という利点も得られる。
本発明は以上説明したとおり、高融点金属珪化物を酸化
工程において窒素や不活性ガスで希釈したｍｕｇ囲気で
酸化することによシ、従来方法で問題となったウェーハ
や炉心管への異物の付着などによる汚染を大幅に軽減で
き、また必要により厚い酸化膜を形成できるという顕著
な効果を奏Ｔるものである。
工程において窒素や不活性ガスで希釈したｍｕｇ囲気で
酸化することによシ、従来方法で問題となったウェーハ
や炉心管への異物の付着などによる汚染を大幅に軽減で
き、また必要により厚い酸化膜を形成できるという顕著
な効果を奏Ｔるものである。
第１図は本発明の実施例を示す製造工程図である。
１・・・シリコンウェー７１．２・・・フィールド酸化
膜、３・・・ケ°−ト酸化膜、４・・・Ｍｏ −Ｓｔ膜
のケ゛−トｔ＆、５・・・酸化膜、６，７・・・ソース
、ドレイン、８・・・中間絶縁膜、９・・・ソース・ド
レイン電極。 特許出願人 沖電気工業株式会社 第１図 １！１１図 手続補正書 昭和５７年６月５３０日 ’Ｆ５１？’ｌ）Ｊ’長官着杉和夫殿 １、事件の表示 昭和６’１年 ！ｆｆ 願第０４４６３４ 号２、
ｌｉ１明の名称 半導体快ｗＩＬＯ裂造方法 ３ｈｌｉ＋Ｉ−をする者 事ｆ１との関係 ％ 許 出願人（０２９）
沖電気工！に株式会社 ４代理人 ５、ｒ＋ｌｉ＋ｌ：、命令の１１付 昭和５７年
月 日（自発）６ 補ＩＦの対象 明細書の「発明の詳細な説明」の欄。 （１） 側＃−１１第３１１ＩＫ１４村のｒＰ−」＊
ｒＰ町と訂正する。 以上
膜、３・・・ケ°−ト酸化膜、４・・・Ｍｏ −Ｓｔ膜
のケ゛−トｔ＆、５・・・酸化膜、６，７・・・ソース
、ドレイン、８・・・中間絶縁膜、９・・・ソース・ド
レイン電極。 特許出願人 沖電気工業株式会社 第１図 １！１１図 手続補正書 昭和５７年６月５３０日 ’Ｆ５１？’ｌ）Ｊ’長官着杉和夫殿 １、事件の表示 昭和６’１年 ！ｆｆ 願第０４４６３４ 号２、
ｌｉ１明の名称 半導体快ｗＩＬＯ裂造方法 ３ｈｌｉ＋Ｉ−をする者 事ｆ１との関係 ％ 許 出願人（０２９）
沖電気工！に株式会社 ４代理人 ５、ｒ＋ｌｉ＋ｌ：、命令の１１付 昭和５７年
月 日（自発）６ 補ＩＦの対象 明細書の「発明の詳細な説明」の欄。 （１） 側＃−１１第３１１ＩＫ１４村のｒＰ−」＊
ｒＰ町と訂正する。 以上
Claims (1)
- （１）高融点金属珪化物を含む半導体装置の製造方法に
おいて、前ｄピ高融点金属珪化物を堆積する堆積［程の
懐に実行する酸化工程は、酸素を窒素や不活性ガスで希
釈した酸素雰囲気で行わしめるようにしたことを特徴と
する半導体装置の製造方法、
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4463482A JPS58162062A (ja) | 1982-03-23 | 1982-03-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4463482A JPS58162062A (ja) | 1982-03-23 | 1982-03-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58162062A true JPS58162062A (ja) | 1983-09-26 |
Family
ID=12696854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4463482A Pending JPS58162062A (ja) | 1982-03-23 | 1982-03-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58162062A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6448178B1 (en) * | 1999-03-24 | 2002-09-10 | Tokyo Electron Limited | Heat treating method for thin film and forming method for thin film |
| JP2008101927A (ja) * | 2006-10-17 | 2008-05-01 | Hioki Ee Corp | 測定装置 |
-
1982
- 1982-03-23 JP JP4463482A patent/JPS58162062A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6448178B1 (en) * | 1999-03-24 | 2002-09-10 | Tokyo Electron Limited | Heat treating method for thin film and forming method for thin film |
| JP2008101927A (ja) * | 2006-10-17 | 2008-05-01 | Hioki Ee Corp | 測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4505028A (en) | Method of producing semiconductor device | |
| JPS63316476A (ja) | 半導体装置およびその製造方法 | |
| JPS6072272A (ja) | 半導体装置の製造方法 | |
| JPS58162062A (ja) | 半導体装置の製造方法 | |
| JPS5863165A (ja) | 多層電極構造を有した半導体装置 | |
| JPH02298074A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JPS58162061A (ja) | 半導体装置の製造方法 | |
| JPH022311B2 (ja) | ||
| JPH01147869A (ja) | 半導体装置の製造方法 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JPH03120871A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60160667A (ja) | 半導体装置の製造方法 | |
| JPH0195562A (ja) | 不揮発性記憶装置の製造方法 | |
| JPS6242524A (ja) | 半導体装置の製造方法 | |
| JPH03266434A (ja) | 半導体装置の製造方法 | |
| JPH0254538A (ja) | ｐチヤネル薄膜トランジスタの製造方法 | |
| JPS61150277A (ja) | 半導体装置の製造方法 | |
| JPS58138072A (ja) | 半導体装置の製造方法 | |
| JPS60186064A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH02256248A (ja) | 薄膜半導体素子の製造方法 | |
| JPS63184319A (ja) | 単結晶薄膜の形成方法 | |
| JPS61270817A (ja) | 半導体素子の製造方法 | |
| JPH02103930A (ja) | 半導体装置の製造方法 |