JPS61270817A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPS61270817A JPS61270817A JP60112581A JP11258185A JPS61270817A JP S61270817 A JPS61270817 A JP S61270817A JP 60112581 A JP60112581 A JP 60112581A JP 11258185 A JP11258185 A JP 11258185A JP S61270817 A JPS61270817 A JP S61270817A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- vacuum
- gas
- plasma
- shows
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は受光素子、固体Ｉｊ＆像素子、感光体などに用
いられる半導体素子の製造方法に関するものである。
いられる半導体素子の製造方法に関するものである。
従来の技術
従来、Ｍｏ、Ｔａ、Ｏｒ、Ｆｅ、あルイハステンレス鋼
などの基体上に水素化アモルファスシリコン（ａ−８＋
） 、フッ素化アモルファスシリコン、またはそれら
にＰ、Ｂ、Ａｓ、Ｇａなどの不純物を添加したちのく以
後まとめてａ−３ｉと称する）を形成する場合、ａ−８
Ｉ形成前に上記基体をＮ２ガスあるいはＡｒなどの不活
性ガスのプラズマに曝す処理を行ない基体表面に形成さ
れている自然酸化物を除去し、しかる後にａ−８ｉを形
成している。これは基体とａ−３ｉとのコンタクト性を
高めるためである。さらに、上記基体表面の処理のみで
は十分なコンタクト性が得られないために、ａ−８ｉ形
成後に真空中あるいはＨ２ガス雰囲気中で加熱して上記
基体とａ−３ｉとのコンタクト性の改善を行ない特性の
向上を図っている（例えば特願昭５９−２５３５号）。
などの基体上に水素化アモルファスシリコン（ａ−８＋
） 、フッ素化アモルファスシリコン、またはそれら
にＰ、Ｂ、Ａｓ、Ｇａなどの不純物を添加したちのく以
後まとめてａ−３ｉと称する）を形成する場合、ａ−８
Ｉ形成前に上記基体をＮ２ガスあるいはＡｒなどの不活
性ガスのプラズマに曝す処理を行ない基体表面に形成さ
れている自然酸化物を除去し、しかる後にａ−８ｉを形
成している。これは基体とａ−３ｉとのコンタクト性を
高めるためである。さらに、上記基体表面の処理のみで
は十分なコンタクト性が得られないために、ａ−８ｉ形
成後に真空中あるいはＨ２ガス雰囲気中で加熱して上記
基体とａ−３ｉとのコンタクト性の改善を行ない特性の
向上を図っている（例えば特願昭５９−２５３５号）。
発明が解決しようとする問題点
このような従来の方法では、ａ−８ｉ形成後に熱処理を
施すため、ａ−８’ｉ中の水素が抜け、特性の劣化を招
いたり、またａ−３ｉが剥れるという問題があった。
施すため、ａ−８’ｉ中の水素が抜け、特性の劣化を招
いたり、またａ−３ｉが剥れるという問題があった。
本発明はこのような問題点を解決するもので、ａ−３を
形成前の基体の処理により基体とａ−８１とのコンタク
ト性の改善を図ることを目的とするものである。
形成前の基体の処理により基体とａ−８１とのコンタク
ト性の改善を図ることを目的とするものである。
問題点を解決するための手段
この問題点を解決するために本発明は、基体を真空中で
加熱する工程と、前記基体をＮ２ガスあるいはＡｒなど
の不活性ガスのプラズマに曝す工程と、しかる後に前記
基板上にアモルファスシリコンを形成する工程とを備え
てなるものである。
加熱する工程と、前記基体をＮ２ガスあるいはＡｒなど
の不活性ガスのプラズマに曝す工程と、しかる後に前記
基板上にアモルファスシリコンを形成する工程とを備え
てなるものである。
作用
この構成により、基体を真空中で加熱Ｊ゛る工程を加え
ることにより、従来のＮ２ガスなどのプラズマに曝すだ
けの場合よりもさらに基体表面の自然酸化物の除去効果
が高まり、基体とその上に形成するａ−８１とのコンタ
クト性が高まり、またそのことによってａ−８ｉ形成後
の熱処理が不要となる。
ることにより、従来のＮ２ガスなどのプラズマに曝すだ
けの場合よりもさらに基体表面の自然酸化物の除去効果
が高まり、基体とその上に形成するａ−８１とのコンタ
クト性が高まり、またそのことによってａ−８ｉ形成後
の熱処理が不要となる。
実施例
以下、本発明の実施例について、図面に基づいて説明す
る。
る。
第１図は基体１上にアモルファスシリコン（ａ−８Ｉ
） ２を形成した後、Ａｕ電極３を蒸着し、ショットキ
ー接合を作った素子を示す。第１図に示す素子を用いて
基体１とａ−８ｉ２とのコンタクト性を評価する。
） ２を形成した後、Ａｕ電極３を蒸着し、ショットキ
ー接合を作った素子を示す。第１図に示す素子を用いて
基体１とａ−８ｉ２とのコンタクト性を評価する。
第２図はａ−８ｉ形成前の基体処理工程の違いによる順
方向印加電圧と暗電流の関係を示している。同図におい
て、曲線イは基体の表面処理を施さずにａ−８ｉを形成
した素子の特性である。口は基体をＮ２ガスのプラズマ
に１した後、ａ−８１を形成した素子の特性であり、ハ
は本発明の方法である真空中で２００℃〜４００℃に加
熱した後、連続的にＮ２ガスのプラズマに曝し、しかる
後にａ−８＋を形成した素子の特性であり、二は従来の
方法において口と同じａ−８ｉを形成した素子を真空中
で加熱処理した場合の素子の特性を示す。
方向印加電圧と暗電流の関係を示している。同図におい
て、曲線イは基体の表面処理を施さずにａ−８ｉを形成
した素子の特性である。口は基体をＮ２ガスのプラズマ
に１した後、ａ−８１を形成した素子の特性であり、ハ
は本発明の方法である真空中で２００℃〜４００℃に加
熱した後、連続的にＮ２ガスのプラズマに曝し、しかる
後にａ−８＋を形成した素子の特性であり、二は従来の
方法において口と同じａ−８ｉを形成した素子を真空中
で加熱処理した場合の素子の特性を示す。
尚、ａ−８ｌは基体濃度２５０℃で、（Ｓ Ｉ Ｈ４＋
８２ ）混合ガスを６６ｐａの真空中でプラズマＣｖＤ
法により形成されており、膜厚は１μｍである。
８２ ）混合ガスを６６ｐａの真空中でプラズマＣｖＤ
法により形成されており、膜厚は１μｍである。
又、Ｎ２ガスのプラズマは６６ｐａの真空度で行なわれ
ている。第２図かられかるように、基体の表−処理の違
いによって電流値が異なり、ａ−８ｉとのコンタクト性
の差が現われる。又、従来必要とされていたａ−８ｉ形
成後の熱処理を施した特性二と同程度の特性ハが本発明
である最初の真空中での熱処理によって得られる。
ている。第２図かられかるように、基体の表−処理の違
いによって電流値が異なり、ａ−８ｉとのコンタクト性
の差が現われる。又、従来必要とされていたａ−８ｉ形
成後の熱処理を施した特性二と同程度の特性ハが本発明
である最初の真空中での熱処理によって得られる。
第３図は基体にＭＯを用い本発明の方法で作成した素子
の特性であり、奥空中での加熱濃度と暗電流の関係を示
している。暗電流はバイアス電圧１■時の電流値であり
、Ｎ２ガスのプラズマに曝した場合であり、ホは順方向
電圧１ｖ印加時の電流値であり、へは逆方向電圧１ｖ印
加時の電流値を示している。
の特性であり、奥空中での加熱濃度と暗電流の関係を示
している。暗電流はバイアス電圧１■時の電流値であり
、Ｎ２ガスのプラズマに曝した場合であり、ホは順方向
電圧１ｖ印加時の電流値であり、へは逆方向電圧１ｖ印
加時の電流値を示している。
第４図は基体にＭＯを用い、Ａｒガスのプラズマに曝し
た場合の真空中での加熱濃度と暗電流の関係を示してお
り、トは順方向電圧１Ｖ印加時の電流値であり、チは逆
方向電圧１■印加時の電流値を示している。
た場合の真空中での加熱濃度と暗電流の関係を示してお
り、トは順方向電圧１Ｖ印加時の電流値であり、チは逆
方向電圧１■印加時の電流値を示している。
第５図は基体にＴａを用いた場合の真空加熱濃度と暗電
流を示しており、りとヌはＮ２ガスのプラズマを、ルと
ヲはＡｒガスのプラズマをそれぞれ用いた場合の順方向
および逆方向電圧１ｖ印加時のそれぞれの電流値を示し
ている。
流を示しており、りとヌはＮ２ガスのプラズマを、ルと
ヲはＡｒガスのプラズマをそれぞれ用いた場合の順方向
および逆方向電圧１ｖ印加時のそれぞれの電流値を示し
ている。
第３図から第５図の順方向特性より、真空中加熱濃度は
２００℃以上で有効となり、逆方向特性から４００℃以
上では逆方向特性の耐圧が低くなってしまう。よって２
００℃〜４００℃の範囲での真空中加熱が有効である。
２００℃以上で有効となり、逆方向特性から４００℃以
上では逆方向特性の耐圧が低くなってしまう。よって２
００℃〜４００℃の範囲での真空中加熱が有効である。
また、基体にＣｒ、Ｆｅ１ステンレス鋼を用いた場合も
ほぼ第３図〜第５図と同様の傾向にあり、真空中での基
体の加熱濃度は２００℃〜４００℃が有効である。
ほぼ第３図〜第５図と同様の傾向にあり、真空中での基
体の加熱濃度は２００℃〜４００℃が有効である。
発明の効果
以上のように本発明によれば、真空中で加熱する工程と
、連続的にＮ２ガスやＡｒなどの不活性ガスのプラズマ
に曝す工程とを組み合わせることによって、基体表面の
改善効果が高く、よってその後に形成されるａ−３ｉと
のコンタクト性が高まり、またａ−８１形成後の熱処理
を必要としなくなる′ためにａ−８ｉの特性の劣化を防
ぐことができ、ざらにａ−３１が剥れるという問題を生
じなくなり、その産業上の意味は大きい。
、連続的にＮ２ガスやＡｒなどの不活性ガスのプラズマ
に曝す工程とを組み合わせることによって、基体表面の
改善効果が高く、よってその後に形成されるａ−３ｉと
のコンタクト性が高まり、またａ−８１形成後の熱処理
を必要としなくなる′ためにａ−８ｉの特性の劣化を防
ぐことができ、ざらにａ−３１が剥れるという問題を生
じなくなり、その産業上の意味は大きい。
図面は本発明の実施例を示し、第１図は評価に用いた素
子の断面図、第２図は基体表面処理の違いによる素子の
順方向電圧と暗電流の特性を示すグラフ、第３図および
第４図はＭＯ基体を用いた場合の真空中加熱濃度とバイ
アス１ｖ印加時の順、逆方向電流を示し、第３図はＮ２
ガスのプラズマを、第４図は△「・ガスのプラズマを用
いた場合のグラフ、第５図はＴａ基体を用いた場合の真
空中加熱濃度とバイアス１■印加時の順、逆方向？［流
を示すグラフである。 １・・・基体、２・・・ａ−３ｉ、３・・・Ａｕ電極代
理人 森 本 義 弘 第３図 真空／ｌ′Ｏ熱濃度（°Ｃ） 第４図 ［υ口供温建（Ｃ〕 第５図 ｉｔ／ｌｒＪ熱温／Ｌ（”Ｃ）
子の断面図、第２図は基体表面処理の違いによる素子の
順方向電圧と暗電流の特性を示すグラフ、第３図および
第４図はＭＯ基体を用いた場合の真空中加熱濃度とバイ
アス１ｖ印加時の順、逆方向電流を示し、第３図はＮ２
ガスのプラズマを、第４図は△「・ガスのプラズマを用
いた場合のグラフ、第５図はＴａ基体を用いた場合の真
空中加熱濃度とバイアス１■印加時の順、逆方向？［流
を示すグラフである。 １・・・基体、２・・・ａ−３ｉ、３・・・Ａｕ電極代
理人 森 本 義 弘 第３図 真空／ｌ′Ｏ熱濃度（°Ｃ） 第４図 ［υ口供温建（Ｃ〕 第５図 ｉｔ／ｌｒＪ熱温／Ｌ（”Ｃ）
Claims (1)
- 【特許請求の範囲】 １、基体を真空中で加熱する工程と、前記基体をＮ＿２
ガスあるいはＡｒなどの不活性ガスのプラズマに曝す程
と、しかる後に前記基板 上にアモルファスシリコンを形成する工程とを備えてな
る半導体素子の製造方法。 ２、真空中で加熱する濃度を２００℃〜４００℃とする
特許請求の範囲第１項記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60112581A JPS61270817A (ja) | 1985-05-24 | 1985-05-24 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60112581A JPS61270817A (ja) | 1985-05-24 | 1985-05-24 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61270817A true JPS61270817A (ja) | 1986-12-01 |
Family
ID=14590303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60112581A Pending JPS61270817A (ja) | 1985-05-24 | 1985-05-24 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61270817A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0239523A (ja) * | 1988-07-29 | 1990-02-08 | Tokyo Electron Ltd | 半導体基板への成膜方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58194342A (ja) * | 1982-05-10 | 1983-11-12 | Toshiba Corp | プラズマｃｖｄ半導体装置の製造方法 |
-
1985
- 1985-05-24 JP JP60112581A patent/JPS61270817A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58194342A (ja) * | 1982-05-10 | 1983-11-12 | Toshiba Corp | プラズマｃｖｄ半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0239523A (ja) * | 1988-07-29 | 1990-02-08 | Tokyo Electron Ltd | 半導体基板への成膜方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0013342B1 (fr) | Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur | |
| JPS60201666A (ja) | 半導体装置 | |
| JPS61270817A (ja) | 半導体素子の製造方法 | |
| JP2690218B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2833500B2 (ja) | 表面トンネルトランジスタの製造方法 | |
| JPS605068B2 (ja) | Ｍｏｓ形半導体装置 | |
| JPS62266831A (ja) | 半導体装置の製造方法 | |
| JPS5975667A (ja) | 半導体装置の製造方法 | |
| JP3142592B2 (ja) | 合金電極形成方法 | |
| JPS61160943A (ja) | 酸化膜の形成方法 | |
| JPH0475349A (ja) | 半導体装置の製造方法 | |
| JPH0226790B2 (ja) | ||
| JPS58162062A (ja) | 半導体装置の製造方法 | |
| JPS5918872B2 (ja) | 絶縁ゲ−ト型電界効果半導体装置の製法 | |
| JPH0380542A (ja) | 半導体集積回路装置 | |
| JPH01233726A (ja) | 半導体装置の製造方法 | |
| JPS61154132A (ja) | 半導体装置の製造方法 | |
| JPH0271547A (ja) | 配線コンタクトの形成方法 | |
| JPS59161022A (ja) | 半導体素子の製造方法 | |
| JPS60165763A (ja) | 光−電子素子集積回路装置の製造方法 | |
| JPS61224454A (ja) | シヨツトキ電極の形成方法 | |
| JPH0258218A (ja) | 半導体装置の製造方法 | |
| JPH03295229A (ja) | 化合物半導体装置の製造方法 | |
| JPS6163027A (ja) | 半導体装置の製造方法 | |
| JPH04186848A (ja) | 電界効果トランジスタの製造方法 |