JPS5918872B2 - 絶縁ゲ−ト型電界効果半導体装置の製法 - Google Patents

Description

【発明の詳細な説明】 この発明は高密度の集積回路に好適な絶縁ゲート型電界
効果半導体装置の製法に係るものである。

一般に、絶縁ゲート型電界効果半導体装置（ＭＩＳ型半
導体装置）は良品率の向上と電気的特性を良好にするた
め、半導体基体領域の活性領域内の５００〜２０００Ａ
の薄い絶縁ゲート膜に比して周囲の不活性領域に０．８
〜１．５μ程度の厚い周辺酸化膜を有し、これらの絶縁
被膜表面上にアルミニウム、多結晶シリコン、チタン−
白金二重層のような導体配線層を形成している。

しかしながら、かかる一般的な構造のＭＩＳ型半導体装
置は、絶縁被膜表面と活性領域表面との段差が大きいた
め、写真蝕刻工程において、光の散乱により、精度が低
下するとともに、電極配線を行なう際に、この段差の部
分で電極配線層の断線事故が発生し易いという欠点があ
る。また、製造工程中、良品確率の低い写真蝕刻工程が
多く、生産性が低い等の欠点がある。これを解決するた
めの先行技術としては、１ 特願昭４３−４４７０９号
明細書 ２Ｆ・ミランジ（Ｆ−Ｍｉｒａｎｄｉ）「ＩＥＥＥＩｎ
ｔｅｒｎａｔｉｏｎａｌＥｌｅｃｔｒｏｎＤｅｖｉｃｅ
Ｍｅｅｔｉｎｇ（アイ・イーイーイー ・インターナシ
ョナル・エレクトロンデバイス・ミーテイング）」、１
８部門、１９６９年１０月２９日の講演３ｓ・高橋（Ｓ
−Ｔａｋａｈａｓｈｉ）、Ｙ、羽田（Ｙ、Ｈａｎｅｔａ
）「ＤＥＮＫＩＫＡＧＡＫＵ（デッキ・カガク月第４１
巻、第７号、第４９８〜５０２頁（１９７３年）が上げ
られ、優れた高密度集積回路技術として発展せられてい
る。

この新しいＭＩＳ型半導体装置に関する表面平坦化のた
めのフラツトＭＯＳ技術は、周辺酸化膜の熱酸化成長が
活性領域とは独立に行なわれる、いわゆる選択酸化技術
を用いるため、上述した絶縁被膜表面と活性領域表面と
の段差による障害を除去することができる。また、この
フラツトＭＯＳ技術ではゲート開孔のための写真蝕刻工
程を省略して生産することができるため、写真蝕刻工程
が少なくな９、量産性を大幅に向上することが可能であ
る。更に、活性領域における表面濃度が、酸化膜成長工
程で受ける影響は前述３文献に見られるように少なくな
るという利点をも備えている。しかしながら、この改良
されたＭＩＳ型半導体装置では周辺酸化膜の形成時に、
この酸化膜が形成されない部分に耐酸化マスクとして窒
化シリコンが被着されるが、この窒化シリコンが被着さ
れると、窒化シリコンと基体領域との熱膨張係数の差に
よる熱応力および表面濃度の効果を受けて、ＰＮ接合の
微少電流漏洩が起り易く、大型集積回路特有のダイナミ
ツク回路に見られる保持電荷の消失が早いという特性的
な欠点をしばしば誘起する。

更に、この改良されたＭＩＳ型半導体装置の製法はＭＡ
ＯＳ，もしくはＭＮＯＳ，ＭＡＳＯＳと呼ばれる如き気
相成長の絶縁ゲート膜を用いる新しい半導体装置に対し
ては製造工程が複雑化するため、適用することが困難で
ある。

したがつて、この発明の目的は、ＰＮ接合特性の改善さ
れた新しいＭＩＳ型半導体装置の製法を提供することに
ある。

この発明の他の目的は、アルミナ、窒化シリコン等の気
相成長による絶縁ゲート膜を用いる半導体装置の簡易化
された製造方法を提供することにある。

この発明によれば、一導電型半導体基体領域の表面を清
浄にする工程と、前記領域の一主表面に絶縁ゲート膜を
形成する工程と、前記絶縁ゲート膜の表面に高融点金属
もしくは多結晶半導体の緩衝層を選択的に被着する工程
と、前記緩衝層を跨いで前記基体領域の所定の活性領域
上に窒化シリコン膜を選択的に形成する工程と、しかる
後、前記基体領域を酸化して前記活性領域を囲む不活性
領域の表面に前記絶縁ゲート膜に比して厚い周辺酸化膜
を形成する工程と、前記周辺酸化膜および緩衝層をマス
クとして前記基体領域に逆導電型のドレインおよびソー
ス領域を形成する工程と、前記ドレイン、ソースおよび
基体領域からの導出電極と前記ゲート絶縁膜にゲート電
界を供給する電極とを形成する工程を含むＭＩＳ型半導
体装置の製法が得られる。

この発明のＭＩＳ型半導体装置の製法は、絶縁ゲート膜
が初期段階で形成され、且つその後に周辺酸化膜形成工
程が行なわれるため、絶縁ゲート膜は基体領域の最も清
浄な表面に形成し、且つ、後の工程で表面濃度の増減が
生ずることがなく、基体領域のチヤンネル領域での表面
濃度の均一性が良好に保たれる。

周辺酸化膜形成時の耐酸化マスクとなる窒化シリコン膜
が基体領域との間に生ずる応力は、絶縁ゲート膜上面に
被着される緩衝層で極めて完全に緩和されるため、緩衝
層直下のチヤンネル領域への作用を防止することができ
る。これは緩衝層が金属もしくは多結晶半導体の多結晶
粒構造であリ、通常の工程での厚さが０．３〜０．８μ
と充分に厚いための効果である。更に、絶縁ゲート膜と
してアルミナ、窒化シリコン、二酸化珪素−アルミナ又
は窒化シリコンニ重層を用いても、この発明は工程に複
雑性を生じることなく実現される。特に気相成長の絶縁
ゲート膜を用いるとき、緩衝層上の窒化シリコンが耐酸
化マスクとして酸素分子の侵入を抑止するため、絶縁ゲ
ート膜への酸素処理による不都合な作用もなく、電気的
特性の再現性を維持しつつ高密度集積回路を製造するこ
とができる。次にこの発明の特徴をより良く理解するた
めにこの発明の実施例につき図を用いて説明する。

第１図ないし第１２図は、この発明の一実施例の主要工
程を順に説明するための図である。まず比抵抗４Ωαの
Ｐ型シリコン単結晶基体１０１を清浄にし（第１図）、
この基体の１００面の主表面に熱酸化法による約１００
０λの二酸化硅素膜を形成し、この膜を最終的には絶縁
ゲート膜１０２として使用する（第２図）。なお、この
熱酸化により裏面にも絶縁被膜１０２′が成長するが、
この絶縁被膜は重要な機能的意味を持たないため以後の
説明では省略される。次に、絶縁ゲート膜１０２の表面
に厚さ０．４〜０．８μの多結晶シリコンを気相成長し
、写真蝕刻法を用いてチヤンネル領域となるべき所定の
部分に選択的に緩衝層１０３を形成し、チヤンネル領域
における応力の軽減を図つている。（第３図）この多結
晶シリコンの気相成長は６００〜８００℃の窒素雰囲気
中でシランを熱分解して行なうことができる。第４図お
よび第５図は緩衝層１０３を跨つて活性領域となるべき
基体１０１の表面を被覆する窒化シリコン膜１０４を形
成した状態を示す断面図および上面図である。

これらの図は本実施例の主要部であり、第５図に示す如
く上面からの配置で緩衝層１０３と窒化シリコン膜１０
４とは交叉し互いに他を横切つて両端が外方へ伸び出し
ている。窒化シリコン膜１０４の膜厚は以後に行なわれ
る周辺酸化膜１０７の酸化工程での耐酸化マスクもしく
は周辺酸化膜１０７の直下にボロン拡散が行なわれると
きには耐拡散マスクとして耐え得る厚さを必要とし、前
者では５００〜２０００Ａが好〜ましい範囲であり後者
では２０００〜５０００Ａが好ましい膜厚範囲である。

又、窒化シリコン膜１０４は表面に窒化シリコンの選択
蝕刻のための〜マスクとして用いられた厚さ２００〜６
００Ａの二酸化硅素膜１０５を有する。

この二酸化硅素膜１０５は窒化シリコンを酸水素雰囲気
中で１１００〜１２００℃に熱処理して得られる薄膜で
、膜厚が薄いにもかかわらず、極めて欠陥が少ないとい
う利点を有するので、高精度の選択写真蝕刻法を非常に
効果的に行なうことができる。次に、基体１０１は希弗
酸中に浸漬され、必要に応じて行なわれる第６図の工程
で周辺部の不活性領域ななる部分の絶縁ゲート膜１０２
を除去する。

この工程ののち基体１０１はボロン拡散炉内に導入され
、窒化シリコン膜１０４を耐拡散マスクとして不活性領
域に１０１６Ｃ！ＲＬ３を超える表面濃度のボロン拡散
および熱酸化が施される。第７図はこの熱酸化工程後の
状態を示している。図に示すように、不活性領域にはボ
ロン拡散領域１０７が形成され、この拡散領域上に６０
００Ａの厚い周辺酸化膜１０８が形成されている。周辺
酸化膜１０８は基体シリコンを酸化蝕刻するため、基体
１０１と周辺酸化膜１０８との界面はゲート絶縁膜１０
２，基体１０１との界面よジ低くなる。即ち、これらの
絶縁被膜１０２，１０８と基ｔ）Ｆ３Ｏｌとの界面は活
性領域で凸のメサ構造を呈する。又周辺酸化膜１０８の
形成工程で窒化シリコン膜１０４が薄く酸化され、２０
０〜４００Ａの酸化膜１０９が成長した状態にある。〜 次に、２００〜４００Ａの薄い酸化膜１０９は短時間の
希弗酸浸漬で一様に除去し、窒化シリコン膜１０４を露
呈させ、更に１６０℃に温められた熱燐酸中で窒化シリ
コン膜１０４を除去すると第８図に示す如く再び緩衝層
１０４が露呈した状態となる。

この第８図に示す如く、窒化シリコン膜１０４が除去さ
れたのちＭＩＳ型半導体装置の基体の断面構造はいわゆ
るフラツトＭＯＳ構造で〜あり、１０００Ａの絶縁ゲー
ト膜１０２と６０００〜Ａの周辺酸化膜１０８の上面と
が極めて少ない段差の平坦面を成す。

次に第８図に示した基体１０１は約１０００℃の燐拡散
炉中に導入される。

この燐拡散炉中では緩衝層１０３およびその直下の絶縁
ゲート膜１０２のチヤンネル領域上の部分と周辺酸化膜
１０８とが拡散マスクとして働く。従つて、燐は絶縁ゲ
Ｌ卜膜１０２緩衝層１０４に覆われない部分を透過して
、基体１０１内に侵入し、緩衝層１０３の両側にそれぞ
れＮ型ドレイン領域１１０およびＮ型ソース領域１１１
が形成される（第９図）。この後、基体は従来のＭＩＳ
型半導体装置と同様にドレインおよびソース領域１１１
と緩衝層１０４および基体裏面に被着している酸化被膜
１１２に開孔を設け、ドレイン、ソース１１０，１１１
および基体１０１から外部回路に導出する電極１１３，
１１４，１１５，１１６が形成されＭＩＳ型半導体装置
が完成する（第１０図）。

第１１図及び第１２図は第９図の状態以後、採用するこ
とができるもう一つの方法を示す図である。まず、第１
１図に示すように、第９図に示すドレインおよびソース
領域１１０，１１１の形成後、酸化被膜１１２を一様に
除去して緩衝層１０３を除去し、必要に応じて再酸化し
て絶縁ゲート膜を補正している。しかるのち、第１２図
に示すように、ドレイン、ソース、基体１１０，１１１
，１０１へのオーミツク接触する電極１１３，１１４１
１５およびチヤンネル領域に絶縁ゲート膜１０２を介し
て被着するゲート電極１１６を設けて、ＭＩＳ型半導体
装置を完成させている。第１０図および第１２図に示す
それぞれのＭＩＳ型半導体装置は共に絶縁ゲート膜と周
辺酸化膜との段差が少なく表面配線としてこれらの絶縁
被膜表面に被着して伸びる各電極配線の断線事故を減少
する。

両者を比較すると、段差については、絶縁被膜及び緩衝
層を除去する第１２図の方法が最も少なくなる。他方、
セルフアラインと呼ぶゲートおよびドレイン・ソース間
のチヤンネル領域との重なり最少面積において、緩衝層
１０３等を除去しない第１０図の構造が優れている。上
述した実施例ではフオトレジスト工程を緩衝層形成（第
３図）、窒化シリコン膜形成（第４図）開孔形成および
電極形成（第１０図又は第１２図）の４回適用すること
になリ、ＭＩＳ型半導体装置を完成することができる。

これを従来の方法と比べてみると、従来の方法では、周
辺酸化膜部への高濃度選択拡散、ドレインおよびソース
領域の選択拡散、ゲート領域形成、開孔形成、電極形成
の５回フオトレジスト工程を必要とするから、本発明は
フオトレジスト工程を１回省略できることがわかる。一
般に、写真蝕刻工程は生産性を最も大きく低下させる工
程であるから、この工程を少なくできれば生産性を飛躍
的に向上させることができる。例えば、大規模集積回路
を製作する場合、１回の写真蝕刻工程でフオトレジスト
膜に導入される欠陥による良品確率は高々０．２程度で
あり、この工程数に関する限り本実施例の製法は０．０
０１６とな９従来法は０．０００３２である。

第１３図ないし第１５図は上述の実施例の作用効果を説
明する特性図である。まず第１３図は横軸にチヤンネル
領域の基体内へ向う深さであり、縦軸にＰ型基体のアク
セブタ濃度を示している。図において特性曲線１３１は
第１０図および第１２図に示した構造を有する本発明に
係るＭＩＳ型半導体装置の濃度特性を示し、特性曲線１
３２は既知の製法（文献１，３の製法）で得られるもの
である。両特性曲線１３１，１３２を比較しても明らか
な通り、本発明に係る半導体装置はチヤンネル領域の濃
度が絶縁ゲート膜との界面の極めて近くまでバルク濃度
となるため、緩衝層の効果と共にピンチオフ特性が向上
し、且つ、逆方向漏洩電流も小さい。これはゲート絶縁
膜形成時に基体に何ら高濃度の拡散が行なわれていない
こと、ゲート絶縁膜形成後に各種の熱工程が施され熱拡
散による濃度の均一化が起るためである。第１４図は横
軸にＰＮ接合の逆方向電圧をＶミリボルト（ｖ）でとり
、縦軸に逆方向電流をＩナノアンペア（ＮＡ）でとつて
示したように、ＰＮ接合面積が１００Ｘ１００μ２、接
合深さ１．７μのＰＮ接合の逆方向特性は本実施例の特
性１４１が既知のフラツトＭＯＳ構造１４２に比較して
小電圧域で数１０分の１の漏洩に減少されることが認め
られる。

このことは特徴を生かして設計されるＭＩＳ型半導体装
置の論理回路や記憶回路が、ゲート電極に電荷充放電を
断続するダイ・ナミツク動作回路であり、この回路の良
否がＰＮ接合の漏洩によるものであるため、本実施例は
明らかにＭＩＳ型半導体装置の回路特性を大幅に向上す
る。更に、第１５図は第１２図を用いて説明した実施例
と既知の製法で得られる同一構造のＭＩＳ型トランジス
タのＣ−Ｖ特性を、横軸にゲート電極へのバイアス電圧
Ｖ。（ｖ）をとり、縦軸に絶縁ゲート膜の容量ＣＯで正
規化されたゲート電極容量Ｃ／ＣＯをとつて示している
。この図に示す如く、本実施例の製法で得られるＭＩＳ
型トランジスタの特性１５１は、弱反転領域を示す谷点
ａが既知のフラツトＭＯＳ構造の特性１５２の谷点ｂに
比して正バイアス方向にあり、蓄積状態から谷点に向う
曲線Ｃも既知のものの曲線ｄに比して急峻な立下がりを
示す。このことは本実施例ではゲート閾値を制御するチ
ヤンネル領域での熱応力が既知方法に比して少なく且つ
ピンチオフ特性が安定でトランジスタ動作の断続特性を
向上していることを示す。上述の如く本発明はフラツト
ＭＯＳ構造の形成に先立つて絶縁ゲート膜と緩衝層を設
け、これらの所定の活性領域を窒化シリコン膜のような
耐酸化性被・膜を設けることにより優れた特性のＭＩＳ
型トランジスタを実現している。

ここで、耐酸化性被覆とは被覆形成後に基体を酸化性雰
囲気に導入し、周辺酸化膜を形成したのちに、周辺酸化
膜の膜厚を大きく減少することなく選択的に除去できる
ものであるから、窒化シリコン膜に限るものではなくタ
ングステン、白金のような導体を用いることができる。
又、緩衝層としては多結晶シリコンのほかにモリブデン
のような高融点金属を用いることがで、耐酸化性被覆に
対して蝕刻に選択性があれば利用可能であるので、緩衝
層としてモリブデンもしくはタングステンを用ハ、耐酸
化性被覆に下地に数百オングストロームのチタンもしく
はタンタルを用いて白金もしくはバラジウムを被着して
もよい。耐酸化性被覆とは、それ自身が酸化されにくい
性質を有するもののみではなく、下地に酸化性雰囲気の
影響を与えない物質であり、この特徴のゆえに酸化アル
ミニウムより窒化シリコンが好ましい物質である。なお
、第５図において緩衝層１０３の窒化シリコン膜１０４
に被覆されない部分を斜線で示したが、この部分が周辺
酸化膜形成後に好ましくない段差を生じるときは、この
図の基体を希弗酸と硝酸濃液中に浸漬し、窒化シリコン
膜１０４をマスクとして斜線部を除去することができる
。

かかる作業を施した場合、緩衝層１０３は窒化シリコン
膜１０４との間にセルフアラインと呼ぶ自己整合位置合
わせを得る。又、緩衝層１０３がゲート電極の一部とし
て残る第１０図の構成では、この緩衝層１０３は周辺酸
化膜およびドレイン・ソース領域に対してセルフアライ
ンされている。第６図の工程は周辺酸化膜下に高濃度不
純物が導入されないとき、もしくは高濃度不純物は薄い
絶縁ゲート膜を通過してこの不活性領域に形成されると
きには省略される工程であリ、第５図の工程に引き続い
て第７図の工程が行なわれ得る。

同様に窒化シリコンは燐の熱拡散に対してマスク効果は
少ないため、第７図に示した基体をそのまま燐拡散工程
に導入してソースおよびドレイン領域を形成し、しかる
のち窒化シリコン膜を除去して第９図の工程に達するこ
とができる。周辺酸化膜は熱酸化形成のほか第４図もし
くは第６図の基体を必要に応じてボロン拡散せしめたの
ち希弗酸中へ浸漬して陽極化成法を施し、次に熱処理を
行なつても第７図と類似の形状を得る。

ソースおよびドレイン領域の形成はイオン注入法で燐を
注入したのち熱処理して行なうことができる。又、第１
０図の工程で多結晶シリコンの緩衝層１０３を覆う酸化
被覆１１２を蝕刻することなく、この被覆を介してゲー
ト電極１１６を設けることにより、緩衝層１０３をフロ
ーテイングゲート電極と呼ぶスタツクトゲート型トラン
ジスタを得ることができる。このトランジスタはフロー
テイングゲート電極に安定に電荷の蓄積一減少を行なう
ことのできる不揮発性メモリであり、本発明によれば何
等工程数を増加することなく他のトランジスタと同様に
得ることができる。第１６図ないし第２４図は、この発
明の他の実施例を示す。

これらの図に示される実施例では既知のフラツトＭＯＳ
構造の製法では実現できない気相成長膜を絶縁ゲート膜
として用いるＭＩＳ型半導体装置が製作される。これら
の図では前実施例と共通の部分には同一番号を用いて示
す。なお、気相成長膜としては酸化アルミニウム、酸化
タンタル、窒化シリコンが好適である。これらの気相成
長膜は下地に熱酸化による二酸化硅素膜を用いたＭＡＯ
Ｓ，ＭＴＡＯＳ，ＭＮＯＳ構造として一般的に呼称され
る二重層を絶縁ゲート膜として用いる。即ち、第１６図
に示すように、この実施例は比低抗１０Ω？のＰ型シリ
コン単結晶基体１０１の主たる１００面の少なくとも一
方の面に約２００Ａの二酸化硅素膜１６１を熱酸化形成
し、さらに塩化アルミニウムの加水分解法による約１０
００Ｋの気相成長酸化アルミニウム膜１６２（アルミナ
膜）を有する基体を出発基体として用いる。アルミナ膜
１６２はチヤンネル領域となるべき基体領域上に前実施
例と同様に厚さ約０．６μの多結晶シリコンの緩衝層１
０３を設け、これを酸化して約３０００λの二酸化硅素
膜１６３で被覆し、次に、厚さ約３０００λの窒化シリ
コン膜１０４を被着する（第１７図）。本実施例ではア
ルミナ膜１６２が後述するソースおよびドレイン領域を
形成する際に燐拡散を阻止するマスク効果を持たないた
め、緩衝層１０３の上面に拡散マスクとして二酸化硅素
膜１６３が形成される。次に、窒化シリコン膜１０４は
表面の３００λの熱酸化による二酸化硅素１０５をマス
クとして１６０℃の熱燐酸中で蝕刻される（第１８図、
第１９図）。窒化シリコン膜１０４の選択蝕刻は同工程
中に熱燐酸浴中でアルミナ膜１６２をも選択蝕刻するこ
とができる（第１９図）。窒化シリコン、アルミナ、熱
酸化形成された二酸化硅素の熱燐酸に対する蝕刻率はそ
れぞれ５０Ａ／分、１５０λ／分、３〜５λ／分である
。熱燐酸による蝕刻を終えた基体は次にボロン拡散およ
び酸化処理を行ない、第２０図に示す如く不活性領域に
基体に比して１０１６〜１０１８Ｃ！！Ｌ３の高濃度の
同一導電型のボロン拡散領域１０７およびこれを覆う周
辺酸化膜１０８を形成する。

周辺酸化膜１０８の膜厚は０．６〜０．８μであり、ア
ルミナ膜１６２との表面段差は高々０．２μである。次
に、基体は希弗酸液中で処理され薄い二酸化硅素膜１０
５を除去したのち、再び熱燐酸浴に浸漬されて窒化シリ
コンおよびアルミナの蝕刻を受ける。この化学蝕刻で窒
化シリコン膜１０４は完全に除去されるか、アルミナ膜
１６２は多結晶シリコンの上面に形成されていた二酸化
硅素膜１６３で保護されている部分が絶縁ゲート膜とし
て残る（第２１図）。第２２図はこれらの緩衝層１０３
の付近の拡大図である。第２１図に示した基体は燐拡散
および酸化処理を受け、第２３図に示す如く緩衝層１０
３の両側の活性領域にＮ型のドレイン領域１１０および
ソース領域１１１が形成される。前実施例と異なり、こ
の実施例は多結晶シリコンの緩衝層１０３とアルミナ膜
１６２との境界が二酸化硅素との境界に比して燐拡散に
対する障壁性が弱いため、二酸化硅素膜１６３が拡散マ
スクとして予め設けられている。即ち、二酸化硅素膜１
６３は熱燐酸による蝕刻に対して緩衝層１０３の蝕刻を
防ぐと共に拡散マスクとしても用いられる。しかるのち
本実施例では前実施例と同様にドレイン、ソース領域１
１０，１１１に開孔を設けこれらの領域および基体１０
１へのオーミツク電極１１３，１１４，１１５をそれぞ
れ設けると共に、緩衝層１０３からの導出電極１１６を
設けて半導体装置を完成される（第２４図）。第１６図
ないし第２４図を参照して説明した本発明の他の実施例
によれば、アレミナ、窒化シリコンのような弗酸系蝕刻
液で容易に蝕刻されない絶縁ゲート膜を用いるフラツト
ＭＯＳ構造のＭＩＳ型半導体装置を、緩衝層形成τ第１
７図）。

二酸化硅素膜１０５の形成、開孔形成および電極形成の
ための４回のフオトレジスト工程で形成することができ
、チヤンネル領域での基体不純物濃度の均一性を保持し
で製造可能である。従つて、本実施例で得られる半導体
装置のＰＮ接合も第３図および第１４図に示した特性が
得られる。又、気相成長アルミナを絶縁ゲート膜とする
ＭＩＳ構造は酸化性雰囲気で高温の熱処理することによ
り、非可逆的な変成を行なうが、本実施例の如く被覆が
行なわれているときには安定である。即ち、本実施例で
は新規なＭＩＳ型半導体装置を容易且つ安定に製造でき
ることがわかる。

【図面の簡単な説明】

第１図ないし第１２図はこの発明の一実施例を説明する
ために、各工程を順に示す図、第１３図はこの発明の作
用効果を説明するための基体表面からの深さｄ（４）と
濃度ＮＡ（（１１３）との関係を示すグラフ、第１４図
はこの発明の作用効果を説明するためのＰＮ接合の逆バ
イアス電圧Ｖ（ＭＶ）と漏洩電流１（ＮＡ）との関係を
示すグラフ、第１５図はこの発明の作用効果を示すＣ−
Ｖ特性図、第１６図ないし第２４図はこの発明の他の実
施例を説明するための各工程におけるＭＩＳ型半導体装
置の断面図である。 図中、１０１は半導体基体、１０２，１６１，１６２は
絶縁ゲート膜、１０３は緩衝層、１０４は耐酸化性被覆
、１０８は周辺酸化膜、１１０および１１１はドレイン
およびソース領域、１１３１１４，１１５はそれぞれド
レイン、ソース、基体の各領域からの導出電極、１１６
はゲート電極である。

Claims (1)

1. 【特許請求の範囲】 １ 次の工程を含む絶縁ゲート型電界効果半導体装置の
   製法。 （１）一導電型半導体基体領域の表面を清浄にする工程
   （２）前記領域の一主表面に絶縁ゲート膜を形成する工
   程（３）前記絶縁ゲート膜の表面に選択的に金属もしく
   は多結晶半導体のゲート電極として用いられる緩衝層を
   被着する工程（４）前記半導体基体の活性領域となるべ
   き領域上の前記緩衝層上に、前記緩衝層が外方へ伸び出
   すように、耐酸化性被覆を選択的に形成する工程（５）
   しかるのち前記基体領域を酸化して前記活性領域を囲む
   不活性領域の表面に前記絶縁ゲート膜に比して厚い周辺
   酸化膜を形成する工程（６）前記周辺酸化膜および緩衝
   層をマスクとして前記基体領域に逆導電型のドレインお
   よびソース領域を形成する工程、および（７）前記ドレ
   イン、ソースおよび基体領域からの導出電極と前記ゲー
   ト絶縁膜にゲート電界を供給する電極とを形成する工程
   。