JPH0817849A - Ｍｏｓ型電力装置の製造方法 - Google Patents

Ｍｏｓ型電力装置の製造方法

Info

Publication number
JPH0817849A
JPH0817849A JP7155983A JP15598395A JPH0817849A JP H0817849 A JPH0817849 A JP H0817849A JP 7155983 A JP7155983 A JP 7155983A JP 15598395 A JP15598395 A JP 15598395A JP H0817849 A JPH0817849 A JP H0817849A
Authority
JP
Japan
Prior art keywords
layer
power device
dopant
region
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7155983A
Other languages
English (en)
Other versions
JP2618615B2 (ja
Inventor
Giuseppe Ferla
フェルラ ジュゼッペ
Ferruccio Frisina
フリシーナ フェルッチオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Original Assignee
STMicroelectronics SRL
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL, CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno, SGS Thomson Microelectronics SRL filed Critical STMicroelectronics SRL
Publication of JPH0817849A publication Critical patent/JPH0817849A/ja
Application granted granted Critical
Publication of JP2618615B2 publication Critical patent/JP2618615B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 長時間高温の熱処理を行うことなくＭＯＳ型
電力装置を製造できるようにする。 【構成】 Ｐ型エピタキシャル層３の表面上に絶縁ゲー
ト層８を形成する。次いで、絶縁ゲート層８を選択的に
除去する。次いで、Ｐ型ドーパントをＮ型エピタキシャ
ル層３に選択的にイオン注入する。次いで、Ｐ型ドーパ
ントを、傾斜角度α１、α２でＮ型エピタキシャル層３
にそれぞれイオン注入する。基本セル１が方形面の場合
にはこの工程が４回行われる。次いで、多ドース量のＮ
型ドーパントを、多量ドープ部５にイオン注入して、絶
縁ゲート層８の端部にほぼ整列したソース領域７を形成
する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、熱処理を行わないで、
電力ＭＯＳＦＥＴ及び絶縁ゲートバイポーラトランジス
タ（ＩＧＢＴ）のようなＭＯＳ技術による電力装置製造
方法に関するものである。
【０００２】
【従来の技術】ＭＯＳ型電力装置は、電力装置の総電流
の分数値を各々に流すように並列に接続された複数の基
本機能ユニットで構成されている。
【０００３】各基本ユニットは、一方の導電型（Ｎチャ
ネル装置に対してはＰ型）のいわゆる「本体領域」を具
える。この本体領域は、全ての機能ユニットに共通の逆
の導電型（Ｎ型）の少量ドープ半導体層内に形成されて
いる。前記逆の導電型（Ｎ型）の多量ドープソース領域
が本体領域の内側に設けられている。ソース領域と本体
領域それ自身の端部との間に設けられた本体領域の一部
は、肉薄酸化物層（いわゆるゲート酸化物）及びポリシ
リコン層（「ゲート層」）によって被覆され、基本機能
ユニットのチャネル領域を形成する。全ての基本機能ユ
ニットのソース領域は、電力装置のソース電極を構成す
る同一の金属層によって接触されている。代表的には、
本体領域は方形面を有し、電力装置を方形面基本セルの
二次元行列で構成する。
【０００４】実際には、本体領域は、中央の多量ドープ
領域（しばしば「ディープ本体領域」と呼ばれる。）及
び横方向少量ドープチャネル領域を具える。ソース領域
は、その形状を環状とし、ディープ本体領域をほぼ囲ん
で前記横方向チャネル領域内に形成されている。
【０００５】ソース領域に接触するソース金属層は基本
セルのディープ本体領域にも接触して、ソース領域、こ
のソース領域の下の本体領域の一部及び少量ドープ半導
体層でそれぞれ表されるエミッタ、ベース及びコレクタ
を有する寄生バイポーラ接合トランジスタ（ＢＪＴ）
（Ｎチャネル電力装置の場合にはＮＰＮトランジスタ）
のベース−エミッタ接合を短絡する。
【０００６】従来の製造工程は以下のように行われる。 −電力ＭＯＳＦＥＴの場合にはＮ導電型又はＩＧＢＴの
場合にはＰ導電型の多量ドープ基板の全体に亘り第１
（例えばＮ）導電型の少量ドープ半導体層をエピタキシ
ャル成長させる。 −多ドース量のＰ型ドーパントをＮ型層の選択領域にマ
スクを用いてイオン注入し、かつ、これらドーパントを
拡散して基本セルのディープ本体領域を形成する。 −Ｎ型層の表面の全体に亘り肉薄酸化物層を熱的に成長
させる。 −肉薄酸化物層の全体に亘りポリシリコン層を堆積す
る。 −ポリシリコン層及びディープ本体領域を囲む肉薄酸化
物層を選択的にエッチング除去する。 −ポリシリコン及び酸化物層をマスクとして用いて低ド
ース量のＰ型ドーパントをイオン注入する。 −Ｐ型ドーパントを拡散して、肉薄酸化物層の下に延在
するチャネル領域を形成する。 −多ドース量のＮ型ドーパントをセルのディープ本体領
域及びチャネル領域にマスクを用いてイオン注入して、
環状ソース領域を形成する。
【０００７】ディープ本体領域のドーピングレベルを、
本体領域に対して低抵抗コンタクト領域を得るのに適切
となるようにする必要があり、それに対してチャネル領
域のドーピングレベルは、電力装置に対して所望の閾値
電圧に基づいて調整される。代表的には、イオン注入ド
ース量を、チャネル領域に対して１０13〜１０14原子／
ｃｍ2 の範囲内にし、かつ、ディープ本体領域に対して
１０15原子／ｃｍ2 とする。基本セルの種々の領域にド
ーパントを導入するのに三つの別個のマスクが必要であ
る。ディープ本体領域に対するイオン注入マスク内に開
口された窓は、ポリシリコン層及び酸化物層をエッチン
グ除去することによって開口された窓よりも小さく、こ
のために、数回の熱処理工程中のディープ本体領域の横
方向拡散によりチャネル領域のドーピングプロファイル
が変更されるのを防止する。ソース領域は、ポリシリコ
ン層及び肉薄酸化物層内の窓の端部に自己整合的にイオ
ン注入するが、イオン注入マスクによってディープ本体
領域の中間部に未露出表面を更に設ける必要がある。
【０００８】基本セルにおいて、ソース領域をチャネル
領域に十分に延在していることは明らかである。チャネ
ル領域は（６００Ω／□の範囲の）比較的高いシート抵
抗を有するので、寄生バイポーラトランジスタのベース
−エミッタ接合の短絡は、ディープ本体領域からの横方
向の距離が増大するにしたがって有効でなくなる（実際
には、寄生トランジスタのエミッタ領域とベース領域と
の間に抵抗が導入され、これにより寄生トランジスタの
降伏電圧が低くなり、その結果電力装置の降伏電圧が低
くなる。）。したがって、ディープ本体領域がソース領
域の下にできるだけ延在するのが望ましい。製造の熱処
理工程中のディープ本体領域のドーパントの横方向の拡
散が原因で、チャネル領域中のドーピングプロファイル
が変更されるおそれがある。したがって、従来のＭＯＳ
型電力装置では、基本セルのチャネル領域に対するソー
ス領域の端部付近の領域は、寄生トランジスタがトリガ
オンするに対して臨界的である。
【０００９】係属中の特許出願では、製造工程は以下の
手順で行われる。 −電力ＭＯＳＦＥＴの場合にはＮ導電型又はＩＧＢＴの
場合にはＰ導電型の多量ドープ基板の全体に亘り第１例
えばＮ導電型の少量ドープの半導体層をエピタキシャル
成長させる。 −Ｎ型層の表面全体に亘り肉薄酸化物層を熱的に成長さ
せる。 −肉薄酸化物層の全体に亘りポリシリコン層を堆積す
る。 −ポリシリコン層及び肉薄酸化物層を選択的にエッチン
グ除去して、Ｎ型層表面の選択部分からこれらの層を除
去する。 −マスクとして作用するポリシリコン層及び肉薄酸化物
層を用いて、多ドース量のＰ型ドーパントを前記選択表
面部分にイオン注入する。この際、イオン注入エネルギ
ーを、前記表面から規定された距離にピークドーパント
濃度を配置するように十分高くする。 −ドーパントを上方向及び横方向に拡散させるのに十分
高温で熱拡散処理を行って、ポリシリコン層の端部及び
肉薄酸化物層に自己整合された多量ドープの本体領域の
一部と、肉薄酸化物層の下で横方向に延在する少量ドー
プチャネル領域とを形成する。 −多量ドープのＮ型ドーパントを選択的にイオン注入し
て、ポリシリコン層及び肉薄酸化物層端部に自己整合し
たソース領域を形成する。したがって、このソース領域
は多量ドープの本体領域部にほとんど含まれる。
【００１０】このような工程では、従来の工程より一つ
少ないマスクが必要とされるだけでなく、多量ドープの
本体領域部内にほとんど完全に含まれるソース領域を得
ることができ、したがって寄生ＢＪＴのベース直列抵抗
があらゆるソース領域に沿って小さくなる。
【００１１】
【発明が解決しようとする課題】しかしながら、ドーパ
ントを拡散させるのに必要な熱処理工程には少なくとも
一時間約１１００℃の温度にする必要があるので（ドー
パントは上方向及び横方向に拡散する必要がある。）、
ゲート酸化物膜の厚さを３５０〜５００Å未満にするこ
とができない。さらに、チャネル領域を形成するすなわ
ち拡散による方法が原因で、チャネル長が必然的に長く
なる（代表的には約１μｍ）。長いチャネルは、低導電
性したがって高い「オン」抵抗を意味する。また、チャ
ネルを形成するのに用いられる横方向拡散技術が原因
で、チャネル領域のドーパント濃度はチャネル沿いに減
少し、かつ、チャネル抵抗が増大する。
【００１２】以上説明したように、本発明の主目的は、
上記問題による悪影響がほとんど及ぼされない構造を得
るのに適したＭＯＳ型電力装置の製造工程を提供するこ
とである。
【００１３】
【課題を解決するための手段】本発明によれば、この目
的を、熱処理を行わずに、ＭＯＳ型電力装置を製造する
に当たり、 ａ）第１導電型の少量ドープ半導体材料層の表面上に導
電性の絶縁ゲート層を形成し、 ｂ）前記半導体材料層表面の選択部分から前記絶縁ゲー
ト層を選択的に除去し、 ｃ）イオン注入直後に第２導電型の第１ドーパントのあ
らゆる熱拡散工程を行うことなく、前記絶縁ゲート層の
端部にほぼ整列された多量ドープ領域を得るのに適切な
ドース量及びイオン注入エネルギーで、マスクとして作
用する前記絶縁ゲート層を用いて、前記第１ドーパント
を前記半導体材料層の前記選択部分に選択的にイオン注
入し、 ｄ）イオン注入直後に第２導電型の第２ドーパントのあ
らゆる熱拡散工程を行うことなく、前記絶縁ゲート層の
下に延在する少量ドープチャネル領域を得るのに適切な
ドース量及びイオン注入エネルギーで、マスクとして作
用する前記絶縁ゲート層を用いて、前記半導体材料層表
面に直交する方向に対して規定された角度で傾斜した方
向に沿って前記第２ドーパントを選択的にイオン注入
し、 ｅ）多ドース量の第１導電型の第３ドーパントを前記多
量ドープ領域にイオン注入して、前記絶縁ゲート層の端
部にほぼ整列したソース領域を形成することを特徴とす
るＭＯＳ型電力装置の製造方法によって達成することが
できる。
【００１４】本発明による製造工程では、本体領域のデ
ィープ本体部及びチャネル部を、熱拡散処理を行うこと
なくイオン注入によって形成する。したがって基本機能
ユニットのチャネル領域の製造工程を、従来の工程に比
べて短くすることができる。イオン注入エネルギー及び
ドース量を調整することにより、ドーパントを実際に、
所望の位置に所望の濃度で配置する。したがってチャネ
ル領域の寸法を良好に制御することができる。
【００１５】高温の熱処理工程が必要でないので、ゲー
ト酸化物膜の厚さを現在の３５０〜５００Åから１００
〜２００Åに減少させることができる。同じ理由で、接
合の深さが浅くなり、したがってより肉薄エピタキシャ
ル層を成長させるだけでよい。その結果、電力装置の
「オン」抵抗が低減する。
【００１６】最後に、既知の工程の大部分に対して所望
のマスク数を少なくすることができる。
【００１７】
【実施例】図１に、ＭＯＳ型電力トランジスタ、より詳
細には電力ＭＯＳＦＥＴの断面図を示す。この電力ＭＯ
ＳＦＥＴは複数の基本機能ユニット１から構成され、こ
れら基本機能ユニット１はそれぞれ、多量ドープのＮ型
（“Ｎ＋”）基板４の全体に亘り成長した少量ドープの
Ｎ型（“Ｎ−”）エピタキシャル層３内に形成されたＰ
型本体領域２を具える。基本機能ユニット１を例えば方
形面基本セルで表す。
【００１８】各基本セル１のＰ型本体領域２は、第１
の、多量ドープ（“Ｐ＋”）部５と、第２の、基本セル
１のチャネル領域を形成する少量ドープ（“Ｐ−”）部
６とを具える。
【００１９】各セル１は、本体領域２の多量ドープ部５
内に形成されるとともに中央に孔を有する環状形態のＮ
＋ソース領域７も具える。
【００２０】肉薄ゲート酸化物層９及びポリシリコンゲ
ート層１０を具える絶縁ゲート層８は、隣接する基本セ
ル１間に延在し、かつ、本体領域２のチャネル領域６の
表面を被覆する。本体領域の多量ドープ部５及びソース
領域７を両方とも、絶縁ゲート層８の端部にほぼ整列さ
せる。
【００２１】絶縁ゲート層８を、いわゆるＰＶアポック
（PVapox）のような絶縁層１１によって被覆する。この
絶縁層１１には、コンタクト窓１２を、ソース領域７及
び本体領域２の多量ドープ部５上に開口して、重畳され
る金属層１３がこれらソース領域７及び本体領域２の多
量ドープ部５に接触できるようにする。金属層１３は同
様に全ての基本セルに接触し、かつ、電力ＭＯＳＦＥＴ
のソース電極Ｓを形成する。ドレイン電極Ｄも、金属層
１４によって基板４の底面を被覆することにより形成す
る。
【００２２】ソース領域７がほぼ完全に本体領域２の多
量ドープ部５の内部にあるので、ソース領域７及び本体
領域２の下側部分によって表されるエミッタ及びベース
を有する寄生縦型ＢＪＴのベース直列抵抗は、ソース領
域の外縁部の付近でさえ無視できる。したがってこのよ
うな寄生ＢＪＴのベース／エミッタ接合は金属層１３に
よって有効に短絡されて、このＢＪＴがトリガオンされ
るのを防止する。その結果、電力ＭＯＳＦＥＴの降伏電
圧が減少しない。
【００２３】本発明による製造工程は、多量ドープＮ型
基板４全体に亘る少量ドープＮ型層３のエピタキシャル
成長から始まる。
【００２４】次いで、Ｎ−層３の表面を、（例えば熱的
に成長させた）肉薄ゲート酸化物層９によって被覆す
る。このゲート酸化物層９を、１００〜２００Å程度に
薄くすることができる。次いで、ポリシリコンゲート層
１０を、（例えば堆積により）ゲート酸化物層９の全体
に亘り形成する。これら二つの層９及び１０は絶縁ゲー
ト層８を形成する（図２）。
【００２５】絶縁ゲート層８（すなわちポリシリコン層
１０及びゲート酸化物層９）をＮ−層３の表面から選択
的に除去して、（本例では方形面の）複数の窓３０を開
口する。この工程は、絶縁ゲート層８にホトレジスト２
０を被覆し、ホトレジスト材料に関するポリシリコン及
び二酸化物シリコンに対して非常に選択的なエッチャン
トの作用に対して露出すべき絶縁ゲート層表面の領域か
らホトレジストを除去することにより、それ自体既知の
方法で行われる（図３）。
【００２６】次いで、（ホウ素のような）Ｐ型ドーパン
トを、窓３０を介してＮ−層３に選択的にイオン注入す
る。この際、絶縁ゲート層８はイオン注入されるドーパ
ントイオンに対するマスクとして作用する。したがっ
て、ドーパントの分布は、絶縁ゲート層８の端部に対し
て横方向に自己整合される。ドーパントのドース量及び
イオン注入エネルギーを、イオン注入後あらゆる熱拡散
工程なしで多量ドープ領域５を得ることができるように
選択する（図４）。適切なドーバントのドース量を１０
14〜１０15原子／ｃｍ2 とすることができる。イオン注
入エネルギーは、Ｎ−層３の表面から規定された距離に
ピーク濃度が配置されるようにする。
【００２７】Ｎ−層３の表面に直交する方向に対してα
１の角度で傾斜したドーパントイオンビームにより、Ｐ
型ドーパントを、窓３０を介してＮ−層３０にイオン注
入する。これを、０°から約６０°の範囲の傾斜角を許
容するイートン８２００Ｐ(Eaton 8200 P)のような市販
されているイオン注入装置のうちの一つを用いて行うこ
とができる。本例では、３５°〜６０°の範囲、好適に
は４５°の傾斜角が適切である。イオン注入マスクとし
て、絶縁ゲート層８を再び用いる。したがってドーパン
トイオンが、絶縁ゲート層８の端部の一方の付近にある
領域内の肉薄酸化物層９の下側にイオン注入される（図
５）。次いで、この工程を、逆方向においてドーパント
イオンビームを角度α２（例えば４５°）傾斜して繰り
返し、絶縁ゲート層８の反対側の端部付近の領域内の肉
薄酸化物総９の下側にドーパントイオンを注入し（図
６）、この工程を、ドーパントが絶縁ゲート層８の全て
の端部の下側にイオン注入されるまで継続する。絶縁ゲ
ート層８が各多量ドープ領域５を囲む四つの端部を有す
る方形面の基本セルの場合、絶縁ゲート層８の四つの端
部の下にある多量ドープ領域５を囲む四つのＰ型チャネ
ル領域６を形成するためには、このようなイオン注入工
程が４回必要である。ドーパントのドース量及びイオン
注入エネルギーを、電力ＭＯＳＦＥＴの所望の閾値電圧
及び所望のチャネル長に基づいて選択する。適切なドー
ス量を例えば１０12〜１０13原子／ｃｍ 2 とし、適切な
イオン注入エネルギーを１００〜２００ＫｅＶとする。
チャネル領域６は、窓３０のコーナを囲んで延在しな
い。
【００２８】次いで、多ドース量のＮ型ドーパントを、
例えばイオンイオン注入によって多量ドープ領域５に選
択的に導入する。イオン注入マスクを絶縁ゲート層８に
よって局部的に設けるが、このイオン注入マスクは、金
属層に接触される領域５の中心部にイオン注入されるの
を防止するために、多量ドープ領域５の中央にホトレジ
スト島２２も具える必要がある（図７）。Ｎ型ドーパン
トが絶縁ゲート層８内の窓３０のコーナ付近にイオン注
入されるのを防止するとともに、ソース領域７がＮ−層
３に直接接触する（これによりソース−ドレイン短絡が
生じる。）のを回避する必要もある。これを、窓３０の
四つのコーナをホトレジストで被覆することにより行う
ことができる。このようにして、絶縁ゲート層８に自己
整合され、かつ、多量ドープ領域５のほぼ内側に位置す
る環状ソース領域７が形成される。
【００２９】この時点で、高温で短時間の熱処理工程を
施し、ドーパントを活性化させるとともに、ドーパント
のイオン注入によって生じる格子欠陥を局部的に除去す
る。このような処理工程は短時間加熱アニール(RTA) で
行われ、これによるも著しいドーパントの濃度分布が変
動しないようにする。したがって、基本セル１の種々の
領域のドーピングプロファイル及び寸法に悪影響が及ぼ
されない。
【００３０】絶縁層１１が絶縁ゲート層８の全体に亘り
形成され、この絶縁層１１が選択的に除去されて、基本
セルの全体に亘りコンタクト窓１２が開口される。
【００３１】絶縁層１１を、全ての基本セル１のソース
領域７及び多量ドープ領域５に接触する金属層１３で被
覆する。金属層１４を、Ｎ＋基板４の底面にも形成す
る。
【００３２】本発明による製造工程は、従来の工程より
優れた別の利点を有する。電力ＭＯＳＦＥＴの降伏電圧
がＮ＋基板４とＰ＋領域５との間のＮ−層３の部分の厚
さｔに依存することは既知である。例えば、ドレインと
ソースとの間で６０Ｖに耐える必要のある低電圧装置に
対しては、このような部分を少なくとも３．５μｍの厚
さにする必要がある。従来の工程では、多量ドープ領域
５の深さｄは４μｍ未満であるので、少なくとも７．５
μｍの厚さのエピタキシャル層（ｔ＋ｄ）が必要であ
る。本発明による工程では、高温で長時間の熱処理工程
を含まずに、より浅い深さの接合を得ることができる。
特に、本体領域２の多量ドープ部５とＮ−層３との間の
接合の深さｄを、０．６μｍまで減少させることができ
る。したがって、６０Ｖの降伏電圧を保証するのに必要
なエピタキシャル層の全体の厚さｔ＋ｄを４．１μｍま
で減少させることができる。その結果、二つの隣接する
基本セルの本体領域２の間に設けられたエピタキシャル
層の部分によって表されたいわゆる「縦型ＪＦＥＴ」の
長さを減少させることができる。一方では、これによ
り、電力ＭＯＳＦＥＴの「オン」抵抗を減少させること
ができる。また、隣接する基本セル１の間の距離を減少
させることにより、「オン」抵抗は従来のものとほぼ等
しいがより高密度の電力ＭＯＳＦＥＴを製造することが
できる。
【００３３】本発明による方法を、唯一の違いが基板４
の導電型であるＩＧＢＴの製造にも良好に適用すること
ができる。
【００３４】さらに、本発明による工程は、以上説明し
た方形面基本セルの行列で構成されたＭＯＳ型電力装置
に限定されるものではなく、一方の寸法が他方の寸法よ
り長い細長細条の本体領域の複数の基本機能ユニットで
構成された高密度装置にも適用することができる。この
ような装置は係属中の欧州特許明細書第94830288.0号に
記載されている。この場合、絶縁ゲート層８内の窓３０
を、二辺が他の二辺より長いほぼ矩形とする。チャネル
領域６が絶縁ゲート層８の長い端部の下に存在し、した
がって、チャネル領域を形成するには、四回の代わりに
二回の傾斜イオン注入工程のみが要求される。
【図面の簡単な説明】
【図１】本発明による製造工程によって得られるＭＯＳ
型電力装置の断面図である。
【図２】本発明による製造工程の中間工程を示す図であ
る。
【図３】本発明による製造工程の中間工程を示す図であ
る。
【図４】本発明による製造工程の中間工程を示す図であ
る。
【図５】本発明による製造工程の中間工程を示す図であ
る。
【図６】本発明による製造工程の中間工程を示す図であ
る。
【図７】本発明による製造工程の中間工程を示す図であ
る。
【符号の説明】
１ 基本セル ２ Ｐ型本体領域 ３ Ｎ型エピタキシャル層 ４ Ｎ型基板 ５ 多量ドープ部 ６ 少量ドープ部 ７ Ｎ＋ソース領域 ８ 絶縁ゲート層 ９ 酸化物ゲート層 １０ ポリシリコンゲート層 １１ 絶縁層 １２ コンタクト窓 １３，１４ 金属層 ２０ ホトレジスト ２２ ホトレジスト島 ３０ 窓 Ｄ ドレイン電極 Ｓ ソース電極 α１，α２ 傾斜角
───────────────────────────────────────────────────── フロントページの続き (71)出願人 591063888 コンソルツィオ ペル ラ リセルカ ス ーラ マイクロエレットロニカ ネル メ ッツォジオルノ ＣＯＮＳＯＲＺＩＯ ＰＥＲ ＬＡ ＲＩ ＣＥＲＣＡ ＳＵＬＬＡ ＭＩＣＲＯＥＬ ＥＴＴＲＯＮＩＣＡ ＮＥＬ ＭＥＺＺＯ ＧＩＯＲＮＯ イタリア国 カターニア 95121 カター ニアストラダーレ プリモソーレ 50 (72)発明者 ジュゼッペ フェルラ イタリア国 95126 カターニア ヴィア アシカステーロ 12 (72)発明者 フェルッチオ フリシーナ イタリア国 カターニア 95030 サント アガタ リ バッチアティ ヴィア ト レ トーリ（番地なし)

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 熱処理を行わずにＭＯＳ型電力装置を製
    造するに当たり、 ａ）第１導電型の少量ドープ半導体材料層（３）の表面
    上に導電性の絶縁ゲート層（８）を形成し、 ｂ）前記半導体材料層（３）表面の選択部分から前記絶
    縁ゲート層（８）を選択的に除去し、 ｃ）イオン注入直後に第２導電型の第１ドーパントのあ
    らゆる熱拡散工程を行うことなく、前記絶縁ゲート層
    （８）の端部にほぼ整列された多量ドープ領域（５）を
    得るのに適切なドース量及びイオン注入エネルギーで、
    マスクとして作用する前記絶縁ゲート層（８）を用い
    て、前記第１ドーパントを前記半導体材料層（３）の前
    記選択部分に選択的にイオン注入し、 ｄ）イオン注入直後に第２導電型の第２ドーパントのあ
    らゆる熱拡散工程を行うことなく、前記絶縁ゲート層
    （８）の下に延在する少量ドープチャネル領域（６）を
    得るのに適切なドース量及びイオン注入エネルギーで、
    マスクとして作用する前記絶縁ゲート層（８）を用い
    て、前記半導体材料層（３）の表面に直交する方向に対
    して規定された角度（α１，α２）で傾斜した方向に沿
    って前記第２ドーパントを選択的にイオン注入し、 ｅ）多ドース量の第１導電型の第３ドーパントを前記多
    量ドープ領域（５）にイオン注入して前記絶縁ゲート層
    （８）の端部にほぼ整列されたソース領域（７）を形成
    することを特徴とするＭＯＳ型電力装置の製造方法。
  2. 【請求項２】 前記規定された角度（α１，α２）を３
    ５°〜６０°の範囲の角度とすることを特徴とする請求
    項１記載のＭＯＳ型電力装置の製造方法。
  3. 【請求項３】 前記第２ドーパントを、約１０12〜１０
    13原子／ｃｍ2 のドース量で、かつ、１００〜２００Ｋ
    ｅＶのエネルギーでイオン注入することを特徴とする請
    求項２記載のＭＯＳ型電力装置の製造方法。
  4. 【請求項４】 請求項１記載のＭＯＳ型電力装置の製造
    方法において、さらに、 ｆ）前記絶縁ゲート層（８）及び前記半導体材料層
    （３）表面の前記選択部分に絶縁材料層（１１）を被覆
    し、 ｇ）前記半導体材料層（３）表面の前記選択部分上の前
    記絶縁材料層（１１）にコンタクト窓（１２）を開口
    し、 ｈ）前記絶縁材料層（１１）に導電材料層（１３）を被
    覆することを特徴とするＭＯＳ型電力装置の製造方法。
  5. 【請求項５】 前記絶縁ゲート層（８）は、前記半導体
    材料層（３）の表面全体に亘り肉薄酸化物層（９）を成
    長させ、かつ、この肉薄酸化物層に別の導電材料層（１
    ０）を被覆することによって形成することを特徴とする
    請求項１記載のＭＯＳ型電力装置の製造方法。
  6. 【請求項６】 前記半導体材料層（３）を、多量ドープ
    半導体材料基板（４）の全体に亘り成長させたエピタキ
    シャル層とすることを特徴とする請求項１記載のＭＯＳ
    型電力装置の製造方法。
  7. 【請求項７】 前記半導体材料基板（４）には第１導電
    型を呈する不純物をドープし、前記電力装置を電力ＭＯ
    ＳＦＥＴとすることを特徴とする請求項６記載のＭＯＳ
    型電力装置の製造方法。
  8. 【請求項８】 前記半導体材料基板（４）には第２導電
    型を呈する不純物をドープし、前記電力装置を電力ＩＧ
    ＢＴとすることを特徴とする請求項６記載のＭＯＳ型電
    力装置の製造方法。
  9. 【請求項９】 前記第１導電型をＮ型とし、前記第２導
    電型をＰ型とすることを特徴とする請求項１から８のう
    ちのいずれか１項に記載のＭＯＳ型電力装置の製造方
    法。
  10. 【請求項１０】 前記第１導電型をＰ型とし、前記第２
    導電型をＮ型とすることを特徴とする請求項１から８の
    うちのいずれか１項に記載のＭＯＳ型電力装置の製造方
    法。
JP7155983A 1994-06-23 1995-06-22 Ｍｏｓ型電力装置の製造方法 Expired - Lifetime JP2618615B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP94830316A EP0689239B1 (en) 1994-06-23 1994-06-23 Manufacturing process for MOS-technology power devices
IT94830316:9 1994-06-23

Publications (2)

Publication Number Publication Date
JPH0817849A true JPH0817849A (ja) 1996-01-19
JP2618615B2 JP2618615B2 (ja) 1997-06-11

Family

ID=8218476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7155983A Expired - Lifetime JP2618615B2 (ja) 1994-06-23 1995-06-22 Ｍｏｓ型電力装置の製造方法

Country Status (4)

Country Link
US (2) US5933733A (ja)
EP (1) EP0689239B1 (ja)
JP (1) JP2618615B2 (ja)
DE (1) DE69434937D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109100A (ja) * 2009-11-18 2011-06-02 Micrel Inc 非対称スペーサをゲートとして備えるｌｄｍｏｓトランジスタ

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025231A (en) * 1997-02-18 2000-02-15 Texas Instruments Incorporated Self aligned DMOS transistor and method of fabrication
FR2767964B1 (fr) * 1997-09-04 2001-06-08 St Microelectronics Sa Procede de realisation de la zone de canal d'un transistor dmos
JP3429654B2 (ja) * 1997-12-24 2003-07-22 セイコーインスツルメンツ株式会社 半導体集積回路装置の製造方法
US6707103B1 (en) * 1998-03-05 2004-03-16 International Rectifier Corporation Low voltage rad hard MOSFET
DE19845003C1 (de) * 1998-09-30 2000-02-10 Siemens Ag Vertikaler Feldeffekttransistor mit innenliegendem ringförmigen Gate und Herstellverfahren
US6225182B1 (en) * 1999-08-30 2001-05-01 Agere Systems Guardian Corp. Simplified high Q inductor substrate
DE69936175T2 (de) 1998-11-04 2008-01-24 Lucent Technologies Inc. Induktivität oder Leiterbahn mit geringem Verlust in einer integrierten Schaltung
US6174778B1 (en) * 1998-12-15 2001-01-16 United Microelectronics Corp. Method of fabricating metal oxide semiconductor
US6624030B2 (en) * 2000-12-19 2003-09-23 Advanced Power Devices, Inc. Method of fabricating power rectifier device having a laterally graded P-N junction for a channel region
US20030030051A1 (en) 2001-08-09 2003-02-13 International Rectifier Corporation Superjunction device with improved avalanche capability and breakdown voltage
US7107040B2 (en) * 2002-02-11 2006-09-12 The Chamberlain Group, Inc. Method and apparatus for displaying blocked transmitter information
US6861303B2 (en) * 2003-05-09 2005-03-01 Texas Instruments Incorporated JFET structure for integrated circuit and fabrication method
JP4437655B2 (ja) * 2003-10-02 2010-03-24 三菱電機株式会社 半導体装置及び半導体装置の駆動回路
US7166890B2 (en) 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
KR100629605B1 (ko) * 2004-12-31 2006-09-27 동부일렉트로닉스 주식회사 엘디모스 채널 형성 방법
US7553734B2 (en) * 2005-10-17 2009-06-30 Princeton Lightwave, Inc. Method for forming an avalanche photodiode
JP4812480B2 (ja) * 2006-03-22 2011-11-09 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100770538B1 (ko) 2006-08-09 2007-10-25 동부일렉트로닉스 주식회사 횡형 디모스 트랜지스터의 제조방법
US8274128B2 (en) 2007-03-23 2012-09-25 Siliconix Technology C. V. Ir Semiconductor device with buffer layer
US10226818B2 (en) 2009-03-20 2019-03-12 Pratt & Whitney Canada Corp. Process for joining powder injection molded parts
US9722041B2 (en) 2012-09-19 2017-08-01 Vishay-Siliconix Breakdown voltage blocking device
US9970318B2 (en) 2014-06-25 2018-05-15 Pratt & Whitney Canada Corp. Shroud segment and method of manufacturing
DE102015118616B3 (de) 2015-10-30 2017-04-13 Infineon Technologies Austria Ag Latchup-fester Transistor
JP6687476B2 (ja) * 2016-07-25 2020-04-22 株式会社日立製作所 半導体装置およびその製造方法
US11205718B1 (en) * 2018-11-26 2021-12-21 Texas Instruments Incorporated High performance super-beta NPN (SBNPN)
CN112117193B (zh) 2020-09-21 2023-05-16 杭州芯迈半导体技术有限公司 碳化硅mosfet器件及其制造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3461360A (en) * 1965-06-30 1969-08-12 Ibm Semiconductor devices with cup-shaped regions
US4001860A (en) * 1973-11-12 1977-01-04 Signetics Corporation Double diffused metal oxide semiconductor structure with isolated source and drain and method
US3909320A (en) * 1973-12-26 1975-09-30 Signetics Corp Method for forming MOS structure using double diffusion
JPS5185381A (ja) * 1975-01-24 1976-07-26 Hitachi Ltd
DE2703877C2 (de) * 1977-01-31 1982-06-03 Siemens Ag, 1000 Berlin Und 8000 Muenchen MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung
JPS53102668A (en) * 1977-02-18 1978-09-07 Toshiba Corp Manufacture for semiconductor device
US4705759B1 (en) * 1978-10-13 1995-02-14 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
US4593302B1 (en) * 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
US4680853A (en) * 1980-08-18 1987-07-21 International Rectifier Corporation Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
JPS59920A (ja) * 1982-06-23 1984-01-06 Fujitsu Ltd 半導体装置の製造方法
US4417385A (en) * 1982-08-09 1983-11-29 General Electric Company Processes for manufacturing insulated-gate semiconductor devices with integral shorts
IT1213234B (it) * 1984-10-25 1989-12-14 Sgs Thomson Microelectronics Procedimento perfezionato per la fabbricazione di dispositivi a semiconduttore dmos.
JPS6251216A (ja) * 1985-08-30 1987-03-05 Toshiba Corp 半導体装置の製造方法
JPS62131579A (ja) * 1985-12-03 1987-06-13 Nec Corp 縦型電界効果トランジスタの製造方法
US4716126A (en) * 1986-06-05 1987-12-29 Siliconix Incorporated Fabrication of double diffused metal oxide semiconductor transistor
JPH0783122B2 (ja) * 1988-12-01 1995-09-06 富士電機株式会社 半導体装置の製造方法
JPH02239670A (ja) * 1989-03-14 1990-09-21 Fujitsu Ltd 半導体装置
JPH03105978A (ja) * 1989-09-20 1991-05-02 Hitachi Ltd 半導体装置
US4931408A (en) * 1989-10-13 1990-06-05 Siliconix Incorporated Method of fabricating a short-channel low voltage DMOS transistor
JPH0831606B2 (ja) * 1989-11-17 1996-03-27 株式会社東芝 大電力用半導体装置
JPH03241747A (ja) * 1990-02-20 1991-10-28 Nissan Motor Co Ltd 半導体装置の製造方法
JPH0465132A (ja) * 1990-07-05 1992-03-02 Oki Electric Ind Co Ltd 二重拡散型ｍｏｓ　ｆｅｔの製造方法
DE69029942T2 (de) * 1990-10-16 1997-08-28 Cons Ric Microelettronica Verfahren zur Herstellung von MOS-Leistungstransistoren mit vertikalem Strom
KR940004446B1 (ko) * 1990-11-05 1994-05-25 미쓰비시뎅끼 가부시끼가이샤 반도체장치의 제조방법
JP2632101B2 (ja) * 1990-11-05 1997-07-23 三菱電機株式会社 半導体装置の製造方法
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
JPH05129602A (ja) * 1991-11-01 1993-05-25 Sony Corp Ｍｉｓ型半導体装置の製造方法
US5268586A (en) * 1992-02-25 1993-12-07 North American Philips Corporation Vertical power MOS device with increased ruggedness and method of fabrication
US5430314A (en) * 1992-04-23 1995-07-04 Siliconix Incorporated Power device with buffered gate shield region

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109100A (ja) * 2009-11-18 2011-06-02 Micrel Inc 非対称スペーサをゲートとして備えるｌｄｍｏｓトランジスタ
TWI421951B (zh) * 2009-11-18 2014-01-01 Micrel Inc 以不對稱間隔物作為閘極之橫向擴散金屬氧化物半導體（ｌｄｍｏｓ）電晶體

Also Published As

Publication number Publication date
EP0689239A1 (en) 1995-12-27
JP2618615B2 (ja) 1997-06-11
US5933733A (en) 1999-08-03
DE69434937D1 (de) 2007-04-19
US6140679A (en) 2000-10-31
EP0689239B1 (en) 2007-03-07

Similar Documents

Publication Publication Date Title
JP2618615B2 (ja) Ｍｏｓ型電力装置の製造方法
JP3032138B2 (ja) 高密度ｍｏｓ型電力装置の製造方法およびこの方法により製造された高密度ｍｏｓ型電力装置
US5900652A (en) Apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices
US4922315A (en) Control gate lateral silicon-on-insulator bipolar transistor
EP0342952A2 (en) Topographic pattern delineated power MOSFET with profile tailored recessed source
US5663079A (en) Method of making increased density MOS-gated semiconductor devices
WO1996007200A1 (en) Process for manufacture of mos gated device with reduced mask count
JP4030139B2 (ja) 電力半導体装置及びその製造方法
JP2000183348A (ja) Ｍｏｓゲ―ト電力装置
JPS61156882A (ja) 二重拡散形絶縁ゲ−ト電界効果トランジスタ及びその製造方法
US5817546A (en) Process of making a MOS-technology power device
US6030870A (en) High density MOS technology power device
US5874338A (en) MOS-technology power device and process of making same
JP2001094098A (ja) 炭化珪素半導体装置及びその製造方法
KR0163875B1 (ko) 반도체장치 및 그 제조방법
JP4030148B2 (ja) 電力半導体装置及びその製造方法
CN113990945B (zh) 一种绝缘栅双极型晶体管结构及其制造方法
CN216389384U (zh) 一种绝缘栅双极型晶体管结构
JP2002359373A (ja) 半導体装置及びその製造方法
JP2000260778A (ja) 半導体装置およびその製造方法
US6228698B1 (en) Manufacture of field-effect semiconductor devices
JPH09260659A (ja) 半導体素子およびその製造方法
CN216054715U (zh) 平面型vdmos器件
JPH05335559A (ja) 二重拡散層の作り込み方法
US5970343A (en) Fabrication of conductivity enhanced MOS-gated semiconductor devices

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090311

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100311

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120311

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130311

Year of fee payment: 16