CN216389384U - 一种绝缘栅双极型晶体管结构 - Google Patents

一种绝缘栅双极型晶体管结构 Download PDF

Info

Publication number
CN216389384U
CN216389384U CN202122975801.8U CN202122975801U CN216389384U CN 216389384 U CN216389384 U CN 216389384U CN 202122975801 U CN202122975801 U CN 202122975801U CN 216389384 U CN216389384 U CN 216389384U
Authority
CN
China
Prior art keywords
region
collector
substrate
concentration
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202122975801.8U
Other languages
English (en)
Inventor
徐守一
陈思凡
蔡铭进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Xindamao Microelectronics Co ltd
Original Assignee
Xiamen Xindamao Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Xindamao Microelectronics Co ltd filed Critical Xiamen Xindamao Microelectronics Co ltd
Priority to CN202122975801.8U priority Critical patent/CN216389384U/zh
Application granted granted Critical
Publication of CN216389384U publication Critical patent/CN216389384U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本实用新型涉及半导体功率器件技术领域,特别涉及一种绝缘栅双极型晶体管结构,与现有技术相比,本实用新型提供的一种绝缘栅双极型晶体管结构,通过于衬底上生长的方式依次形成集电区、截止区和漂移区,并且通过深沟结构和连接层的设置实现集电极和集电区金属接触,在生长过程中可控制截止区和漂移区各自的掺杂浓度,因此本实用新型对于衬底的选择范围较广,而对于现有技术中通过背侧高能注入离子并镭射退火形成截止区集电区的方式而言,衬底往往选择掺杂浓度低的半导体材料,且为了获得较低地Vce(sat),晶片会被研磨的很薄,进而需要通过TAI KO工艺提高研磨至很薄的晶片强度,而本实用新型则无需采用上述工艺中的昂贵设备,具有较低的生产成本。

Description

一种绝缘栅双极型晶体管结构
技术领域
本实用新型涉及半导体功率器件技术领域,特别涉及一种绝缘栅双极型晶体管结构。
背景技术
FS(field stop,场终止型) IGBT(Insulated Gate Bipolar Transistor,绝缘栅双极型晶体管)是在NPT(Non-Punch Through,非穿透型) IGBT基础上开发的,由于其内部分层结构增加了N型电场终止层,所以N-型衬底可比NPT IGBT更薄。在反向阻断时,如果电压较高,电场渗入到N-型衬底后线性降低,电场终止层可以截止剩余的电场。
目前FS IGBT的工艺大多都如图1所示,以FZ-wafer(N-)为起始材料,在完成正面元胞制作磨薄硅片后,首先在硅的背面注入磷,形成N型场终止层,最后注入硼形成P+集电区,镭射退火后再淀积背面金属作为集电极。例如公开号为CN104299900A(公开日期为2015年1月21日)的中国专利公开了一种制造场截止型绝缘栅双极晶体管的方法,在衬底上外延生长形成重掺杂的N型外延层作为场截止层,接着在场截止层注入N型杂质,然后外延生长形成轻掺杂的N型外延层作为耐压层,接着进行常规正面工艺,然后进行背面减薄工艺,接着在背部注入P型杂质并退火形成P型集电区,然后进行常规背面金属化工艺。
而目前该结构因要有较低的Vce(sat),晶片需要磨的很薄,为了降低后续破片的风险,研磨时要采用TAIKO工艺以提高晶片强度,而该工艺所要用的研磨机台价格较高,提高了生产成本;除此之外为了能够使场终止层能够截止电场,除了要精准控制场终止层的厚度外,掺杂的浓度也必须合适(通常场终止层的掺杂浓度在1015cm-3~1015cm-3之间),因此在制程中要进行背面高能注入和镭射退火,这两个工艺所需的设备机台也同样存在价格较高的问题。
综上现有技术中的FS IGBT存在制造成本高问题需要解决。
实用新型内容
为解决上述现有技术中的不足,本实用新型提供一种绝缘栅双极型晶体管结构包括
衬底,所述衬底水平放置时,定义朝上的一面为正侧、朝下的一面为背侧;
外延层,所述外延层形成于所述衬底的正侧,所述外延层包括:
第一导电类型的集电区,和
所述集电区上的第二导电类型的截止区,和
所述截止区上的第二导电类型的漂移区;
以及集电极,所述集电极位于所述衬底的背侧或者所述外延层的正侧;
其中,所述衬底具有所述第二导电类型,所述外延层上具有深沟结构,所述深沟结构穿透所述截止区和所述衬底至所述衬底背侧,所述深沟结构的底面和侧壁形成有连接层,所述连接层具有所述第一导电类型,所述集电极通过所述连接层与所述集电区相连接。
在一实施例中,所述集电极包括第一集电极,所述第一集电极形成于所述衬底的背侧,所述第一集电极覆盖所述连接层的底部。
在一实施例中,所述集电极包括第二集电极,所述第二集电极形成于所述外延层正侧且位于所述深沟结构中和深沟结构上方,所述第二集电极延伸至所述深沟结构的底部并与所述连接层相连接。
在一实施例中,所述衬底具有所述第二导电类型。
在一实施例中,所述衬底具有所述第二导电类型的掺杂物的第一浓度,所述截止区具有所述第二导电类型的掺杂物的第二浓度,所述漂移区具有所述第二导电类型的掺杂物的第三浓度,所述第一浓度、所述第二浓度以及所述第三浓度依次降低;
所述集电区具有所述第一导电类型的掺杂物的第四浓度,所述连接层具有所述第一导电类型的掺杂物的第四浓度。
在一实施例中,所述第一导电类型包括P型,所述第二导电类型包N型;
所述第一浓度为1e19cm-3-9e17cm-3
所述第二浓度为1e15cm-3-9e17cm-3
所述第三浓度为1e13cm-3-9e16cm-3
所述第四浓度为1e14cm-3-2.5e19cm-3
在一实施例中,所述集电区具有2至10微米范围的厚度;
所述截止区具有10至30微米范围的厚度。
在一实施例中,还包括保护环,所述保护环位于所述漂移区上和所述漂移区中。
在一实施例中,所述保护环包括保护环场和场氧化层,所述保护环场注入形成于所述漂移区的正侧,所述场氧化层覆盖于所述保护环场外露于所述漂移区的表面。
在一实施例中,还包括至少一正侧元胞,所述正侧元胞位于所述漂移区上和所述漂移区中。
在一实施例中,所述正侧元胞包括包围有栅极氧化层的栅极区,以及从所述漂移区的正侧依次注入形成的P阱区和发射区,所述P阱区位于所述发射区和所述漂移区之间,包围有所述栅极氧化层的所述栅极区穿过所述P阱区。
基于上述,与现有技术相比,本实用新型提供的一种绝缘栅双极型晶体管结构,通过于衬底上生长的方式依次形成集电区、截止区和漂移区,并且通过深沟结构和连接层的设置实现集电极和集电区金属接触,在生长过程中可控制截止区和漂移区各自的掺杂浓度,因此本实用新型对于衬底的选择范围较广,而对于现有技术中通过背侧高能注入离子并镭射退火形成截止区集电区的方式而言,衬底往往选择掺杂浓度低的半导体材料,且为了获得较低地Vce(sat),晶片会被研磨的很薄,进而需要通过TAIKO工艺提高研磨至很薄的晶片强度,而本实用新型则无需采用上述工艺中的昂贵设备,具有较低的生产成本。
本实用新型的其它特征和有益效果将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本实用新型而了解。本实用新型的目的和其他有益效果可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图;在下面描述中附图所述的位置关系,若无特别指明,皆是图示中组件绘示的方向为基准。
图1为现有技术中的FS IGBT的工艺示意图;
图2为本实用新型提供的IGBT结构局部截面示意图;
图3为本实用新型实施例元胞区、终止区和深沟结构间相对分布关系俯视简易示意图;
图4-图6为图2所示IGBT制造过程中各阶段局部截面示意图;
图7为本实用新型提供的IGBT耐压曲线仿真测试图。
附图标记:
100衬底 200外延层 210集电区
220截止区 230漂移区 240深沟结构
241第二连接部 250连接层 300集电极
310第一集电极 320第二集电极 400元胞区
410正侧元胞 411栅极氧化层 412栅极区
413 P阱区 414发射区 500终止区
510保护环 511保护环场 512场氧化层
600发射极 610第一连接部 620接触区
700钝化层
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例;下面所描述的本实用新型不同实施方式中所设计的技术特征只要彼此之间未构成冲突就可以相互结合;基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在本实用新型的描述中,需要说明的是,本实用新型所使用的所有术语(包括技术术语和科学术语)具有与本实用新型所属领域的普通技术人员通常所理解的含义相同的含义,不能理解为对本实用新型的限制;应进一步理解,本实用新型所使用的术语应被理解为具有与这些术语在本说明书的上下文和相关领域中的含义一致的含义,并且不应以理想化或过于正式的意义来理解,除本实用新型中明确如此定义之外。
本实用新型提供的一种绝缘栅双极型晶体管结构包括
衬底100,所述衬底100水平放置时,定义朝上的一侧为前侧、朝下的一侧为背侧;
外延层200,所述外延层200形成于所述衬底的正侧,所述外延层200包括:
第一导电类型的集电区210,和
所述集电区210上的第二导电类型的截止区220,和
所述截止区220上的第二导电类型的漂移区230;
以及集电极300,所述集电极300位于所述衬底100的背侧或者所述外延层200的正侧;
其中,所述外延层200上具有深沟结构240,所述深沟结构240穿透所述截止区220和所述衬底100至所述衬底100背面,所述深沟结构240的底面和侧壁形成有连接层250,所述连接层250具有所述第一导电类型,所述集电极300通过所述连接层250与所述集电区210相连接。
本实用新型提供以下实施例加以说明,均以集电区210为P型的FS IGBT为例进行说明,因此下述实施例中的第一导电类型的半导体为P型半导体,第二导电类型的半导体为N型半导体。
具体实施时,在一实施例中,请参阅图2,外延层200形成于衬底100的正侧,衬底100例如采用掺杂浓度为2.5e20cm-3的N+衬底CZ-wafer,相较现有技术中使用的FZ-wafer(N-)衬底成本更低,外延层200包括首先形成于衬底100正侧的厚度范围为2到10微米的P+集电区210,P+集电区210的掺杂浓度例如为2.5e19cm-3,以及然后于集电区210的正侧生长形成厚度范围为10到30微米的N截止区220,还包括于截止区220的正侧形成厚度范围为30-70微米的N-漂移区230。此外,参阅图2,本实施例提供的IGBT还包括深沟结构240,深沟结构240从漂移区230的正侧向内延伸依次穿透漂移区230、截止区220和集电区210至衬底100,并且于深沟结构240的侧壁和底面注入P型离子,注入参数例如为B11/20Kev/2E15、B11/35Kev/5E13以形成P+连接层250,连接层250的底部与衬底100的背面相平齐。本实施例提供的IGBT还包括集电极300(Collector)金属层,集电极300通过连接层250底部接触实现与P+集电区210的连接。
参考图2,在一些实施例中,外延层200还包括于漂移区230的正侧形成具有若干正侧元胞410的元胞区400(Cell)以及具有保护环510的终止区500(Termination),图2为包含IGBT晶体管一侧壁的局部截面图,另参考图3可知,俯视IGBT晶体管,元胞区400分布于晶体管的中央区域,在元胞区400的周围环绕设置有一圈环形的终止区500,终止区500的外围分布有一圈环形的深沟结构240。具体地,在上述实施例的基础上,元胞区400包括若干具有至少一正侧元胞410,所谓正侧元胞410为具有栅极结构210的垂直场效应晶体管的一部分。具体地,参考图2,正侧元胞410包括形成于漂移区230中靠近正侧的包围有栅极氧化层411的栅极区412,以及从漂移区230的正侧依次注入形成的P阱区413和N+发射区414,其中P阱区413位于N+发射区414和漂移区230之间,包围有栅极氧化层411的栅极区412穿过P阱区413。较佳地,N+发射区414的掺杂浓度相对高于N-漂移区230的掺杂浓度。
在图2所示出IGBT的元胞区400中P+集电区210、N截止区220、N-漂移区230以及P阱区413构成垂直PNP双极晶体管,其中P+集电区210为垂直PNP双极晶体管的P型集电极同时也作为IGBT整体的导电集电极用于与集电极(Collector)300金属层相连接,N截止区220和N-漂移区230形成垂直PNP双极晶体管的N型基极,P阱区413作为垂直PNP双极晶体管的P型发射极。而对于正侧元胞410的垂直场效应晶体管结构而言,包围有栅极氧化层411的栅极区412作为其栅极,P阱区413作为垂直PNP双极晶体管的P型发射极的同时也作为垂直场效应晶体管的沟道区,N+发射区414作为垂直场效应晶体管的N型源极的同时也作为IGBT整体的导电发射极用于与发射极(Emitter)600金属相连接。更具体地,与包围有栅极氧化层411的栅极区412相邻的P阱区413提供场效应晶体管的垂直P沟道,进而通过施加到栅极区412的电压可以控制场效应晶体管与垂直PNP双极晶体管的基极之间的电流导通。
较佳地,参考图2,发射极600金属形成于具有正侧元胞410的正侧并且电连接P阱区413即垂直PNP双极晶体管的P型发射极。发射极600金属还包括第一连接部610,第一连接部610例如采用包括钛(Ti)、氮化钛(TiN)和钨(W)的沉积金属,第一连接部610的底部与P阱区413相接触,其通过通孔延伸到元胞区400正侧形成的发射极600金属。
栅极金属接触(图中未示出)可类似于发射极500金属接触形成于IGBT的正侧并电连接到正侧元胞410的栅极区412,栅极氧化层411可以在覆盖保护栅极区412的同时提供开口(图中未示出)以使得栅极区412和IGBT的栅极金属导电接触形成外部电连接。
优选地,参考图2,在一些实施例中,发射极600金属接触的结构中还包括形成于P阱区413与第一连接部610接触的区域的P+接触区620,P+接触区620为沉积第一连接部610之前于通孔底部注入高度掺杂的P型离子例如B11/20Kev/2E15、B11/35Kev/5E13并进行高温退火(1000C/0.25min)形成的。
参考图2 ,在一些实施例中,集电极300包括第一集电极310,第一集电极310形成于衬底100的背侧,且第一集电极310覆盖连接层250露出于衬底100的底部形成滴集电极310的金属接触。或者,集电极300包括第二集电极320形成于深沟结构240中和深沟结构240的上方,具体地,深沟结构240中包括覆盖连接层250侧壁但露出连接层250底部的ILD(inter-level dielectric,层间介质层),第二集电极320包括沉积于覆盖ILD的深沟结构240中的第二连接部241,第二连接部241例如采用包括钛(Ti)、氮化钛(TiN)和钨(W)的沉积金属,第二连接部241的底部与连接层250的底部相接触,其上部形成有第二集电极320金属。
综上所述,本实用新型提供的一种绝缘栅双极型晶体管结构,通过于衬底上生长的方式依次形成集电区、截止区和漂移区,并且通过深沟结构和连接层的设置实现集电极和集电区金属接触,在生长过程中可控制截止区和漂移区各自的掺杂浓度,因此本实用新型对于衬底的选择范围较广,而对于现有技术中通过背侧高能注入离子并镭射退火形成截止区集电区的方式而言,衬底往往选择掺杂浓度低的半导体材料,且为了获得较低地Vce(sat),晶片会被研磨的很薄,进而需要通过TAIKO工艺提高研磨至很薄的晶片强度,而本实用新型则无需采用上述工艺中的昂贵设备,具有较低的生产成本。
本实用新型还提供一种绝缘栅双极型晶体管制造方法,包括:
提供衬底100;
于所述衬底100的正侧依次生长第一导电类型的集电区210、第二导电类型的截止区220和第二导电类型的漂移区230;
从所述漂移区230的正侧通过蚀刻依次穿透所述漂移区230、所述截止区220和所述集电区210形成深沟结构240,所述深沟结构240的底面位于所述衬底100中;
于所述深沟结构240的内壁和底面注入所述第一导电类型的杂质以形成连接层250;
从所述衬底100的背侧去除材料以暴露所述连接层250的底部;
沉积形成与所述连接层250的底部相接触的集电极300。
优选地,还包括在生长出漂移区230后于所述漂移区230上和所述漂移区230中形成保护环510。
优选地,还包括在生长出漂移区230后于所述漂移区230上和所述漂移区230中形成至少一正侧元胞410。
具体实施时,参考图4-图6以及图2,本实施例以一种耐压为600V的新型FS IGBT的制造方法为例进行说明。
请参阅图4,提供浓度为2.5e20cm-3的CZ-wafer作为N+衬底100,于衬底100上生长4um厚的P+集电区210,之后再生长18um的N截止区220,然后生长厚度53um的N-漂移区230形成如图4所示的结构;
接着,请参阅图5,在N-漂移区230正侧的表面通过光刻形成保护环图形,注入B11/130Kev/8E12后去除光阻,进行高温退火(1175C/80min)形成保护环场511,之后在N-漂移区230正侧表面生长厚度1.0um的场氧化层512(Field Oxide)覆盖保护环场511,然后通过光刻蚀刻去除场氧化层512使得剩余的场氧化层512均位于保护环场511的正上方。
然后在此状态下结构整体的正侧表面生长一定厚度的氧化层(图未示),通过光刻蚀刻分别去除氧化物和N-漂移区230形成栅极沟槽,蚀刻完后将光阻和剩余的氧化层(图未示)去除。接着在栅极沟槽的内壁氧化形成厚度为4000埃的栅极氧化层411,并于附有栅极氧化层411的栅极沟槽中淀积多晶硅,进行光刻蚀刻多晶硅到此时的N-漂移区230正侧表面位置形成栅极区412。之后依次注入B11/40Kev/1.4E13、B11/90Kev/1.1E13以及B11/120Kev/1.4E13后进行高温退火(1175C/80min)形成P阱区413。接着光刻注入As75/60Kev/8E15后进行高温退火(950C/30min)形成N+发射区414。
然后生长一定厚度的氧化层HM,通过光刻蚀刻去除氧化物,并且参考图3,俯视观之在终止区400外蚀刻N-漂移区230形成深沟结构240并依次穿透N-漂移区230、N截止区220和P+集电区210使得深沟结构240的底部处于此状态下的N+衬底100中。蚀刻完后依次注入B11/20Kev/2E15和B11/35Kev/5E13 并进行高温退火(1000C/0.25min)形成连接层250,并最终形成如图5所示的结构。应当注意的是,形成连接层250时注入掺杂离子时的注入方向应当与深沟结构的侧壁呈5-15度角,较佳的本实施例中呈7度角注入,以使得连接层250覆盖深沟结构240的内壁。
接着,参考图6,去除掉阻挡的氧化层HM,在此状态下于结构整体正侧表面生长厚度为0.4um的ILD层作为绝缘保护层,此时ILD覆盖结构整体正侧外露的所有表面,包括N+发射区414正侧表面以及P+连接层250的侧壁以及底部。再进行光刻蚀刻去除P+接触区620上方的N+发射区414以及ILD形成连接通孔,并且同时去除覆于连接层250底部的ILD以露出连接层250底部朝向正侧的一面。然后于连接通孔底部露出的P阱区413依次注入B11/20Kev/2E15和B11/35Kev/5E13 并进行高温退火(1000C/0.25min)形成P+接触区620(contact),形成如图6所示结构。
然后,参考图2,于连接通孔以及覆有ILD深沟结构240中镀Ti或TiN层,并沉积钨,然后将其蚀刻到ILD表面位置形成第一连接部610和第二连接部241;接着在ILD表面淀积金属并通过光刻蚀刻形成金属发射极500(Emitter)、第二集电极320(Collector)和栅极(gate,图未示),并且淀积钝化层700光刻蚀刻形成钝化保护以完成正侧工艺。
对于背侧,先研磨N+衬底100到所需要的厚度,此处应当使得连接层250的底部露出,然后对衬底100背侧进行抛光、清洗、蒸发、合金形成背面金属作第一集电极310(Collector)。
经仿真测试获得如图7所示的耐压曲线图可知,经上述方法所获得的IGBT耐压值约为625V,满足>600V的需求。
综上所述,本实用新型提供的一种IGBT制作方法,通过在IGBT的终止区外设置一个深沟结构,使得能够以CZ-wafer(N+)为起始材料进行FS IGBT的制程,且因为底部N+衬底不参与导电,所以在研磨时可以在不影响Vce(sat)的情况下保证晶片有一定的厚度而避免采用TAIKO工艺来防止破片;而其中P+集电区和N型场截止层的形成则可通过生长而非注入的方式实现,这样在加工时能更容易地控制场截止层的厚度和掺杂浓度且不需要进行背面高能注入和镭射退火。
除此之外,该结构IGBT如果在后续封装时采用clip工艺的话,器件会因正反两面同时导通而有更好的散热效果。
另外,本领域技术人员应当理解,尽管现有技术中存在许多问题,但是,本实用新型的每个实施例或技术方案可以仅在一个或几个方面进行改进,而不必同时解决现有技术中或者背景技术中列出的全部技术问题。本领域技术人员应当理解,对于一个权利要求中没有提到的内容不应当作为对于该权利要求的限制。
尽管本文中较多的使用了诸如衬底、外延层、集电区、截止区、漂移区、深沟结构、第二连接部、连接层、集电极、第一集电极、第二集电极、元胞区、正侧元胞、栅极氧化层、栅极区、P阱区、发射区、终止区、保护环、保护环场、场氧化层、发射极、第一连接部、接触区和钝化层等术语,但并不排除使用其它术语的可能性。使用这些术语仅仅是为了更方便地描述和解释本实用新型的本质;把它们解释成任何一种附加的限制都是与本实用新型精神相违背的;本实用新型实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”、等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。
最后应说明的是:以上各实施例仅用以说明本实用新型的技术方案,而非对其限制;尽管参照前述各实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (10)

1.一种绝缘栅双极型晶体管结构,其特征在于,包括
衬底,所述衬底水平放置时,定义朝上的一面为正侧、朝下的一面为背侧;
外延层,所述外延层形成于所述衬底的正侧,所述外延层包括:
第一导电类型的集电区,和
所述集电区上的第二导电类型的截止区,和
所述截止区上的第二导电类型的漂移区;
以及集电极,所述集电极位于所述衬底的背侧或者所述外延层的正侧;
其中,所述衬底具有所述第二导电类型,所述外延层上具有深沟结构,所述深沟结构穿透所述截止区和所述衬底至所述衬底背侧,所述深沟结构的底面和侧壁形成有连接层,所述连接层具有所述第一导电类型,所述集电极通过所述连接层与所述集电区相连接。
2.根据权利要求1所述的绝缘栅双极型晶体管结构,其特征在于:所述集电极包括第一集电极,所述第一集电极形成于所述衬底的背侧,所述第一集电极覆盖所述连接层的底部。
3.根据权利要求1所述的绝缘栅双极型晶体管结构,其特征在于:所述集电极包括第二集电极,所述第二集电极形成于所述外延层正侧且位于所述深沟结构中和深沟结构上方,所述第二集电极延伸至所述深沟结构的底部并与所述连接层相连接。
4.根据权利要求1所述的绝缘栅双极型晶体管结构,其特征在于:所述衬底具有所述第二导电类型的掺杂物的第一浓度,所述截止区具有所述第二导电类型的掺杂物的第二浓度,所述漂移区具有所述第一导电类型的掺杂物的第三浓度,所述第一浓度、所述第二浓度以及所述第三浓度依次降低;
所述集电区具有所述第一导电类型的掺杂物的第四浓度,所述连接层具有所述第一导电类型的掺杂物的第四浓度。
5.根据权利要求4所述的绝缘栅双极型晶体管结构,其特征在于:所述第一导电类型包括P型,所述第二导电类型包N型;
所述第一浓度为1e19cm-3-9e17cm-3
所述第二浓度为1e15cm-3-9e17cm-3
所述第三浓度为1e13cm-3-9e16cm-3
所述第四浓度为1e14cm-3-2.5e19cm-3
6.根据权利要求5所述的绝缘栅双极型晶体管结构,其特征在于:所述集电区具有2至10微米范围的厚度;
所述截止区具有10至30微米范围的厚度。
7.根据权利要求1所述的绝缘栅双极型晶体管结构,其特征在于:还包括保护环,所述保护环位于所述漂移区上和所述漂移区中。
8.根据权利要求7所述的绝缘栅双极型晶体管结构,其特征在于:所述保护环包括保护环场和场氧化层,所述保护环场注入形成于所述漂移区的正侧,所述场氧化层覆盖于所述保护环场外露于所述漂移区的表面。
9.根据权利要求1所述的绝缘栅双极型晶体管结构,其特征在于:还包括至少一正侧元胞,所述正侧元胞位于所述漂移区上和所述漂移区中。
10.根据权利要求9所述的绝缘栅双极型晶体管结构,其特征在于:所述正侧元胞包括包围有栅极氧化层的栅极区,以及从所述漂移区的正侧依次注入形成的P阱区和发射区,所述P阱区位于所述发射区和所述漂移区之间,包围有所述栅极氧化层的所述栅极区穿过所述P阱区。
CN202122975801.8U 2021-11-30 2021-11-30 一种绝缘栅双极型晶体管结构 Active CN216389384U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202122975801.8U CN216389384U (zh) 2021-11-30 2021-11-30 一种绝缘栅双极型晶体管结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202122975801.8U CN216389384U (zh) 2021-11-30 2021-11-30 一种绝缘栅双极型晶体管结构

Publications (1)

Publication Number Publication Date
CN216389384U true CN216389384U (zh) 2022-04-26

Family

ID=81219573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202122975801.8U Active CN216389384U (zh) 2021-11-30 2021-11-30 一种绝缘栅双极型晶体管结构

Country Status (1)

Country Link
CN (1) CN216389384U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990945A (zh) * 2021-11-30 2022-01-28 厦门芯达茂微电子有限公司 一种绝缘栅双极型晶体管结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990945A (zh) * 2021-11-30 2022-01-28 厦门芯达茂微电子有限公司 一种绝缘栅双极型晶体管结构及其制造方法
CN113990945B (zh) * 2021-11-30 2024-03-15 厦门芯达茂微电子有限公司 一种绝缘栅双极型晶体管结构及其制造方法

Similar Documents

Publication Publication Date Title
US11824090B2 (en) Back side dopant activation in field stop IGBT
JP3413250B2 (ja) 半導体装置及びその製造方法
EP1119043B1 (en) BiCDMOS process technology and structures
US7868394B2 (en) Metal-oxide-semiconductor transistor and method of manufacturing the same
US5541123A (en) Method for forming a bipolar transistor having selected breakdown voltage
JP5089284B2 (ja) 省スペース型のエッジ構造を有する半導体素子
US6072216A (en) Vertical DMOS field effect transistor with conformal buried layer for reduced on-resistance
CN111509035B (zh) 低成本高性能沟槽型功率半导体器件及其制备方法
JP2618615B2 (ja) Mos型電力装置の製造方法
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
US11393736B2 (en) Method of manufacturing a semiconductor device having an integrated pn diode temperature sensor
WO1996007200A1 (en) Process for manufacture of mos gated device with reduced mask count
US9941383B2 (en) Fast switching IGBT with embedded emitter shorting contacts and method for making same
CN216389384U (zh) 一种绝缘栅双极型晶体管结构
JPH01155653A (ja) 高電圧併合バイポーラ/cmos集積回路
CN113990945B (zh) 一种绝缘栅双极型晶体管结构及其制造方法
JPH10173174A (ja) 半導体装置とその製造方法
JPH08213620A (ja) 電界効果により制御可能の半導体デバイスの製造方法
JP2002359373A (ja) 半導体装置及びその製造方法
CN113964038A (zh) 沟槽栅mosfet器件的制造方法
JPH10335630A (ja) 半導体装置及びその製造方法
WO1999054919A2 (en) Manufacture of field-effect semiconductor devices
JPH08503814A (ja) 半導体デバイスを製造するための単一拡散方法
KR100193119B1 (ko) 전력용 트랜지스터 및 그 제조방법
GB2589543A (en) Method for forming a low injection P-type contact region and power semiconductor devices with the same

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant